CN107925558A - 数据收发装置及显示装置 - Google Patents
数据收发装置及显示装置 Download PDFInfo
- Publication number
- CN107925558A CN107925558A CN201580082575.5A CN201580082575A CN107925558A CN 107925558 A CN107925558 A CN 107925558A CN 201580082575 A CN201580082575 A CN 201580082575A CN 107925558 A CN107925558 A CN 107925558A
- Authority
- CN
- China
- Prior art keywords
- data
- signal
- phase
- phase error
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N1/36—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device for synchronising or phasing transmitter and receiver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
- G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明提供一种能够进行稳定且高速的数据传输的数据收发装置、以及能够窄边框化且能够抑制不必要的辐射的显示装置;相位误差检测部(32)检测数据信号与时钟信号之间的相位误差,并作为相位误差信息经由收发部(30)发送给时序控制器(5);相位调整部(52)根据相位误差信息,对由信号生成部(51)输入的时钟信号和数据信号中的至少任意一方的相位进行调整;数据同步部(31)将串行数据信号同步化而转换为并行;数据同步部(31)将转换为并行的数据信号从输出部(33)输出至液晶面板(1)。
Description
技术领域
本发明涉及一种数据收发装置及显示装置。
背景技术
具备矩形的液晶面板作为图像显示部的显示装置被利用于电视接收机和个人计算机等中。显示装置具有时序控制器(TCON)及连接于该时序控制器的源极驱动器。时序控制器根据输入的图像数据、水平同步信号及垂直同步信号,生成时钟信号以及与该时钟信号同步的数据信号。时序控制器将水平同步信号、时钟信号及数据信号发送至源极驱动器。
源极驱动器接收水平同步信号、时钟信号及数据信号。即,显示装置具备将时序控制器作为数据发送部并将源极驱动器作为数据接收部的数据收发装置。源极驱动器根据接收到的水平同步信号和时钟信号,将数据信号同步化并进行并行转换,并且向液晶面板输出。
源极驱动器存在有多个,并且沿着液晶面板的长边间隔规定间隔而配置。因此,在随着显示装置的大画面化而从时序控制器至源极驱动器的距离变长的情况下,时钟信号与数据信号之间容易产生相位误差,另外,由于传输线路的电阻或电容等的阻抗的影响而导致传输质量恶化的情况加剧。由此,在构成源极驱动器的数据信号的闩锁电路中,在将时钟信号和数据信号进行同步化时,满足建立时间(setup time)和保持时间(hold time)变得困难。
对时钟信号和数据信号的相位进行调整是上述问题的对策。例如,专利文献1中记载的串-并转换装置具有利用振荡器从时钟信号输出多个不同相位的分接头输出信号(tapoutput signal)的PLL(Phase Locked LooP:锁相环)电路。串-并转换装置使用PLL电路所生成的分接头输出信号,生成不同相位的多个选通脉冲信号,根据串行数据信号和时钟信号的相位误差,选择最适时的选通脉冲信号。
串-并转换装置根据所选择的选通脉冲信号将串行数据信号转换为并行数据信号,由此调整相位。因此,通过将串-并转换装置使用于源极驱动器而能够解决上述问题。
【现有技术文献】
【专利文献】
专利文献1:日本公报、特开2003-133965号
但是,在将专利文献1中记载的串-并转换装置使用于源极驱动器的情况下,需要在沿着液晶面板的长边配置的各个源极驱动器上分别搭载具有振荡器的PLL电路。由此,源极驱动器的规模变大,成为阻碍显示装置的窄边框化的主要原因。另外,在显示装置中存在由于各源极驱动器的PLL电路上所搭载的振荡器而导致不必要的辐射加剧、另外发热变大这一问题。但是,若不采取任何对策,则时钟信号和数据信号的传输质量的恶化以及时钟信号与数据信号之间的相位误差的问题依然无法得到解决。
发明内容
本发明是鉴于如上情况而完成的,其目的在于提供一种能够进行稳定的数据传输的数据收发装置、以及能够实现窄边框化且能够抑制不必要的辐射及发热的显示装置。
本发明涉及的数据收发装置的特征在于,具备:发送时钟信号及与该时钟信号同步的数据信号的数据发送部,和接收所述时钟信号和所述数据信号的数据接收部;所述数据接收部具有检测所述数据信号与所述时钟信号之间的相位误差的相位误差检测部;所述数据发送部具有根据所述相位误差对所述时钟信号或所述数据信号中的至少任意一方的相位进行调整的相位调整部。
根据本发明,相位误差检测部检测时钟信号与数据信号之间的相位误差。相位调整部根据相位误差对时钟信号或数据信号中的至少任意一方的相位进行调整,因此能够将时钟信号和数据信号的相位调整为最恰当。因此,在数据发送部具有进行时钟信号和数据信号的同步化的数据信号的闩锁电路时,不论数据发送部与数据接收部之间的距离、传输线路的特性阻抗等如何,都能够进行最恰当的调整,以满足数据接收部的数据信号的闩锁电路的建立时间、保持时间。由此,能够进行稳定的数据传输。
本发明涉及的数据收发装置的特征在于:所述相位误差检测部将检测出的所述相位误差所涉及的相位误差信息反馈给所述数据发送部。
根据本发明,通过反馈相位误差检测部检测出的相位误差所涉及的相位误差信息,从而相位调整部能够根据该相位误差信息对时钟信号和数据信号的相位进行调整。
本发明涉及的数据收发装置的特征在于:所述数据发送部将所述相位调整部调整后的所述时钟信号和所述数据信号发送给所述数据接收部;所述数据接收部具有将所述相位调整部调整后的所述时钟信号和所述数据信号同步化的数据同步部。
根据本发明,通过使用相位调整部调整后的时钟信号和数据信号,数据同步部能够稳定地进行同步。
本发明涉及的显示装置的特征在于:具备上述的数据收发装置、和具有包含像素电极的多个显示像素的液晶面板;所述数据发送部从图像数据生成所述数据信号,所述数据接收部将所述数据信号写入所述像素电极。
根据本发明,通过使用上述的数据收发装置,能够不使用具有振荡器的PLL电路而将时钟信号和数据信号的相位调整为最恰当。因此,在显示装置中能够实现窄边框化,且能够抑制不必要的辐射及发热。
(发明效果)
根据本发明,能够进行稳定的数据传输。另外,在显示装置中能够实现窄边框化,且能够抑制不必要的辐射及发热。
附图说明
图1是表示实施方式一涉及的显示装置的电气功能结构的框图。
图2是表示源极驱动器和时序控制器的结构的框图。
图3是表示相位误差检测部的结构的一例的电路图。
图4A是表示时钟信号、数据信号、D触发器电路的输出信号及脉冲发生部的脉冲信号的时序图。
图4B是表示时钟信号、数据信号、D触发器电路的输出信号及脉冲发生部的脉冲信号的时序图。
图4C是表示时钟信号、数据信号、D触发器电路的输出信号及脉冲发生部的脉冲信号的时序图。
图5是表示实施方式二涉及的显示装置所具备的相位误差检测部的结构的电路图。
图6是表示实施方式三涉及的显示装置所具备的相位误差检测部的结构的电路图。
图7是表示实施方式四涉及的显示装置所具备的相位误差检测部的结构的电路图。
(符号说明)
1…液晶面板
3…源极驱动器(数据接收部)
32…相位误差检测部
52…相位调整部
5…时序控制器(数据发送部)
CLK…时钟信号
S1、S2、Sx…数据信号
100…显示装置
具体实施方式
以下,根据表示本发明实施方式的附图对本发明进行详细说明。
(实施方式一)
图1是表示实施方式一涉及的显示装置的电气功能结构的框图。在图1中,100是显示装置,显示装置100被使用于电视接收机或个人计算机等中,用来显示图像。
显示装置100包括:具有显示面的液晶面板1,和从液晶面板1的显示面的相反侧向液晶面板1照射光的背光源2。液晶面板1具有:使透过的光的偏振方向改变的多个显示像素(未图示),以及用于对该多个显示像素各自所具有的像素电极(未图示)写入数据信号的开关元件(未图示)。背光源2的光源使用例如LED(发光二极管)。
显示装置100具有:与上述开关元件连接的多个源极驱动器3及多个栅极驱动器4,和与该多个源极驱动器3及多个栅极驱动器4连接的时序控制器5。
源极驱动器3将数据信号写入像素电极,栅极驱动器4控制开关元件的动作。时序控制器5生成对源极驱动器3及栅极驱动器4的周期性动作进行控制的起始信号及时钟信号等,并发送给各源极驱动器3及各栅极驱动器4。即,显示装置100具有将时序控制器5作为数据发送部并将源极驱动器3作为数据接收部的数据收发装置。另外,关于时序控制器5和各源极驱动器3及各栅极驱动器4中的收发方式,在被要求高速传输的情况下,采用双倍数据速率(DDR)的数据传输方式。
另外,显示装置100具有与背光源2连接并驱动背光源2的背光源驱动部6。
进而,显示装置100具有控制部7和与该控制部7连接的存储部8及输入部9。控制部7与时序控制器5及背光源驱动部6连接。
控制部7为CPU(中央处理器)或MPU(微处理器),对时序控制器5及背光源驱动部6的动作进行控制。存储部8具有ROM(只读存储器)及RAM(随机存取存储器)等,存储控制部7的动作所需的控制程序。从显示装置100的外部向输入部9输入图像数据、水平同步信号及垂直同步信号。
控制部7通过读出并执行存储于存储部8中的控制程序而进行各种处理,并将处理的运算过程中所产生的数据暂时存储于存储部8中。
图2是表示源极驱动器3及时序控制器5的结构的框图。在图2中仅图示一个源极驱动器3,其他的源极驱动器也为相同的结构,且同样连接于时序控制器5。
时序控制器5具有输入部50、与该输入部50连接的信号生成部51、与该信号生成部51连接的相位调整部52、以及与该相位调整部52连接的收发部53。
经由输入部50将图像数据、水平同步信号及垂直同步信号输入信号生成部51。信号生成部51根据输入的图像数据、水平同步信号及垂直同步信号,生成时钟信号及与该时钟信号同步的串行数据信号,并输入至相位调整部52。
相位调整部52根据后述的相位误差信息,对由信号生成部51输入的时钟信号和数据信号中的至少任意一方的相位进行调整。另外,相位调整部52经由收发部53向源极驱动器3发送时钟信号及串行数据信号和水平同步信号。
源极驱动器3具有:与时序控制器5的收发部53连接的收发部30、与该收发部30连接的数据同步部31及相位误差检测部32、以及与数据同步部31连接的输出部33。
源极驱动器3经由收发部30接收时序控制器5所发送的时钟信号及数据信号和水平同步信号。时钟信号及数据信号被输入数据同步部31和相位误差检测部32。另外,水平同步信号被输入数据同步部31。
数据同步部31具有多个闩锁电路(未图示),并根据时钟信号和水平同步信号将串行数据信号同步化而转换为并行。数据同步部31将转换为并行的数据信号从输出部33输出至液晶面板1。相位误差检测部32检测数据信号与时钟信号之间的相位误差,并将检测出的相位误差涉及的相位误差信息经由收发部30发送给时序控制器5。
图3是表示相位误差检测部32的结构的一例的电路图。相位误差检测部32具有D触发器电路34、脉冲发生部35、以及与D触发器电路34的输出端及脉冲发生部35连接的电荷泵部36。另外,相位误差检测部32具有缓冲器部37和电容器38,其中,缓冲器部37与电荷泵部36连接,电容器38的一端连接于电荷泵部36和缓冲器部37之间,另一端接地。
D触发器电路34在CK端及R端的所输入的两个边缘进行动作。在D触发器电路34中,数据信号被输入CK端,时钟信号被输入R端,D端被固定为高电平。在D触发器电路34中输入了数据信号的变化边缘的情况下,Q输出从低电平跳变为高电平。然后,在输入了时钟信号的变化边缘的情况下,Q输出从高电平跳变为低电平。Q输出被输入电荷泵部36。
时钟信号及数据信号被输入脉冲发生部35。脉冲发生部35产生高电平期间为时钟信号的周期的四分之一宽度的脉冲信号。该脉冲信号在数据信号的变化边缘从低电平跳变为高电平,在经过时钟信号的周期的四分之一宽度期间后从高电平跳变为低电平。脉冲信号被输入电荷泵部36。
电荷泵部36具有在电源和接地之间串联连接的恒定电流源36a、开关元件36b、36c、以及恒定电流源36d。开关元件36b、36c的连接点连接于缓冲器部37。
在从D触发器电路34输入的信号为高电平的情况下,开关元件36b变为“ON”状态,在从D触发器电路34输入的信号为低电平的情况下,开关元件36b变为“OFF”状态。当开关元件36b变为“ON”状态时,恒定电流I从电荷泵部36流向电容器38。
另外,在从脉冲发生部35输入的信号为高电平的情况下,开关元件36c变为“ON”状态,在从脉冲发生部35输入的信号为低电平的情况下,开关元件36c变为“OFF”状态。当开关元件36c变为“ON”状态时,恒定电流I从电容器38流向电荷泵部36。
因此,在仅开关元件36b呈“ON”状态时,电容器38的电压上升,在仅开关元件36c呈“ON”状态时,电容器38的电压下降。另外,在开关元件36b和开关元件36c两者均呈“ON”或“OFF”时,电容器38的电压保持固定。
缓冲器部37将电容器38的电压进行阻抗变换并缓冲输出。从缓冲器部37输出的电压作为模拟信号的相位误差信息,经由收发部30发送至时序控制器5的相位调整部52。
以下,对如上构成的显示装置100的动作进行说明。在图像数据与水平同步信号及垂直同步信号一同从个人计算机或电视接收机等经由输入部9输入了显示装置100的情况下,控制部7从存储部8读出控制程序,并执行与图像的显示相关的动作。
图4A、图4B及图4C是表示时钟信号CLK、数据信号S1、D触发器电路34的输出信号P1及脉冲发生部35的脉冲信号Pref的时序图。图4A表示时钟信号CLK的相位与数据信号S1的相位未偏移的恰当的情况,图4B表示数据信号S1的相位早于时钟信号CLK的相位的情况。图4C表示数据信号S1的相位迟于时钟信号CLK的相位的情况。
控制部7将图像数据、水平同步信号及垂直同步信号等输入时序控制器5的信号生成部51。信号生成部51根据输入的图像数据、水平同步信号及垂直同步信号等,如图4A所示,生成周期T的时钟信号CLK及与该时钟信号CLK同步的串行数据信号S1。数据信号S1在时钟信号CLK的上升沿及下降沿的中央时刻跳变,以使数据同步部31中的建立时间及保持时间的余量为最大。信号生成部51将生成的时钟信号CLK、数据信号S1、水平同步信号等输入相位调整部52。另外,信号生成部51生成栅极驱动器4用的时钟信号等,并与水平同步信号及垂直同步信号一同发送至栅极驱动器4。
源极驱动器3经由收发部30接收时钟信号CLK、数据信号S1、水平同步信号。对数据同步部31输入时钟信号CLK、数据信号S1、水平同步信号等,对相位误差检测部32输入时钟信号CLK和数据信号S1。数据同步部31根据输入的时钟信号CLK及水平同步信号,将串行数据信号S1同步化而转换为并行,并经由输出部33向液晶面板1输出。另外,栅极驱动器4使用时钟信号、水平同步信号及垂直同步信号生成门信号并向液晶面板1输出。
在相位误差检测部32中,接收到的时钟信号CLK和数据信号S1被输入D触发器电路34及脉冲发生部35。在此,在接收或发送时钟信号CLK和数据信号S1时,存在由于时序控制器5和源极驱动器3之间的距离或数据传输线路的阻抗的波动等而时钟信号CLK的相位与数据信号S1的相位偏移的情况。
如图4A、图4B及图4C所示,D触发器电路34将数据信号S1与时钟信号CLK的相位差涉及的相位差脉冲信号P1输出。如图4A、图4B及图4C所示,脉冲发生部35将高电平期间为T/4的基准相位差脉冲信号Pref输出。
无论是数据信号S1的相位早于时钟信号CLK的相位的情况还是迟于时钟信号CLK的相位的情况,相位差脉冲信号P1的上升和基准相位差脉冲信号Pref的上升均同时进行。另外,如图4B所示,在数据信号S1的相位较之时钟信号CLK的相位早X的情况下,相位差脉冲信号P1的下降较之基准相位差脉冲信号Pref的下降迟X。另外,如图4C所示,在数据信号S1的相位较之时钟信号CLK的相位迟X的情况下,相位差脉冲信号P1的下降较之基准相位差脉冲信号Pref的下降早X。因此,时钟信号CLK和数据信号S1的偏离恰当的相位的相位偏移量、即相位误差,被表示为相位差脉冲信号P1和基准相位差脉冲信号Pref为高电平期间的差。
相位差脉冲信号P1被输入开关元件36b,在相位差脉冲信号P1为高电平的情况下,使开关元件36b变为“ON”状态,向电容器38流通恒定电流I。另外,基准相位差脉冲信号Pref被输入开关元件36c,在基准相位差脉冲信号Pref为高电平的情况下,使开关元件36c变为“ON”状态,从电容器38吸入恒定电流I。
在数据信号S1的相位早于时钟信号CLK的相位的情况下,相位差脉冲信号P1为高电平的期间长于基准相位差脉冲信号Pref为高电平的期间。因此,产生仅开关元件36b呈“ON”状态的期间,电容器38的电压上升,缓冲器部37的输出电压上升。
另外,在数据信号S1的相位迟于时钟信号CLK的相位的情况下,相位差脉冲信号P1为高电平的期间短于基准相位差脉冲信号Pref为高电平的期间。因此,产生仅开关元件36c呈“ON”状态的期间,电容器38的电压下降,缓冲器部37的输出电压下降。
相位误差检测部32将时钟信号CLK与数据信号S1之间的相位误差转换为模拟信号电压,作为模拟信号的相位误差信息发送给相位调整部52。即,相位误差检测部32向时序控制器5反馈相位误差信息。此时,优选相位误差检测部32将基准电压信号(VREF)与相位误差所涉及的模拟信号一同发送给相位调整部52。基准电压信号优选为例如电荷泵部36的电源电压的二分之一的恒定电压。相位调整部52根据经由收发部53接收到的相位误差所涉及的模拟信号与基准电压信号的电压差,进行相位调整。由此,与仅将相位误差所涉及的模拟信号作为相位误差信息收发的情况相比,能够抑制在模拟信号传输时因偏移电压及电场噪声等引起的模拟信号的误差。
相位调整部52对数据信号S1的相位和时钟信号CLK的相位中的至少任意一方进行延迟调整,以使数据信号S1与时钟信号CLK的相位误差为规定值、例如零。相位调整部52将调整后的数据信号S1和时钟信号CLK经由收发部53发送给源极驱动器3。
另外,源极驱动器3也可以将相位误差信息所涉及的模拟电压转换为模拟电流而发送给相位调整部52。通过将相位误差信息进行电流传输,能够抑制在从源极驱动器3向时序控制器5传输模拟信号时因电场噪声引起的相位误差信息的偏移、噪声所带来的影响。
栅极驱动器4根据门信号驱动液晶面板1的显示像素所涉及的开关元件,源极驱动器3将经过如上驱动而相位被调整后的并行数据信号S1写入液晶面板1的显示像素所涉及的像素电极中。另外,控制部7驱动背光源驱动部6,使背光源2的光从液晶面板1的相反侧照射向液晶面板1。显示装置100利用液晶面板1使来自背光源2的光的偏振方向改变,将被输入显示装置100的图像数据所涉及的图像显示于液晶面板1的显示面上。
根据上述结构,相位误差检测部32检测源极驱动器3所接收的时钟信号与数据信号之间的相位误差,并将模拟信号的相位误差信息发送给相位调整部52。时序控制器5的相位调整部52根据相位误差信息进行调整,使时钟信号和数据信号始终为最恰当的相位。因此,不论时序控制器5与源极驱动器3之间的距离、数据传输线路的阻抗的波动、由温度特性引起的延迟变动等如何,都能够满足数据同步部31的数据信号的闩锁电路的建立时间、保持时间,从而能够进行稳定的数据传输。
另外,通过相位误差检测部32将相位误差信息反馈给时序控制器5,从而相位调整部52能够根据相位误差信息对时钟信号和数据信号的相位进行调整。另外,通过使用相位调整部52调整后的时钟信号和数据信号,数据同步部31能够稳定地进行同步。
另外,由于将相位误差信息作为模拟信号而输出,因此,较之作为数字信号输出,能够使用简单的电路输出相位误差信息。进而,在显示装置100中无需在源极驱动器3内使用振荡器,能够实现窄边框化,并能够抑制不必要的辐射及发热。
另外,相位误差信息也可以通过模数转换器而作为数字信号的相位误差信息被发送给相位调整部52。数字信号可以为并行数据和串行数据中的任一者。
(实施方式二)
图5是表示实施方式二涉及的显示装置100所具备的相位误差检测部32的结构的电路图。关于实施方式二涉及的显示装置100的结构,对于与实施方式一相同的结构赋予相同的符号并省略详细说明。
实施方式二涉及的显示装置100所具备的相位误差检测部32具有平滑部301、302和运算部303,来代替电荷泵36、缓冲器部37及电容器38。
平滑部301、302是截断脉冲频率成分的噪声的低通滤波器。平滑部301连接于D触发器电路34的输出端,平滑部302连接于脉冲发生部35。
运算部303为减法电路,正输入端上连接有平滑部301,负输入端上连接有平滑部302。运算部303的输出端连接于收发部30。运算部303对平滑部301的输出与平滑部302的输出之间的差进行运算,并将运算出的差分作为相位误差信息而输出。因此,相位误差检测部32将数据信号S1与时钟信号CLK之间的相位误差作为模拟信号电压而检测,并将运算部303的运算结果作为相位误差信息发送给相位调整部52。即,相位误差检测部32向数据发送部5反馈相位误差信息。
相位调整部52对数据信号S1的相位和时钟信号CLK的相位中的至少任意一方进行延迟调整,以使数据信号S1与时钟信号CLK的相位误差为规定值、例如零。相位调整部52将调整后的数据信号S1和时钟信号CLK经由收发部53发送给源极驱动器3。
另外,源极驱动器3也可以将相位误差信息所涉及的模拟电压转换为模拟电流而发送给相位调整部52。通过将相位误差信息进行电流传输,能够抑制在从源极驱动器3向时序控制器5传输模拟信号时因电场噪声引起的相位误差信息的偏移以及噪声的影响。
另外,相位误差信息也可以通过将模拟信号转换为数字信号而发送给相位调整部53。
(实施方式三)
图6是表示实施方式三涉及的显示装置100所具备的相位误差检测部32的结构的电路图。在实施方式三中,对相对于一个时钟信号CLK存在多个数据信号Sx的情况的结构进行说明。关于实施方式三涉及的显示装置100的结构,对于与实施方式一相同的结构赋予相同的符号并省略详细说明。
在实施方式三涉及的显示装置100中,信号生成部51除了生成数据信号S1之外,还与数据信号S1同样地生成数据信号S2,来作为数据信号Sx。因此,通过将数据信号S1、S2写入液晶面板1的像素电极中,从而将图像显示于液晶面板1的显示面上。
另外,相位误差检测部32在实施方式一的结构的基础上,还具有D触发器电路340、脉冲发生部350以及电荷泵部360。D触发器电路340及脉冲发生部350分别形成与D触发器电路34、脉冲发生部35相同的结构。电荷泵部360形成与电荷泵部36相同的结构,具有在电源与接地之间串联连接的恒定电流源361、开关元件362、363、以及恒定电流源364。开关元件362、363之间连接有缓冲器部37。
数据信号S2被输入D触发器电路340的CK端,时钟信号CLK被输入D触发器电路340的R端。与D触发器电路34同样地,D触发器电路340将数据信号S2与时钟信号CLK的相位差所涉及的相位差脉冲信号P2输出。
另外,数据信号S2和时钟信号CLK被输入脉冲发生部350。脉冲发生部350将高电平期间为T/4的基准相位差脉冲信号Pref输出。
与电荷泵部36同样地,利用电荷泵部360,在数据信号S2的相位早于时钟信号CLK的相位的情况下使恒定电流I流向电容器38。由此,电容器38的电压上升,缓冲器部37的输出电压上升。
另外,在数据信号S2的相位迟于时钟信号CLK的相位的情况下,恒定电流I从电容器38流向电荷泵部360,从而电容器38的电压下降,缓冲器部37的输出电压下降。
因此,电容器38的电压与下述相位误差对应,即,数据信号S1、S2分别与时钟信号CLK的平均相位误差,缓冲器部37将该电压作为相位误差信息而输出。由此,即使在存在多个数据信号的情况下,显示装置100也能够良好地调整数据信号和时钟信号的相位。
例如,在数据信号S1与数据信号S2之间存在偏斜(skew)的情况下,当将数据信号S1和时钟信号CLK的相位调整为最恰当时,数据信号S2和时钟信号CLK的相位则偏离最恰当的相位,但是,根据上述结构,数据信号S1和时钟信号CLK的相位、以及数据信号S2和时钟信号CLK的相位全都能调整为最恰当。
另外,数据信号Sx不限于两个,也可以为三个以上的结构。在该结构中,与上述同样地,对每一个数据信号连接D触发器电路、脉冲发生部及电荷泵电路,并将各电荷泵电路连接于缓冲器部37即可。
(实施方式四)
图7是表示实施方式四涉及的显示装置100所具备的相位误差检测部32的结构的电路图。在实施方式四中,与实施方式三相同,对相对于一个时钟信号CLK存在多个数据信号Sx的情况的结构进行说明。关于实施方式四涉及的显示装置100的结构,对于与实施方式一至实施方式三相同的结构赋予相同的符号并省略详细说明。
在实施方式四涉及的显示装置100中,与实施方式一相同,相位误差检测部32具有D触发器电路34和脉冲发生部35。另外,与实施方式二相同,相位误差检测部32具有平滑部301、302和运算部303。进而,与实施方式三相同,相位误差检测部32具有D触发器电路340及脉冲发生部350,信号生成部51生成数据信号S1、S2作为数据信号Sx。
与实施方式一至实施方式三不同,相位误差检测部32还具有平滑部304、305和运算部306。平滑部304、305及运算部306分别形成为与平滑部301、302及运算部303相同的结构。平滑部304连接于D触发器电路340的输出端,并连接于运算部306的正输入端。平滑部305连接于脉冲发生部350,并连接于运算部306的负输入端。
相位误差检测部32还具有运算部307。运算部307为加法电路,对被输入的两个值进行加法运算并输出运算值。从运算部303、306输出的运算结果被输入运算部307中。运算部307将运算结果作为相位误差信息而输出。
根据上述结构,即使在存在多个数据信号的情况下,显示装置100也能够良好地调整数据信号和时钟信号的相位。
另外,数据信号Sx不限于两个,也可以为三个以上的结构。在该结构中,对每一个数据信号连接平滑部、减法电路,并将各减法电路连接于运算部307即可。
应认为本次公开的实施方式在所有方面均为例示而非限制性的。本发明的范围并非意指上述,而是指包含权利要求所示、等同于权利要求的范围以及权利要求范围内的所有变更。即,将在权利要求所示的范围内适当变更后的技术方案组合而得到的实施方式也包含在本发明的技术范围内。
Claims (4)
1.一种数据收发装置,其特征在于,具备:
发送时钟信号及与该时钟信号同步的数据信号的数据发送部,和
接收所述时钟信号和所述数据信号的数据接收部;
所述数据接收部具有检测所述数据信号与所述时钟信号之间的相位误差的相位误差检测部;
所述数据发送部具有根据所述相位误差对所述时钟信号或所述数据信号中的至少任意一方的相位进行调整的相位调整部。
2.如权利要求1所述的数据收发装置,其特征在于,
所述相位误差检测部将检测出的所述相位误差所涉及的相位误差信息反馈给所述数据发送部。
3.如权利要求1或2所述的数据收发装置,其特征在于,
所述数据发送部将所述相位调整部调整后的所述时钟信号和所述数据信号发送给所述数据接收部;
所述数据接收部具有将所述相位调整部调整后的所述时钟信号和所述数据信号同步化的数据同步部。
4.一种显示装置,其特征在于,具备:
权利要求1至3中任意一项所述的数据收发装置,和
具有包含像素电极的多个显示像素的液晶面板;
所述数据发送部从图像数据生成所述数据信号;
所述数据接收部将所述数据信号写入所述像素电极。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2015/074087 WO2017033318A1 (ja) | 2015-08-26 | 2015-08-26 | データ送受信装置及び表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107925558A true CN107925558A (zh) | 2018-04-17 |
CN107925558B CN107925558B (zh) | 2020-10-16 |
Family
ID=58101255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201580082575.5A Active CN107925558B (zh) | 2015-08-26 | 2015-08-26 | 数据收发装置及显示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20180183975A1 (zh) |
JP (1) | JP6410281B2 (zh) |
CN (1) | CN107925558B (zh) |
WO (1) | WO2017033318A1 (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109493782A (zh) * | 2018-12-19 | 2019-03-19 | 惠科股份有限公司 | 信号校正控制器、信号校正控制方法及显示装置 |
CN109857189A (zh) * | 2018-12-27 | 2019-06-07 | 惠科股份有限公司 | 一种防止集成电路误动作***及方法 |
CN109933300A (zh) * | 2019-03-20 | 2019-06-25 | 合肥鑫晟光电科技有限公司 | 显示处理方法、显示面板和显示装置 |
CN110858474A (zh) * | 2018-08-23 | 2020-03-03 | 堺显示器制品株式会社 | 显示装置和显示装置中的数据传输方法 |
CN112927655A (zh) * | 2019-12-06 | 2021-06-08 | 新唐科技股份有限公司 | 背光装置及驱动方法 |
CN113724639A (zh) * | 2021-09-06 | 2021-11-30 | Tcl华星光电技术有限公司 | 显示装置 |
CN114930730A (zh) * | 2020-01-08 | 2022-08-19 | 发那科株式会社 | 通信装置、工业机械及通信质量判定方法 |
CN117524029A (zh) * | 2024-01-05 | 2024-02-06 | 武汉精立电子技术有限公司 | 一种测试信号生成***和面板检测设备 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107506121A (zh) * | 2017-08-17 | 2017-12-22 | 惠州Tcl移动通信有限公司 | 一种按键控制方法、存储介质及智能终端 |
CN109215561B (zh) * | 2018-10-30 | 2021-04-23 | 惠科股份有限公司 | 延时调整电路及方法、显示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6483447B1 (en) * | 1999-07-07 | 2002-11-19 | Genesis Microchip (Delaware) Inc. | Digital display unit which adjusts the sampling phase dynamically for accurate recovery of pixel data encoded in an analog display signal |
JP2007124130A (ja) * | 2005-10-26 | 2007-05-17 | Fuji Xerox Co Ltd | 送信装置、受信装置、及び送受信装置 |
CN101243639A (zh) * | 2005-08-25 | 2008-08-13 | 松下电器产业株式会社 | 数据接收装置和数据收发*** |
CN102804254A (zh) * | 2009-06-17 | 2012-11-28 | 夏普株式会社 | 显示驱动电路、显示装置和显示驱动方法 |
US20150194083A1 (en) * | 2014-01-03 | 2015-07-09 | Pixtronix, Inc. | Adaptive power-efficient high-speed data link between display controller and component on glass driver ics |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07105818B2 (ja) * | 1986-05-19 | 1995-11-13 | 株式会社日立製作所 | 並列伝送方式 |
US5805233A (en) * | 1996-03-13 | 1998-09-08 | In Focus Systems, Inc. | Method and apparatus for automatic pixel clock phase and frequency correction in analog to digital video signal conversion |
JP2003218847A (ja) * | 2002-01-28 | 2003-07-31 | Nec Corp | データ受信方式 |
US8629700B2 (en) * | 2012-01-19 | 2014-01-14 | Qualcomm Incorporated | Capacitive multiplication in a phase locked loop |
-
2015
- 2015-08-26 WO PCT/JP2015/074087 patent/WO2017033318A1/ja active Application Filing
- 2015-08-26 CN CN201580082575.5A patent/CN107925558B/zh active Active
- 2015-08-26 JP JP2017536138A patent/JP6410281B2/ja not_active Expired - Fee Related
-
2018
- 2018-02-23 US US15/903,223 patent/US20180183975A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6483447B1 (en) * | 1999-07-07 | 2002-11-19 | Genesis Microchip (Delaware) Inc. | Digital display unit which adjusts the sampling phase dynamically for accurate recovery of pixel data encoded in an analog display signal |
CN101243639A (zh) * | 2005-08-25 | 2008-08-13 | 松下电器产业株式会社 | 数据接收装置和数据收发*** |
JP2007124130A (ja) * | 2005-10-26 | 2007-05-17 | Fuji Xerox Co Ltd | 送信装置、受信装置、及び送受信装置 |
CN102804254A (zh) * | 2009-06-17 | 2012-11-28 | 夏普株式会社 | 显示驱动电路、显示装置和显示驱动方法 |
US20150194083A1 (en) * | 2014-01-03 | 2015-07-09 | Pixtronix, Inc. | Adaptive power-efficient high-speed data link between display controller and component on glass driver ics |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110858474A (zh) * | 2018-08-23 | 2020-03-03 | 堺显示器制品株式会社 | 显示装置和显示装置中的数据传输方法 |
CN109493782A (zh) * | 2018-12-19 | 2019-03-19 | 惠科股份有限公司 | 信号校正控制器、信号校正控制方法及显示装置 |
CN109857189A (zh) * | 2018-12-27 | 2019-06-07 | 惠科股份有限公司 | 一种防止集成电路误动作***及方法 |
CN109857189B (zh) * | 2018-12-27 | 2023-04-11 | 惠科股份有限公司 | 一种防止集成电路误动作***及方法 |
CN109933300A (zh) * | 2019-03-20 | 2019-06-25 | 合肥鑫晟光电科技有限公司 | 显示处理方法、显示面板和显示装置 |
CN109933300B (zh) * | 2019-03-20 | 2022-07-15 | 合肥鑫晟光电科技有限公司 | 显示处理方法、显示面板和显示装置 |
CN112927655A (zh) * | 2019-12-06 | 2021-06-08 | 新唐科技股份有限公司 | 背光装置及驱动方法 |
CN114930730A (zh) * | 2020-01-08 | 2022-08-19 | 发那科株式会社 | 通信装置、工业机械及通信质量判定方法 |
CN113724639A (zh) * | 2021-09-06 | 2021-11-30 | Tcl华星光电技术有限公司 | 显示装置 |
CN113724639B (zh) * | 2021-09-06 | 2023-09-22 | Tcl华星光电技术有限公司 | 显示装置 |
CN117524029A (zh) * | 2024-01-05 | 2024-02-06 | 武汉精立电子技术有限公司 | 一种测试信号生成***和面板检测设备 |
Also Published As
Publication number | Publication date |
---|---|
WO2017033318A1 (ja) | 2017-03-02 |
US20180183975A1 (en) | 2018-06-28 |
JPWO2017033318A1 (ja) | 2018-06-14 |
JP6410281B2 (ja) | 2018-10-24 |
CN107925558B (zh) | 2020-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107925558A (zh) | 数据收发装置及显示装置 | |
CN101751891B (zh) | 液晶显示器及其驱动方法 | |
CN104751811B (zh) | 显示装置及其驱动方法 | |
CN101751890B (zh) | 液晶显示器及其驱动方法 | |
US8884934B2 (en) | Display driving system using single level data transmission with embedded clock signal | |
CN102456331B (zh) | 液晶显示器 | |
CN101763832B (zh) | 液晶显示器及其驱动方法 | |
JP5717060B2 (ja) | ディスプレイドライバー及びそれを備えたドライバーモジュール及びディスプレイ装置、及び信号伝送方法 | |
US10700689B2 (en) | Apparatuses and methods for detecting a loop count in a delay-locked loop | |
CN101763831A (zh) | 液晶显示器及其驱动方法 | |
US20160063957A1 (en) | Display driver | |
US20160372084A1 (en) | Driving circuit, driving method thereof and display device | |
CN109166543B (zh) | 数据同步方法、驱动装置以及显示装置 | |
CN100334827C (zh) | 信号传送方法、***、逻辑电路及液晶驱动装置 | |
CN109036322A (zh) | 输入缓冲器、控制方法、驱动装置以及显示装置 | |
CN105683932A (zh) | 双向通信方法以及使用该双向通信方法的双向通信设备 | |
US20140247076A1 (en) | Aligning multiple chip input signals using digital phase lock loops | |
KR102155015B1 (ko) | 소스 드라이버 및 그것의 동작 방법 | |
CN105227257A (zh) | 一种改进型时钟同步镜像延迟电路 | |
KR101681782B1 (ko) | 액정표시장치 | |
US8471617B2 (en) | Duty cycle correction in a delay-locked loop | |
JP2016181857A (ja) | スキュー調整装置 | |
KR101696467B1 (ko) | 액정표시장치 | |
CN103268748B (zh) | 一种电极的电压控制方法及装置 | |
CN105406838A (zh) | 数字倍频电路及修正时钟占空比的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20210922 Address after: 169 chuangqiang Road, Yongning Street, Zengcheng District, Guangzhou City, Guangdong Province (in the core area of Zengcheng economic and Technological Development Zone) Patentee after: Super vision display technology Co.,Ltd. Address before: 1 Takumicho, Sakai Ward, Sakai City, Osaka Prefecture, Japan Patentee before: SAKAI DISPLAY PRODUCTS Corp. |