CN109471011A - 测试用电路板及其操作方法 - Google Patents

测试用电路板及其操作方法 Download PDF

Info

Publication number
CN109471011A
CN109471011A CN201710800963.3A CN201710800963A CN109471011A CN 109471011 A CN109471011 A CN 109471011A CN 201710800963 A CN201710800963 A CN 201710800963A CN 109471011 A CN109471011 A CN 109471011A
Authority
CN
China
Prior art keywords
circuit board
test
electrical
transit point
electrical transit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710800963.3A
Other languages
English (en)
Inventor
曾胜煜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Singapore Commercia International Electronics Co Ltd
Original Assignee
Singapore Commercia International Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Singapore Commercia International Electronics Co Ltd filed Critical Singapore Commercia International Electronics Co Ltd
Priority to CN201710800963.3A priority Critical patent/CN109471011A/zh
Publication of CN109471011A publication Critical patent/CN109471011A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

一种测试用电路板及其操作方法,用于将测试机台的测试接点集中设于电路板本体的***区域,并对应该测试接点周围设置多个第二电性转接点,以及对应探针周围设置多个第一电性转接点,并使该第一电性转接点及第二电性转接点通过电路板本体的线路连接,以供电性检测时,仅需将测试接点电性连接至周围的第二电性转接点,即可使测试信号传送至待测装置,避免悉知公板结构利用跳线方式所造成信号传递品质不良问题。

Description

测试用电路板及其操作方法
技术领域
本发明有关一种电性检测装置,特别涉及一种用于电性检测的电路板。
背景技术
传统探针卡是以其探针接触芯片的信号接点,以测试芯片的电路是否正常。而一般待测芯片的信号接点依照芯片内的电路元件特性而有多种不同的设置分布,因此,探针卡供应商为对应该待测芯片的电路元件的设置分布通常即需制做特定的探针卡,使该特定的探针卡的电路板具有对应至待测芯片的电路元件特性的电路布设与探针分布结构。
然前述特定的探针卡的制作费用高且仅能针对特定的待测芯片进行测试,因此,实际应用上,探针卡供应商除了将探针卡电路板的电路布线专门布设为与特定芯片的电路元件对应的专板结构外,更普遍的情况乃预先制作公板结构的电路板,其中,该公板结构的电路板平面上由外至内设置有多个焊点,详言之,该公板结构的电路板依径向分布由外而内分别设置有测试区的焊点、转接区的焊点、及探针区的焊点,其中,该探针区的焊点直接导通至电路板下方所设置的探针,而该测试区与转接区的焊点之间为简单的径向布线设计,提供测试区上供测试机台点触的焊点导通至转接区电性连接用,然后依客户所提供的芯片的电路元件的布设,于转接区的焊点与探针区的焊点之间利用导线以跳线方式,使转接区的焊点导通至探针区的焊点,进而与探针电性连接。
前述具公板结构的电路板的探针卡,虽制作成本较低,而其是利用跳线方式使探针电性连接至转接区焊点,造成信号传递品质不良。
因此,如何克服上述悉知技术的种种问题,实已成目前亟欲解决的课题。
发明内容
鉴于上述悉知技术的种种缺失,本发明公开一种测试用电路板及其操作方法,以避免悉知公板结构利用跳线方式所造成信号传递品质不良问题。
本发明的测试用电路板,包括:一电路板本体,其定义有内围区域及***区域;多个第一电性转接点,其设于该电路板本体的内围区域;多个第二电性转接点,其设于该电路板本体的***区域;多个线路,其预设于该电路板本体并对应连接该第一电性转接点及第二电性转接点;以及多个测试接点,其用于接收测试信号并设于该电路板本体的***区域且邻近该多个第二电性转接点。
本发明还公开一种测试用电路板的操作方法,其提供一前述的测试用电路板,其中该电路板本体的内围区域设有多个探针,该多个第一电性转接点位于该多个探针周围,且令该多个探针电性连接至该多个第一电性转接点;将该多个测试接点通过导电件电性连接至对应的第二电性转接点;以及将测试信号通过该测试接点、第二电性转接点、电路板本体的线路、以及对应的第一电性转接点与探针而传送至待测装置。
前述的测试用电路板及其操作方法中,该探针周围还设有多个导电接点,且该探针电性连接至该多个第一电性转接点与该多个导电接点。
前述的测试用电路板及其操作方法中,该第一电性转接点、第二电性转接点、及测试接点为接地接点、电源接点或信号接点。
前述的测试用电路板及其操作方法中,该电路板本体为公板结构。
前述的测试用电路板及其操作方法中,该探针通过导线电性连接至该第一电性转接点;该测试接点通过例如导电胶、排针、跳接线、转接板、开关或连接座等导电件电性连接至该第二电性转接点。
由上可知,本发明的测试用电路板及其操作方法,主要将测试机台的测试接点集中设于电路板本体的***区域,并对应该测试接点周围设置多个第二电性转接点,以及对应该探针周围设置多个第一电性转接点,并使该第一电性转接点及第二电性转接点得以通过电路板本体的线路连接,因此,于进行待测装置的电性检测时,仅需将测试接点通过导电件(如导电胶、排针、跳接线、转接板、开关或连接座)的方式电性连接至周围的第二电性转接点,即可使测试机台的测试信号通过该测试接点、第二电性转接点、电路板本体的线路、以及对应的第一电性转接点与探针而传送至待测装置,同时进行信号的反馈,藉此提升信号传递品质及简化操作步骤,避免悉知公板结构利用跳线方式使探针电性连接至转接区焊点所造成信号传递品质不良及作业繁琐问题,同时又保有公板结构的成本低及弹性大的优势。
附图说明
图1为本发明的测试用电路板的平面示意图;以及
图2为本发明的测试用电路板的操作方法示意图。
符号说明
1 测试用电路板
10 电路板本体
100 观测口
111 探针
120 导线
130 导电件
D1,D2,D3,D4 第一电性转接点
d1,d2,d3,d4,d1’,d2’ 第二电性转接点
L1,L2,L3,L4,L1’,L2’ 导线
S1,S2,S3,S4 导电接点
T1,T2,T3,T4 测试接点
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式,熟悉此技艺的人士可由本说明书所公开的内容轻易地了解本发明的其他优点及技术效果。
须知,本说明书附图说明书附图所示出的的结构、比例、大小等,均仅用以配合说明书所公开的内容,以供熟悉此技艺的人士的了解与阅读,并非用以限定本发明可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本发明所能产生的技术效果及所能实现的目的下,均应仍落在本发明所公开的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“上”、及“一”等的用语,也仅为便于叙述的明了,而非用以限定本发明可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当也视为本发明可实施的实施方式。
如图1所示,本发明的测试用电路板1包括:一电路板本体10、多个第一电性转接点D1,D2,D3,D4、多个第二电性转接点d1,d2,d3,d4、多个线路L1,L2,L3,L4、以及测试接点T1,T2,T3,T4。该测试用电路板1可用于测试晶圆/芯片的探针卡(Probe card)或用于测试封装件的测试载板(Load board)等可供测试机台使用的电路板。
于本实施例中,该电路板本体10可为公板结构,也可为专板结构,且该电路板本体10定义有一内围区域、一***区域、以及一介于该内围区域与该***区域间的中间区域。
该电路板本体10的内围区域的中心处设有一观测口100,并于该观测口100处设有多个探针111。
该多个第一电性转接点D1,D2,D3,D4设于该电路板本体10的内围区域,且位于该观测口100(或该探针111)周围。于本实施例中该第一电性转接点D1,D2,D3,D4为接地接点,并以4个第一电性转接点进行说明,于其它实施例中,该第一电性转接点也可为电源接点或信号接点,且不限制该第一电性转接点的数量。
另外,于该电路板本体10的内围区域,相对该观测口100(或该探针111)周围还设有多个导电接点S1,S2,S3,S4,于本实施例中该导电接点S1,S2,S3,S4为信号接点,并以4个导电接点进行说明,于其它实施例中,该导电接点也可为电源接点或接地接点,且不限制该导电接点的数量。
该多个第二电性转接点d1,d2,d3,d4设于该电路板本体10的***区域,且该多个第二电性转接点d1,d2,d3,d4对应连接至该多个第一电性转接点D1,D2,D3,D4。于本实施例中该多个第二电性转接点d1,d2,d3,d4为接地接点,于其它实施例中,该第二电性转接点也可为电源接点或信号接点。
该多个线路L1,L2,L3,L4预设于该电路板本体10且主要布设于该中间区域,并对应连接该第一电性转接点D1,D2,D3,D4及第二电性转接点d1,d2,d3,d4。
该多个测试接点T1,T2,T3,T4设于该电路板本体10的***区域且邻近该多个第二电性转接点d1,d2,d3,d4。该多个测试接点T1,T2,T3,T4用以接收测试机台的测试信号并集中设于该电路板本体10的***区域,同时使该多个第二电性转接点d1,d2,d3,d4对应位于该多个测试接点T1,T2,T3,T4的周围,于本实施例中该多个测试接点T1,T2,T3,T4用以接收测试机台的接地测试信号,并以4个测试接点进行说明,于其它实施例中,该测试接点也可用以接收测试机台的电源测试信号或高、低频的测试信号,且不限制该测试接点的数量。
此外,相邻该多个测试接点T1,T2,T3,T4处另可设有多个第二电性转接点d1’,d2’,其中该第二电性转接点d1’,d2’通过预设于该电路板本体10的线路L1’,L2’而电性连接至第二电性转接点d1,d2,俾供该测试接点T1,T2,T3,T4可选择就近通过该第二电性转接点d1,d2或第二电性转接点d1’,d2’,而电性连接至第一电性转接点D1,D2。
请参阅图2,本发明的测试用电路板1的操作方法示意图,提供如图1所示的测试用电路板,其中对应待测装置(如晶圆、芯片或封装件等)的电路元件的设置分布,该多个探针111通过多个导线120对应电性连接至该第一电性转接点D1,D2,D3,D4及该导电接点S1,S2,S3,S4,同时对应该探针111所连接的第一电性转接点D1,D2,D3,D4,与测试机台的测试信号发送位置,将该多个测试接点T1,T2,T3,T4通过导电件130(如导电胶、排针、跳接线、转接板、开关或连接座等)电性连接至对应的第二电性转接点d1,d4,d3,d2’,进而通过预设于该电路板本体10的线路L1,L4,L3,L2(L2’)而电性连接至第一电性转接点D1,D4,D3,D2,俾供测试机台的测试信号按序经由测试接点T1,T2,T3,T4、第二电性转接点d1,d4,d3,d2’、第一电性转接点D1,D4,D3,D2及探针111而传送至待测装置进行电性测试。
因此,通过本发明前述说明可知,本发明的测试用电路板及其操作方法通过将测试机台的测试接点集中设于电路板本体的***区域,并对应该测试接点周围设置多个第二电性转接点,以及对应该探针周围设置多个第一电性转接点,并使该第一电性转接点及第二电性转接点得以通过电路板本体的线路连接,因此,于进行待测装置的电性检测时,仅需将测试接点通过导电件(如导电胶、排针、跳接线、转接板、开关或连接座)的方式电性连接至周围的第二电性转接点,即可使测试机台的测试信号通过该测试接点、第二电性转接点、电路板本体的线路、以及对应的第一电性转接点与探针而传送至待测装置,同时进行信号的反馈,藉此提升信号传递品质及简化操作步骤,避免悉知公板结构利用跳线方式使探针电性连接至转接区焊点所造成信号传递品质不良及作业繁琐问题,同时又保有公板结构的成本低及弹性大的优势。
上述实施例仅用以示例性说明本发明的原理及其技术效果,而非用于限制本发明。任何熟习此项技术的人士均可在不违背本发明的构思及实施方式下,对上述实施例进行修改。因此本发明的权利保护范围,应如权利要求书所列。

Claims (13)

1.一种测试用电路板,其特征为,该电路板包括:
一电路板本体,其定义有内围区域及***区域;
多个第一电性转接点,其设于该电路板本体的内围区域中;
多个第二电性转接点,其设于该电路板本体的***区域中;
多个线路,其预设于该电路板本体并对应连接该第一电性转接点及第二电性转接点;以及
多个测试接点,其用于接收测试信号并设于该电路板本体的***区域且邻近该多个第二电性转接点。
2.根据权利要求1所述的测试用电路板,其特征为,该内围区域设有多个探针。
3.根据权利要求2所述的测试用电路板,其特征为,该多个第一电性转接点设于该探针周围。
4.根据权利要求3所述的测试用电路板,其特征为,该探针周围还设有多个导电接点。
5.根据权利要求4所述的测试用电路板,其特征为,该探针电性连接至该多个第一电性转接点及该多个导电接点。
6.根据权利要求1所述的测试用电路板,其特征为,该第一电性转接点、第二电性转接点、及测试接点为接地接点、电源接点或信号接点。
7.根据权利要求1所述的测试用电路板,其特征为,该测试接点电性连接至该第二电性转接点。
8.根据权利要求1所述的测试用电路板,其特征为,该电路板本体为公板结构。
9.一种测试用电路板的操作方法,其特征为,该操作方法包括:
提供一根据权利要求1所述的测试用电路板,其中该电路板本体的内围区域设有多个探针,该多个第一电性转接点位于该多个探针周围,且令该多个探针电性连接至该多个第一电性转接点;
将该多个测试接点通过导电件电性连接至对应的第二电性转接点;以及
将测试信号通过该测试接点、第二电性转接点、多个线路、以及对应的第一电性转接点与探针而传送至待测装置。
10.根据权利要求9所述的测试用电路板的操作方法,其特征为,该探针周围还设有多个导电接点。
11.根据权利要求9所述的测试用电路板的操作方法,其特征为,该探针通过导线电性连接至该第一电性转接点。
12.根据权利要求9所述的测试用电路板的操作方法,其特征为,该第一电性转接点、第二电性转接点、及测试接点为接地接点、电源接点或信号接点。
13.根据权利要求9所述的测试用电路板的操作方法,其特征为,该测试接点通过导电胶、排针、跳接线、转接板、开关或连接座电性连接至该第二电性转接点。
CN201710800963.3A 2017-09-07 2017-09-07 测试用电路板及其操作方法 Pending CN109471011A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710800963.3A CN109471011A (zh) 2017-09-07 2017-09-07 测试用电路板及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710800963.3A CN109471011A (zh) 2017-09-07 2017-09-07 测试用电路板及其操作方法

Publications (1)

Publication Number Publication Date
CN109471011A true CN109471011A (zh) 2019-03-15

Family

ID=65657719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710800963.3A Pending CN109471011A (zh) 2017-09-07 2017-09-07 测试用电路板及其操作方法

Country Status (1)

Country Link
CN (1) CN109471011A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4952871A (en) * 1986-06-25 1990-08-28 Mania Elektronik Automatisation Entwicklung Und Geratebau Gmbh Method and apparatus of testing printed circuit boards and assembly employable therewith
US5838162A (en) * 1996-06-13 1998-11-17 Taiwan Semiconductor Manufacturing Company Ltd. Test apparatus and method for testing integrated circuit modules having visual display
CN1847858A (zh) * 2005-04-15 2006-10-18 华硕电脑股份有限公司 测试转接卡及其测试设备
CN101661078A (zh) * 2008-08-26 2010-03-03 鸿富锦精密工业(深圳)有限公司 电路板及电路板测试装置
CN201425593Y (zh) * 2009-06-08 2010-03-17 陈涛 用于待测线路板测试的转接装置和垂直导电胶测试结构
CN201576066U (zh) * 2009-09-08 2010-09-08 上海航天设备制造总厂 一种电气绝缘测试装置
TWI595237B (zh) * 2016-09-07 2017-08-11 美亞國際電子有限公司 測試用電路板及其操作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4952871A (en) * 1986-06-25 1990-08-28 Mania Elektronik Automatisation Entwicklung Und Geratebau Gmbh Method and apparatus of testing printed circuit boards and assembly employable therewith
US5838162A (en) * 1996-06-13 1998-11-17 Taiwan Semiconductor Manufacturing Company Ltd. Test apparatus and method for testing integrated circuit modules having visual display
CN1847858A (zh) * 2005-04-15 2006-10-18 华硕电脑股份有限公司 测试转接卡及其测试设备
CN101661078A (zh) * 2008-08-26 2010-03-03 鸿富锦精密工业(深圳)有限公司 电路板及电路板测试装置
CN201425593Y (zh) * 2009-06-08 2010-03-17 陈涛 用于待测线路板测试的转接装置和垂直导电胶测试结构
CN201576066U (zh) * 2009-09-08 2010-09-08 上海航天设备制造总厂 一种电气绝缘测试装置
TWI595237B (zh) * 2016-09-07 2017-08-11 美亞國際電子有限公司 測試用電路板及其操作方法

Similar Documents

Publication Publication Date Title
CN113963622B (zh) 一种显示面板和显示装置
CN102317802B (zh) 具有改善的热控制的用于电气/可靠性测试的集成单元
CN101266262A (zh) 高速测试卡
TWI595237B (zh) 測試用電路板及其操作方法
US20230125573A1 (en) Device for testing chip or die with better system ir drop
US9442134B2 (en) Signal path switch and probe card having the signal path switch
TW202028762A (zh) 半導體元件測試載具
CN203705599U (zh) 一种半导体器件检测装置
US20150168454A1 (en) Probe module
US10101362B2 (en) Probe module with high stability
CN102401846B (zh) 多电源电路板及其应用探针卡
JPWO2009147720A1 (ja) 半導体ウエハ、半導体回路、試験用基板、および、試験システム
CN109471011A (zh) 测试用电路板及其操作方法
US9759746B2 (en) Probe module
CN206920483U (zh) 探针卡及半导体测试装置
CN102903650B (zh) 半导体元件测试装置
CN103558426A (zh) 十字型探针卡
ES2930178T3 (es) Conexión eléctrica para transferir señales reduciendo interferencias
CN209182442U (zh) 一种功率器件漏电流及可靠性测试仪
CN102156205B (zh) 探针卡及用于该探针卡的印刷电路板
TW201126168A (en) Probe card and printed circuit board applicable to the same
JP2018112546A (ja) プローブカードモジュール
TWI413777B (zh) Multi - power circuit board and its application probe card
JP2014202728A (ja) 電子的に組み替え可能な半導体特性測定装置
CN210665802U (zh) 一种通用双列直插器件测试适配器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190315