CN109427886A - Mosfet及制备方法、电子设备、车辆 - Google Patents
Mosfet及制备方法、电子设备、车辆 Download PDFInfo
- Publication number
- CN109427886A CN109427886A CN201710743941.8A CN201710743941A CN109427886A CN 109427886 A CN109427886 A CN 109427886A CN 201710743941 A CN201710743941 A CN 201710743941A CN 109427886 A CN109427886 A CN 109427886A
- Authority
- CN
- China
- Prior art keywords
- grid
- well region
- drift layer
- source area
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims description 20
- 238000002347 injection Methods 0.000 claims description 16
- 239000007924 injection Substances 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 108091006146 Channels Proteins 0.000 description 13
- 230000005684 electric field Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 239000012141 concentrate Substances 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005527 interface trap Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000036632 reaction speed Effects 0.000 description 2
- 208000035541 Device inversion Diseases 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003471 anti-radiation Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000006213 oxygenation reaction Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提出了MOSFET及制备方法、电子设备、车辆。该MOSFET包括：衬底，所述衬底是由SiC形成的；漂移层，所述漂移层设置在所述衬底上；栅槽，所述栅槽设置在所述漂移层中；栅极氧化层，所述栅极氧化层设置在所述栅槽的底面以及侧壁上；栅极，所述栅极填充在所述栅槽中，所述栅极设置在所述栅极氧化层远离所述飘移层的一侧；源极区以及接触区，所述源极区以及所述接触区设置在所述漂移层的顶部，所述源极区以及所述接触区位于所述栅槽的一侧，所述源极区靠近所述栅槽设置；阱区，所述阱区设置在所述漂移层中，且位于所述源极区以及所述接触区下方；以及漏极，所述漏极设置在所述衬底下方。由此，可以提高器件沟道迁移率，保护栅极氧化层。
Description
技术领域
本发明涉及电子领域，具体地，涉及MOSFET及制备方法、电子设备、车辆。
背景技术
SiC作为宽禁带的半导体材料，它的击穿场强约为Si的10倍，SiC同时具有高热导率，高电子饱和飘移速度，抗辐射等优点，因此，广泛应用于大功率，高温高频半导体器件中。SiC在金属氧化物半导体场效应晶体管(MOSFET)中的应用，使得MOSFET的导通电阻、开关损耗大幅降低，使其适用于更高的工作频率，并且大大提高了高温稳定性。对于槽栅SiC的MOSFET来说，其沟道垂直于芯片表面，沟道短，导通电阻小。另外，器件的沟道密度低、功耗损失小，器件的耐压提高可以通过增加器件的纵向尺寸来获得，可以有效减小器件面积，增加芯片的集成度。
然而，目前的MOSFET及制备方法、电子设备、车辆仍有待改进。
发明内容
本发明是基于发明人对以下事实的发现和认识而作出的：
目前，基于沟槽型SiC的MOSFET普遍存在反型层迁移率低以及栅极氧化层使用寿命短的问题。发明人经过深入研究以及大量实验发现，上述MOSFET的反型层迁移率低主要是由于栅极氧化层与SiC界面之间发生电流传导导致的。具体的，由于栅极氧化层/SiC界面存在大量界面陷阱，这些陷阱捕获电子，电子有助于电流流动，从而导致非常低的反型层迁移率，进而使器件的功率消耗以及效率损失较大。此外，发明人发现，基于沟槽型SiC的MOSFET的栅极氧化层使用寿命短主要是由于栅极氧化层处受到的电场强度很大造成的。具体的，由于基于SiC的MOSFET的击穿场强比基于Si的MOSFET的大十倍左右，所以在对基于SiC的MOSFET施加大电压时，对栅极氧化层施加的电场强度也将更大，从而使栅极氧化层容易被击穿，进而导致其使用寿命较短。
本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。
有鉴于此，在本发明的一个方面，本发明提出了一种MOSFET。该MOSFET包括：衬底，所述衬底是由SiC形成的；漂移层，所述漂移层设置在所述衬底上；栅槽，所述栅槽设置在所述漂移层中；栅极氧化层，所述栅极氧化层设置在所述栅槽的底面以及侧壁上；栅极，所述栅极填充在所述栅槽中，所述栅极设置在所述栅极氧化层远离所述飘移层的一侧；源极区以及接触区，所述源极区以及所述接触区设置在所述漂移层的顶部，所述源极区以及所述接触区位于所述栅槽的一侧，所述源极区靠近所述栅槽设置；阱区，所述阱区设置在所述漂移层中，且位于所述源极区以及所述接触区下方；以及漏极，所述漏极设置在所述衬底下方。由此，可以提高器件沟道迁移率，保护栅极氧化层。
在本发明的另一方面，本发明提出了一种制备MOSFET的方法。根据本发明的实施例，该方法包括：在衬底上形成漂移层，所述衬底是由SiC形成的；在所述漂移层中设置栅槽；在所述漂移层中设置阱区；在所述漂移层顶部设置源极区以及接触区，所述源极区以及所述接触区位于所述栅槽的一侧，所述源极区靠近所述栅槽设置，且所述源极区以及所述接触区位于所述阱区上方；在所述栅槽的底面以及侧壁上形成栅极氧化层；在所述栅槽中设置栅极，所述栅极位于所述栅极氧化层远离所述漂移层的一侧；以及在所述衬底下方设置漏极。由此，可以利用简单的生产工艺获得能够提高沟道迁移率，栅极氧化层不易击穿的MOSFET。
在本发明的另一方面，本发明提出了一种电子设备。根据本发明的实施例，该电子设备包括前面所述的MOSFET。由此，该电子设备具有前面所述的MOSFET的全部特征以及优点，在此不再赘述。总的来说，提高了该电子设备的反应速度以及使用寿命。
在本发明的另一方面，本发明提出了一种车辆。根据本发明的实施例，该车辆包括前面所述的电子设备。由此，该车辆具有前面所述的电子设备的全部特征以及优点，在此不再赘述。总的来说，提高了该车辆的使用性能。
附图说明
图1显示了根据本发明一个实施例的MOSFET的结构示意图；
图2显示了根据本发明另一个实施例的MOSFET的结构示意图；
图3显示了根据本发明另一个实施例的MOSFET的结构示意图；
图4显示了现有技术的MOSFET的结构示意图；以及
图5显示了根据本发明一个实施例的制备MOSFET的方法的流程示意图。
附图标记说明：
100：衬底；200：漂移层；300：栅极氧化层；400：源极区；500：接触区；600：阱区；10：栅极；20：漏极；610：第一阱区；620：第二阱区。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的一个方面，本发明提出了一种MOSFET。根据本发明的实施例，参考图1，该MOSFET包括：衬底100、漂移层200、栅极氧化层300、栅极10、源极区400、接触区500、阱区600以及漏极20。其中，漂移层200设置在衬底100的上方；漂移层200中设置有栅槽，栅极氧化层300设置在栅槽的底面以及侧壁上，栅极10填充于栅槽中，且位于栅极氧化层300远离漂移层200的一侧；源极区400以及接触区500设置在漂移层200的顶部，并位于栅槽的一侧，源极区400靠近栅槽设置；阱区600设置在漂移层200中，且位于源极区400以及接触区500的下方；漏极20设置在衬底100的下方。由此，可以提高器件沟道迁移率，减小栅极氧化层的电场。
为了便于理解，下面首先对该MOSFET能够提高沟道迁移率、减小栅极氧化层的电场的原理进行简单介绍：
如前所述，由于基于SiC的MOSFET中栅极氧化层/SiC界面存在大量界面陷阱，这些陷阱捕获电子，电子有助于电流流动，从而导致栅极氧化层与SiC界面之间有电流传导，造成反型层迁移率低。此外，基于SiC的MOSFET的击穿场强比基于Si的MOSFET的大十倍左右，所以在对器件施加大电压时，对栅极氧化层施加的电场强度也将更大。具体的，参考图4，基于SiC的MOSFET包括衬底100、漂移层200、栅极氧化层300、栅极10、源极区400、接触区500、阱区600以及漏极20。以p型MOSFET为例，其沟道区为p型，要通过施加栅压后反型成n型沟道，开启较慢且p型沟道迁移率较低，从而使得器件反型层迁移率较低。此外，当器件关断时，在栅极10和漏极20之间会产生高的电压差，从而电场集中于栅极氧化层300的底部，导致栅极氧化层300被破坏，进而影响器件的性能。现有技术中，为了解决栅极氧化层底部电场较大的问题，采用延长栅极氧化层的氧化时间来增大栅极氧化层的底部厚度，但由于侧面的氧化与底面的氧化同时进行，底部侧面的氧化率差会导致侧面栅极氧化层过厚，影响阈值电压，严重时器件将不能开启。根据本发明的实施例，以p型MOSFET为例，对阱区600的结构进行改进，令阱区600的一部分设置在栅槽的下方，从而可以将原本位于栅极氧化层以及漂移区之间的电场，转移至阱区以及漂移区之间形成的PN结的界面处，进而可以降低栅极氧化层附近的电场强度，防止栅极氧化层被击穿。并且，发明人意外地发现，在栅槽下方设置阱区，可以采用倾斜离子注入的方法，进而可以在栅槽的侧壁两侧，以及底部同时形成分隔的阱区600，使得栅槽以及阱区600之间保留有部分n型沟道区，由此形成了沟道电子的积累层，由于n型沟道的迁移率高于p型沟道的迁移率，从而提高了沟道迁移率。
下面根据本发明的具体实施例，对该MOSFET的各个结构进行详细说明：
关于MOSFET的类型不受特别限制，本领域的技术人员可以根据具体情况进行设计。根据本发明的实施例，器件可以为n型MOSFET，也可以为p型MOSFET。
根据本发明的实施例，衬底100可以是由SiC形成的。由此，可以形成基于SiC的MOSFET，降低MOSFET的导通电阻、开关损耗，使其适用于更高的工作频率，并且大大提高其高温稳定性。
关于衬底、漂移层、源极区以及阱区、接触区的掺杂类型不受特别限制，只要衬底、漂移层、源极区具有相同的掺杂类型，且阱区、接触区具有相同的掺杂类型即可，本领域的技术人员可以根据具体情况进行设计。根据本发明的实施例，衬底100、漂移层200以及源极区400可以具有第一掺杂类型，阱区600以及接触区500可以具有第二掺杂类型。其中，第一掺杂类型可以为n型，第二掺杂类型为p型。或者，第一掺杂类型为p型，第二掺杂类型为n型。根据本发明的具体实施例，当第一掺杂类型为n型时，衬底100的掺杂浓度可以为1x1018cm3-1x1019cm3，漂移层200的掺杂浓度可以为1x1015cm3-2x1016cm3，源极区400的掺杂浓度可以为2x1014cm3-4x1015cm3；当第二掺杂类型为p型时，阱区600的掺杂浓度可以为1x1011cm3-2x1011cm3，接触区500的掺杂浓度可以为1.4x1014cm3-4.5x1015cm3。具体的，n型掺杂是通过掺杂氮或者磷而实现的，p型掺杂是通过掺杂铝或者硼而实现的。
关于栅极氧化层以及栅极的材料不受特别限制，本领域技术人员可以根据具体情况进行设计。根据本发明的实施例，栅极氧化层300可以是由二氧化硅形成的，栅极10可以是由多晶硅形成的。
根据本发明的实施例，参考图2以及图3，栅极10的两侧均可以设置有源极区400以及接触区500，且靠近栅极10侧壁的均为源极区400。
根据本发明的实施例，阱区600设置在漂移层200中，且位于源极区400以及接触区500的下方。如前所述，为了缓解栅极氧化层300底部的电场，在形成靠近栅槽侧壁的阱区600时，同时在栅槽下方设置阱区600。关于形成阱区的注入程度不受特别限制，本领域技术人员可以根据具体情况进行设计。根据本发明的实施例，可以通过部分注入设置阱区600，也可以通过全部注入设置阱区600。具体的，参考图2，通过部分注入形成的阱区600可以进一步包括分别独立设置的第一阱区610(2个)以及第二阱区620。其中，第一阱区610设置在漂移层200中，并且2个第一阱区610靠近栅槽的侧壁，第一阱区610与栅槽侧壁之间的距离(图中示出的D)可以为0.1μm-1μm。由此，在p型MOSFET中，可以使部分沟道为n型，从而提高沟道的迁移率。第二阱区620设置在栅槽下方，由此，在反向时栅极氧化层底部的电场可以集中在PN结处，从而可以缓解栅极氧化层底部的电场，提高器件的可靠性。根据本发明的另一些实施例，参考图3，阱区600可以是通过全部注入形成的，阱区600设置在漂移层200中，并且位于栅槽的周围。由于阱区600将栅极氧化层300的底部以及部分侧壁全部围住，使得栅极氧化层300与漂移层200隔离，从而在反向时使得施加在栅极氧化层上的电压为零，保护栅极氧化层不被击穿，进一步提高器件的可靠性。
根据本发明的实施例，该MOSFET还可以进一步包括介质层以及金属层(图中未示出)。由此，可以实现该MOSFET的使用功能。关于介质层以及金属层的具体材料不受特别限制，只要能够实现器件的使用功能即可，本领域技术人员可以根据具体情况进行设计。根据本发明的实施例，介质层可以是由硼磷硅玻璃(boro-phospho-silicate-glass，BPSG)以及聚酰亚胺的至少之一形成的，金属层可以是由钛、镍以及银的至少之一形成的。
在本发明的另一方面，本发明提出了一种制备MOSFET的方法。根据本发明的实施例，该MOSFET可以为前面描述的MOSFET。参考图5，该方法包括：
S100：在衬底上形成漂移层
根据本发明的实施例，在该步骤中，在衬底上设置漂移层。根据本发明的具体实施例，在衬底上通过外延生长形成漂移层。该步骤中的衬底以及漂移层，可以具有与前面描述的MOSFET的衬底以及漂移层相同的特征以及优点，关于前面描述的衬底的材料以及衬底与漂移层的掺杂类型前面已经进行了详细的描述，在此不再赘述。例如，根据本发明的实施例，衬底是由SiC构成的，衬底与漂移层具有第一掺杂类型，当第一掺杂类型为n型时，衬底的掺杂浓度可以为1x1018cm3-1x1019cm3，漂移层的掺杂浓度可以为1x1015cm3-2x1016cm3。
S200：在漂移层中设置栅槽
根据本发明的实施例，在该步骤中，在漂移层中设置栅槽。该步骤中设置的栅槽，可以具有与前面描述的栅槽相同的特征以及优点。根据本发明的具体实施例，栅槽可以是通过刻蚀工艺形成的，以便后续步骤在栅槽中形成栅极氧化层以及栅极。
S300：在漂移层中设置阱区
根据本发明的实施例，在该步骤中，在漂移层中设置阱区。关于阱区的位置以及掺杂类型前面已经进行了详细描述，在此不再赘述。例如，根据本发明的实施例，阱区具有第二掺杂类型，当第二掺杂类型为p型时，阱区的掺杂浓度可以为1x1011cm3-2x1011cm3。根据本发明的实施例，阱区是通过以下步骤形成的：首先利用第一构图工艺，在漂移层上方形成阱区掩膜，随后基于阱区掩膜，对漂移层进行倾斜离子注入，以便形成阱区。需要说明的是，倾斜离子注入是通过在离子注入的过程中，倾斜衬底而实现的。具体的，在进行倾斜离子注入的过程中，下面的衬底倾斜一定角度，一边注入，一边旋转，以便形成根据本发明实施例的阱区。关于倾斜离子注入的角度不受特别限制，本领域技术人员可以根据具体情况进行设计。例如，根据本发明的具体实施例，该倾斜角度可以为4-7度。由此，可以使得漂移层中部分位置没有注入离子，从而形成与栅槽侧壁之间具有一定距离的阱区(如图2所示)。
关于形成阱区的倾斜离子注入程度不受特别限制，本领域技术人员可以根据具体情况进行设计。例如，根据本发明的实施例，阱区可以是通过部分离子注入形成的。由部分离子注入形成的阱区进一步包括分别独立设置的第一阱区(2个)以及第二阱区。其中，2个第一阱区设置在漂移层中，靠近栅槽侧壁的位置。由于，采用上面描述的倾斜离子注入，因此使得第一阱区与栅槽侧壁之间存在一定的距离，根据本发明的实施例，该距离可以为0.1μm-1μm。由此，在p型MOSFET中，部分沟道区为n型，从而可以提高器件的沟道迁移率。根据本发明的实施例，第二阱区设置在栅槽下方，由此，在反向时可以使底部电场集中在PN结处，从而缓解栅极氧化层底部电场。根据本发明的另一些实施例，阱区还可以是通过全部注入形成的。由此，形成的阱区设置在栅槽周围，可以使得栅槽与漂移层隔离。由此，反向时，电场全部集中在阱区与漂移层形成的PN结处，使得栅极氧化层处的电场为零，保证栅极氧化层不被击穿。与传统注入方式相比，本发明并未增加工艺步骤，因此，在不增加生产成本的情况下，提高了器件的可靠性。关于形成阱区的注入次数不受特别限制，本领域技术人员可以根据实际情况进行设计。例如，根据本发明的实施例，阱区可以是多次注入形成的，还可以是单次注入形成的。
S400：在漂移层顶部设置源极区以及接触区
根据本发明的实施例，在该步骤中，在漂移层顶部设置源极区以及接触区。关于源极区以及接触区的位置以及掺杂类型前面已经进行了详细描述，在此不再赘述。例如，根据本发明的实施例，源极区以及接触区位于上面描述的阱区的上方，源极区具有第一掺杂类型，接触区具有第二掺杂类型，当第一掺杂类型为n型、第二掺杂类型为p型时，源极区的掺杂浓度可以为2x1014cm3-4x1015cm3，接触区的掺杂浓度可以为1.4x1014cm3-4.5x1015cm3。根据本发明的实施例，源极区是通过以下步骤形成的，首先通过第二构图工艺，在漂移层上方形成源极区掩膜，随后基于源极区掩膜对漂移层进行离子注入，形成源极区。类似的，根据本发明的实施例，接触区是通过以下步骤形成的，首先通过第三构图工艺，在漂移层上方形成接触区掩膜，随后基于接触区掩膜对漂移层进行离子注入，形成接触区。需要说明的是，“第一构图工艺”、“第二构图工艺”以及“第三构图工艺”是对形成阱区掩膜、源极区掩膜以及接触区掩膜图案的区分，不应理解为形成阱区、源极区以及接触区的先后顺序。
S500：在栅槽的底面以及侧壁上形成栅极氧化层
根据本发明的实施例，在该步骤中，在栅槽的底面以及侧壁上形成栅极氧化层。关于栅极氧化层的材料前面已经进行了详细描述，在此不再赘述。例如，根据本发明的实施例，栅极氧化层可以是由二氧化硅形成的。根据本发明的具体实施例，首先在栅槽以及漂移层上方通过热氧化的方式形成一层二氧化硅，随后对其进行刻蚀形成根据本发明实施例的栅极氧化层。
S600：在栅槽中设置栅极
根据本发明的实施例，在该步骤中，在栅槽中设置栅极。关于栅极的材料前面已经进行了详细描述，在此不再赘述。例如，根据本发明的实施例，栅极可以是由多晶硅形成的。根据本发明的具体实施例，首先在栅极氧化层以及漂移层上方沉积一层多晶硅，随后对其进行刻蚀形成根据本发明实施例的栅极。
S700：在衬底下方设置漏极
根据本发明的实施例，在该步骤中，在衬底下方设置漏极，以便实现该器件的使用功能。
本领域技术人员能够理解的是，MOSFET还应具有诸如介质层以及金属电极等结构。关于介质层以及金属电极的材料前面已经进行了详细描述，在此不再赘述。具体的，介质层是通过以下步骤形成的，首先在栅极、栅极氧化层以及漂移层上方沉积一层介质层材料，随后对其进行刻蚀，形成根据本发明实施例的介质层。而金属电极则是通过在介质层以及漂移层上方沉积一层金属材料形成的。
在本发明的另一方面，本发明提出了一种电子设备。根据本发明的实施例，该电子设备包括前面所述的MOSFET。由此，该电子设备具有前面所述的MOSFET的全部特征以及优点，在此不再赘述。总的来说，提高了该电子设备的反应速度以及使用寿命。
在本发明的另一方面，本发明提出了一种车辆。根据本发明的实施例，该车辆包括前面所述的电子设备。由此，该车辆具有前面所述的电子设备的全部特征以及优点，在此不再赘述。总的来说，提高了该车辆的使用性能。
在本发明的描述中，术语“顶部”、“底面”、“上”、“下”等指示的方位或位置关系为基于附图所述的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。
第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可以是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征的正下方或斜下方，或仅仅表示第一特征水平高度低于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不互相矛盾的情况下，本领域技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (17)
1.一种MOSFET，其特征在于，包括：
衬底，所述衬底是由SiC形成的；
漂移层，所述漂移层设置在所述衬底上；
栅槽，所述栅槽设置在所述漂移层中；
栅极氧化层，所述栅极氧化层设置在所述栅槽的底面以及侧壁上；
栅极，所述栅极填充在所述栅槽中，所述栅极设置在所述栅极氧化层远离所述飘移层的一侧；
源极区以及接触区，所述源极区以及所述接触区设置在所述漂移层的顶部，所述源极区以及所述接触区位于所述栅槽的一侧，所述源极区靠近所述栅槽设置；
阱区，所述阱区设置在所述漂移层中，且位于所述源极区以及所述接触区下方；以及
漏极，所述漏极设置在所述衬底下方。
2.根据权利要求1所述的MOSFET，其特征在于，所述衬底、所述漂移层以及所述源极区具有第一掺杂类型，所述阱区以及所述接触区具有第二掺杂类型。
3.根据权利要求2所述的MOSFET，其特征在于，所述第一掺杂类型为n型，所述第二掺杂类型为p型；
或者，所述第一掺杂类型为p型，所述第二掺杂类型为n型。
4.根据权利要求2所述的MOSFET，其特征在于，所述第一掺杂类型为n型，所述衬底的掺杂浓度为1x1018cm3-1x1019cm3，所述漂移层的掺杂浓度为1x1015cm3-2x1016cm3，所述源极区的掺杂浓度为2x1014cm3-4x1015cm3。
5.根据权利要求2所述的MOSFET，其特征在于，所述第二掺杂类型为p型，所述阱区的掺杂浓度为1x1011cm3-2x1011cm3，所述接触区的掺杂浓度为1.4x1014cm3-4.5x1015cm3。
6.根据权利要求4所述的MOSFET，其特征在于，所述第一掺杂类型，是通过掺杂氮或者磷而实现的；
所述第二掺杂类型是通过掺杂铝或者硼而实现的。
7.根据权利要求1所述的MOSFET，其特征在于，所述栅极的两侧，均设置有所述源极区以及所述接触区。
8.根据权利要求1或7所述的MOSFET，其特征在于，所述阱区进一步包括分别独立设置的第一阱区以及第二阱区，
所述第一阱区设置在所述漂移层中，靠近所述栅槽侧壁的位置上；
所述第二阱区设置在所述栅槽下方，
其中，所述第一阱区与所述栅槽的侧壁之间距离为0.1μm-1μm。
9.根据权利要求1或7所述的MOSFET，其特征在于，所述阱区设置在所述栅槽周围。
10.一种制备MOSFET的方法，其特征在于，包括：
在衬底上形成漂移层，所述衬底是由SiC形成的；
在所述漂移层中设置栅槽；
在所述漂移层中设置阱区；
在所述漂移层顶部设置源极区以及接触区，所述源极区以及所述接触区位于所述栅槽的一侧，所述源极区靠近所述栅槽设置，且所述源极区以及所述接触区位于所述阱区上方；
在所述栅槽的底面以及侧壁上形成栅极氧化层；
在所述栅槽中设置栅极，所述栅极位于所述栅极氧化层远离所述漂移层的一侧；以及
在所述衬底下方设置漏极。
11.根据权利要求10所述的方法，其特征在于，所述栅槽通过刻蚀工艺形成。
12.根据权利要求10所述的方法，其特征在于，所述阱区是通过以下步骤形成的：
利用第一构图工艺，在所述漂移层上方形成阱区掩膜；
基于所述阱区掩膜，进行倾斜离子注入，以便形成所述阱区。
13.根据权利要求12所述的方法，其特征在于，所述阱区是通过部分离子注入形成的，
所述阱区包括分别独立设置的第一阱区以及第二阱区，所述第一阱区设置在漂移层中，靠近所述栅槽侧壁的位置上；所述第二阱区设置在所述栅槽下方，其中，所述第一阱区与所述栅槽的侧壁之间距离为0.1μm-1μm。
14.根据权利要求12所述的方法，其特征在于，所述阱区是通过全部离子注入形成的，所述阱区设置在所述栅槽周围。
15.根据权利要求12所述的方法，其特征在于，所述倾斜离子注入是通过在离子注入过程中，倾斜所述衬底而实现的，所述倾斜的角度为4-7度。
16.一种电子设备，其特征在于，所述电子设备包括权利要求1-9任一项所述的MOSFET。
17.一种车辆，其特征在于，包括权利要求16所述的电子设备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710743941.8A CN109427886A (zh) | 2017-08-25 | 2017-08-25 | Mosfet及制备方法、电子设备、车辆 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710743941.8A CN109427886A (zh) | 2017-08-25 | 2017-08-25 | Mosfet及制备方法、电子设备、车辆 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109427886A true CN109427886A (zh) | 2019-03-05 |
Family
ID=65499508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710743941.8A Pending CN109427886A (zh) | 2017-08-25 | 2017-08-25 | Mosfet及制备方法、电子设备、车辆 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109427886A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111668310A (zh) * | 2020-05-25 | 2020-09-15 | 江苏东海半导体科技有限公司 | 一种深p-阱沟槽mosfet及其制造方法 |
| CN117457731A (zh) * | 2023-12-22 | 2024-01-26 | 深圳天狼芯半导体有限公司 | 一种栅极下方具有P型空间层的SiC垂直IGBT及制备方法 |
| CN117457748A (zh) * | 2023-12-22 | 2024-01-26 | 深圳天狼芯半导体有限公司 | 一种栅极下方具有P型空间层的SiC超结MOS及制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070264782A1 (en) * | 2004-10-08 | 2007-11-15 | Shenoy Praveen M | Method of Making a MOS-Gated Transistor with Reduced Miller Capacitance |
| CN104885227A (zh) * | 2012-12-28 | 2015-09-02 | 三菱电机株式会社 | 碳化硅半导体器件及其制造方法 |
| US20170141206A1 (en) * | 2015-11-16 | 2017-05-18 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
| JP2017118024A (ja) * | 2015-12-25 | 2017-06-29 | 株式会社豊田中央研究所 | 炭化珪素半導体装置 |
-
2017
- 2017-08-25 CN CN201710743941.8A patent/CN109427886A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070264782A1 (en) * | 2004-10-08 | 2007-11-15 | Shenoy Praveen M | Method of Making a MOS-Gated Transistor with Reduced Miller Capacitance |
| CN104885227A (zh) * | 2012-12-28 | 2015-09-02 | 三菱电机株式会社 | 碳化硅半导体器件及其制造方法 |
| US20170141206A1 (en) * | 2015-11-16 | 2017-05-18 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
| JP2017118024A (ja) * | 2015-12-25 | 2017-06-29 | 株式会社豊田中央研究所 | 炭化珪素半導体装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111668310A (zh) * | 2020-05-25 | 2020-09-15 | 江苏东海半导体科技有限公司 | 一种深p-阱沟槽mosfet及其制造方法 |
| CN117457731A (zh) * | 2023-12-22 | 2024-01-26 | 深圳天狼芯半导体有限公司 | 一种栅极下方具有P型空间层的SiC垂直IGBT及制备方法 |
| CN117457748A (zh) * | 2023-12-22 | 2024-01-26 | 深圳天狼芯半导体有限公司 | 一种栅极下方具有P型空间层的SiC超结MOS及制备方法 |
| CN117457748B (zh) * | 2023-12-22 | 2024-05-28 | 深圳天狼芯半导体有限公司 | 一种栅极下方具有P型空间层的SiC超结MOS及制备方法 |
| CN117457731B (zh) * | 2023-12-22 | 2024-05-28 | 深圳天狼芯半导体有限公司 | 一种栅极下方具有P型空间层的SiC垂直IGBT及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7282760B2 (en) | Vertical junction field effect transistors, and methods of producing the vertical junction field effect transistors | |
| JP6177812B2 (ja) | 絶縁ゲート型炭化珪素半導体装置及びその製造方法 | |
| US7361952B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
| TWI390637B (zh) | 具混合井區之碳化矽裝置及用以製造該等碳化矽裝置之方法 | |
| US9621133B2 (en) | Method of operating a semiconductor device having an IGBT and desaturation channel structure | |
| US7915617B2 (en) | Semiconductor device | |
| JP5740108B2 (ja) | 半導体装置 | |
| US9059199B2 (en) | Method and system for a gallium nitride vertical transistor | |
| TWI475614B (zh) | 溝渠裝置結構及製造 | |
| CN103839943A (zh) | 半导体器件 | |
| CN108695380A (zh) | 半导体装置 | |
| CN105103295B (zh) | 具有垂直漂移区的横向GaN JFET | |
| JP2002203967A (ja) | 半導体素子 | |
| JP2008258443A (ja) | 電力用半導体素子及びその製造方法 | |
| WO2017047286A1 (ja) | 半導体装置 | |
| CN106783851A (zh) | 集成肖特基二极管的SiCJFET器件及其制作方法 | |
| CN110326109A (zh) | 短沟道沟槽功率mosfet | |
| CN109427886A (zh) | Mosfet及制备方法、电子设备、车辆 | |
| CN110914998A (zh) | 半导体装置及其制造方法 | |
| Lee et al. | Design and fabrication of 4H–SiC lateral high-voltage devices on a semi-insulating substrate | |
| CN106997899A (zh) | 一种igbt器件及其制备方法 | |
| US20140191241A1 (en) | Gallium nitride vertical jfet with hexagonal cell structure | |
| CN102610641A (zh) | 高压ldmos器件及其制造方法 | |
| CN102779839A (zh) | 一种具有深能级杂质注入的绝缘栅双极性晶体管 | |
| CN105206607A (zh) | 半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210316 Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Applicant after: BYD Semiconductor Co.,Ltd. Address before: 518118 BYD Road, Pingshan New District, Shenzhen, Guangdong 3009 Applicant before: BYD Co.,Ltd. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190305 |