CN109412589B - 一种分数频率合成器整数边界杂散的优化方法及*** - Google Patents

一种分数频率合成器整数边界杂散的优化方法及*** Download PDF

Info

Publication number
CN109412589B
CN109412589B CN201710699285.6A CN201710699285A CN109412589B CN 109412589 B CN109412589 B CN 109412589B CN 201710699285 A CN201710699285 A CN 201710699285A CN 109412589 B CN109412589 B CN 109412589B
Authority
CN
China
Prior art keywords
frequency
phase
crystal oscillator
locked loop
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710699285.6A
Other languages
English (en)
Other versions
CN109412589A (zh
Inventor
王乐
黄振华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Kunji Information Technology Co ltd
Tianjin Qiantie Technology Co ltd
Original Assignee
Shanghai Kunji Information Technology Co ltd
Tianjin Qiantie Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Kunji Information Technology Co ltd, Tianjin Qiantie Technology Co ltd filed Critical Shanghai Kunji Information Technology Co ltd
Priority to CN201710699285.6A priority Critical patent/CN109412589B/zh
Publication of CN109412589A publication Critical patent/CN109412589A/zh
Application granted granted Critical
Publication of CN109412589B publication Critical patent/CN109412589B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供了一种分数频率合成器整数边界杂散的优化方法及***,涉及无线电通讯技术领域,其中,晶振切换电路切换射频开关,将参考频率Fref依次传输至锁相环电路的输入端,根据参考频率Fref、输出频率Fo和分频比R,生成参考频率Fref的整数值N和分数值d,进而生成计算算子λ,选取输入频率Fi,锁相环电路生成输出频率Fo。判断输出频率Fo出现杂散后,切换射频开关,将参考频率Fref依次传输至锁相环电路的输入端,至再次确定输入频率Fi为止。该技术方案缓解了现有分数频率合成器中分数分频锁相环存在的杂散信号,传输信号质量差的技术问题,减少了信号传输过程中的干扰信号,提高了传输信号的质量,实现了锁相环中输出频率的优化。

Description

一种分数频率合成器整数边界杂散的优化方法及***
技术领域
本发明涉及无线电通讯技术领域,尤其是涉及一种分数频率合成器整数边界杂散的优化方法及***。
背景技术
目前,频率合成器在电子***中占有至关重要的地位,是电路***中的核心模块。在频率合成器中,锁相环***的应用较为广泛,应用于无线通信***以及多数数字电路时钟***,大部分锁相环***用于频率源的再生、倍频、本振、时钟等,它的性能的好坏影响这整个电路***的运行。
在无线通信产品中,无论终端还是基站都要用到锁相环***。锁相环技术起源于20世纪70年代,先后经历了整数分频锁相环和分数分频锁相环两个阶段。相比于整数分频锁相环,分数分频锁相环具有不受鉴相频率限制、能对频率进行更精细操作以及在同等条件下,分数分频锁相环可以有更高的鉴相频率和更快快的锁定时间的优点。
在实现本发明过程中,发明人发现现有技术中至少存在如下问题:现有的锁相环***分数分频锁相环由于自身的缺陷,会出现小数杂散的现象,导致传输信号的失真,难以满足无线发射***的指标要求,不满足要求的频点或信道的数量的增加,严重影响了电路***的正常运行。因此,现有分数频率合成器中分数分频锁相环存在杂散信号,传输信号质量差的技术问题。
发明内容
有鉴于此,本发明的目的在于提供一种分数频率合成器整数边界杂散的优化方法及***,以缓解现有技术中存在的分数分频锁相环存在杂散信号,传输信号质量差的技术问题。
第一方面,本发明实施例提供了一种分数频率合成器整数边界杂散的优化方法,包括:
步骤10:晶振切换电路切换与参考晶振相连接的射频开关,将参考晶振生成的参考频率Fref依次传输至锁相环电路的输入端;
步骤20:根据参考晶振生成的参考频率Fref、锁相环电路调制后生成的输出频率Fo和频率检测器中预设的分频比R,生成参考频率Fref的整数值N和分数值d;
步骤30:根据分数值d,生成对应于参考频率Fref的计算算子λ;
步骤40:将计算算子λ中数值最小的定义为λmin,选取λmin所对应的参考频率Fref作为输入频率Fi
步骤50:晶振切换电路再次切换与参考晶振相连接的射频开关,将输入频率Fi传输至锁相环电路的输入端;
步骤60:输入频率Fi经锁相环电路调制后生成输出频率Fo
步骤70:判断输出频率Fo出现杂散后,晶振切换电路重复切换射频开关,将参考晶振生成的参考频率Fref依次传输至锁相环电路的输入端,至再次确定输入频率Fi为止。
结合第一方面,本发明实施例提供了第一种可能的实施方式,其中,步骤20中参考频率Fref、输出频率Fo和分频比R符合公式:其中,整数部分定义为整数值N,小数部分定义为分数值d。
结合第一方面,本发明实施例提供了第二种可能的实施方式,其中,步骤30中分数值d和计算算子λ符合公式:λ=|d-0.5|。
结合第一方面,本发明实施例提供了第三种可能的实施方式,其中,参考晶振包括频率发生器和电源;
频率发生器的输入端与电源的输出端相连接;
频率发生器生成参考频率Fref,电源为频率发生器供电。
结合第一方面,本发明实施例提供了第四种可能的实施方式,其中,参考晶振的数量至少为两个。
结合第一方面,本发明实施例提供了第五种可能的实施方式,其中,步骤50具体为:
晶振切换电路切换输入频率Fi所对应的射频开关导通,使得输入频率Fi所对应的参考晶振与锁相环电路连通,输入频率Fi传输至锁相环电路的输入端。
第二方面,本发明实施例提供了一种分数频率合成器整数边界杂散的优化***,包括:参考晶振、晶振切换电路、射频开关、频率检测器和锁相环电路;
参考晶振与射频开关相连接,晶振切换电路与射频开关相连接,射频开关与频率检测器相连接,频率检测器还与锁相环电路相连接;
晶振切换电路切换射频开关,将参考晶振生成的参考频率Fref依次传输至锁相环电路的输入端;
频率检测器根据参考频率Fref、锁相环电路调制后生成的输出频率Fo和频率检测器中预设的分频比R,生成参考频率Fref的整数值N和分数值d;
频率检测器还根据分数值d,生成对应于参考频率Fref的计算算子λ;
频率检测器还将计算算子λ中数值最小的定义为λmin,选取λmin所对应的参考频率Fref作为输入频率Fi
晶振切换电路通过射频开关与参考晶振相连接,晶振切换电路再次切换射频开关,将输入频率Fi传输至锁相环电路的输入端;
锁相环电路对输入频率Fi进行调制,生成输出频率Fo
频率检测器判断输出频率Fo出现杂散后,晶振切换电路重复切换射频开关,将参考晶振生成的参考频率Fref依次传输至锁相环电路的输入端,至再次确定输入频率Fi为止。
结合第二方面,本发明实施例提供了第一种可能的实施方式,其中,参考晶振包括频率发生器和电源;
频率发生器的输入端与电源的输出端相连接;
频率发生器生成参考频率Fref,电源为频率发生器供电。
结合第二方面,本发明实施例提供了第二种可能的实施方式,其中,锁相环电路包括:鉴相器PD、环路滤波器LPF、压控振荡器VCO和分频器Nd;
鉴相器的输入端与频率检测器的输出端相连接;
环路滤波器的输入端与鉴相器的输出端相连接;
压控振荡器的输入端与环路滤波器的输出端相连接;
分频器的输入端与压控振荡器的输出端相连接,分频器的输出端与鉴相器的输入端相连接。
结合第二方面,本发明实施例提供了第三种可能的实施方式,其中,参考晶振的数量至少为两个。
本发明实施例带来了以下有益效果:本发明实施例所提供的一种分数频率合成器整数边界杂散的优化方法及***,首先,晶振切换电路切换与参考晶振相连接的射频开关,将参考晶振生成的参考频率Fref依次传输至锁相环电路的输入端。其次,根据参考晶振生成的参考频率Fref、锁相环电路调制后生成的输出频率Fo和频率检测器中预设的分频比R,生成参考频率Fref的整数值N和分数值d,根据分数值d,生成对应于参考频率Fref的计算算子λ,将计算算子λ中数值最小的定义为λmin,选取λmin所对应的参考频率Fref作为输入频率Fi。再次,晶振切换电路再次切换与参考晶振相连接的射频开关,将输入频率Fi传输至锁相环电路的输入端,输入频率Fi经锁相环电路调制后生成输出频率Fo。最后,判断输出频率Fo出现杂散后,晶振切换电路重复切换射频开关,将参考晶振生成的参考频率Fref依次传输至锁相环电路的输入端,至再次确定输入频率Fi为止。该技术方案通过对分数分频锁相环中的整数边界杂散频率进行优化,在输出信号频率不变的情况下,通过切换出现杂散的信道,设置合适的参考输入频率,使输出的分数杂散频率落在环路滤波器之外,进而被环路滤波器滤除,减少了信号传输过程中的干扰信号,提高了传输信号的质量,实现了锁相环中输出频率的优化,缓解了现有分数频率合成器中分数分频锁相环存在的杂散信号,传输信号质量差的技术问题。
为使本发明的上述目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附附图,作详细说明如下。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种分数频率合成器整数边界杂散的优化方法的流程图;
图2为本发明实施例提供的一种分数频率合成器整数边界杂散的优化***的结构示意图;
图3为本发明实施例所提供的一种分数频率合成器整数边界杂散的优化***中,锁相环电路的具体结构示意图。
图标:
10-参考晶振;11-频率发生器;12-电源;20-晶振切换电路;30-射频开关;40-频率检测器;50-锁相环电路;51-鉴相器;52-环路滤波器;53-压控振荡器;54-分频器。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合附图对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
目前,现有的锁相环***分数分频锁相环由于自身的缺陷,会出现小数杂散的现象,导致传输信号的失真,难以满足无线发射***的指标要求,不满足要求的频点或信道的数量的增加,严重影响了电路***的正常运行,基于此,本发明实施例提供的一种分数频率合成器整数边界杂散的优化方法及***,可以减少信号传输过程中的干扰信号,提高传输信号的质量,实现锁相环中输出频率的优化。
实施例一:
参见图1,本发明实施例所提供的一种分数频率合成器整数边界杂散的优化方法的流程图。本发明实施例提供的一种分数频率合成器整数边界杂散的优化方法,包括:
步骤10:晶振切换电路切换与参考晶振相连接的射频开关,将参考晶振生成的参考频率Fref依次传输至锁相环电路的输入端。参考晶振为石英晶体振荡器,其主要作用是向***中其他部分提供基准频率,它用一种能把电能和机械能相互转化的晶体在共振的状态下工作,以提供稳定的、精确的单频振荡。部分晶振由外加电压在一定范围内调整频率,称为压控振荡器。锁相环电路是锁定相位的环路,是一种典型的反馈控制电路,锁相环电路利用外部输入的参考频率控制环路内部振荡信号的频率和相位,实现输出信号频率对输入信号频率的自动跟踪,锁相环电路一般用于闭环跟踪电路。锁相环的工作原理是检测输入信号和输出信号的相位差,并将检测出的相位差信号通过鉴相器转换成电压信号输出,经低通滤波器滤波后形成压控振荡器的控制电压,对振荡器输出信号的频率实施控制,再通过反馈通路把振荡器输出信号的频率、相位反馈到鉴相器。
本发明实施例提供的分数频率合成器整数边界杂散的优化方法中,晶振切换电路切换与参考晶振相连接的射频开关,将参考晶振生成的参考频率Fref依次传输至锁相环电路的输入端,实现了多个参考晶振的输出频率的依次接入锁相环电路,以实现频率检测器对输入频率的确定。
具体的,本发明实施例提供的分数频率合成器整数边界杂散的优化方法中,参考晶振包括频率发生器和电源。
频率发生器的输入端与电源的输出端相连接。频率发生器生成参考频率Fref,频率发生器为参考晶振中的频率发生机构,用于产生稳定、可靠的参考频率。频率发生器的参考频率可按用户需求设定为不同的数值,当不同的参考频率接入到电路中时,频率发生器也随即接入电路中,参考晶振输出相应的参考频率。
电源为频率发生器供电,电源的输出端与频率发生器的输入端相连接。
进一步的,本发明实施例提供的分数频率合成器整数边界杂散的优化方法中,参考晶振的数量至少为两个。对参考晶振的输出频率进行锁相调制,监测调制后的输出频率,当输出频率出现杂散时,晶振切换电路实现参考晶振的切换,进而切换参考晶振的输出频率,即锁相环电路的输入频率。参考晶振的数量设置为两个以上,能够根据实际的信号传输的状态进行实时切换,保证了锁相环电路的频率输出的准确性和可靠性,提高了分数频率合成器的信号传输质量。
步骤20:根据参考晶振生成的参考频率Fref、锁相环电路调制后生成的输出频率Fo和频率检测器中预设的分频比R,生成参考频率Fref的整数值N和分数值d。参考晶振输出端生成参考频率Fref,锁相环电路的输出端生成输出频率Fo,用户根据实际生产需要,在频率检测器中设置分频比R,频率检测器再根据上述参数,计算得到参考频率Fref的整数值N和分数值d。
具体的,本发明实施例提供的分数频率合成器整数边界杂散的优化方法中,步骤20中参考频率Fref、输出频率Fo和分频比R符合公式:其中,整数部分定义为整数值N,小数部分定义为分数值d。频率检测器根据参考频率Fref、输出频率Fo和分频比R,计算得到参考频率Fref的整数值N和分数值d。例如:参考频率为Fref1=10MHz,Fref2=15MHz,输出频率Fo=100.001MHz,预设的分频比R=1,分别计算得到整数值N1=10,N2=6,分数值d1=0.0001,d2=0.6667。
步骤30:根据分数值d,生成对应于参考频率Fref的计算算子λ,计算算子λ表征了参考频率的可靠性,其数值越小,表示参考频率所对应的输出频率中出现的杂散信号越少,信号传输的质量越高。
具体的,本发明实施例提供的分数频率合成器整数边界杂散的优化方法中,步骤30中分数值d和计算算子λ符合公式:λ=|d-0.5|。频率检测器还根据分数值d,生成对应于参考频率Fref的计算算子λ。
例如:参考频率为Fref1=10MHz,Fref2=15MHz,输出频率Fo为100.001MHz,预设的分频比R=1,分别计算得到整数值N1=10,N2=6,分数值d1=0.0001,d2=0.6667,计算算子λ=|d-0.5|结果为λ1=0.4999,λ2=0.1667。
步骤40:将计算算子λ中数值最小的定义为λmin,选取λmin所对应的参考频率Fref作为输入频率Fi。频率检测器还将计算算子λ中数值最小的定义为λmin,选取λmin所对应的参考频率Fref作为输入频率Fi。例如:计算算子λ=|d-0.5|结果为λ1=0.4999,λ2=0.1667,显然λ2的数值小,采用15MHz的参考频率时输出频率出现的杂散信号少,因此,选择Fref2=15MHz作为输入频率Fi
步骤50:晶振切换电路再次切换与参考晶振相连接的射频开关,将输入频率Fi传输至锁相环电路的输入端,锁相环电路进入正常运行阶段,对输入频率进行调制。
具体的,本发明实施例提供的分数频率合成器整数边界杂散的优化方法中,步骤50具体为:晶振切换电路切换输入频率Fi所对应的射频开关导通,使得输入频率Fi所对应的参考晶振与锁相环电路连通,输入频率Fi传输至锁相环电路的输入端。每一路参考晶振都配有单独的电源和射频开关,用于控制参考晶振的运行,晶振切换电路与参考晶振的射频开关相连接,晶振切换电路切换射频开关,将前述频率检测器确定的输入频率所对应的参考晶振与锁相环电路连通,将输入频率Fi传输至锁相环电路的输入端,实现了锁相环电路的正常运行,完成了数据信号的传输。
步骤60:输入频率Fi经锁相环电路调制后生成输出频率Fo。锁相环电路通常由鉴相器PD、环路滤波器LPF、压控振荡器VCO和分频器Nd组成。
进一步的,鉴相器的输入端与频率检测器的输出端相连接。环路滤波器的输入端与鉴相器的输出端相连接。压控振荡器的输入端与环路滤波器的输出端相连接。分频器的输入端与压控振荡器的输出端相连接,分频器的输出端与鉴相器的输入端相连接。鉴相器是相位比较器,它把输出频率和参考频率的相位进行比较,产生对应于两频率相位差的误差电压。环路滤波器的作用是滤除误差电压中的高频成分和噪声,以保证环路所要求的性能,提高***的稳定性。压控振荡器受控制电压的控制,使压控振荡器的输出频率Fo向输入频率Fi靠近,于是两者频率之差逐渐减小,直至频差消除而被锁定。
例如:参考频率为Fref1=10MHz,Fref2=15MHz,输出频率Fo为100.001MHz,预设的分频比R=1,分别计算得到整数值N1=10,N2=6,分数值d1=0.0001,d2=0.6667,计算算子λ=|d-0.5|结果为λ1=0.4999,λ2=0.1667,显然λ2的数值小,采用15MHz的参考频率时输出频率出现的杂散信号少。计算参考频率的杂散偏移量,参考频率的整数倍与输出频率的最小差值,采用10MHz的分数杂散偏移量为Δf1=|10×10-100.001|=0.001MHz。采用15MHz参考输入的分数杂散偏移量为Δf2=|15×7-100.001|=4.999MHz,其中,整数值设定为7,得到的频率与实际的输出频率Fo接近,因此,采用15MHz参考输入的分数杂散偏移量会被环路滤波器滤除,以保证锁相环电路所要求的性能,提高电路***的稳定性。
步骤70:判断输出频率Fo出现杂散后,晶振切换电路重复切换射频开关,将参考晶振生成的参考频率Fref依次传输至锁相环电路的输入端,至再次确定输入频率Fi为止。频率检测器实时检测当前的输出频率Fo是否出现杂散信号,频率检测器根据当前的输出频率Fo以及前述参数计算生成的计算算子的数值大于频率检测器中预先设定的阈值时,定义当前的输出频率Fo出现杂散信号,晶振切换电路进行切换射频开关,使得参考晶振生成的参考频率Fref依次传输至锁相环电路的输入端,直至频率检测器再次确定输入频率Fi为止。
本发明实施例所提供的一种分数频率合成器整数边界杂散的优化方法,首先,晶振切换电路切换与参考晶振相连接的射频开关,将参考晶振生成的参考频率Fref依次传输至锁相环电路的输入端。其次,根据参考晶振生成的参考频率Fref、锁相环电路调制后生成的输出频率Fo和频率检测器中预设的分频比R,生成参考频率Fref的整数值N和分数值d,根据分数值d,生成对应于参考频率Fref的计算算子λ,将计算算子λ中数值最小的定义为λmin,选取λmin所对应的参考频率Fref作为输入频率Fi。再次,晶振切换电路再次切换与参考晶振相连接的射频开关,将输入频率Fi传输至锁相环电路的输入端,输入频率Fi经锁相环电路调制后生成输出频率Fo。最后,判断输出频率Fo出现杂散后,晶振切换电路重复切换射频开关,将参考晶振生成的参考频率Fref依次传输至锁相环电路的输入端,至再次确定输入频率Fi为止。该技术方案通过对分数分频锁相环中的整数边界杂散频率进行优化,在输出信号频率不变的情况下,通过切换出现杂散的信道,设置合适的参考输入频率,使输出的分数杂散频率落在环路滤波器之外,进而被环路滤波器滤除,减少了信号传输过程中的干扰信号,提高了传输信号的质量,实现了锁相环中输出频率的优化,缓解了现有分数频率合成器中分数分频锁相环存在的杂散信号,传输信号质量差的技术问题。
实施例二:
参见图2,本发明实施例所提供的一种分数频率合成器整数边界杂散的优化***的结构示意图。本发明实施例提供了一种分数频率合成器整数边界杂散的优化***,包括参考晶振10、晶振切换电路20、射频开关30、频率检测器40和锁相环电路50。
其中,参考晶振为石英晶体振荡器,其主要作用是向***中其他部分提供基准频率,它用一种能把电能和机械能相互转化的晶体在共振的状态下工作,以提供稳定的、精确的单频振荡。部分晶振由外加电压在一定范围内调整频率,称为压控振荡器。
本发明实施例提供的分数频率合成器整数边界杂散的优化***中,参考晶振10包括频率发生器11和电源12。
频率发生器的输入端与电源的输出端相连接。频率发生器生成参考频率Fref,频率发生器为参考晶振中的频率发生机构,用于产生稳定、可靠的参考频率。频率发生器的参考频率可按用户需求设定为不同的数值,当不同的参考频率接入到电路中时,频率发生器也随即接入电路中,参考晶振输出相应的参考频率。
电源为频率发生器供电,电源的输出端与频率发生器的输入端相连接。
锁相环电路是锁定相位的环路,是一种典型的反馈控制电路,锁相环电路利用外部输入的参考频率控制环路内部振荡信号的频率和相位,实现输出信号频率对输入信号频率的自动跟踪,锁相环电路一般用于闭环跟踪电路。锁相环的工作原理是检测输入信号和输出信号的相位差,并将检测出的相位差信号通过鉴相器转换成电压信号输出,经低通滤波器滤波后形成压控振荡器的控制电压,对振荡器输出信号的频率实施控制,再通过反馈通路把振荡器输出信号的频率、相位反馈到鉴相器。
参考晶振与射频开关相连接,晶振切换电路与射频开关相连接,射频开关与频率检测器相连接,频率检测器还与锁相环电路相连接。
晶振切换电路切换射频开关,将参考晶振生成的参考频率Fref依次传输至锁相环电路的输入端,实现了多个参考晶振的输出频率的依次接入锁相环电路,以实现频率检测器对输入频率的确定。
频率检测器根据参考频率Fref、锁相环电路调制后生成的输出频率Fo和频率检测器中预设的分频比R,生成参考频率Fref的整数值N和分数值d。参考晶振输出端生成参考频率Fref,锁相环电路的输出端生成输出频率Fo,用户根据实际生产需要,在频率检测器中设置分频比R,频率检测器再根据上述参数,计算得到参考频率Fref的整数值N和分数值d。
具体的,参考频率Fref、输出频率Fo和分频比R符合公式:其中,整数部分定义为整数值N,小数部分定义为分数值d。频率检测器根据参考频率Fref、输出频率Fo和分频比R,计算得到参考频率Fref的整数值N和分数值d。例如:参考频率为Fref1=10MHz,Fref2=15MHz,输出频率Fo=100.001MHz,预设的分频比R=1,分别计算得到整数值N1=10,N2=6,分数值d1=0.0001,d2=0.6667。
频率检测器还根据分数值d,生成对应于参考频率Fref的计算算子λ。计算算子λ表征了参考频率的可靠性,其数值越小,表示参考频率所对应的输出频率中出现的杂散信号越少,信号传输的质量越高。分数值d和计算算子λ符合公式:λ=|d-0.5|。频率检测器还根据分数值d,生成对应于参考频率Fref的计算算子λ。例如:参考频率为Fref1=10MHz,Fref2=15MHz,输出频率Fo为100.001MHz,预设的分频比R=1,分别计算得到整数值N1=10,N2=6,分数值d1=0.0001,d2=0.6667,计算算子λ=|d-0.5|结果为λ1=0.4999,λ2=0.1667。
频率检测器还将计算算子λ中数值最小的定义为λmin,选取λmin所对应的参考频率Fref作为输入频率Fi。例如:计算算子λ=|d-0.5|结果为λ1=0.4999,λ2=0.1667,显然λ2的数值小,采用15MHz的参考频率时输出频率出现的杂散信号少,因此,选择Fref2=15MHz作为输入频率Fi
晶振切换电路通过射频开关与参考晶振相连接,晶振切换电路再次切换射频开关,将输入频率Fi传输至锁相环电路的输入端,锁相环电路进入正常运行阶段,对输入频率进行调制。晶振切换电路切换输入频率Fi所对应的射频开关导通,使得输入频率Fi所对应的参考晶振与锁相环电路连通,输入频率Fi传输至锁相环电路的输入端。每一路参考晶振都配有单独的电源和射频开关,用于控制参考晶振的运行,晶振切换电路与参考晶振的射频开关相连接,晶振切换电路切换射频开关,将前述频率检测器确定的输入频率所对应的参考晶振与锁相环电路连通,将输入频率Fi传输至锁相环电路的输入端,实现了锁相环电路的正常运行,完成了数据信号的传输。
参见图3,本发明实施例所提供的一种分数频率合成器整数边界杂散的优化***中,锁相环电路的具体结构示意图。锁相环电路对输入频率Fi进行调制,生成输出频率Fo。具体的,本发明实施例提供的分数频率合成器整数边界杂散的优化***中,锁相环电路50包括鉴相器PD、环路滤波器LPF、压控振荡器VCO和分频器Nd。
进一步的,鉴相器51的输入端与频率检测器的输出端相连接。环路滤波器52的输入端与鉴相器的输出端相连接。压控振荡器53的输入端与环路滤波器的输出端相连接。分频器54的输入端与压控振荡器的输出端相连接,分频器的输出端与鉴相器的输入端相连接。鉴相器是相位比较器,它把输出频率和参考频率的相位进行比较,产生对应于两频率相位差的误差电压。环路滤波器的作用是滤除误差电压中的高频成分和噪声,以保证环路所要求的性能,提高***的稳定性。压控振荡器受控制电压的控制,使压控振荡器的输出频率Fo向输入频率Fi靠近,于是两者频率之差逐渐减小,直至频差消除而被锁定。
例如:参考频率为Fref1=10MHz,Fref2=15MHz,输出频率Fo为100.001MHz,预设的分频比R=1,分别计算得到整数值N1=10,N2=6,分数值d1=0.0001,d2=0.6667,计算算子λ=|d-0.5|结果为λ1=0.4999,λ2=0.1667,显然λ2的数值小,采用15MHz的参考频率时输出频率出现的杂散信号少。计算参考频率的杂散偏移量,参考频率的整数倍与输出频率的最小差值,采用10MHz的分数杂散偏移量为Δf1=|10×10-100.001|=0.001MHz。采用15MHz参考输入的分数杂散偏移量为Δf2=|15×7-100.001|=4.999MHz,其中,整数值设定为7,得到的频率与实际的输出频率Fo接近,因此,采用15MHz参考输入的分数杂散偏移量会被环路滤波器滤除,以保证锁相环电路所要求的性能,提高电路***的稳定性。
频率检测器判断输出频率Fo出现杂散后,晶振切换电路重复切换射频开关,将参考晶振生成的参考频率Fref依次传输至锁相环电路的输入端,至再次确定输入频率Fi为止。频率检测器实时检测当前的输出频率Fo是否出现杂散信号,频率检测器根据当前的输出频率Fo以及前述参数计算生成的计算算子的数值大于频率检测器中预先设定的阈值时,定义当前的输出频率Fo出现杂散信号,晶振切换电路进行切换射频开关,使得参考晶振生成的参考频率Fref依次传输至锁相环电路的输入端,直至频率检测器再次确定输入频率Fi为止。
本发明实施例提供的分数频率合成器整数边界杂散的优化***中,参考晶振的数量至少为两个。对参考晶振的输出频率进行锁相调制,监测调制后的输出频率,当输出频率出现杂散时,晶振切换电路实现参考晶振的切换,进而切换参考晶振的输出频率,即锁相环电路的输入频率。参考晶振的数量设置为两个以上,能够根据实际的信号传输的状态进行实时切换,保证了锁相环电路的频率输出的准确性和可靠性,提高了分数频率合成器的信号传输质量。
本发明实施例所提供的一种分数频率合成器整数边界杂散的优化***,参考晶振与晶振切换电路相连接,晶振切换电路与射频开关相连接,射频开关与频率检测器相连接,频率检测器还与锁相环电路相连接。晶振切换电路切换射频开关,将参考晶振生成的参考频率Fref依次传输至锁相环电路的输入端。频率检测器根据参考频率Fref、锁相环电路调制后生成的输出频率Fo和频率检测器中预设的分频比R,生成参考频率Fref的整数值N和分数值d,频率检测器还根据分数值d,生成对应于参考频率Fref的计算算子λ,频率检测器还将计算算子λ中数值最小的定义为λmin,选取λmin所对应的参考频率Fref作为输入频率Fi。晶振切换电路通过射频开关与参考晶振相连接,晶振切换电路再次切换射频开关,将输入频率Fi传输至锁相环电路的输入端。锁相环电路对输入频率Fi进行调制,生成输出频率Fo,频率检测器判断输出频率Fo出现杂散后,晶振切换电路重复切换射频开关,将参考晶振生成的参考频率Fref依次传输至锁相环电路的输入端,至再次确定输入频率Fi为止。该技术方案通过对分数分频锁相环中的整数边界杂散频率进行优化,在输出信号频率不变的情况下,通过切换出现杂散的信道,设置合适的参考输入频率,使输出的分数杂散频率落在环路滤波器之外,进而被环路滤波器滤除,减少了信号传输过程中的干扰信号,提高了传输信号的质量,实现了锁相环中输出频率的优化,缓解了现有分数频率合成器中分数分频锁相环存在的杂散信号,传输信号质量差的技术问题。
在本发明实施例的描述中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
在本发明的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
最后应说明的是:以上所述实施例,仅为本发明的具体实施方式,用以说明本发明的技术方案,而非对其限制,本发明的保护范围并不局限于此,尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化,或者对其中部分技术特征进行等同替换;而这些修改、变化或者替换,并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种分数频率合成器整数边界杂散的优化方法,其特征在于,包括:
步骤10:晶振切换电路切换与参考晶振相连接的射频开关,将所述参考晶振生成的参考频率Fref依次传输至锁相环电路的输入端;
步骤20:根据所述参考晶振生成的参考频率Fref、所述锁相环电路调制后生成的输出频率Fo和频率检测器中预设的分频比R,生成所述参考频率Fref的整数值N和分数值d,所述参考频率Fref、所述输出频率Fo和所述分频比R符合公式:其中,整数部分定义为所述整数值N,小数部分定义为分数值d;
步骤30:根据所述分数值d,生成对应于所述参考频率Fref的计算算子λ,所述分数值d和所述计算算子λ符合公式:λ=|d-0.5|;
步骤40:将所述计算算子λ中数值最小的定义为λmin,选取λmin所对应的参考频率Fref作为输入频率Fi;
步骤50:所述晶振切换电路再次切换与所述参考晶振相连接的射频开关,将所述输入频率Fi传输至所述锁相环电路的输入端;
步骤60:输入频率Fi经所述锁相环电路调制后生成所述输出频率Fo;
步骤70:判断所述输出频率Fo出现杂散后,所述晶振切换电路重复切换所述射频开关,将参考晶振生成的参考频率Fref依次传输至所述锁相环电路的输入端,至再次确定输入频率Fi为止。
2.根据权利要求1所述的方法,其特征在于,所述参考晶振包括频率发生器和电源;所述频率发生器的输入端与所述电源的输出端相连接;
所述频率发生器生成所述参考频率Fref,所述电源为所述频率发生器供电。
3.根据权利要求1所述的方法,其特征在于,所述参考晶振的数量至少为两个。
4.根据权利要求1所述的方法,其特征在于,所述步骤50具体为:
所述晶振切换电路切换所述输入频率Fi所对应的所述射频开关导通,使得所述输入频率Fi所对应的参考晶振与所述锁相环电路连通,所述输入频率Fi传输至所述锁相环电路的输入端。
5.一种分数频率合成器整数边界杂散的优化***,其特征在于,包括:参考晶振、晶振切换电路、射频开关、频率检测器和锁相环电路;
所述参考晶振与所述射频开关相连接,所述晶振切换电路与所述射频开关相连接,所述射频开关与所述频率检测器相连接,所述频率检测器还与所述锁相环电路相连接;所述晶振切换电路切换所述射频开关,将参考晶振生成的参考频率Fref依次传输至所述锁相环电路的输入端;
所述频率检测器根据所述参考频率Fref、所述锁相环电路调制后生成的输出频率Fo和所述频率检测器中预设的分频比R,生成所述参考频率Fref的整数值N和分数值d;
所述频率检测器还根据所述分数值d,生成对应于所述参考频率Fref的计算算子λ;
所述频率检测器还将所述计算算子λ中数值最小的定义为λmin,选取λmin所对应的参考频率Fref作为输入频率Fi;
所述晶振切换电路通过所述射频开关与所述参考晶振相连接,所述晶振切换电路再次切换所述射频开关,将所述输入频率Fi传输至所述锁相环电路的输入端;
所述锁相环电路对所述输入频率Fi进行调制,生成所述输出频率Fo;
所述频率检测器判断所述输出频率Fo出现杂散后,所述晶振切换电路重复切换所述射频开关,将参考晶振生成的参考频率Fref依次传输至所述锁相环电路的输入端,至再次确定输入频率Fi为止。
6.根据权利要求5所述的***,其特征在于,所述参考晶振包括频率发生器和电源;所述频率发生器的输入端与所述电源的输出端相连接;
所述频率发生器生成所述参考频率Fref,所述电源为所述频率发生器供电。
7.根据权利要求5所述的***,其特征在于,所述锁相环电路包括:鉴相器PD、环路滤波器LPF、压控振荡器VCO和分频器Nd;
所述鉴相器的输入端与所述频率检测器的输出端相连接;
所述环路滤波器的输入端与所述鉴相器的输出端相连接;
所述压控振荡器的输入端与所述环路滤波器的输出端相连接;
所述分频器的输入端与所述压控振荡器的输出端相连接,所述分频器的输出端与所述鉴相器的输入端相连接。
8.根据权利要求5所述的***,其特征在于,所述参考晶振的数量至少为两个。
CN201710699285.6A 2017-08-16 2017-08-16 一种分数频率合成器整数边界杂散的优化方法及*** Active CN109412589B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710699285.6A CN109412589B (zh) 2017-08-16 2017-08-16 一种分数频率合成器整数边界杂散的优化方法及***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710699285.6A CN109412589B (zh) 2017-08-16 2017-08-16 一种分数频率合成器整数边界杂散的优化方法及***

Publications (2)

Publication Number Publication Date
CN109412589A CN109412589A (zh) 2019-03-01
CN109412589B true CN109412589B (zh) 2024-04-05

Family

ID=65454238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710699285.6A Active CN109412589B (zh) 2017-08-16 2017-08-16 一种分数频率合成器整数边界杂散的优化方法及***

Country Status (1)

Country Link
CN (1) CN109412589B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111082873B (zh) * 2019-12-17 2022-02-11 北京邮电大学 一种超长距离光纤高精度射频信号传递***和方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201188608Y (zh) * 2007-12-07 2009-01-28 熊猫电子集团有限公司 低噪声低杂散小型频率合成器
CN103178838A (zh) * 2011-12-21 2013-06-26 北京普源精电科技有限公司 一种锁相回路或锁相环频率合成装置及方法
CN103490777A (zh) * 2013-09-30 2014-01-01 四川九洲电器集团有限责任公司 低杂散频率合成器
CN206164503U (zh) * 2016-11-22 2017-05-10 贵州航天计量测试技术研究所 一种小型化宽带低杂散微波频率合成器
CN106788423A (zh) * 2017-01-11 2017-05-31 扬州通信设备有限公司 一种频率合成器模块及其杂散过滤方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201188608Y (zh) * 2007-12-07 2009-01-28 熊猫电子集团有限公司 低噪声低杂散小型频率合成器
CN103178838A (zh) * 2011-12-21 2013-06-26 北京普源精电科技有限公司 一种锁相回路或锁相环频率合成装置及方法
CN103490777A (zh) * 2013-09-30 2014-01-01 四川九洲电器集团有限责任公司 低杂散频率合成器
CN206164503U (zh) * 2016-11-22 2017-05-10 贵州航天计量测试技术研究所 一种小型化宽带低杂散微波频率合成器
CN106788423A (zh) * 2017-01-11 2017-05-31 扬州通信设备有限公司 一种频率合成器模块及其杂散过滤方法

Also Published As

Publication number Publication date
CN109412589A (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
JP5841993B2 (ja) Pll回路、キャリブレーション方法及び無線通信端末
US9660655B2 (en) Ultra low phase noise frequency synthesizer
US7586378B2 (en) Method and system for using a frequency locked loop logen in oscillator systems
CN101958710B (zh) 锁相环电路和通信装置
US8077822B2 (en) System and method of controlling power consumption in a digital phase locked loop (DPLL)
US9191056B2 (en) PLL circuit, calibration method, and wireless communication apparatus
JP6252888B2 (ja) Pll回路、キャリブレーション方法及び無線通信装置
JP5844795B2 (ja) 発振周波数調整装置、発振周波数調整方法及び無線通信装置
CN101399542A (zh) 具有温度漂移补偿的锁相环及其方法
CN105049036A (zh) 一种宽带低噪声信号发生器
US7724093B2 (en) Phase locked loop with two-step control
CN109412589B (zh) 一种分数频率合成器整数边界杂散的优化方法及***
CN114710153A (zh) 一种锁相环装置、锁相环装置的锁定方法及雷达***
US10211927B1 (en) Signal processing device and signal processing method
CN110995256B (zh) 一种减少频率锁定时间的锁相环装置及实现方法
JP2008187542A (ja) 携帯無線機及び充電器
CN114637370B (zh) 内外不同频率参考时钟信号切换电路、装置及方法
CN101626238A (zh) 电压控制振荡器的控制方法
KR100987072B1 (ko) 위상 고정 루프의 위상 잡음 개선 장치 및 방법
KR101007391B1 (ko) 위상 고정 루프의 위상 잡음 개선 장치 및 방법
CN117544165A (zh) 一种低功耗的时钟振荡器
JP2015099970A (ja) 注入同期発振器
TW201531033A (zh) 頻率鎖定裝置
JP2007208372A (ja) 送信装置及び制御方法
JP2010045504A (ja) Pll周波数シンセサイザ回路及びその制御方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant