CN110995256B - 一种减少频率锁定时间的锁相环装置及实现方法 - Google Patents
一种减少频率锁定时间的锁相环装置及实现方法 Download PDFInfo
- Publication number
- CN110995256B CN110995256B CN201911355849.XA CN201911355849A CN110995256B CN 110995256 B CN110995256 B CN 110995256B CN 201911355849 A CN201911355849 A CN 201911355849A CN 110995256 B CN110995256 B CN 110995256B
- Authority
- CN
- China
- Prior art keywords
- charge
- discharge
- unit
- switching
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000012545 processing Methods 0.000 claims abstract description 37
- 238000007599 discharging Methods 0.000 claims description 48
- 230000009471 action Effects 0.000 claims description 8
- 238000004891 communication Methods 0.000 claims description 7
- 238000001914 filtration Methods 0.000 claims description 3
- 230000010355 oscillation Effects 0.000 claims description 2
- 230000008859 change Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种减少频率锁定时间的锁相环装置，其包括：鉴相器单元、分频单元、反馈信号分频单元、环路低通滤波器、压控振荡器、反馈放大器，微处理单元以及与微处理单元相连的充电控制单元和放电控制单元，微处理单元用于在频率切换时控制充电控制单元或放电控制单元对环路低通滤波器充放电操作，以实现快速锁定。本发明还公开了相应的实现方法。实施本发明，可减少鉴相电压在跳频或时隙切换时的电压变化时间，从而减少频率锁定时间，同时满足高相位噪声的专业应用要求。
Description
技术领域
本发明涉及锁相环技术领域，尤其涉及一种应用于TDMA(时分复用寻址)或快速跳频通信***中减少频率锁定时间的锁相环装置及实现方法。
背景技术
随着无线通信技术的快速发展，对于无线射频的信道资源利用率要求越来越高，信道资源越来越紧张，同时专业应用中的高性能射频信号要求对相位噪声的要求也很高，而现有的跳频和TDMA射频***的高性能锁相环的锁定时间都比较长，一般都在3ms以上，而使得信道或时隙切换时间一直没有得到比较大的改善，从而信道利用率无法得提高。
发明内容
本发明所要解决的技术问题在于，提供一种减少频率锁定时间的锁相环装置及实现方法。可减少鉴相电压在跳频或时隙切换时的电压变化时间，从而减少频率锁定时间，同时满足高相位噪声的专业应用要求。
为了解决上述技术问题，本发明的一方面，提供一种减少频率锁定时间的锁相环装置，用于TDMA或快速跳频通信***中，其包括：
锁相环芯片，包括鉴相器单元以及与所述鉴相器单元相连的分频单元和反馈信号分频单元；所述鉴相器单元用于将基准信号单元生成的基准信号和反馈信号分频单元输出的信号进行相位比较，形成相位差信号；
环路低通滤波器，与所述鉴相器单元相连接，用于对相位差信号进行低通滤波；
压控振荡器，与所述环路低通滤波器相连接，接收来自环路低通滤波器的控制电压，进行频率控制，输出本振信号，并输出反馈信号至反馈放大器；
反馈放大器，用于接收压控振荡器的反馈信号，进行放大处理；
反馈信号分频单元，用于接收反馈放大器的放大后的反馈信号，进行分频后传送给所述鉴相器单元；
其特征在于，进一步包括微处理单元，以及与所述微处理单元相连的充电控制单元和放电控制单元，其中：
微处理单元，用于根据压控振荡器的频率电压对应关系，在频率切换时，确定对所述环路低通滤波器进行的充放电类型，并生成对应充电控制指令、放电控制指令；
充电控制单元，与所述环路低通滤波器相连，用于接收来自微处理单元的充电控制指令，对所述环路低通滤波器进行充电处理；
放电控制单元，与所述环路低通滤波器相连，用于接收来自微处理单元的放电控制指令，对所述环路低通滤波器进行放电处理。
优选地，所述微处理单元进一步包括：
存储单元，用于预设置的切换参数表，所述切换参数表中包含了充放电电容值、充放电电阻值、压控振荡器的每一切换前频道对应的鉴相电压、切换后频道对应的鉴相电压、充电判断标志、放电判断标志以及充放电速度信息；
充放电判断单元，用于根据当前频率切换，从存储单元中获得当前频率切换对应的充电判断标志、放电判断标志判断对环路滤波器的充放电类型，所述充放电类型包括充电以及放电；
充放电时间计算单元，用于根据存储单元中获得当前频率切换对应的切换前频道对应的鉴相电压、切换后频道对应的鉴相电压、充放电电容值以及充放电电阻值计算获得本次充放电时间；
充放电指令生成单元，用于根据所述充放电判断单元所确定的充放电类型，同时根据充放电时间计算单元所计算出的充放电时间，生成充电控制指令或放电控制指令，所述充电控指令或放电控制指令中携带有充放电速度。
优选地，所述微处理单元进一步包括：
设置单元，用于根据计算或实验标定，设置切换参数表并发送给所述存储单元进行存储，其中，所述切换参数表中包含了充放电电容值、充放电电阻值、压控振荡器的每一切换前频道对应的鉴相电压、切换后频道对应的鉴相电压、充电判断标志、放电判断标志以及充放电速度信息。
优选地，所述充放电时间计算单元以下述公式计算充放电时间t：
t＝RCLn[V2/(V2-V1)]；
其中，R为充放电电阻值，C为充放电电容值，V2为切换后频道对应的鉴相电压，V1为切换前频道对应的鉴相电压。
优选地，所述充放电指令生成单元具体地用于：
在所述充放电判断单元确定为充电时，结合充放电时间计算单元所计算出的充电时间，生成充电控制指令发送给所述充电控制单元；或
在所述充放电判断单元确定为放电时，结合充放电时间计算单元所计算出的放电时间，生成放电控制指令发送给所述放电控制单元。
作为本发明的另一方面，还提供一种减少频率锁定时间的锁相环实现方法，采用前的装置实现，所述方法包括如下步骤：
步骤S10，在锁相环装置切换频率时，微处理单元根据压控振荡器的频率电压对应关系，确定对所述环路低通滤波器进行实行充电动作或者放电动作，并生成对应充电控制指令、放电控制指令，以及充放电时间；
步骤S20，充电控制单元接收来自微处理单元的充电控制指令，对所述环路低通滤波器进行充电处理；或者放电控制单元接收来自微处理单元的充电控制指令，对所述环路低通滤波器进行放电处理；从而实现到减少锁定时间。
优选地，所述步骤S10进一步包括：
步骤S100，根据当前频率切换，从存储单元中获得当前频率切换对应的充电判断标志、放电判断标志判断对环路滤波器的充放电类型，所述充放电类型包括充电和放电；
步骤S101，根据存储单元中获得当前频率切换对应的切换前频道对应的鉴相电压、切换后频道对应的鉴相电压、充放电电容值以及充放电电阻值计算获得本次充放电时间；
步骤S102，根据所述充放电判断单元所确定的充放电类型，同时根据充放电时间计算单元所计算出的充放电时间，生成充电控制指令或放电控制指令。
优选地，进一步包括：
步骤S000，根据计算或实验标定，设置切换参数表并存储，其中，所述切换参数表中包含了充放电电容值、充放电电阻值、压控振荡器的每一切换前频道对应的鉴相电压、切换后频道对应的鉴相电压、充电判断标志、放电判断标志以及充放电速度信息。
优选地，所述步骤S101具体包括：
充放电时间计算单元以下述公式计算充放电时间t：
t＝RCLn[V2/(V2-V1)]；
其中，R为充放电电阻值，C为充放电电容值，V2为切换后频道对应的鉴相电压，V1为切换前频道对应的鉴相电压。
优选地，所述步骤S102具体包括：
在所述充放电判断单元确定为充电时，结合充放电时间计算单元所计算出的充电时间，生成充电控制指令发送给所述充电控制单元，所述充电指令中携带有充电速度；或
在所述充放电判断单元确定为放电时，结合充放电时间计算单元所计算出的放电时间，生成放电控制指令发送给所述放电控制单元，所述放电控制指令中携带有放电速度。
实施本发明的实施例，本发明具有如下的有益效果：
本发明提供一种减少频率锁定时间的锁相环装置及实现方法，通过在现有的锁相环设备(PLL)的环路低通滤波器上增加由微处理单元控制的充电控制单元和放电控制单元，微处理单元可以根据切换参数表，在***进行频道切换时，确定对所述环路低通滤波器进行实行充电动作或者放电动作，从而可以调整充电和放电的时间间隙，控制开关时间降低鉴相电压的转换时间，从而大幅度减少锁相环的锁定时间；
本发明可以在不降低原有压控制振荡器输出相位噪声的基础上，大大降低锁定时间(达到100us内)，而且切换数据表可以进行更高精度的持续性优化，使得锁定时间更短；
本发明提供的装置及实现方法可以应用以高相位噪声性能要求的时分多址通信***(TDMA)或快速跳频射频***中的锁相环电路中，快速锁定可以适应更快的频道切换，时隙切换，以及更宽频宽的频率跳变，应用前景非常好。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明提供的一种减少频率锁定时间的锁相环装置的一个实施例的结构示意图；
图2为图1中微处理单元的一个实施例的结构示意图；
图3为本发明提供的一种减少频率锁定时间的锁相环的实现方法的一个实施例的主流程示意图；
图4为图3中步骤S10的更详细的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施的限制。
请参照图1所示，示出了本发明提供的一种减少频率锁定时间的锁相环装置的一个实施例的结构示意图；一并结合图2所示，在本实施例中，所述减少频率锁定时间的锁相环装置，用于TDMA或快速跳频通信***中，其包括：
锁相环芯片1，包括鉴相器单元10以及与所述鉴相器单元10相连的分频单元11和反馈信号分频单元12；所述鉴相器单元10用于将基准信号单元2生成的基准信号和反馈信号分频单元12输出的信号进行相位比较，形成相位差信号；
环路低通滤波器3，与所述鉴相器单元10相连接，用于对相位差信号进行低通滤波；
压控振荡器4，与所述环路低通滤波器3相连接，接收来自环路低通滤波器3的控制电压，进行频率控制，输出射频***所需的本振信号，并输出反馈信号至反馈放大器5；
反馈放大器5，用于接收压控振荡器4的反馈信号，进行放大处理；
其中，反馈信号分频单元12，用于接收反馈放大器5的放大后的反馈信号，进行分频后传送给所述鉴相器单元10，供所述鉴相器单元10实现相位的闭环锁定；
可以理解的是，上述基准信号单元2、鉴相器单元10、分频单元11、反馈信号分频单元12、环路低通滤波器3、压控振荡器4以及反馈放大器5是本领域技术人员所熟知且能够实现的，在此对不进行详细的描述。
在本发明提供的一种减少频率锁定时间的锁相环装置中，进一步包括有微处理单元6，以及与所述微处理单元6相连的充电控制单元7和放电控制单元8，其中：
微处理单元6，用于根据压控振荡器4的频率电压对应关系，在频率切换时，确定对所述环路低通滤波器3进行充电动作或者放电动作，并生成对应充电控制指令、放电控制指令；可以理解的是，充电控制指令中携带有充电速度、充电时间等信息；放电控制指令中携带有放电速度、放电时间等信息；
充电控制单元7，与所述环路低通滤波器3相连，用于接收来自微处理单元6的充电控制指令，对所述环路低通滤波器3进行充电处理；
放电控制单元8，与所述环路低通滤波器3相连，用于接收来自微处理单元6的放电控制指令，对所述环路低通滤波器3进行放电处理。
更具体地，在一个例子中，所述微处理单元6进一步包括：
设置单元64，用于根据计算或实验标定，设置切换参数表并发送给所述存储单元进行存储，其中，所述切换参数表中包含了充放电电容值、充放电电阻值、压控振荡器的每一切换前频道对应的鉴相电压、切换后频道对应的鉴相电压、充电判断标志、放电判断标志以及充放电速度信息；如下表一所示，示出了一个切换参数表示例：
表一 切换参数表
上表中频率与鉴相电压等数据来自于硬件设计给出的规格参数，或实验数据。其中示出了两种频道切换时的频率、鉴相电压、充电判断标志、放电判断标志、充放电电流等信息；例如在一个例子中，需要从CH1频道切换到CH6频道，由于对应的充电判断标志为T，则表示需要进行充电处理；上表中只列出了两种切换的相应数据，可以理解的是，在实际的例子，需要列出该锁相环装置的所有切换情形对应的数据。
存储单元60，用于预设置的切换参数表，所述切换参数表中包含了充放电电容值、充放电电阻值、压控振荡器的每一切换前频道对应的鉴相电压、切换后频道对应的鉴相电压、充电判断标志、放电判断标志以及充放电速度信息；
充放电判断单元61，用于根据当前频率切换，从存储单元中获得当前频率切换对应的充电判断标志、放电判断标志判断对环路滤波器的充放电类型，所述充放电类型包括充电以及放电；
充放电时间计算单元62，用于根据存储单元中获得当前频率切换对应的切换前频道对应的鉴相电压、切换后频道对应的鉴相电压、充放电电容值以及充放电电阻值计算获得本次充放电时间；
例如，对应于表一所示，包含该锁相环装置的***需从905MHz切换到934MHz，即从CH1频道切换至CH6频道，从表一中可知，鉴相电压变化为V1(0.8V)到V2(3.2V)，因为V2>V1，且充电判断标志为T，则判断需要进行充电；则可以按照下述公式来计算充电时间t：
t＝RCLn[V2/(V2-V1)]；
其中，R为充放电电阻值，C为充放电电容值，V2为切换后频道对应的鉴相电压，V1为切换前频道对应的鉴相电压。
同理，对于表中第二种情形，即从频道CH15切换至CH3，从表中可知，需要进行放电处理(放电判断标志为T)，同样可以根据上述公式来计算放电时间t。
充放电指令生成单元63，用于根据所述充放电判断单元所确定的充放电类型，同时根据充放电时间计算单元所计算出的充放电时间，生成充电控制指令或放电控制指令，所述充电控指令或放电控制指令中携带有充放电速度；具体地包括：
在所述充放电判断单元确定为充电时，结合充放电时间计算单元所计算出的充电时间，生成充电控制指令发送给所述充电控制单元；或
在所述充放电判断单元确定为放电时，结合充放电时间计算单元所计算出的放电时间，生成放电控制指令发送给所述放电控制单元。
更具体地，在本发明的实施例中，其中，微处理单元6中所包含充放电判断单元、充放电时间计算单元、充放电指令生成单元等可以通过软件来实现。
而在控制对环路低通滤波器3进行充电或放电的同时，可以瞬时增大环路泵电流，输出到所述环路低通滤波器3。
在本发明的实施例中，在现有的锁相环设备(PLL)的环路低通滤波器上增加由微处理单元控制的充电控制单元和放电控制单元，同时配合软件运行的切换参数表，可以调整充电和放电的时间间隙，从而达到快速锁定压控制振荡器(VCO)的目的，本发明可以在不降低原有VCO输出相位噪声的基础上，优化锁定时间到100us内，而且数据表可以做更高精度的持续性优化，使得锁定时间更短。
作为本发明的另一方面，还提供一种减少频率锁定时间的锁相环实现方法，采用前的装置实现，所述方法包括如下步骤：
步骤S10，在锁相环装置切换频率时，微处理单元根据压控振荡器的频率电压对应关系，确定对所述环路低通滤波器进行充电动作或者放电动作，并生成对应充电控制指令或放电控制指令。
步骤S20，充电控制单元接收来自微处理单元的充电控制指令，对所述环路低通滤波器进行充电处理；或者放电控制单元接收来自微处理单元的充电控制指令，对所述环路低通滤波器进行放电处理；从而实现到减少锁定时间。
优选地，所述步骤S10进一步包括：
步骤S100，根据当前频率切换，从存储单元中获得当前频率切换对应的充电判断标志、放电判断标志判断对环路滤波器的充放电类型，所述充放电类型包括充电和放电；
步骤S101，根据存储单元中获得当前频率切换对应的切换前频道对应的鉴相电压、切换后频道对应的鉴相电压、充放电电容值以及充放电电阻值计算获得本次充放电时间；
步骤S102，根据所述充放电判断单元所确定的充放电类型的同时根据充放电时间计算单元所计算出的充放电时间，生成充电控制指令或放电控制指令。
优选地，进一步包括：
步骤S000，根据计算或实验标定，设置切换参数表并存储，其中，所述切换参数表中包含了充放电电容值、充放电电阻值、压控振荡器的每一切换前频道对应的鉴相电压、切换后频道对应的鉴相电压、充电判断标志、放电判断标志以及充放电速度信息。
优选地，所述步骤S101具体包括：
充放电时间计算单元以下述公式计算充放电时间t：
t＝RCLn[V2/(V2-V1)]；
其中，R为充放电电阻值，C为充放电电容值，V2为切换后频道对应的鉴相电压，V1为切换前频道对应的鉴相电压。
优选地，所述步骤S102具体包括：
在所述充放电判断单元确定为充电时，结合充放电时间计算单元所计算出的充电时间，生成充电控制指令发送给所述充电控制单元，所述充电指令中携带有充电速度；或
在所述充放电判断单元确定为放电时，结合充放电时间计算单元所计算出的放电时间，生成放电控制指令发送给所述放电控制单元，所述放电控制指令中携带有放电速度。
可以理解的是，本实施例的更多细节可以参考前述对图1和图2的描述，在此不进行详述。
实施本发明的实施例，本发明具有如下的有益效果：
本发明提供一种减少频率锁定时间的锁相环装置及实现方法，通过在现有的锁相环设备(PLL)的环路低通滤波器上增加由微处理单元控制的充电控制单元和放电控制单元，微处理单元可以根据切换参数表，在***进行频道切换时，确定对所述环路低通滤波器进行实行充电动作或者放电动作，从而可以调整充电和放电的时间间隙，控制开关时间降低鉴相电压的转换时间，从而大幅度减少锁相环的锁定时间；
本发明可以在不降低原有压控制振荡器输出相位噪声的基础上，大大降低锁定时间(达到100us内)，而且切换数据表可以进行更高精度的持续性优化，使得锁定时间更短；
本发明提供的装置及实现方法可以应用以高相位噪声性能要求的时分多址通信***(TDMA)或快速跳频射频***中的锁相环电路中，快速锁定可以适应更快的频道切换，时隙切换，以及更宽频宽的频率跳变，应用前景非常好。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种减少频率锁定时间的锁相环装置，用于TDMA或快速跳频通信***中，其包括：
锁相环芯片，包括鉴相器单元以及与所述鉴相器单元相连的分频单元和反馈信号分频单元；所述鉴相器单元用于将基准信号单元生成的基准信号和反馈信号分频单元输出的信号进行相位比较，形成相位差信号；
环路低通滤波器，与所述鉴相器单元相连接，用于对相位差信号进行低通滤波；
压控振荡器，与所述环路低通滤波器相连接，接收来自环路低通滤波器的控制电压，进行频率控制，输出本振信号，并输出反馈信号至反馈放大器；
反馈放大器，用于接收压控振荡器的反馈信号，进行放大处理；
反馈信号分频单元，用于接收反馈放大器的放大后的反馈信号，进行分频后传送给所述鉴相器单元；
其特征在于，进一步包括微处理单元，以及与所述微处理单元相连的充电控制单元和放电控制单元，其中：
微处理单元，用于根据压控振荡器的频率电压对应关系，在频率切换时，确定对所述环路低通滤波器进行的充放电类型，并生成对应充电控制指令、放电控制指令；
充电控制单元，与所述环路低通滤波器相连，用于接收来自微处理单元的充电控制指令，对所述环路低通滤波器进行充电处理；
放电控制单元，与所述环路低通滤波器相连，用于接收来自微处理单元的放电控制指令，对所述环路低通滤波器进行放电处理。
2.根据权利要求1的装置，其特征在于，所述微处理单元进一步包括：
存储单元，用于预设置的切换参数表，所述切换参数表中包含了充放电电容值、充放电电阻值、压控振荡器的每一切换前频道对应的鉴相电压、切换后频道对应的鉴相电压、充电判断标志、放电判断标志以及充放电速度信息；
充放电判断单元，用于根据当前频率切换，从存储单元中获得当前频率切换对应的充电判断标志、放电判断标志判断对环路滤波器的充放电类型，所述充放电类型包括充电以及放电；
充放电时间计算单元，用于根据存储单元中获得当前频率切换对应的切换前频道对应的鉴相电压、切换后频道对应的鉴相电压、充放电电容值以及充放电电阻值计算获得本次充放电时间；
充放电指令生成单元，用于根据所述充放电判断单元所确定的充放电类型，同时根据充放电时间计算单元所计算出的充放电时间，生成充电控制指令或放电控制指令，所述充电控制指令或放电控制指令中携带有充放电速度。
3.根据权利要求2所述的装置，其特征在于，所述微处理单元进一步包括：
设置单元，用于根据计算或实验标定，设置切换参数表并发送给所述存储单元进行存储，其中，所述切换参数表中包含了充放电电容值、充放电电阻值、压控振荡器的每一切换前频道对应的鉴相电压、切换后频道对应的鉴相电压、充电判断标志、放电判断标志以及充放电速度信息。
4.根据权利要求2或3所述的装置，其特征在于，所述充放电时间计算单元以下述公式计算充放电时间t：
t＝RCLn[V2/(V2-V1)]；
其中，R为充放电电阻值，C为充放电电容值，V2为切换后频道对应的鉴相电压，V1为切换前频道对应的鉴相电压。
5.如权利要求4所述的装置，其特征在于，所述充放电指令生成单元具体地用于：
在所述充放电判断单元确定为充电时，结合充放电时间计算单元所计算出的充电时间，生成充电控制指令发送给所述充电控制单元；或
在所述充放电判断单元确定为放电时，结合充放电时间计算单元所计算出的放电时间，生成放电控制指令发送给所述放电控制单元。
6.一种减少频率锁定时间的锁相环实现方法，采用如权利要求1-5任一项的装置实现，所述方法包括如下步骤：
步骤S10，在锁相环装置切换频率时，微处理单元根据压控振荡器的频率电压对应关系，确定对所述环路低通滤波器进行实行充电动作或者放电动作，并生成对应充电控制指令、放电控制指令，以及充放电时间；
步骤S20，充电控制单元接收来自微处理单元的充电控制指令，对所述环路低通滤波器进行充电处理；或者放电控制单元接收来自微处理单元的充电控制指令，对所述环路低通滤波器进行放电处理；从而实现到减少锁定时间。
7.根据权利要求6的方法，其特征在于，所述步骤S10进一步包括：
步骤S100，根据当前频率切换，从存储单元中获得当前频率切换对应的充电判断标志、放电判断标志判断对环路滤波器的充放电类型，所述充放电类型包括充电和放电；
步骤S101，根据存储单元中获得当前频率切换对应的切换前频道对应的鉴相电压、切换后频道对应的鉴相电压、充放电电容值以及充放电电阻值计算获得本次充放电时间；
步骤S102，根据充放电判断单元所确定的充放电类型，同时根据充放电时间计算单元所计算出的充放电时间，生成充电控制指令或放电控制指令。
8.根据权利要求7所述的方法，其特征在于，进一步包括：
步骤S000，根据计算或实验标定，设置切换参数表并存储，其中，所述切换参数表中包含了充放电电容值、充放电电阻值、压控振荡器的每一切换前频道对应的鉴相电压、切换后频道对应的鉴相电压、充电判断标志、放电判断标志以及充放电速度信息。
9.根据权利要求7或8所述的方法，其特征在于，所述步骤S101具体包括：
充放电时间计算单元以下述公式计算充放电时间t：
t＝RCLn[V2/(V2-V1)]；
其中，R为充放电电阻值，C为充放电电容值，V2为切换后频道对应的鉴相电压，V1为切换前频道对应的鉴相电压。
10.如权利要求9所述的方法，其特征在于，所述步骤S102具体包括：
在所述充放电判断单元确定为充电时，结合充放电时间计算单元所计算出的充电时间，生成充电控制指令发送给所述充电控制单元，所述充电控制指令中携带有充电速度；或
在所述充放电判断单元确定为放电时，结合充放电时间计算单元所计算出的放电时间，生成放电控制指令发送给所述放电控制单元，所述放电控制指令中携带有放电速度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911355849.XA CN110995256B (zh) | 2019-12-25 | 2019-12-25 | 一种减少频率锁定时间的锁相环装置及实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911355849.XA CN110995256B (zh) | 2019-12-25 | 2019-12-25 | 一种减少频率锁定时间的锁相环装置及实现方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110995256A CN110995256A (zh) | 2020-04-10 |
| CN110995256B true CN110995256B (zh) | 2023-05-12 |
Family
ID=70075393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911355849.XA Active CN110995256B (zh) | 2019-12-25 | 2019-12-25 | 一种减少频率锁定时间的锁相环装置及实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110995256B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116405058B (zh) * | 2023-06-09 | 2023-09-29 | 中星联华科技（北京）有限公司 | 快速跳频锁定电路及其运行方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102983860A (zh) * | 2012-11-22 | 2013-03-20 | 深圳市森虎科技有限公司 | 减小锁相环电路锁定时间的方法、锁相环电路及其应用 |
| WO2015081564A1 (zh) * | 2013-12-06 | 2015-06-11 | 海能达通信股份有限公司 | 基于锁相环频率快速锁定的频率合成方法及其电路 |
| CN104967448A (zh) * | 2015-06-02 | 2015-10-07 | 海能达通信股份有限公司 | 锁相环快速锁定电路及其控制方法 |
-
2019
- 2019-12-25 CN CN201911355849.XA patent/CN110995256B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102983860A (zh) * | 2012-11-22 | 2013-03-20 | 深圳市森虎科技有限公司 | 减小锁相环电路锁定时间的方法、锁相环电路及其应用 |
| WO2015081564A1 (zh) * | 2013-12-06 | 2015-06-11 | 海能达通信股份有限公司 | 基于锁相环频率快速锁定的频率合成方法及其电路 |
| CN104967448A (zh) * | 2015-06-02 | 2015-10-07 | 海能达通信股份有限公司 | 锁相环快速锁定电路及其控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110995256A (zh) | 2020-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4516083A (en) | Fast lock PLL having out of lock detector control of loop filter and divider | |
| JP3297052B2 (ja) | 位相同期ループのループ帯域幅を制御するための装置および方法 | |
| JP5420641B2 (ja) | デジタル位相ロックループ（ｄｐｌｌ）における電力消費を制御するシステム及び方法 | |
| KR101622542B1 (ko) | 전하 펌프 전류 변조를 사용하여 폐 루프 곡선 검색을 실행하는 다중-곡선 vco를 갖는 pll 주파수 합성기 | |
| KR100793988B1 (ko) | 자기 교정 전압 제어 발진기를 위한 시스템 및 방법 | |
| CN102868399A (zh) | 锁相环频率综合器和锁相环失锁检测及调节方法 | |
| KR101622927B1 (ko) | 폐루프 곡선 검색을 구현하는 다중-곡선 vco를 갖는 pll 주파수 합성기 | |
| EP2761787B1 (en) | Apparatus and method for performing spread-spectrum clock control | |
| EP0664617B1 (en) | PLL synthesizer | |
| CN110995256B (zh) | 一种减少频率锁定时间的锁相环装置及实现方法 | |
| TWI484758B (zh) | 壓控振盪器之控制電路、壓控振盪器之控制方法、快速相位收斂之鎖相迴路及快速相位收斂之鎖相方法 | |
| KR100706575B1 (ko) | 고속 락 기능을 갖는 주파수 합성기 | |
| JP4405711B2 (ja) | 周波数シンセサイザのサイクル・スリップを低減する方法および装置 | |
| CN115498999B (zh) | 基于分频和时钟加速的相位追踪环路和方法及电子设备 | |
| CN109412589B (zh) | 一种分数频率合成器整数边界杂散的优化方法及*** | |
| WO2024055589A1 (zh) | 相位追踪电路和方法及电子设备 | |
| CN116405058B (zh) | 快速跳频锁定电路及其运行方法 | |
| CN114726365B (zh) | 一种低噪声锁相环控制电路、装置及方法 | |
| JP2004266594A (ja) | 高速ｐｌｌ周波数シンセサイザー | |
| JP2010200064A (ja) | Ｐｌｌ回路、ｐｌｌ回路無線通信機、及びｐｌｌ回路のロック検出方法 | |
| CN104702277A (zh) | 锁相环电路 | |
| JP2012080478A (ja) | クロック発生器、電子機器、及びクロックを発生するための制御方法 | |
| JP2002314411A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH09261046A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2007208372A (ja) | 送信装置及び制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |