JP2010045504A - Pll周波数シンセサイザ回路及びその制御方法 - Google Patents
Pll周波数シンセサイザ回路及びその制御方法 Download PDFInfo
- Publication number
- JP2010045504A JP2010045504A JP2008206924A JP2008206924A JP2010045504A JP 2010045504 A JP2010045504 A JP 2010045504A JP 2008206924 A JP2008206924 A JP 2008206924A JP 2008206924 A JP2008206924 A JP 2008206924A JP 2010045504 A JP2010045504 A JP 2010045504A
- Authority
- JP
- Japan
- Prior art keywords
- loop filter
- voltage
- controlled oscillator
- frequency synthesizer
- pll frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】信号に対するノイズの増加がなく安定したPLL周波数シンセサイザ回路及びその制御方法を提供する。
【解決手段】電圧制御発振器の制御電圧をモニタし、制御電圧に応じて前記電圧制御発振器の変調感度との間で安定に動作するように設定されたループフィルタを切り替えるようにした。
【選択図】図1
【解決手段】電圧制御発振器の制御電圧をモニタし、制御電圧に応じて前記電圧制御発振器の変調感度との間で安定に動作するように設定されたループフィルタを切り替えるようにした。
【選択図】図1
Description
本発明は、PLL周波数シンセサイザ回路及びその制御方法に関する。
本発明に関連する広帯域PLL(Phase Locked Loop)周波数シンセサイザ回路について図4を参照して説明する。
図4は、本発明に関連する広帯域PLL周波数シンセサイザ回路のブロック図である。
図4に示す広帯域PLL周波数シンセサイザは、広帯域化により複数の変調感度(以下「Kv」と表記する)カーブをもつ電圧制御発振器(Voltage Controlled Oscillator:以下「VCO」と表記する)42と、VCO42からの出力信号を分配し1/Nに分周する分周器44と、分周器44の出力信号と基準信号源から基準信号S41とを比較する位相比較器41と、位相比較器41からの出力信号S43を平滑化しVCO42に出力するループフィルタ43とで構成される。
図4は、本発明に関連する広帯域PLL周波数シンセサイザ回路のブロック図である。
図4に示す広帯域PLL周波数シンセサイザは、広帯域化により複数の変調感度(以下「Kv」と表記する)カーブをもつ電圧制御発振器(Voltage Controlled Oscillator:以下「VCO」と表記する)42と、VCO42からの出力信号を分配し1/Nに分周する分周器44と、分周器44の出力信号と基準信号源から基準信号S41とを比較する位相比較器41と、位相比較器41からの出力信号S43を平滑化しVCO42に出力するループフィルタ43とで構成される。
ここで、PLL周波数シンセサイザ回路に関連する技術の一例が特許文献1、2に記載されている。
特許文献1の「無線機」は、「VCO回路及びPLL回路を有する無線機において、起因する複数の特性のループフィルタ回路及び切替器を有し設定周波数により最適なループフィルタを切替えて使用する」ことを特徴とするものである。
特許文献1の「無線機」は、「VCO回路及びPLL回路を有する無線機において、起因する複数の特性のループフィルタ回路及び切替器を有し設定周波数により最適なループフィルタを切替えて使用する」ことを特徴とするものである。
この「無線機」によれば、VCO制御電圧範囲の両端で変調感度偏差が大きくて諸特性が劣化していた為に使えない範囲を、切替器とVCO回路の変調感度を元に最適なループフィルタ特性を複数有し、設定周波数に従ってループフィルタを切り替えることで、VCO制御電圧範囲内での変調感度偏差による諸特性の劣化を抑えることで、VCO回路の制御電圧−発信周波数特性を広く使用する事が出来、VCOの広帯域化を図る事が出来るとしている。
特許文献2の「広帯域変調PLL」は、「電圧制御発振器と、電圧制御発振器の出力信号を分周する分周器と、分周器の出力信号と基準信号との位相差に応じた信号を出力する位相比較器と、位相比較器の出力を平均化して電圧制御発振器に出力するループフィルタとを含むPLL部と、入力された変調データに基づき、電圧制御発振器に第1の変調信号を入力して変調をかける第1の変調入力部と、変調データに基づき、PLL部の電圧制御発振器とは異なる位置に第2の変調信号を入力する第2の変調入力部と、を備え、電圧制御発振器は、第1の変調信号が入力される第1の制御端子と、第2の変調信号に基づいた信号が入力される第2の制御端子を有し、第1の変調入力部は、第1の制御端子における第1の変調感度を算出する変調感度算出手段と、算出された第1の変調感度に基づいて変調データの変調度を調整して第1の変調信号を出力する変調度調整手段とを有する」ことを特徴とするものである。
この「PLL」によれば、各チャネル毎のルックアップテーブルが不要なため、小型かつ安価で、消費電力の小さい広帯域変調PLLを提供することができる。さらに、初期動作毎や通常変調動作等、実使用時の環境変動に追従することが可能なため、常に良好かつ安定な変調精度を実現する広帯域変調PLLを提供することができるとしている。
特開2004−221822号公報
特開2005−72876号公報
図5は、図4に示した広帯域PLL周波数シンセサイザ回路におけるVCO42のKvカーブを示している。図5において、横軸は出力周波数を示し、縦軸は制御電圧を示す。
VCO42の出力周波数が2つのKvカーブを跨る場合、変調感度の非線形特性により、変調感度Kvを最大と最小とで使用する場合が発生することになる。
VCO42の出力周波数が2つのKvカーブを跨る場合、変調感度の非線形特性により、変調感度Kvを最大と最小とで使用する場合が発生することになる。
ここで、複数の変調感度カーブをもつVCOによる広帯域PLL周波数シンセサイザ回路の出力周波数の広帯域化によって、出力周波数の設定時に変調感度カーブの切り替えが発生する場合、例えば温度変化によりVCO42の制御電圧が変動した場合、同一周波数に設定しても変調感度カーブの切り替わりが発生し、変調感度が、最小から最大に変化する。
変調感度が大きくなった場合、変調感度をパラメータとするループゲインが大きくなるので、ループバンドが広くなり、周波数がロックせず発振する問題がある。
また、変調感度が小さくなった場合、ループゲインが小さくなるので、ループバンドが狭くなり、出力周波数の近傍ノイズが劣化する、すなわち信号に対するノイズが増加するという問題がある。
また、変調感度が小さくなった場合、ループゲインが小さくなるので、ループバンドが狭くなり、出力周波数の近傍ノイズが劣化する、すなわち信号に対するノイズが増加するという問題がある。
なお、特許文献1,2と本願との相違点については後述する。
そこで、本発明の目的は、信号に対するノイズの増加がなく安定したPLL周波数シンセサイザ回路及びその制御方法を提供することにある。
本発明の第1の装置は、電圧制御発振器の制御電圧をモニタし、該制御電圧に応じて前記電圧制御発振器の変調感度との間で安定に動作するように設定されたループフィルタを切り替えるようにしたことを特徴とする。
本発明の第1の方法は、外部から位相比較器に入力された基準信号と、該位相比較器にループフィルタを介して接続された電圧制御発振器からの出力との位相差が一定になるように、前記電圧制御発振器から前記位相比較器に分周器でフィードバックをかけて発振させ、前記電圧制御発振器の制御電圧をモニタし、該制御電圧に応じて前記電圧制御発振器の変調感度との間で安定に動作するように設定されたループフィルタを切り替えることを特徴とするPLL周波数シンセサイザ回路の制御方法。
本発明によれば、信号に対するノイズの増加がなく安定したPLL周波数シンセサイザ回路及びその制御方法の提供を実現することができる。
<特 徴>
本発明に係るPLL周波数シンセサイザ回路は、内部に電圧制御発振器(VCO)機能とPLL(Phase locked Loop)機能を実装したPLLモジュール、特に複数の変調感度(Kv)カーブによりVCOの出力周波数を広帯域化したPLLモジュールにおいて、周波数の再設定によりKvカーブの切り替わりが発生した場合、特にKvカーブの切り替わるVCOの制御電圧付近において周波数の再設定によりVCOの変調感度の変化があった場合に、VCOの制御電圧をA/Dコンバータで検出し、A/Dコンバータのデジタル信号に応じたループフィルタ(LF)の切替信号を制御部から出力し、あらかじめ設定されているVCOの制御電圧に対応したループフィルタ(LF)に切り替えて、変調感度の変化分を打ち消すようにしてループバンドの変化量を少なくすることを特徴とする。
本発明に係るPLL周波数シンセサイザ回路は、内部に電圧制御発振器(VCO)機能とPLL(Phase locked Loop)機能を実装したPLLモジュール、特に複数の変調感度(Kv)カーブによりVCOの出力周波数を広帯域化したPLLモジュールにおいて、周波数の再設定によりKvカーブの切り替わりが発生した場合、特にKvカーブの切り替わるVCOの制御電圧付近において周波数の再設定によりVCOの変調感度の変化があった場合に、VCOの制御電圧をA/Dコンバータで検出し、A/Dコンバータのデジタル信号に応じたループフィルタ(LF)の切替信号を制御部から出力し、あらかじめ設定されているVCOの制御電圧に対応したループフィルタ(LF)に切り替えて、変調感度の変化分を打ち消すようにしてループバンドの変化量を少なくすることを特徴とする。
図1は、本発明に係るPLL周波数シンセサイザの一実施の形態のブロック図を示す。
<構 成>
図1に示すPLL周波数シンセサイザは、基準信号源1と、位相比較器2と、ループフィルタ3と、電圧制御発振器4と、分周器5とで構成される。
<構 成>
図1に示すPLL周波数シンセサイザは、基準信号源1と、位相比較器2と、ループフィルタ3と、電圧制御発振器4と、分周器5とで構成される。
図示しない基準信号源は、基準信号S1を出力する。位相比較器1は、基準信号S1と分周器4により分周された分周信号S4との位相を比較しその差分信号S3を出力する。ループフィルタ3は、位相比較器1からの差分信号S3と平滑化し直流電圧S5を発生する。VCO2は、直流電圧S5によって出力信号S2の発振周波数が制御される。分周器4は、VCO2からの出力信号を分周して分周信号S4を位相比較器1へ出力する。
さらに、アナログ−デジタル変換部(A/Dコンバータ)5は、ループフィルタ3で発生した直流電圧をデジタル信号S5に変換する。制御部6は、A/Dコンバータ5からのデジタル信号S7によりループフィルタ3に対してループフィルタ3の切替信号S6を出力する。
図3は、図1に示したPLL周波数シンセサイザに用いられるループフィルタのブロック図の一例を示している。
図3に示すループフィルタ34は、切替スイッチ31と、切替スイッチ32と、第1の変調感度範囲を有するループフィルタ33と、第1の変調感度範囲より小さい第2の変調感度範囲を有するループフィルタ34とで構成される。
図3に示すループフィルタ34は、切替スイッチ31と、切替スイッチ32と、第1の変調感度範囲を有するループフィルタ33と、第1の変調感度範囲より小さい第2の変調感度範囲を有するループフィルタ34とで構成される。
切替スイッチ31、32は、制御部7より出力される切替信号S6によりループフィルタを切り替える。
切替スイッチ31としては、例えば、デマルチプレクサが挙げられ、切替スイッチ32としては、例えばマルチプレクサが挙げられる。
切替スイッチ31としては、例えば、デマルチプレクサが挙げられ、切替スイッチ32としては、例えばマルチプレクサが挙げられる。
図1において、ループフィルタ3(LF)で平滑化されたVCO2の制御電圧S5は、VCO2とA/Dコンバータ5に分配される。分配されたVCO2の制御電圧S5をA/Dコンバータ5でデジタル信号S7に変換する。制御部6はデジタル信号S7に対応したループフィルタ3に切替る信号S6を出力する。切り替えたループフィルタ3(LF)は、VCO2の変調感度Kvの変化に対してループバンドの変化が小さくなる定数に設定されている。
<動 作>
以下、図1に示したPLL周波数シンセサイザの動作について説明する。
位相比較器2の出力信号S3がループフィルタ3により平滑化された電圧となり、A/Dコンバータ5によりデジタル信号S7に変換される。制御部6は、デジタル信号S7を入力され、ループフィルタ3にデジタル信号S6を出力する。ループフィルタ3は、デジタル信号S6よりVCOの変調感度Kvに対してループバンドの変化が少ないループフィルタ33またはループフィルタ34への切り替えを行う。
以下、図1に示したPLL周波数シンセサイザの動作について説明する。
位相比較器2の出力信号S3がループフィルタ3により平滑化された電圧となり、A/Dコンバータ5によりデジタル信号S7に変換される。制御部6は、デジタル信号S7を入力され、ループフィルタ3にデジタル信号S6を出力する。ループフィルタ3は、デジタル信号S6よりVCOの変調感度Kvに対してループバンドの変化が少ないループフィルタ33またはループフィルタ34への切り替えを行う。
図2は、図1に示したPLL周波数シンセサイザのVCOの変調感度カーブとループフィルタを切り替えるVCOの制御電圧との関係を示している。
VCO2の制御電圧が「1V〜3V」までを変調感度が大きい(80MHz〜50MHz)時のループフィルタ33を選択し、VCOの制御電圧が「2.5V〜4V」までを変調感度が小さい(60MHz〜30MHz)時のループフィルタ34を選択する。
VCO2の制御電圧が「1V〜3V」までを変調感度が大きい(80MHz〜50MHz)時のループフィルタ33を選択し、VCOの制御電圧が「2.5V〜4V」までを変調感度が小さい(60MHz〜30MHz)時のループフィルタ34を選択する。
<効果の説明>
以上説明したように本発明によれば、以下に記載するような効果がある。
所望の出力周波数において、VCOの変調感度が変化した場合に、変調感度をパラメータとするループゲインの変化を打ち消すループフィルタに切り替えることで、発振または近傍ノイズの劣化のない安定したPLL周波数シンセサイザ回路を実現することができる。
以上説明したように本発明によれば、以下に記載するような効果がある。
所望の出力周波数において、VCOの変調感度が変化した場合に、変調感度をパラメータとするループゲインの変化を打ち消すループフィルタに切り替えることで、発振または近傍ノイズの劣化のない安定したPLL周波数シンセサイザ回路を実現することができる。
なお、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。
ここで、特許文献1に記載の発明は、二つのループフィルタを用いているが、設定周波数により切り替えているだけであり、変調感度を参照していない点で本実施形態と相違する。しかも特許文献1に記載の発明は、出力側がVCOに接続されているため、ループフィルタがラグ型フィルタもしくはラグ・リード型フィルタの場合には常にコンデンサが並列接続されることになり、不安定となる。
また、特許文献2に記載の発明は、ADコンバータを用いているものの、そのADコンバータの出力をループフィルタにフィードバックすることなく、制御信号生成に用いている点で本実施形態と相違する。
従って、これら特許文献1,2に記載の発明を組み合わせても本実施形態に想到することは困難である。
従って、これら特許文献1,2に記載の発明を組み合わせても本実施形態に想到することは困難である。
本発明は、送信機、受信機、送受信機、標準信号発生器等に利用できる。
1 位相比較器
2 電圧制御発振器(VCO)
3 ループフィルタ(LF)
4 分周器
5 A/Dコンバータ
6 制御部
2 電圧制御発振器(VCO)
3 ループフィルタ(LF)
4 分周器
5 A/Dコンバータ
6 制御部
Claims (6)
- 電圧制御発振器の制御電圧をモニタし、該制御電圧に応じて前記電圧制御発振器の変調感度との間で安定に動作するように設定されたループフィルタを切り替えるようにしたことを特徴とするPLL周波数シンセサイザ回路。
- 前記電圧制御発振器の制御電圧をデジタル信号に変換するADコンバータと、該ADコンバータの出力電圧に応じて前記ループフィルタを切り替える制御部とを備えたことを特徴とする請求項1記載のPLL周波数シンセサイザ回路。
- 前記ループフィルタは、デマルチプレクサと、マルチプレクサと、該デマルチプレクサの出力側と前記マルチプレクサの入力側との間に接続された変調感度の異なる複数のループフィルタ本体とを備え、前記制御部からの指示により前記デマルチプレクサ及び前記マルチプレクサを切り替えることにより前記ループフィルタ本体を選択するようにしたことを特徴とする請求項2記載のPLL周波数シンセサイザ回路。
- 外部から位相比較器に入力された基準信号と、該位相比較器にループフィルタを介して接続された電圧制御発振器からの出力との位相差が一定になるように、前記電圧制御発振器から前記位相比較器に分周器でフィードバックをかけて発振させ、前記電圧制御発振器の制御電圧をモニタし、該制御電圧に応じて前記電圧制御発振器の変調感度との間で安定に動作するように設定されたループフィルタを切り替えることを特徴とするPLL周波数シンセサイザ回路の制御方法。
- 前記電圧制御発振器の制御電圧をデジタル信号に変換し、該デジタル信号の出力電圧に応じて前記ループフィルタを切り替えることを特徴とする請求項4記載のPLL周波数シンセサイザ回路の制御方法。
- 前記ループフィルタは、デマルチプレクサの出力側とマルチプレクサの入力側との間に接続された変調感度の異なる複数のループフィルタ本体を備え、前記制御部からの指示により前記デマルチプレクサ及び前記マルチプレクサを切り替えることにより前記ループフィルタ本体を選択することを特徴とする請求項5記載のPLL周波数シンセサイザ回路の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008206924A JP2010045504A (ja) | 2008-08-11 | 2008-08-11 | Pll周波数シンセサイザ回路及びその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008206924A JP2010045504A (ja) | 2008-08-11 | 2008-08-11 | Pll周波数シンセサイザ回路及びその制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010045504A true JP2010045504A (ja) | 2010-02-25 |
Family
ID=42016542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008206924A Withdrawn JP2010045504A (ja) | 2008-08-11 | 2008-08-11 | Pll周波数シンセサイザ回路及びその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010045504A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112653459A (zh) * | 2020-12-28 | 2021-04-13 | 成都美数科技有限公司 | 一种可实时校准的射频信号源 |
-
2008
- 2008-08-11 JP JP2008206924A patent/JP2010045504A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112653459A (zh) * | 2020-12-28 | 2021-04-13 | 成都美数科技有限公司 | 一种可实时校准的射频信号源 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7948286B2 (en) | Bandwidth control apparatus for phase lock loop and method thereof | |
JP5844795B2 (ja) | 発振周波数調整装置、発振周波数調整方法及び無線通信装置 | |
JP2009021954A (ja) | Adpll周波数シンセサイザ | |
JP2007208367A (ja) | 同期信号生成装置、送信機及び制御方法 | |
JP2007037123A (ja) | 自動周波数制御ループ回路 | |
WO2011016163A1 (ja) | 無線通信装置 | |
JP2007158891A (ja) | 周波数シンセサイザ及び無線通信機器並びに制御方法 | |
JP5190028B2 (ja) | スペクトラム拡散クロック生成器 | |
JP2005072876A (ja) | 広帯域変調pllおよびその変調度調整方法 | |
JP4033154B2 (ja) | フラクショナルn周波数シンセサイザ装置 | |
JP2007006307A (ja) | 無線装置 | |
US8125255B2 (en) | PLL circuit | |
JP2017135525A (ja) | 発振回路、無線通信装置、及び感度抑圧低減方法 | |
JP2010045504A (ja) | Pll周波数シンセサイザ回路及びその制御方法 | |
JP2013017037A (ja) | レベル調整装置 | |
JP2009016973A (ja) | シンセサイザ | |
US9614535B2 (en) | PLL circuit, method, and electronic apparatus | |
JP5813433B2 (ja) | 無線機 | |
US20150188552A1 (en) | Phase locked loop and control method thereof | |
JP2015154394A (ja) | Vco回路及び周波数シンセサイザ | |
US20230223944A1 (en) | Phase noise performance using multiple resonators with varying quality factors and frequencies | |
JP2013058904A (ja) | 位相同期回路及びテレビジョン信号受信回路 | |
JP2006174088A (ja) | 発振制御装置 | |
KR101033026B1 (ko) | 단일 알람 기능을 구현한 국부 발진기 | |
JP2010288129A (ja) | 発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20111101 |