CN109412583A - 包括变抗器电路的振荡器及其操作方法 - Google Patents

包括变抗器电路的振荡器及其操作方法 Download PDF

Info

Publication number
CN109412583A
CN109412583A CN201810811285.5A CN201810811285A CN109412583A CN 109412583 A CN109412583 A CN 109412583A CN 201810811285 A CN201810811285 A CN 201810811285A CN 109412583 A CN109412583 A CN 109412583A
Authority
CN
China
Prior art keywords
voltage
offset
oscillator
frequency information
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810811285.5A
Other languages
English (en)
Other versions
CN109412583B (zh
Inventor
宋坰锡
金刚直
成昌庆
郑滢峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109412583A publication Critical patent/CN109412583A/zh
Application granted granted Critical
Publication of CN109412583B publication Critical patent/CN109412583B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
    • H03B5/1265—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/003—Circuit elements of oscillators
    • H03B2200/004—Circuit elements of oscillators including a variable capacitance, e.g. a varicap, a varactor or a variable capacitance of a diode or transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

提供了一种振荡器和用于操作振荡器的方法。该振荡器包括：控制电压发生器，被配置为基于对接收到的电源电压进行分压来生成控制电压；偏移电压发生器，被配置为基于对接收到的电源电压进行分压来生成偏移电压；锁相环(PLL)，包括变抗器电路，所述变抗器电路被配置为基于所述控制电压和所述偏移电压来修改电容；以及校准逻辑电路，被配置为基于振荡信号向所述控制电压发生器提供选择控制信号，并且被配置为基于所述振荡信号向所述偏移电压发生器提供偏移控制信号。

Description

包括变抗器电路的振荡器及其操作方法
相关申请的交叉引用
本申请要求于2017年8月16日向韩国知识产权局提交的韩国专利申请No.10-2017-0103713的优先权，其全部内容通过引用并入在此。
技术领域
本发明构思涉及一种振荡器，并且更具体地涉及一种包括变抗器电路的振荡器及其操作方法。
背景技术
包括锁相环(PLL)的振荡器例如是生成用于从发送器发送数据并在接收器中恢复数据的振荡信号(或时钟信号)的电路。在这种情况下，振荡器中包括的PLL可以分类为环形PLL、LC-PLL等。
当LC-PLL包括变抗器电路时，LC-PLL的谐振频率由变抗器电路的电容和电感器的电感确定。变抗器电路的电容根据控制电压而改变，并且变抗器电路的C-V特性可以根据过程-电压-温度(PVT)改变而改变。因此，可能发生根据控制电压的振荡信号的频率变化的不规则性。
发明内容
本发明构思涉及一种振荡器及其操作方法，并且提供一种可以在校准模式下校准变抗器电路的电容的振荡器。
根据一些实施例，提供了一种振荡器，包括：控制电压发生器，被配置为基于对接收到的电源电压进行分压来产生控制电压；偏移电压发生器，被配置为基于对接收到的电源电压进行分压来生成偏移电压；锁相环(PLL)，包括变抗器电路，所述变抗器电路被配置为基于所述控制电压和所述偏移电压来修改电容；以及校准逻辑电路，被配置为基于振荡信号向所述控制电压发生器提供选择控制信号，并且被配置为基于所述振荡信号向所述偏移电压发生器提供偏移控制信号。PLL被配置为输出包括响应于所述电容的振荡频率的振荡信号。
根据一些实施例，提供了一种操作振荡器的方法，所述振荡器包括被配置为生成振荡信号的锁相环。锁相环包括变抗器电路。该方法包括：通过将多个控制电压施加到变抗器电路来获取与振荡信号相关联的频率信息。变抗器电路被配置为基于控制电压和偏移电压来修改电容。该方法包括：基于频率信息修改偏移电压，并且响应于修改偏移电压而将偏移电压施加到变抗器电路。在校准模式下，变抗器电路处于固定偏移电压状态。
根据一些实施例，一种操作振荡器的方法包括：在校准模式下，基于选择控制信号和响应于偏移控制信号的偏移信号，将控制电压施加到设置在锁相环中的变抗器电路。该方法包括：基于来自锁相环的振荡信号将选择控制信号改变为不同的电平，基于来自锁相环的振荡信号获取频率信息，基于频率信息确定第一值，基于第一值确定是否改变偏移控制信号，以及基于偏移控制信号确定要施加到变抗器电路的偏移电压。
附图说明
根据以下结合附图进行的详细描述，将更清楚地理解本发明构思的实施例，在附图中：
图1是示出了根据本公开示例实施例的振荡器的框图。
图2是示出了根据本公开示例实施例的振荡器的校准操作的流程图。
图3是示出了根据本公开示例实施例的校准逻辑电路的框图。
图4是根据本公开示例实施例的控制电压发生器的电路图。
图5是根据本公开示例实施例的偏移电压发生器的电路图。
图6是示出了根据本公开示例实施例的PLL的框图。
图7A是根据本公开示例实施例的电压控制振荡器的电路图。
图7B示出了根据本公开示例实施例的电压控制振荡器中包括的变抗器电路。
图7C是示出了根据本公开示例实施例的变抗器电路的电容相对于控制电压的曲线图。
图8A至图8C是用于描述根据本公开示例实施例的校准逻辑电路的操作的示图。
图9是示出了根据本公开示例实施例的校准逻辑电路的操作的流程图。
图10是示出了包括根据本公开示例实施例的振荡器的通信***的框图。
具体实施方式
应注意的是，相对于一个实施例描述的本发明构思的各方面可以并入不同的实施例中，尽管没有关于此进行具体描述。也就是说，能够用任意方式和/或组合来组合所有实施例和/或任意实施例的特征。在下面阐述的说明书中详细解释了本发明构思的这些和其他目的和/或方面。
图1是示出了根据本公开示例实施例的振荡器的框图。参照图1，振荡器10可以包括校准逻辑电路100、控制电压(V_CTRL)发生器110、偏移电压(V_OFFSET)发生器120、锁相环(PLL)130和计数器140。
校准逻辑电路100可以在校准模式下控制振荡器10。例如，在校准模式下，可以执行关于振荡器10的谐振频率的校准操作。在一些实施例中，校准逻辑电路100可以基于包括在PLL 130中的变抗器电路的电容来执行校准操作。
校准逻辑电路100可以将校准模式信号CAL_MODE输出到控制电压发生器110和PLL130。控制电压发生器110和PLL 130可以基于输入的校准模式信号CAL_MODE执行校准操作。
校准逻辑电路100可以基于关于振荡信号V_CLK的频率信息将选择控制信号CTRL_SEL输出到控制电压发生器110。此外，校准逻辑电路100可以基于关于振荡信号V_CLK的频率信息来输出偏移控制信号OFFSET_SEL。在示例实施例中，关于振荡信号V_CLK的频率信息可以作为针对振荡信号V_CLK的时钟的计数值CNT_VAL而被施加到校准逻辑电路100。计数值CNT_VAL可以基于振荡信号V_CLK的边沿递增。计数值CNT_VAL可以从已被输入振荡信号V_CLK的计数器140输出。
在一些实施例中，选择控制信号CTRL_SEL可以具有数字代码的形式。选择控制信号CTRL_SEL例如可以控制包括在控制电压发生器110中的电压分配器的开关。在一些实施例中，偏移控制信号OFFSET_SEL可以具有数字代码的形式。例如，偏移控制信号OFFSET_SEL可以控制包括在偏移电压发生器120中的电压分配器的开关。将在下文中参照图4和图5来描述其细节。
校准逻辑电路100可以基于关于振荡信号V_CLK的频率信息来确定是否改变偏移电压V_OFFSET。在一些实施例中，在振荡器10的校准模式下，校准逻辑电路100可以执行确定将被施加到包括在PLL 130中的变抗器电路的适当偏移电压V_OFFSET的操作。
例如，适当的偏移电压V_OFFSET可以指示如下偏移电压V_OFFSET，其中包括在PLL130中的变抗器电路可以在控制电压V_CTRL的可变范围中具有线性，而与过程-电压-温度(PVT)变化无关。此外，在一些实施例中，当未确定最适当的偏移电压V_OFFSET时，校准逻辑电路100可以从外部部分(例如，主机)接收关于偏移控制信号OFFSET_SEL的值。
在一些实施例中，在偏移控制信号OFFSET_SEL被输出以使得偏移电压V_OFFSET可以被固定的状态下，校准逻辑电路100可以通过改变并输出选择控制信号CTRL_SEL来获取关于振荡信号V_CLK的不同频率信息的部分，使得多个不同的控制电压V_CTRL可以被施加到PLL 130。例如，基于不同频率信息的各个部分，校准逻辑电路100可以确定在已被固定的偏移电压V_OFFSET下变抗器电路的电容-电压曲线(C-V曲线)和/或频率-电压曲线(F-V曲线)。
控制电压发生器110可以接收选择控制信号CTRL_SEL和校准模式信号CAL_MODE，并且将控制电压V_CTRL输出到PLL 130。在示例实施例中，控制电压发生器110可以对基于选择控制信号CTRL_SEL输入的电源电压(未示出)进行分压，并将其输出为控制电压V_CTRL。例如，电源电压(未示出)可以从表现为DC线性电压调节器的LDO(低压降)调节器输出。
偏移电压发生器120可以接收偏移控制信号OFFSET_SEL并将偏移电压V_OFFSET输出到PLL 130。在一些实施例中，偏移电压发生器120可以基于偏移控制信号OFFSET_SEL分配输入电源电压(未示出)并输出偏移电压V_OFFSET。例如，电源电压(未示出)可以从LDO调节器输出。
PLL 130可以包括变抗器电路，在该变抗器电路中电容可以基于控制电压V_CTRL和/或偏移电压V_OFFSET而改变。换句话说，变抗器电路可以用作可变电容器。PLL 130可以输出频率可以基于变抗器电路的电容而改变的振荡信号V_CLK。例如，在正常模式下，PLL130可以操作为时钟同步电路，以同步半导体器件的外部时钟信号和内部时钟信号的操作时序。外部时钟信号可以是将晶体时钟源作为参考的时钟信号，但不限于此。
基于校准模式信号CAL_MODE，PLL 130可以在校准模式下操作。例如，可以在振荡器10的自动频率控制(AFC)操作之前执行校准模式操作。然而，校准模式操作不限于此，并且可以在AFC操作之后执行。在一些实施例中，在校准模式中，可以基于控制电压V_CTRL和偏移电压V_OFFSET来校准包括在PLL 130中的变抗器电路的电容。将在下文中描述其细节。
计数器140可以对从PLL 130输出的振荡信号V_CLK的时钟数目进行计数，并且将时钟的计数值CNT_VAL输出到校准逻辑电路100。例如，计数器140可以接收频率比振荡信号的频率低的参考时钟，将参考时钟与振荡信号V_CLK进行比较，并且减去计数值CNT_VAL。在一些实施例中，计数器140被示出为与校准逻辑电路100分离。然而，计数器140可以包括在校准逻辑电路100中。计数器140例如可以将计数值CNT_VAL输出为数字信号。
图2是示出了根据本公开一些实施例的振荡器的校准操作的流程图。例如，图2可以是图1中的振荡器10在校准模式下的操作的流程图。
参照图2，校准逻辑电路100可以获取关于从PLL 130输出的振荡信号V_CLK的频率信息(S10)。在一些实施例中，频率信息可以包括在偏移电压V_OFFSET固定的状态下关于多个不同电源电压V_CTRL的频率信息。频率信息例如可以是振荡信号V_CLK的时钟的计数值CNT_VAL。
接下来，校准逻辑电路100可以确定是否改变或调整偏移电压V_OFFSET(S20)。在一些实施例中，校准逻辑电路100可以基于关于振荡信号V_CLK的频率信息来计算第一值。例如，第一值可以是作为用于确定是否改变偏移电压V_OFFSET的参数的值。
校准逻辑电路100可以将第一值与参考值进行比较并确定是否改变偏移电压V_OFFSET。在一些实施例中，当参考值为0且当第一值小于参考值时，校准逻辑电路100可以改变偏移电压V_OFFSET，初始化控制电压V_CTRL，并获得关于振荡信号V_CLK的另一组频率信息。换句话说，当第一值小于参考值时，校准逻辑电路100可以确定偏移电压V_OFFSET未完全改变。
此外，当参考值为0时，校准逻辑电路100可以确定不改变偏移电压V_OFFSET。换句话说，当第一值大于参考值时，校准逻辑电路100可以确定偏移电压V_OFFSET完全改变。
接下来，校准逻辑电路100可以确定将被施加到包括在PLL 130中的变抗器电路的偏移电压V_OFFSET。在一些实施例中，当第一值接近参考值时，校准逻辑电路100可以将固定的偏移电压V_OFFSET确定为要施加到变抗器电路的偏移电压V_OFFSET。
图3是示出了根据本公开一些实施例的校准逻辑电路的框图。
参照图3，校准逻辑电路100可以包括寄存器102、计算逻辑电路或计算逻辑104、比较器电路或比较器106以及控制逻辑电路或控制逻辑108。校准逻辑电路100例如可以是根据至少一个数字信号的输入和输出执行操作的数字电路，但是不限于此。
寄存器102可以接收计数值CNT_VAL并暂时存储接收到的计数值CNT_VAL。例如，寄存器102可以包括至少一个触发器。在一些实施例中，在偏移电压(图1中的V_OFFSET)被固定的状态下，寄存器102可以暂时存储关于在不同电平的控制电压V_CTRL被施加到PLL 130的一种或多种情况下输出的振荡信号(图1中的V_CLK)的时钟的计数值CNT_VAL。
存储在寄存器102中的计数值CNT_VAL可以被传送到计算逻辑104。计算逻辑104可以基于从寄存器102传送的计数值CNT_VAL来计算第一值。第一值例如可以是用于确定是否改变偏移电压(图1中的V_OFFSET)的参数。换句话说，第一值可以是用于确定控制逻辑108是否可以改变偏移控制信号OFFSET_SEL的参数。计算逻辑104可以计算第一值，然后将关于第一值的数据输出到比较器106。
比较器106可以接收从计算逻辑104输出的关于第一值的数据并且将第一值与参考值进行比较。在一些实施例中，参考值可以是“0”。比较器106可以确定第一值是否大于参考值，并且将确定的结果输出到控制逻辑108。
控制逻辑108可以基于从比较器106输出的结果来输出选择控制信号CTRL_SEL和/或偏移控制信号OFFSEL_SEL。在一些实施例中，当第一值小于参考值时，控制逻辑108可以改变并输出偏移控制信号OFFSET_SEL。换句话说，当第一值小于参考值时，可以改变施加到变抗器电路的偏移电压(图1中的V_OFFSET)。
当第一值小于参考值时，在偏移电压(图1中的V_OFFSET)被固定的状态下，校准逻辑电路100可以重新获得关于在不同电平的控制电压被施加到PLL 130的一种或多种情况下输出的振荡信号(图1中的V_CLK)的频率信息。因此，校准逻辑电路100可以在偏移电压V_OFFSET固定的状态下确定C-V曲线和/或F-V曲线。
在一些实施例中，当第一值大于参考值时，控制逻辑108可以不改变偏移控制信号OFFSET_SEL。换句话说，当第一值大于参考值时，可以不改变要施加到变抗器的偏移电压(图1中的V_OFFSET)。
当第一值大于参考值时，控制逻辑108可以通过确定偏移控制信号OFFSET_SEL来控制要施加到变抗器电路的偏移电压(图1中的V_OFFSET)。换句话说，当第一值大于参考值时，控制逻辑108可以确定对于在正常模式下要施加到变抗器电路的偏移电压(图1中的V_OFFSET)的偏移控制信号OFFSET_SEL。
在一些实施例中，当第一值大于参考值时，控制逻辑108可以将正被输出的偏移控制信号或先前已输出的偏移控制信号中的任一个确定为在正常模式下要输出的偏移控制信号OFFSET_SEL。例如，在正被输出的偏移控制信号和先前已输出的偏移控制信号之间，控制逻辑108可以将具有更接近参考值的第一值的偏移控制信号确定为在正常模式下要输出的偏移控制信号OFFSET_SEL。
图4是根据本公开一些实施例的控制电压发生器的电路图。
参照图4，控制电压发生器110可以包括第一模式开关MD_SW1至第三模式开关MD_SW3、多个电阻器R1至Rn以及一个或多个控制开关CTRL_SW。多个电阻器R1至Rn和控制开关CTRL_SW可以构成电压分配电路。图4所示的电压分配电路是多种可能的形式之一，并且可以根据多个电阻器R1至Rn和控制开关CTRL_SW的布置来构成各种类型的电压分配电路。
可以基于校准模式信号CAL_MODE来接通/断开第一模式开关MD_SW1至第三模式开关MD_SW3。例如，第一模式开关MD_SW1至第三模式开关MD_SW3中的每一个可以包括基于校准模式信号CAL_MODE而被控制的晶体管。在校准模式下，校准模式信号CAL_MODE可以接通第一模式开关MD_SW1至第三模式开关MD_SW3。
校准模式信号CAL_MODE可以是从校准逻辑电路(例如，图1中的100)输出的信号。在一些实施例中，相同的信号被施加到第一模式开关MD_SW1至第三模式开关MD_SW3。然而，作为另一示例，互补信号可以被施加到第一模式开关MD_SW1至第三模式开关MD_SW3中的至少两个。
可以基于选择控制信号CTRL_SEL来接通/断开每个控制开关CTRL_SW。在一些实施例中，选择控制信号CTRL_SEL可以是数字代码。当选择控制信号CTRL_SEL是数字代码时，选择控制信号CTRL_SEL可以包括与控制开关CTRL_SW之中要接通的开关和要断开的开关的寻址有关的数据。
换句话说，基于选择控制信号CTRL_SEL，控制电压发生器110可以分配电源电压VDD_1并输出控制电压。例如，电源电压VDD_1可以从LDO(未示出)输出。
图5是根据本公开一些实施例的偏移电压发生器的电路图。
参照图5，偏移电压发生器120可以包括第四模式开关MD_SW4至第六模式开关MD_SW6、多个电阻器R1′至Rn′以及控制开关CTRL_SW′。如图5所示，偏移电压发生器120可以包括类似于控制电压发生器110的电压分配电路的配置。但是，与控制电压发生器110类似，图5所示的电压分配电路是多种可能的形式之一，并且可以根据多个电阻器R1′至Rn′和控制开关CTRL_SW′的布置来构成各种类型的电压分配电路。
可以基于校准模式信号CAL_MODE来接通/断开第四模式开关MD_SW4至第六模式开关MD_SW6。例如，第四模式开关MD_SW4至第六模式开关MD_SW6中的每一个可以包括基于校准模式信号CAL_MODE而被控制的晶体管。在校准模式下，校准模式信号CAL_MODE可以接通第四模式开关MD_SW4至第六模式开关MD_SW6。
尽管没有示出，但是第四模式开关MD_SW4至第六模式开关MD_SW6可以基于正常模式信号被接通/断开。例如，第四模式开关MD_SW4至第六模式开关MD_SW6中的每一个可以包括基于校准模式信号CAL_MODE和正常模式信号中的至少一个而被控制的晶体管。在正常模式下，正常模式信号可以接通第四模式开关MD_SW4至第六模式开关MD_SW6中的一个或多个。
可以基于偏移控制信号OFFSET_SEL来接通/断开每个控制开关CTRL_SW’。在一些实施例中，偏移控制信号OFFSET_SEL可以是数字代码。当偏移控制信号OFFSET_SEL是数字代码时，偏移控制信号OFFSET_SEL可以包括与控制开关CTRL_SW’之中要接通的开关和要断开的开关有关的数据。
换句话说，偏移电压发生器120可以基于偏移控制信号OFFSET_SEL分配电源电压VDD_1并输出偏移电压。例如，电源电压VDD_1可以从LDO(未示出)输出。
图6是示出了根据本公开一些实施例的PLL的框图。
参照图6，PLL 130可以包括相位/频率检测器(PFD)131、电荷泵(CP)132、环路滤波器(LF)133、电压控制振荡器(VCO)134和分频器(1/N)135。
在正常操作模式下，相位/频率检测器131、电荷泵132和分频器135可以与环路滤波器133和电压控制振荡器134一起形成反馈回路。在正常模式下，PLL 130可以通过反馈回路的重复操作输出与参考时钟信号CLK_REF同步的振荡信号V_CLK。参考时钟信号CLK_REF可以是将晶体作为参考的时钟信号。参考时钟信号CLK_REF和振荡信号V_CLK的同步可以被称为“相位/频率锁定”。
当施加校准模式信号CAL_MODE时，电荷泵132和环路滤波器133可以彼此断开，并且控制电压V_CTRL可以输入到环路滤波器133。换句话说，在校准模式下，可以去除由相位/频率检测器131、电荷泵132、环路滤波器133、电压控制振荡器134和分频器135形成的反馈回路，并且控制电压V_CTRL可以替代电荷泵132的输出而被施加到环路滤波器133。控制电压V_CTRL例如可以从控制电压发生器(图1中的110)输出。
在校准操作模式下，环路滤波器133可以对控制电压V_CTRL执行滤波。例如，环路滤波器133可以对包括在控制电压V_CTRL中的高频分量进行滤波并且通过电压控制振荡器134进行输出。环路滤波器133例如可以包括低通滤波器。
在校准操作模式下，电压控制振荡器134可以基于偏移电压V_OFFSET生成振荡信号V_CLK。例如，偏移电压V_OFFSET可以从偏移电压发生器(图1中的120)输出。
在偏移电压V_OFFSET固定的状态下，电压控制振荡器134可以生成具有与经滤波的控制电压V_CTRL的电压电平相对应的频率的振荡信号V_CLK。例如，电压控制振荡器134可以生成具有高频率的振荡信号V_CLK以对应于具有高电压电平的控制电压V_CTRL，和/或生成具有低频率的振荡信号V_CLK以对应于具有低电压电平的控制电压V_CTRL。
然而，控制电压V_CTRL的电压电平与振荡信号V_CLK的频率之间的这种关系可以根据电压控制振荡器134的设计而变化。例如，电压控制振荡器134可以生成具有高频率的振荡信号V_CLK以对应于具有低电压电平的控制电压V_CTRL，或生成具有低频率的振荡信号V_CLK以对应于具有高电压电平的控制电压_CTRL。
图7A是根据本公开一些实施例的电压控制振荡器的电路图。图7B是根据本公开一些实施例的电压控制振荡器中包括的变抗器电路。图7C是示出了根据本公开一些实施例的变抗器电路的电容相对于控制电压的曲线图。图7A的电路图例如可以是图6中的电压控制振荡器134的电路图，并且图7B中的电路图例如可以是图7A中示出的变抗器电路134-1的电路图。此外，图7C中示出的曲线图例如可以是示出了图7A中示出的变抗器电路134-1的电容相对于控制电压V_CLK的变化的曲线图。
首先，参照图7A，电压控制振荡器134可以包括第一PMOS晶体管P1和第二PMOS晶体管P2、第一NMOS晶体管N1和第二NMOS晶体管N2以及电感器IDT、存储体-电容器CAP_BANK和变抗器电路134-1。第一PMOS晶体管P1和第二PMOS晶体管P2可以交联。换句话说，第一PMOS晶体管P1的栅极可以连接到第二PMOS晶体管P2的漏极，并且第二PMOS晶体管P2的栅极可以连接到第一PMOS晶体管P1的漏极。此外，第一PMOS晶体管P1和第二PMOS晶体管P2的源极可以连接到电源电压VDD_2。
第一NMOS晶体管N1和第二NMOS晶体管N2可以交联。换句话说，第一NMOS晶体管N1的栅极可以连接到第二NMOS晶体管N2的漏极，并且第二NMOS晶体管N2的栅极可以连接到第一NMOS晶体管N1的漏极。此外，第一和第二NMOS晶体管的源极可以接地。
第一PMOS晶体管P1和第二PMOS晶体管P2的交联单元、第一NMOS晶体管和第二NMOS晶体管的交联单元、电感器IDT、存储体-电容器CAP_BANK以及变抗器电路134-1可以并联连接在第一节点OP和第二节点OM之间。电压控制振荡器134可以经由第一节点OP和第二节点OM输出作为模拟正弦波的差分信号。换句话说，经由第一节点OP和第二节点OM输出的信号可以构成振荡信号V_CLK。
例如，可以通过调整存储体-电容器CAP_BANK的电容来输出具有近似目标频率的振荡信号V_CLK。接下来，可以通过调整变抗器电路134-1的电容来输出具有实际目标频率的振荡信号V_CLK。在这种情况下，振荡信号V_CLK的频率可以根据下面提供的等式来确定。
[等式1]
在[等式1]中，L可以是电感器IDT的电感，Cbank可以是存储体-电容器CAP_BANK的电容，并且Cvaractor可以是变抗器电路134-1的电容。
参照图7B，变抗器电路134-1可以包括第一路径PATH1和第二路径PATH2。第一路径PATH1和第二路径PATH2可以在第一节点OP和第二节点OM之间并联连接。例如，在校准模式下，相同的控制电压V_CTRL和相同的偏移电压V_OFFSET可以被施加到第一路径PATH1和第二路径PATH2。
第一路径PATH1可以包括第一变抗器B1和第二变抗器B2、第一电容器C1和第二电容器C2以及多个电阻器R11和R12。第一变抗器B1和第二变抗器B2可以用作可变电容器。控制电压V_CTRL可以在B1和B2之间的端子处被施加到第一变抗器B1和第二变抗器B2中的每一个的一端。偏移电压V_OFFSET可以被施加到多个电阻器R11和R12中的每一个的一端。
第二路径PATH2可以包括第三变抗器B3和第四变抗器B4、第三电容器C3和第四电容器C4以及多个电阻器R21和R22。控制电压V_CTRL可以在第三变抗器B3和第四变抗器B4之间的端子处被施加到第三变抗器B3和第四变抗器B4中的每一个的一端。偏移电压V_OFFSET可以被施加到多个电阻器R21和R22中的每一个的一端。
参照图7C，曲线图的X轴表示施加到变抗器电路134-1的控制电压V_CTRL的电压电平，并且电压电平可以沿着箭头的方向增加。曲线图的Y轴表示变抗器电路134-1的电容，并且电容可以沿着箭头的方向增加。
图7C中所示的多个代码(代码0至代码7)可以是施加到偏移电压发生器(例如，图1中的120，以下将被称为120)的偏移控制信号OFFSET_SEL中包括的代码。该多个代码(代码0至代码7)可以是用于从偏移电压发生器120输出偏移电压V_OFFSET的基础。例如，随着代码从代码0改变为代码7，从偏移电压发生器120输出的偏移电压V_OFFSET的电平可以逐渐增加。然而，不限于此，随着代码从代码0改变为代码7，从偏移电压发生器120输出的偏移电压V_OFFSET的电平可以普遍地减小。换句话说，可以根据偏移电压V_OFFSET来改变变抗器电路134-1的电容。
在一些实施例中，多个代码(代码0至代码7)可以控制设置在偏移电压发生器120中的电压分配电路中所包括的多个开关。在一些实施例中，代码的数量是8，其可以由三个数字比特来表示。然而，该示例是为了便于描述而不限于此。
可以根据控制电压V_CTRL改变变抗器电路134-1的电容。更具体地，在代码固定的状态下，随着控制电压V_CTRL增加，变抗器电路134-1的电容可以趋于减小。换句话说，在施加到变抗器电路134-1的偏移电压V_OFFSET固定的状态下，变抗器电路134-1的电容相对于施加到变抗器电路134-1的控制电压V_CTRL的曲线图可以趋于减小。
当代码改变时，变抗器电路134-1的电容相对于控制电压V_CTRL的曲线图的变化模式可以保持，并且与每个代码相对应的曲线图可以沿着X轴整体移动。例如，当代码从代码0逐渐改变为代码7时，与每个代码相对应的曲线图可以沿着X轴向右移动。
图8A至图8C是示出了根据本公开一些实施例的校准逻辑电路的操作的示图。更具体地说，图8A是示出了校准逻辑电路100的操作的流程图。图8B是示出了根据控制电压的振荡信号V_CLK的频率变化的曲线图。图8C是用于确定偏移电压V_OFFSET的各种情况的曲线图。例如，图8A至图8C可以是用于描述图1中所示的校准逻辑电路100的操作的示图。
图8B中所示的曲线图的X轴表示施加到变抗器电路的控制电压V_CTRL的电压电平，并且电压电平可以沿着箭头的方向增加。曲线图的Y轴表示振荡信号V_CLK的频率，并且频率可以随着曲线图沿箭头标记的方向移动而增加。
在一些实施例中，振荡信号V_CLK的频率可以基于上述[等式1]来确定。因此，在代码固定的状态下，随着控制电压V_CTRL增加，振荡信号V_CLK的频率可以趋于增加。换句话说，振荡信号V_CLK的频率相对于施加到变抗器电路的控制电压V_CTRL的曲线图可以趋于增加。
当代码改变时，振荡信号V_CLK的频率相对于控制电压V_CTRL的曲线图可以保持相似的模式。但是，与每个代码相对应的曲线图可以沿着X轴整体移动。例如，当代码从代码0逐渐改变为代码7时，与每个代码相对应的曲线图可以沿着X轴向右移动。
参照图8A和图8B，在校准模式下，校准逻辑电路100可以获取关于从PLL 130输出的振荡信号的频率信息(S100)。在一些实施例中，校准逻辑电路100可以在偏移电压V_OFFSET固定的状态下获取第一频率信息、第二频率信息和/或第三频率信息中的一个。
在一些实施例中，第一频率信息可以包括关于当控制电压V CTRL是第一电平(a)时振荡信号V_CLK的频率信息，第二频率信息可以包括关于当控制电压是第二电平(b)时振荡信号V_CLK的频率信息，第三频率信息可以包括关于当控制电压V_CTRL是第三电平(c)时振荡信号V_CLK的频率信息。第二电平(b)可以高于第一电平(a)，和/或第三电平(c)可以高于第二电平(b)。
在一些实施例中，从第一电平(a)到第三电平(c)的电压范围可以是在正常模式下控制电压V_CTRL的操作范围。例如，第一电平(a)可以是在正常模式下控制电压V_CTRL的最低电平。第三电平(c)可以是在正常模式下控制电压V_CTRL的最高电平。在一些实施例中，第二电平(b)可以是第一电平(a)和第三电平(c)之间的中间电平。
校准逻辑电路100可以存储所获取的频率信息(S110)。频率信息例如可以暂时存储在校准逻辑电路100中所设置的寄存器(图3中的102)中。
接下来，校准逻辑电路100可以确定控制电压V_CTRL是否是第三电平(c)(S120)。当控制电压V_CTRL不是第三电平(c)时，校准逻辑电路100可以改变控制电压V_CTRL的电平(S130)。
在一些实施例中，当控制电压V_CTRL是第一电平(a)时，校准逻辑电路100可以输出选择控制信号CTRL_SEL，使得控制电压V_CTRL可以是第二电平(b)。此外，当控制电压V_CTRL是第二电平(b)时，校准逻辑电路100可以输出选择控制信号CTRL_SEL，使得控制电压V_CTRL可以是第三电平(c)。例如，选择控制信号CTRL_SEL的输出可以由控制逻辑(图3中的108)执行。
当控制电压V_CTRL是第三电平(c)时，校准逻辑电路100可以计算第一值(S140)。例如，可以从计算逻辑(图3中的104)执行第一频率值(也被称为第一值)的计算。第一值可以基于第一至第三频率信息来确定。在一些实施例中，第一值可以根据下面提供的等式来确定。
[等式2]
第一值＝第三频率信息-(2×第二频率信息)+第一频率信息
在计算第一值之后，校准逻辑电路100可以比较第一值和参考值(S150)。例如，可以在比较器(图3中的106)中执行第一值与参考值之间的比较。在一些实施例中，参考值可以是“0”。
当第一值小于参考值时，校准逻辑电路100可以确认当前代码是否是代码7(S160)。在当前代码不是代码7时，校准逻辑电路100可以将代码改变为下一个代码并初始化控制电压V_CTRL(S170)。例如，可以在控制逻辑(图3中的108)中执行代码的改变和控制电压V_CTRL的初始化。
通过改变代码，校准逻辑电路100可以控制与当前代码的下一个代码相对应的偏移电压V_OFFSET被施加到PLL 130的变抗器电路。例如，校准逻辑电路100可以在从代码0到代码7的范围内逐渐改变代码。
当第一值大于参考值时，校准逻辑电路100可以确定要施加到变抗器电路的偏移电压V_OFFSET(S180)。例如，可以在控制逻辑(图3中的108)中执行对偏移电压V_OFFSET的确定。
在一些实施例中，校准逻辑电路100可以将在第一值与参考值最接近的情况下施加的偏移电压V_OFFSET确定为要施加到变抗器电路的偏移电压V_OFFSET。例如，参考值可以是“0”。
参照图8C，第一情况可以是基于(第二频率信息-第一频率信息)和/或(第三频率信息-第二频率信息)来确定偏移电压V_OFFSET的情况。根据关于(第二频率信息-第一频率信息)和/或(第三频率信息-第二频率信息)的每个值的代码的示例改变可以与图8C所示的曲线图相同。更具体地，第一情况可以是将具有(第二频率信息-第一频率信息)的最大值的代码与具有(第三频率信息-第二频率信息)的最大值的代码之间的中间代码确定为用于确定偏移电压V_OFFSET的代码的情况。
第二情况可以是用于基于(第三频率信息-第一频率信息)确定偏移电压V_OFFSET的示例。根据关于(第三频率信息-第一频率信息)的值的代码的示例改变可以与图8C中所示的曲线图相同。更具体地，第二情况可以是将具有(第三频率信息-第一频率信息)的最大值的代码确定为用于确定偏移电压V_OFFSET的代码的情况。
如[等式2]所述，第三情况可以是基于第一值来确定偏移电压V_OFFSET的示例，其中第一值通过使用第三频率信息-(2×第二频率信息)+第一频率信息来确定。当以与[等式2]相同的方式确定第一值时，根据代码的第一值的改变可以类似于图8C所示的曲线图。
在一些实施例中，当参考值为“0”时，在基于代码3的偏移电压V_OFFSET被施加到PLL 130的情况下的第一值可以小于参考值。在基于代码4的偏移电压V_OFFSET被施加到PLL 130的情况下的第一值可以大于参考值。因此，校准逻辑电路100可以在代码3和代码4中选择具有与参考值最接近的第一值的代码，并将与选择的代码相对应的偏移电压V_OFFSET确定为要施加到变抗器电路的偏移电压V_OFFSET。
在一些实施例中，当校准逻辑电路100根据第三情况，基于从[等式2]确定的第一值确定偏移电压V_OFFSET时，校准时间的长度和所使用的寄存器(例如，图3中的102)的数量可以小于第一情况。
在一些实施例中，当校准逻辑电路100根据第三情况，基于从[等式2]推导的第一值确定偏移电压V_OFFSET时，可以比第二情况更精确地确定适当的偏移电压V_OFFSET。
包括在PLL 130中的变抗器电路的C-V特性可以根据PVT改变而不同。参照根据本发明构思的振荡器及其操作方法，通过控制变抗器电路的电容以满足某种C-V特性，即使过程-电压-温度(PVT)改变，也可以生成稳定的频率，而不管根据扩频时钟(SSC)功能等的输入电压的改变。
此外，根据本公开的发明构思，通过校准变抗器电路的电容以具有相对于输入电压的最合适的线性度，可以便于具有优异抖动特性的PLL的设计。
图9是示出了根据本公开一些实施例的校准逻辑电路的操作的流程图。例如，图9可以是示出了图1中所示的校准逻辑电路100的操作的示图。为了简洁，关于图9中所示的操作，将省略已参照图8A给出的重复描述。
参照图9，校准逻辑电路100可以计算第一值(S240)，将第一值与参考值进行比较(S250)，并且当第一值小于参考值时确认当前代码是否是代码7(S260)。在当前代码不是代码7时，校准逻辑电路100可以将代码改变为下一个代码并初始化控制电压V_CTRL(S270)。可以确定要施加到变抗器电路的偏移电压V_OFFSET(S280)。
在当前代码为代码7时，校准逻辑电路100可以设置手动代码(S272)。当在第一值小于参考值的状态下当前代码为代码7时，校准逻辑电路100可以处于不确定作为目标的最适合的偏移电压V_OFFSET的状态。在这种情况下，校准逻辑电路100可以将作为偏移电压V_OFFSET的基础的代码设置为手动代码。
在一些示例实施例中，可以从主机(未示出)输入手动代码。例如，校准逻辑电路100可以基于从主机输入的手动代码来确定偏移电压V_OFFSET。
图10是示出了包括根据本公开一些实施例的振荡器的通信***的框图。
参照图10，***1000可以包括彼此通信的第一装置1010和第二装置1020。第一装置1010和第二装置1020可以是包括计算机、网络元件(例如，路由器、交换机)、便携式通信设备等的处理装置。第一装置1010可以包括振荡器1012、接收器1013、数据采样器1014、数据处理单元1015和RAM 1016。第二装置1020可以包括发送器1023、数据处理单元1025和RAM1026。数据处理单元1015和1025可以是微处理器、处理器或中央处理单元(CPU)。RAM 1016和1026可以包括动态RAM(DRAM)、同步DRAM(SDRAM)、双倍数据速率SDRAM(DDR SDRAM)和静态RAM(SRAM)等。
第二装置1020的发送器1023可以经由通信信道1001向第一装置1010的接收器1013提供数据流。接收器1013可以将接收到的数据流提供给数据采样器1014。振荡器1012可以接收参考时钟信号(例如，将晶体作为参考的时钟信号)，并且将通过对参考时钟信号进行同步而产生的时钟信号提供给数据采样器1014。振荡器1012可以是通过图1至图9详细描述的根据本发明构思的在变抗器电路上执行校准操作的振荡器。数据采样器1014可以通过使用时钟信号对数据流执行数据采样操作来生成采样数据。数据采样器1014可以将采样数据提供给数据处理单元1015。数据处理单元1015可以通过使用RAM 1016来处理数据样本。此外，基于数据流的处理结果，数据处理单元1015可以测量数据眼的大小和通信信道的输出状态数据。类似地，数据处理单元1015可以执行眼打开监视器(EyeOpening Monitor，EOM)操作。
本文中所使用的术语“和/或”包括相关列出项目中的一个或多个的任意和所有组合。诸如“......中的至少一个”之类的表述在元素列表之后时修饰整个元素列表，而不是修饰列表中的单独元素。
尽管已经参照本发明构思的实施例具体示出和描述了本发明构思，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。本文描述的各种实施例的各部分可以与各种实施例的其他部分组合使用。

Claims (20)

1.一种振荡器，包括：
控制电压发生器，被配置为基于对接收到的电源电压进行分压来生成控制电压；
偏移电压发生器，被配置为基于对接收到的电源电压进行分压来生成偏移电压；
锁相环PLL，包括变抗器电路，所述变抗器电路被配置为基于所述控制电压和所述偏移电压来修改电容，其中所述PLL被配置为输出包括基于所述电容的振荡频率的振荡信号；以及
校准逻辑电路，被配置为基于所述振荡信号向所述控制电压发生器提供选择控制信号，并且被配置为基于所述振荡信号向所述偏移电压发生器提供偏移控制信号。
2.根据权利要求1所述的振荡器，其中所述校准逻辑电路包括：
寄存器，被配置为存储与所述振荡信号相关联的频率信息；
计算逻辑电路，被配置为基于存储在所述寄存器中的频率信息来计算第一值；
比较器电路，被配置为响应于确定第一值是否大于参考值而提供结果信号；以及
控制逻辑电路，被配置为基于来自所述比较器电路的结果信号输出所述选择控制信号和所述偏移控制信号。
3.根据权利要求2所述的振荡器，
其中所述计算逻辑电路被配置为基于与所述振荡信号相关联的第一频率信息、第二频率信息和/或第三频率信息来计算第一值，
其中第一频率信息基于响应于所述控制电压的第一控制电压和所述偏移电压的第一偏移电压而输出的所述振荡信号的第一频率，
其中第二频率信息基于响应于所述控制电压的第二控制电压和所述第一偏移电压而输出的所述振荡信号的第二频率，
其中第三频率信息基于响应于所述控制电压的第三控制电压和所述第一偏移电压的所述振荡信号的第三频率，
其中所述第二控制电压高于所述第一控制电压，以及
其中所述第三控制电压高于所述第二控制电压。
4.根据权利要求3所述的振荡器，其中，
第一值＝第三频率信息-(2×第二频率信息)+第一频率信息。
5.根据权利要求3所述的振荡器，
其中所述第二控制电压的电平是所述第一控制电压和所述第三控制电压的电平的中间电平。
6.根据权利要求1所述的振荡器，
其中所述控制电压发生器包括电压分配电路，所述电压分配电路包括一个或多个电阻器和一个或多个开关，并且被配置为接收电源电压，以及
其中所述一个或多个开关由所述选择控制信号控制。
7.根据权利要求1所述的振荡器，
其中所述偏移电压发生器包括电压分配电路，所述电压分配电路包括一个或多个电阻器和一个或多个开关，并且被配置为接收电源电压，以及
其中所述一个或多个开关由所述偏移控制信号控制。
8.根据权利要求1所述的振荡器，还包括：
计数器，被配置为接收所述振荡信号，对所述振荡信号的时钟进行计数，并向所述校准逻辑电路提供结果值。
9.根据权利要求1所述的振荡器，其中所述选择控制信号和所述偏移控制信号中的至少一个是数字代码。
10.一种操作振荡器的方法，所述振荡器包括锁相环，所述锁相环被配置为生成振荡信号，其中所述锁相环包括变抗器电路，所述方法包括：
通过将多个控制电压施加到所述变抗器电路来获取与所述振荡信号相关联的频率信息，其中所述变抗器电路被配置为基于控制电压和偏移电压来修改电容；
基于所述频率信息修改所述偏移电压；以及
响应于修改所述偏移电压而将所述偏移电压施加到所述变抗器电路，
其中所述变抗器电路在校准模式下处于固定偏移电压状态。
11.根据权利要求10所述的方法，其中获取所述频率信息包括：
通过施加第一控制电压来获取与所述振荡信号相关联的第一频率信息；
通过施加第二控制电压来获取与所述振荡信号相关联的第二频率信息，其中所述第二控制电压高于所述第一控制电压；以及
通过施加第三控制电压来获取与所述振荡信号相关联的第三频率信息，其中所述第三控制电压高于所述第二控制电压。
12.根据权利要求11所述的方法，其中修改所述偏移电压包括：
基于第一频率信息、第二频率信息和第三频率信息来确定第一值；以及
基于第一值修改所述偏移电压。
13.根据权利要求12所述的方法，其中：
第一值＝第三频率信息-(2×第二频率信息)+第一频率信息。
14.根据权利要求12所述的方法，其中修改所述偏移电压包括：
响应于第一值小于参考值，修改所述偏移电压并再次获取所述频率信息。
15.根据权利要求14所述的方法，其中响应于第一值大于所述参考值，确定所述偏移电压已被完全改变。
16.根据权利要求15所述的方法，其中所述参考值是“0”。
17.根据权利要求12所述的方法，其中当第一值接近参考值时，将所述偏移电压施加到所述变抗器电路。
18.一种操作振荡器的方法，所述方法包括：
在校准模式下，基于选择控制信号和响应于偏移控制信号的偏移信号，将控制电压施加到设置在锁相环中的变抗器电路；
基于来自所述锁相环的振荡信号将所述选择控制信号改变为不同的电平；
基于来自所述锁相环的所述振荡信号获取频率信息；
基于所述频率信息确定第一值；
基于第一值确定是否改变所述偏移控制信号；以及
基于所述偏移控制信号确定要施加到所述变抗器电路的偏移电压。
19.根据权利要求18所述的方法，其中获取所述频率信息包括：
将所述选择控制信号改变到第一电平，然后改变到高于第一电平的第二电平，然后改变到高于第二电平的第三电平；以及
当所述选择控制信号处于第一电平时获取所述振荡信号的第一频率信息，当所述选择控制信号处于第二电平时获取所述振荡信号的第二频率信息，以及当所述选择控制信号处于第三电平时获取所述振荡信号的第三频率信息。
20.根据权利要求18所述的方法，其中当第一值小于参考值时，确定是否改变所述偏移控制信号。
CN201810811285.5A 2017-08-16 2018-07-23 包括变抗器电路的振荡器及其操作方法 Active CN109412583B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170103713A KR102493467B1 (ko) 2017-08-16 2017-08-16 버랙터 회로를 포함하는 발진장치 및 이의 동작 방법
KR10-2017-0103713 2017-08-16

Publications (2)

Publication Number Publication Date
CN109412583A true CN109412583A (zh) 2019-03-01
CN109412583B CN109412583B (zh) 2023-10-20

Family

ID=65360805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810811285.5A Active CN109412583B (zh) 2017-08-16 2018-07-23 包括变抗器电路的振荡器及其操作方法

Country Status (3)

Country Link
US (1) US10523154B2 (zh)
KR (1) KR102493467B1 (zh)
CN (1) CN109412583B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753738B1 (en) * 2001-06-25 2004-06-22 Silicon Laboratories, Inc. Impedance tuning circuit
US20040212439A1 (en) * 2003-04-24 2004-10-28 Goddard Simon Peter Voltage controlled oscillator
US20070222528A1 (en) * 2004-03-22 2007-09-27 Mobius Microsystems, Inc. Multi-terminal harmonic oscillator integrated circuit with frequency calibration and frequency configuration
JP2008067368A (ja) * 2006-08-09 2008-03-21 Matsushita Electric Ind Co Ltd 電圧制御発振器、並びにそれを用いたｐｌｌ回路及び無線通信機器
US20080220733A1 (en) * 2007-03-02 2008-09-11 Matsushita Electric Industrial Co., Ltd. Fast frequency range selection in ranged controlled oscillators
US20090146748A1 (en) * 2007-12-05 2009-06-11 Mobius Microsystems, Inc. Amplitude Controller for a Clock, Frequency Reference, and Other Reference Signal Generator
CN101860360A (zh) * 2009-04-10 2010-10-13 凹凸电子（武汉）有限公司 锁相环、补偿电路及补偿方法
JP2011199607A (ja) * 2010-03-19 2011-10-06 Fujitsu Semiconductor Ltd 発振回路
CN102377430A (zh) * 2010-08-13 2012-03-14 索尼公司 锁相电路和无线电通信设备
CN103236842A (zh) * 2012-01-12 2013-08-07 联发科技（新加坡）私人有限公司 差分环形振荡器以及校准差分环形振荡器的方法
US20150349712A1 (en) * 2014-05-28 2015-12-03 Qualcomm Incorporated Reconfigurable varactor bank for a voltage-controlled oscillator

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190709A (ja) 2000-12-22 2002-07-05 Kawasaki Microelectronics Kk 電圧制御発振回路
US6825785B1 (en) * 2002-02-28 2004-11-30 Silicon Laboratories, Inc. Digital expander apparatus and method for generating multiple analog control signals particularly useful for controlling a sub-varactor array of a voltage controlled oscillator
US20060145776A1 (en) 2005-01-05 2006-07-06 Qian Shi High-speed VCO calibration technique for frequency synthesizers
US7268630B2 (en) * 2005-04-25 2007-09-11 International Business Machines Corporation Phase-locked loop using continuously auto-tuned inductor-capacitor voltage controlled oscillator
US7746182B2 (en) * 2007-11-02 2010-06-29 Texas Instruments Incorporated Systems and methods for voltage controlled oscillator calibration
JP2010278491A (ja) 2009-05-26 2010-12-09 Renesas Electronics Corp 周波数シンセサイザ
JP5557634B2 (ja) 2010-07-20 2014-07-23 ルネサスエレクトロニクス株式会社 高周波信号処理装置
US8253506B2 (en) 2010-10-05 2012-08-28 Qualcomm, Incorporated Wideband temperature compensated resonator and wideband VCO
US9344100B2 (en) 2010-10-05 2016-05-17 Qualcomm Incorporated Reconfigurable local oscillator for optimal noise performance in a multi-standard transceiver
JP2012199761A (ja) 2011-03-22 2012-10-18 Nec Corp 位相同期回路およびその制御方法
US8674772B2 (en) * 2011-04-01 2014-03-18 Mediatek Inc. Oscillating signal generator utilized in phase-locked loop and method for controlling the oscillating signal generator
US8466750B2 (en) 2011-06-27 2013-06-18 Broadcom Corporation VCO utilizing an auxiliary varactor with temperature dependent bias
US9231519B2 (en) 2012-03-13 2016-01-05 Intel Corporation Temperature compensation for oscillator
US10491209B2 (en) 2013-07-17 2019-11-26 Qualcomm Incorporated Switch linearizer
KR102247301B1 (ko) 2014-06-09 2021-05-03 삼성전자주식회사 클럭 데이터 복원 회로 및 이의 동작 방법
JP2016019269A (ja) 2014-07-11 2016-02-01 シナプティクス・ディスプレイ・デバイス合同会社 発振器
US9515625B2 (en) 2014-09-04 2016-12-06 Nitero Pty Ltd Multi-varactor approach for improved VCO gain
US9722617B2 (en) * 2014-11-14 2017-08-01 Mediatek Singapore Pte. Ltd. Phase locked loop and associated method for loop gain calibration
JP2017060088A (ja) 2015-09-18 2017-03-23 ルネサスエレクトロニクス株式会社 半導体装置、無線通信装置及び半導体装置の制御方法
JP2017168923A (ja) * 2016-03-14 2017-09-21 株式会社東芝 半導体集積回路装置および無線通信装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753738B1 (en) * 2001-06-25 2004-06-22 Silicon Laboratories, Inc. Impedance tuning circuit
US20040212439A1 (en) * 2003-04-24 2004-10-28 Goddard Simon Peter Voltage controlled oscillator
US20070222528A1 (en) * 2004-03-22 2007-09-27 Mobius Microsystems, Inc. Multi-terminal harmonic oscillator integrated circuit with frequency calibration and frequency configuration
JP2008067368A (ja) * 2006-08-09 2008-03-21 Matsushita Electric Ind Co Ltd 電圧制御発振器、並びにそれを用いたｐｌｌ回路及び無線通信機器
US20080220733A1 (en) * 2007-03-02 2008-09-11 Matsushita Electric Industrial Co., Ltd. Fast frequency range selection in ranged controlled oscillators
US20090146748A1 (en) * 2007-12-05 2009-06-11 Mobius Microsystems, Inc. Amplitude Controller for a Clock, Frequency Reference, and Other Reference Signal Generator
CN101860360A (zh) * 2009-04-10 2010-10-13 凹凸电子（武汉）有限公司 锁相环、补偿电路及补偿方法
JP2011199607A (ja) * 2010-03-19 2011-10-06 Fujitsu Semiconductor Ltd 発振回路
CN102377430A (zh) * 2010-08-13 2012-03-14 索尼公司 锁相电路和无线电通信设备
CN103236842A (zh) * 2012-01-12 2013-08-07 联发科技（新加坡）私人有限公司 差分环形振荡器以及校准差分环形振荡器的方法
US20150349712A1 (en) * 2014-05-28 2015-12-03 Qualcomm Incorporated Reconfigurable varactor bank for a voltage-controlled oscillator

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
H IL LEE: "A Σ∆ Fractional-N Frequency Synthesizer Using a Wide-Band Integrated VCO and a Fast AFC Technique for GSM/GPRS/WCDMA Applications" *
李方硕: "具有自动频率校准功能的宽带压控振荡器（VCO）芯片设计" *

Also Published As

Publication number Publication date
KR20190018936A (ko) 2019-02-26
US10523154B2 (en) 2019-12-31
US20190058442A1 (en) 2019-02-21
KR102493467B1 (ko) 2023-01-31
CN109412583B (zh) 2023-10-20

Similar Documents

Publication Publication Date Title
JP4630381B2 (ja) スペクトラム拡散制御ｐｌｌ回路及びそのスタートアップ方法
CN103814524B (zh) 在反馈环路中具有相位校正的锁相环
US7884655B2 (en) Control circuitry
KR100679336B1 (ko) 위상제어루프주파수합성기
US8487707B2 (en) Frequency synthesizer
US20150326233A1 (en) Apparatus and methods for tuning a voltage controlled oscillator
CN104113329A (zh) 锁频环电路和半导体集成电路
CN101379693B (zh) 振荡器增益均衡
US8519757B2 (en) Apparatus and method for frequency calibration in frequency synthesizer
JP2004015387A (ja) 電圧制御型発振器及び周波数シンセサイザ
CN104734636B (zh) 振荡器装置和方法
TW201037964A (en) Phase locked loop, circuits and methods for compensating control voltage of voltage controlled oscillator
WO2014006439A1 (en) Capacitive arrangement for frequency synthesizers
US20130187690A1 (en) Capacitive multiplication in a phase locked loop
JP2009510805A (ja) 帯域幅切替型フィードバックループ内にローパスフィルタを用いた位相ロックループシステム
US20110254632A1 (en) Pll frequency synthesizer
JP3842227B2 (ja) Ｐｌｌ周波数シンセサイザ及びその発振周波数選択方法
US8264258B1 (en) Phase lock loop circuit
CN110999087A (zh) 锁相环路电路
KR101065818B1 (ko) 변동 보정 방법, ｐｌｌ 회로 및 반도체 집적 회로
JP6285457B2 (ja) 共振器、位相同期回路及び半導体集積回路装置
CN109412583A (zh) 包括变抗器电路的振荡器及其操作方法
US20080157889A1 (en) Voltage Controlled Oscillator for Maintaining Stable Oscillation Frequency Against Fluctuation of Power Supply Voltage
US10715158B1 (en) Phase-locked loop (PLL) with calibration circuit
JP2007067635A (ja) 半導体集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant