JP2017168923A - 半導体集積回路装置および無線通信装置 - Google Patents
半導体集積回路装置および無線通信装置 Download PDFInfo
- Publication number
- JP2017168923A JP2017168923A JP2016050072A JP2016050072A JP2017168923A JP 2017168923 A JP2017168923 A JP 2017168923A JP 2016050072 A JP2016050072 A JP 2016050072A JP 2016050072 A JP2016050072 A JP 2016050072A JP 2017168923 A JP2017168923 A JP 2017168923A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- oscillation frequency
- frequency divider
- signal
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000004891 communication Methods 0.000 title claims description 11
- 230000010355 oscillation Effects 0.000 claims abstract description 105
- 230000008859 change Effects 0.000 claims abstract description 17
- 230000004044 response Effects 0.000 claims abstract description 4
- 239000003990 capacitor Substances 0.000 claims description 17
- 238000012545 processing Methods 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 7
- 230000007704 transition Effects 0.000 claims description 2
- 230000000087 stabilizing effect Effects 0.000 abstract description 2
- 201000000015 catecholaminergic polymorphic ventricular tachycardia Diseases 0.000 description 23
- 238000010586 diagram Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 238000013459 approach Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/20—Monitoring; Testing of receivers
- H04B17/21—Monitoring; Testing of receivers for calibration; for correcting measurements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/50—All digital phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
【課題】分周器の消費電力を抑制しつつキャリブレーション動作を安定させることが可能な半導体集積回路装置を提供する。【解決手段】実施形態によれば、半導体集積回路装置は、発振器と、分周器と、制御回路とを備える。発振器は、可変の発振周波数で発振する。分周器は、可変の自走発振周波数で自ら発振し、分周範囲が自走発振周波数の変化に対応して遷移する。制御回路は、発振周波数を調整するキャリブレーション動作時に、発振周波数を変化させるように発振器を制御するとともに、発振周波数の変化量に基づいて分周範囲を遷移させるように分周器を制御する。【選択図】図2
Description
本発明の実施形態は、半導体集積回路装置および無線通信装置に関する。
無線通信装置には、種々の半導体集積回路装置が設けられている。このような半導体集積回路装置の一つとして、PLL(Phase-Locked Loop)回路が知られている。PLL回路は、発振器と、発振器の発振周波数を分周する分周器を備える。PLL回路の動作の一つに、発振器の発振周波数を調整するキャリブレーション動作がある。
PLL回路では、上記キャリブレーション動作時における発振周波数の変化量をカバーできるように、分周器の分周範囲は一般的に広くなっており、これが、分周器の消費電力の増大を招いている。その一方で、単に分周器の消費電力の抑制を図ると、分周器の分周範囲が狭まり、その結果、上記キャリブレーション動作が不安定になる可能性がある。
本実施形態は、分周器の消費電力を抑制しつつキャリブレーション動作を安定させることが可能な半導体集積回路装置および無線通信装置を提供することである。
本実施形態に係る半導体集積回路装置は、発振器と、分周器と、制御回路とを備える。発振器は、可変の発振周波数で発振する。分周器は、可変の自走発振周波数で自ら発振し、分周範囲が前記自走発振周波数の変化に対応して遷移する。制御回路は、前記発振周波数を調整するキャリブレーション動作時に、前記発振周波数を変化させるように前記発振器を制御するとともに、前記発振周波数の変化量に基づいて前記分周範囲を遷移させるように前記分周器を制御する。
以下、図面を参照して本発明の実施形態を説明する。本実施形態は、本発明を限定するものではない。
(第1の実施形態)
図1は、第1の実施形態に係る半導体集積回路装置の構成を示すブロック図である。図1に示す半導体集積回路装置1は、アナログPLL(Phase Locked Loop)回路に適用されている。このアナログPLL回路は、可変分周器の出力信号である分周信号DIVの位相を基準信号REFの位相に同期させるようにフィードバック制御を実行する。基準信号REFは、位相同期の基準となるパルス信号(クロック信号)であり、分周信号DIVは、基準信号REFと位相比較の対象となる信号である。これらの信号の位相を同期させることによって、基準信号REFの基準周波数に対応した周波数の信号が半導体集積回路装置1から安定して出力される。
図1は、第1の実施形態に係る半導体集積回路装置の構成を示すブロック図である。図1に示す半導体集積回路装置1は、アナログPLL(Phase Locked Loop)回路に適用されている。このアナログPLL回路は、可変分周器の出力信号である分周信号DIVの位相を基準信号REFの位相に同期させるようにフィードバック制御を実行する。基準信号REFは、位相同期の基準となるパルス信号(クロック信号)であり、分周信号DIVは、基準信号REFと位相比較の対象となる信号である。これらの信号の位相を同期させることによって、基準信号REFの基準周波数に対応した周波数の信号が半導体集積回路装置1から安定して出力される。
半導体集積回路装置1は、位相周波数比較器11と、チャージポンプ12と、ループフィルタ13と、発振器14と、分周器15と、可変分周器16と、制御回路17とを備える。
位相周波数比較器11は、可変分周器16の出力信号である分周信号DIVと、基準信号REFとの間における位相差を検出する。また、位相周波数比較器11は、この位相差に応じたパルス幅を有する信号をチャージポンプ12へ出力する。
チャージポンプ12は、位相周波数比較器11から入力された信号に基づいて、ループフィルタ13へ電流を供給するか、またはループフィルタ13から電流を引き出す。
ループフィルタ13は、チャージポンプ12から供給または引き出された電流を電圧に変換し、かつ平滑化する。その結果、電圧制御信号Vctrlが生成される。この電圧制御信号Vctrlは、アナログ信号である。
発振器14は、発振信号を生成して出力する。この発振信号の発振周波数は、可変である。ここで、図2を参照して、発振器14の構成について説明する。
図2は、発振器14の構成の一例を示す回路図である。図2に示す発振器14は、電圧で発振周波数を制御するVCO(Voltage Controlled Oscillator)である。具体的には、この発振器14は、共振回路141と、複数のスイッチSW1(第1のスイッチ)と、一対のN型MOSトランジスタM1、M2と、を有する。
共振回路141は、インダクタLと可変容量素子VRと、複数のキャパシタC1と、複数のキャパシタC1と直列に接続された複数のスイッチSW1とを有する。インダクタLと可変容量素子VRは、並列に接続されている。複数のキャパシタC1および複数のスイッチSW1は、インダクタLと可変容量素子VRとで構成される回路に対して並列に接続されている。共振回路141では、ループフィルタ13から入力された電圧制御信号Vctrlによって、可変容量素子VRのキャパシタンスが、また複数のスイッチSW1によって複数のキャパシタC1および複数のスイッチSW1の等価キャパシタンスが、それぞれ設定される。これらのキャパシタンスの設定によって、共振回路141の共振周波数が設定される。この共振周波数は、換言すると、発振器14の発振周波数である。すなわち、可変容量素子VRのキャパシタンスと、複数のキャパシタC1および複数のスイッチSW1の等価キャパシタンスによって、発振器14の発振周波数が設定される。
N型MOSトランジスタM1、M2は、共振回路141に対していわゆるクロスカップル接続されている。共振回路141では、インダクタLの抵抗成分や可変容量素子VRの抵抗成分に起因する抵抗損失によって、発振が停止する可能性がある。しかし、本実施形態では、クロスカップル接続されたN型MOSトランジスタM1、M2が、この抵抗損失を補償する、換言すると上記抵抗成分を打ち消す負性抵抗回路として構成されている。そのため、N型MOSトランジスタM1、M2によって、抵抗損失が補償され、発振が継続する。
複数のスイッチSW1は、複数のキャパシタC1にそれぞれ直列に接続されている。各スイッチSW1は、制御回路17から入力された制御信号CPVTに基づいて動作する。この制御信号CPVTはディジタル信号である。
図3は、発振器14の周波数特性を示すグラフである。図3では、横軸は電圧制御信号Vctrlの大きさを示し、縦軸は発振周波数を示す。図3に示すように、発振周波数は、電圧制御信号Vctrlの大きさに応じて変化する。また、スイッチSW1に入力される制御信号CPVTに基づいて、接地されるキャパシタC1の数が変化する。そのため、発振周波数は、スイッチSW1の動作に応じても変化する。発振器14では、発振周波数が所望周波数に設定される場合、発振周波数は、電圧制御信号Vctrlによって微調されるとともに、制御信号CPVTによって粗調される。ここで、微調とは、電圧制御信号Vctrlを用いて可変容量素子VRの容量値を設定することによって、発振器14の発振周波数を細かく調整することである。また、粗調とは、電圧制御信号Vctrlを用いて接地されるキャパシタC1を選定することによって、発振器14の発振周波数を粗く調整することである。
再び図1に戻って、分周器15は、発振器14から入力された発振信号を分周し、I信号と、I信号の位相に直交するQ信号と、位相および周波数のフィードバック制御に用いるFB信号と、を出力する。I信号とQ信号の両信号を示すI/Q信号は、半導体集積回路装置1の出力信号に該当する。I/Q信号は、例えば、アンテナで受信された受信信号を直交復調する際に用いられたり、アンテナから送信される送信信号を直交変調する際に用いられたりする。また、FB信号は、周期的な信号であり、可変分周器16で分周信号DIVに変換される。
図4は、分周器15の構成の一例を示す回路図である。図4に示す分周器15は、分周回路151と、バイアス電流設定回路152と、を有する。分周回路151は、リングオシレーター等を有する。バイアス電流設定回路152は、複数の電流源Isと、複数のスイッチSW2(第2のスイッチ)と、を有する。
複数の電流源Isは、分周回路151のバイアス回路として接続されている。各電流源Isは、自走発振周波数を変化させるバイアス電流を分周回路151へ供給する。複数のスイッチSW2は、複数の電流源Isにそれぞれ直列に接続されている。各スイッチSW2は、制御回路17から入力された制御信号BIASに基づいて動作する。
発振器14が動作している場合、分周回路151は、発振器14の発振信号を分周し、I/Q信号とFB信号を出力する。反対に、発振器14が停止している場合、分周回路151は、可変の自走発振周波数で自ら発振してFB信号を出力する。このFB信号の周波数が、自走発振周波数に該当する。
図5は、分周器15の周波数特性を示すグラフである。図5では、横軸はバイアス電流の大きさを示し、縦軸は自走発振周波数を示す。図5に示すように、自走発振周波数は、バイアス電流の大きさに基づいて変化している。また、分周器15の分周範囲は、自走発振周波数に対応して遷移している。
自走発振周波数は、リングオシレーターの各段の充放電時間に対応する。この充放電時間は、バイアス電流に対応する。このバイアス電流の大きさは、スイッチSW2の状態に応じて変化する。例えば、オン状態のスイッチSW2の数が増加すると、バイアス電流が大きくなる。その結果、充放電時間が短くなり、自走発振周波数は高くなる。
再び図1に戻って、可変分周器16は、分周器15から入力されたFB信号を、制御回路17によって設定された分周数で分周する。可変分周器16の分周数Nと、基準信号REFの基準周波数f1と、I/Q信号の周波数f2との間には、下記の式(1)で示される関係が成り立つ。
f2=f1×N (1)
f2=f1×N (1)
制御回路17は、制御信号LoopEnによって、ループフィルタ13から発振器14への電圧制御信号Vctrlの入力を制御する。制御信号LoopEnが「0」に設定されると、電圧制御信号Vctrlがループフィルタ13から発振器14へ入力されない。反対に、制御信号LoopEnが「1」に設定されると、電圧制御信号Vctrlがループフィルタ13から発振器14へ入力される。
また、制御回路17は、制御信号CPVTによって、発振器14の発振周波数を変化させる。さらに、制御回路17は、制御信号BIASによって、分周器15の自走発振周波数を変化させる。
次に、本実施形態に係る半導体集積回路装置1の動作について説明する。ここでは、発振周波数と自走発振周波数をそれぞれ調整するキャリブレーション動作について説明する。
図6は、自走発振周波数を調整するキャリブレーション動作の手順を示すフローチャートである。
まず、制御回路17が、可変分周器16の分周数を設定する(ステップS11)。このとき、制御回路17は、上述した式(1)に基づいて分周数を設定する。
続いて、制御回路17は、「0」に設定された制御信号LoopEnを出力する(ステップS12)。これにより、ループフィルタ13から発振器14への電圧制御信号Vctrlの入力が中断される。その後、制御回路17は、発振器14を停止させる(ステップS13)。例えば、制御回路17は、インダクタLと、このインダクタLへ電流供給する経路との接続を解除することによって、発振器14を停止させる。これにより、分周器15は自走発振周波数で発振可能な状態となる。
図7は、図6に示すフローチャートの中で、ステップS14からステップS16までの動作を説明するための図である。以下、図6および図7を参照して、ステップS14からステップS16までの一連の動作について説明する。
制御回路17は、制御信号BIASを設定する(ステップS14)。具体的には、制御回路17は、最初に、制御信号BIASの最上位ビット(MSB)を判定対象ビットとして「0」に設定し、判定対象ビットよりも下位のビットを全て「1」に設定する。例えば、制御信号BIASが5ビットの場合、制御信号BIASのビットは、「01111」となる。この制御信号BIASのビットは、各スイッチSW2の状態を示している。すなわち、この制御信号BIASのビットは、バイアス電流の大きさを示している。
分周器15では、FB信号が、上記制御信号BIASに基づいて生成され、このFB信号は、可変分周器16で分周信号DIVに分周される。その後、この分周信号DIVは、制御回路17に入力される。このとき、基準信号REFも、制御回路17に入力される。
制御回路17は、基準信号REFの基準周波数f1と、分周信号DIVの周波数f3を比較する(ステップS15)。周波数f3が基準周波数f1よりも低い場合、制御回路17は、判定対象ビットを「1」に設定する(ステップS16)。反対に、周波数f3が周波数f1よりも高い場合、制御回路17は、判定対象ビットを「0」に維持する。
その後、制御回路17は、判定対象ビットが最下位ビットであるか否か判定する(ステップS17)。判定対象ビットが最下位ビットでない場合、上記ステップS14の動作に戻る。このステップS14では、制御回路17は、制御信号BIASの最上位ビットよりも1つ下位のビットを判定対象ビットとして「0」に設定し、そのビットよりも下位のビットを全て「1」に設定する。
続いて、制御回路17は、この制御信号BIASに基づく分周信号DIVの周波数f3と、基準周波数f1との比較結果に基づいて、判定対象ビットを「0」または「1」に設定する。判定対象ビットが最下位ビットに達するまで、制御回路17は、制御信号BIASの設定動作と、基準周波数f1と周波数f3の比較動作を繰り返す。判定対象ビットが最下位ビットに達すると、自走発振周波数を調整するキャリブレーション動作が終了する。このキャリブレーション動作のターゲット周波数である第1ターゲット周波数は、後述する発振器14のキャリブレーションの開始時の周波数である。このキャリブレーション動作後が終了した時、自走発振周波数は、この第1ターゲット周波数の付近に調整されている。
本実施形態では、分周器15のキャリブレーション動作と、発振器14のキャリブレーションの動作との間に、オフセットキャリブレーションを行う。以下、図8を参照して、オフセットキャリブレーションについて説明する。
図8は、オフセットキャリブレーションを説明するための図である。図8において、キャリブレーション比較回数とは、自走発振周波数のキャリブレーション動作時に基準周波数f1と周波数f3とを比較した回数に相当する。オフセットキャリブレーション比較回数は、オフセットキャリブレーション時に基準周波数f1と周波数f3とを比較した回数に相当する。
第1ターゲット周波数は、上述したように、オフセットキャリブレーション後に実行する発振器14のキャリブレーションの開始時の周波数である。また、第2ターゲット周波数は、発振器14のキャリブレーションの開始後に狙い目となる自走発振周波数である。第2ターゲット周波数は、第1ターゲット周波数にオフセット周波数を加えたものである。このオフセット周波数は、発振器14のキャリブレーションにおいて、1回目の周波数比較後の発振周波数の変化量に相当する。例えば、制御信号CPVTが5ビットであった場合、CPVTが「01111」から「10111」、あるいは「01111」から「00111」に変化したときの周波数変化量に相当する。なお、「01111」から「10111」への周波数変化量と、「01111」から「00111」への周波数変化量は、ほぼ等しいものと仮定する。すなわち、第2ターゲット周波数は、発振周波数の変化量に対応したターゲット周波数である。
オフセット量ΔBIAS_DIVは、オフセットキャリブレーションの前後におけるバイアス電流の差であり、下記の式(2)で示される。
ΔBIAS_DIV=BIAS_DIV2−BIAS_DIV1 (2)
ΔBIAS_DIV=BIAS_DIV2−BIAS_DIV1 (2)
上記の式(2)において、BIAS_DIV1は、自走発振周波数のキャリブレーション動作後のバイアス電流を示す。BIAS_DIV2は、オフセットキャリブレーション後に設定されたバイアス電流を示す。
オフセットキャリブレーションでは、ステップS14〜ステップS17の動作と同様にして、制御回路17は、分周器15の自走発振周波数を第2ターゲット周波数に近づけるようにバイアス電流を調整する。ここでは、第2ターゲット周波数は、予め設定されている。
図9は、発振周波数を調整するキャリブレーション動作の手順を示すフローチャートである。
まず、制御回路17が、発振器14を動作させる(ステップS21)。例えば、制御回路17は、インダクタLと、このインダクタLへ電流供給する経路とを接続することによって、発振器14を動作させる。
続いて、制御回路17は、制御信号CPVTを初期設定する(ステップS22)。具体的には、制御回路17は、制御信号CPVTの最上位ビットを判定対象ビットとして「0」に設定し、判定対象ビットよりも下位のビットを全て「1」に設定する。この制御信号CPVTのビットは、各スイッチSW1の状態を示している。すなわち、この制御信号CPVTのビットは、発振周波数の大きさを示している。
発振器14は、初期設定された制御信号CPVTに基づく発振信号を分周器15へ出力する。分周器15は、この発振信号をFB信号に分周する。このとき、この発振信号の発振周波数が分周器15の分周範囲に含まれるように、分周器15の自走発振周波数は、オフセットキャリブレーション後の第2ターゲット周波数の付近ではなくて、オフセットキャリブレーション前の第1ターゲット周波数の付近である。
分周器15から出力されたFB信号は、可変分周器16で分周信号DIVに分周される。その後、分周信号DIVは、制御回路17に入力される。このとき、基準信号REFも、制御回路17に入力される。
制御回路17は、基準信号REFの基準周波数f1と、分周信号DIVの周波数f3を比較する(ステップS23)。周波数f3が基準周波数f1よりも低い場合、制御回路17は、判定対象ビットを「1」に設定する(ステップS24)。反対に、周波数f3が周波数f1よりも高い場合、制御回路17は、判定対象ビットを「0」に維持する。
その後、制御回路17は、判定対象ビットが最下位ビットであるか否か判定する(ステップS25)。判定対象ビットが最下位ビットでない場合、制御回路17は、制御信号CPVTを設定する(ステップS26)。具体的には、制御回路17は、制御信号CPVTの最上位ビットよりも1つ下位のビットを判定対象ビットとして「0」に設定し、さらにそのビットよりも下位のビットを全て「1」に設定する。その結果、発振器15の発振周波数は変化する。
続いて、変化後の発振周波数が分周器15の分周範囲に含まれるように、制御回路17は、分周器15のバイアス電流を調整する(ステップS27)。以下、このステップS27の動作について説明する。
例えば、基準周波数f1と周波数f3の1回目の比較によって制御信号BIASの最上位ビットが「1」に設定された場合、2回目の比較時に、制御回路17によって、バイアス電流は、BIAS_DIV1+ΔBIAS_DIVに設定される。反対に、制御信号BIASの最上位ビットが「0」に設定された場合、バイアス電流は、BIAS_DIV1−ΔBIAS_DIVに設定される。このΔBIAS_DIVは、上述したオフセット量であり、オフセットキャリブレーション時に計算されている。これ以降、n回目の比較時には、ΔBIAS_DIV/(2(nー2))が、前回の比較結果に応じて、前回のバイアス電流に加えられるか、あるいは差し引かれる。
ステップS27の動作が終了すると、ステップS23の動作に戻って、制御回路17は、ステップS26で設定された制御信号CPVTに基づく周波数f3と、基準周波数f1との比較結果に基づいて、制御信号CPVTの判定対象ビットを「0」または「1」に設定する。制御信号CPVTの判定対象ビットが最下位ビットに達するまで、制御回路17は、制御信号BIASの設定動作と、バイアス電流の調整動作と、基準周波数f1と周波数f3の比較動作を繰り返す。
制御信号CPVTの判定対象ビットが最下位ビットに達すると、制御回路17は、設定された制御信号LoopEnを「0」から「1」に切り替える(ステップS28)。これで、発振周波数を調整するキャリブレーション動作が終了する。このキャリブレーション動作後、半導体集積回路装置1は、I/Q信号の位相が基準信号REFの位相に等しくなるようにフィードバック制御する動作を実行する。
以上説明した本実施形態によれば、制御回路17が、発振周波数を調整するキャリブレーション動作時に、制御信号CPVTにて発振周波数を変化させるとともに、変化後の発振周波数が分周範囲に含まれるように制御信号CPVTにて分周器14のバイアス電流を制御している。そのため、分周範囲が狭い分周器、すなわち消費電力が小さい分周器を用いても、発振器のキャリブレーション動作を安定させることが可能となる。
(変形例)
図10は、変形例に係る半導体集積回路装置のブロック図である。図10に示す半導体集積回路装置2は、アナログPLL回路をディジタル化したADPLL(All Digital Phase Locked Loop)回路に適用されている。
図10は、変形例に係る半導体集積回路装置のブロック図である。図10に示す半導体集積回路装置2は、アナログPLL回路をディジタル化したADPLL(All Digital Phase Locked Loop)回路に適用されている。
半導体集積回路装置2は、ディジタル位相検出器21と、ディジタル比較器22と、ローパスフィルタ23と、発振器24と、分周器25と、制御回路26と、を備える。
ディジタル位相検出器21は、基準信号REFに基づいて、分周器25から出力されたFB信号の位相を検出する。具体的には、ディジタル位相検出器21は、基準信号REFの1周期がFB信号の何周期に該当するのか、小数部も含めて検出することで、FB信号の位相を検出する。
ディジタル比較器22は、周波数制御コードFCWを累積した基準位相と、ディジタル位相検出器21から出力された位相を比較し、これらの位相差を示す信号を出力する。周波数制御コードFCWは、基準周波数f1の1周期が、所望周波数の何周期に該当するのか示すものである。
ローパスフィルタ23は、ディジタル比較器22から入力された信号に含まれる高周波成分を除去する。
発振器24は、発振信号を生成して出力する。この発振信号の発振周波数は、可変である。以下、図11を参照して、発振器15の構成について説明する。
図11は、発振器24の構成の一例を示す回路図である。図11に示す発振器24は、ディジタル制御されるDCO(Digitally Controlled Oscillator)である。具体的には、この発振器24は、共振回路241と、複数のキャパシタC1と、複数のスイッチSW1と、一対のN型MOSトランジスタM1、M2と、を有する。共振回路241以外の構成要素は、上述した発振器14と同様なので、説明を省略し、以下、共振回路241について説明する。
共振回路241は、インダクタLと、複数のキャパシタC2と、複数のスイッチSW3と、を有する。インダクタLと、複数のキャパシタC2は、並列に接続されている。
複数のスイッチSW3は、複数のキャパシタC2にそれぞれ直列に接続されている。複数のスイッチSW3は、信号OTWに基づいて動作する。信号OTWは、ディジタル信号である。各スイッチSW3の状態に基づいて、インダクタLと接続されるキャパシタC2の数が決まり、このキャパシタC2の数によって、発振周波数が設定される。
再び図10に戻って、分周器25は、図4に示す分周器15と同様に、発振器24から入力された発振信号を分周し、I/Q信号とFB信号と、を出力する。分周器25の構成は、図4に示す分周器15の構成と同様なので、その説明を省略する。
制御回路26は、ディジタル比較器22から入力される信号に基づいて、発振器24のキャリブレーション動作と分周器25のキャリブレーション動作を実行する。これらのキャリブレーション動作は、第1の実施形態で説明したキャリブレーション動作と同様なので、その説明を省略する。
以上説明した本変形例によれば、第1の実施形態と同様に、制御回路26が、発振周波数を調整するキャリブレーション動作時に、制御信号CPVTにて発振周波数を変化させるとともに、変化後の発振周波数が分周範囲に含まれるように制御信号CPVTにて分周器24のバイアス電流を制御している。そのため、本変形例の半導体集積回路装置2を、ADPLL回路に適用した場合も、分周器の消費電力を抑制しつつ発振器のキャリブレーション動作を安定させることが可能となる。
(第2の実施形態)
図12は、第2の実施形態に係る半導体集積回路装置の要部の構成を示すブロック図である。図12では、発振器14よりも後段の構成が示されている。発振器14よりも前段の構成は、第1の実施形態と同様なので、その説明は省略する。
図12は、第2の実施形態に係る半導体集積回路装置の要部の構成を示すブロック図である。図12では、発振器14よりも後段の構成が示されている。発振器14よりも前段の構成は、第1の実施形態と同様なので、その説明は省略する。
図12に示すように、本実施形態の半導体集積回路装置3は、分周器15の代わりに第1の分周器15aと、第2の分周器15bと、を備える点で、第1の実施形態の半導体集積回路装置1と異なる。
第1の分周器15aは、分周回路151aと、バイアス電流設定回路152aとを有する。分周回路151aは、例えば、CML(Current Mode Logic)型分周回路で構成されている。バイアス電流設定回路152aの構成は、第1の実施形態で説明したバイアス電流設定回路152と同様の構成である。
第2の分周器15bは、分周回路151bと、バイアス電流設定回路152bとを有する。分周回路分周回路151bは、例えば、ILFD(Injection-Locked Frequency Divider)型分周回路で構成されている。分周回路151bの分周範囲は、分周回路151aの分周範囲よりも狭い。その結果、第2の分周器15bの消費電力は、第1の分周器15aの消費電力よりも小さい。バイアス電流設定回路152bの構成も、第1の実施形態で説明したバイアス電流設定回路152と同様の構成である。
以下、本実施形態に係る半導体装置3の動作について説明する。
図13は、本実施形態に係る半導体集積回路装置3の動作手順を示すフローチャートである。
まず、制御回路17は、第1の分周器15aを停止させるとともに、第2の分周器15bを動作させる(ステップS31)。例えば、制御回路17は、分周回路151bを駆動させる信号SELを出力する。この信号SELは、分周回路151aに向けても出力されるが、NOT回路18で反転されるので、分周回路151aは駆動しない。
続いて、制御回路17は、第2の分周器15bの自走発振周波数を調整するキャリブレーション動作(第2のキャリブレーション動作)を実行する(ステップS32)。このキャリブレーション動作は、第1の実施形態で説明したステップS11〜ステップS17の動作と同様の手順で実行される。
その後、制御回路17は、第1の分周器15aを動作させるとともに、第2の分周器15bを停止させる(ステップS33)。例えば、制御回路17は、分周回路151bを停止させる信号SELを出力する。この信号SELは、分周回路151aに向けても出力されるが、NOT回路18で反転されるので、分周回路151aは駆動する。
続いて、制御回路17は、発振器14の発振周波数を調整するキャリブレーション動作(第1のキャリブレーション動作)を実行する(ステップS34)。このキャリブレーション動作は、第1の実施形態で説明したステップS21〜ステップS28の動作と同様の手順で実行される。ただし、本実施形態では、第1の分周器15aの分周範囲が広いので、制御信号CPVTを設定する度に、第1の分周器15aのバイアス電流は、再調整されない。すなわち、ステップS27の動作は実行されない。
その後、制御回路17は、再び、第1の分周器15aを停止させるとともに、第2の分周器15bを動作させる(ステップS35)。これで、発振器14の発振周波数を調整するキャリブレーション動作が終了する。このキャリブレーション動作の終了後、半導体集積回路装置3は、可変分周器の出力信号である分周信号DIVの位相が基準信号REFの位相に等しくなるようにフィードバック制御する動作を実行する。このI/Q信号は、第2の分周器15bの分周回路151bで生成されて出力される。
以上説明した本実施形態によれば、制御回路17が、自走発振周波数のキャリブレーション動作には分周範囲が狭い、換言すると消費電力が小さい第2の分周器15bを選択し、発振周波数のキャリブレーション動作には分周範囲が広い第1の分周器15aを選択している。よって、分周器の消費電力を抑制しつつ発振器のキャリブレーションを安定させることが可能となる。
本実施形態では、自走発振周波数のキャリブレーション動作で用いられる分周器と、発振周波数のキャリブレーション動作に用いられる分周器が、異なっている。そのため、自走発振周波数のキャリブレーション動作よりも先に発振周波数のキャリブレーション動作を実行してもよい。このようにキャリブレーション動作が入れ替わっても、分周器の消費電力を抑制しつつ発振器のキャリブレーションを安定させることが可能となる。
また、本実施形態の半導体集積回路装置3を、変形例の半導体集積回路装置2、すなわち、ADPLL回路に適用してもよい。
以下、図14を参照して上述した半導体集積回路装置1〜3を無線通信装置に適用した形態について説明する。
図14は、無線通信装置の概略的な構成を示すブロック図である。図14に示す無線通信装置10は、BLUETOOTH(登録商標)用の装置である。この無線通信装置10は、半導体集積回路装置1〜3のいずれかに加えて、アンテナ101と、高周波フィルタ102と、低雑音増幅器103と、ミキサ104と、ベースバンドフィルタ105と、可変利得増幅器106と、アナログ−ディジタル変換器107と、ベースバンド処理部108と、ディジタル−アナログ変換器109と、ベースバンドフィルタ110と、可変利得増幅器111と、ミキサ112と、高周波フィルタ113と、電力増幅器114と、を備える。
上記構成要素のうち、高周波フィルタ102と、低雑音増幅器103と、ミキサ104と、ベースバンドフィルタ105と、可変利得増幅器106と、アナログ−ディジタル変換器107は、受信回路を構成する。また、ディジタル−アナログ変換器109と、ベースバンドフィルタ110と、可変利得増幅器111と、ミキサ112と、高周波フィルタ113と、電力増幅器114は、送信回路を構成する。
まず、受信回路について説明する。アンテナ101が第1の無線信号を受信して得られる受信信号は、高周波フィルタ102によって大まかなチャネル選択がなされた後、低雑音増幅器103に入力される。
低雑音増幅器103の出力信号は、ミキサ104に入力される。ミキサ104には、半導体集積回路装置1〜3からI/Q信号も入力される。ミキサ104と半導体集積回路装置1〜3により復調器が構成される。
ベースバンドフィルタ105は、ミキサ104の出力信号から必要な周波数成分を選択的に取り出す。ベースバンドフィルタ105の出力信号は、可変利得増幅器106によってアナログ−ディジタル変換に適した振幅の信号に増幅された後、アナログ−ディジタル変換器107に入力される。アナログ−ディジタル変換器107は、ディジタルベースバンド信号を出力する。
ディジタルベースバンド信号は、ベースバンド処理部108に入力される。ベースバンド処理部108は、ディジタルベースバンド信号を復号する。これにより、受信データが得られる。
次に、送信回路について説明する。ベースバンド処理部108は、送信データに基づいて生成されるディジタルベースバンド信号を出力する。このディジタルベースバンド信号は、ディジタル−アナログ変換器109によってそれぞれアナログ信号に変換される。
ベースバンドフィルタ110は、上記アナログ信号から不要成分を除去する。その後、可変利得増幅器111は、不要成分が除去されたアナログ信号を増幅する。この増幅信号は、ミキサ112に入力される。ミキサ112には、半導体集積回路装置1〜3からI/Q信号も入力される。ミキサ112とローカル信号生成器105により変調器が構成される。
高周波フィルタ113は、ミキサ112の出力信号から高調波成分を除去する。電力増幅器114は、高周波フィルタ113の出力信号を、送信に必要な電力まで増幅する。その後、アンテナ101が、電力増幅器114の増幅信号を第2の無線信号として送信する。
以上説明した無線通信装置10は、半導体集積回路装置1〜3のいずれかを備えている。半導体集積回路装置1〜3は、いずれも低消費電力であり、かつ安定したキャリブレーション動作を実行する。そのため、半導体集積回路装置1〜3から出力されるI/Q信号を用いる受信処理および送信処理を安定させることが可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
14,24 発振器、15,25 分周器、15a 第1の分周器、15b 第2の分周器、16 可変分周器、17,26 制御回路、21 ディジタル位相検出器、22 ディジタル比較器、141,241 共振回路、151 分周回路、C1 キャパシタ、Is 電流源、SW1 第1のスイッチ、SW2 第2のスイッチ
Claims (9)
- 可変の発振周波数で発振する発振器と、
可変の自走発振周波数で自ら発振し、分周範囲が前記自走発振周波数の変化に対応して遷移する分周器と、
前記発振周波数を調整するキャリブレーション動作時に、前記発振周波数を変化させるように前記発振器を制御するとともに、前記発振周波数の変化量に基づいて前記分周範囲を遷移させるように前記分周器を制御する制御回路と、
を備える半導体集積回路装置。 - 前記発振器が、
前記発振周波数を変化させる複数のキャパシタと、
前記複数のキャパシタにそれぞれ直列に接続された複数の第1のスイッチと、を有し、
前記制御回路は、前記複数の第1のスイッチを制御することによって、前記発振周波数を変化させる、請求項1に記載の半導体集積回路装置。 - 前記分周器が、
分周回路と、
前記分周回路に並列に接続され、前記自走発振周波数を変化させるバイアス電流を前記分周回路へ供給する複数の電流源と、
前記複数の電流源にそれぞれ直列に接続された複数の第2のスイッチと、を有し、
前記制御回路は、前記複数の第2のスイッチを制御して前記バイアス電流を設定することによって、前記自走発振周波数を変化させる、請求項1または2に記載の半導体集積回路装置。 - 前記制御回路は、前記発振周波数の前記変化量に対応する前記自走発振周波数のターゲット周波数を設定し、設定したターゲット周波数に基づいて前記バイアス電流を設定する、請求項3に記載の半導体集積回路装置。
- 前記分周器から入力された信号を、前記制御回路によって設定された分周数で分周する可変分周器をさらに備え、
前記制御回路は、前記可変分周器から入力された信号の周波数と、基準信号の周波数との差に基づいて、前記発振器と前記分周器を制御する、請求項1から4のいずれかに記載の半導体集積回路装置。 - 前記分周器から入力された信号の位相を検出する位相検出器と、
前記位相検出器で検出された位相と、基準位相と比較し、これらの位相差を出力する比較器と、をさらに備え、
前記制御回路は、前記位相差に基づいて前記発振器と前記分周器を制御する、請求項1から4のいずれかに記載の半導体集積回路装置。 - 可変の発振周波数で発振する発振器と、
可変の自走発振周波数で自ら発振し、分周範囲が前記自走発振周波数に対応して遷移する第1の分周器と、
前記自走発振周波数に対応する分周範囲が、前記第1の分周器の分周範囲よりも狭い第2の分周器と、
前記発振周波数を調整する第1のキャリブレーション動作時に、前記第1の分周器を動作させるとともに前記第2の分周器を停止させた状態で、前記発振周波数を変化させるように前記発振器を制御し、前記自走発振周波数を調整する第2のキャリブレーション動作時に、前記第1の分周器を停止させるとともに前記第2の分周器を動作させる制御回路と、
を備える半導体集積回路装置。 - 前記制御回路は、前記第2のキャリブレーション動作よりも先に前記第1のキャリブレーション動作を実行する、請求項7に記載の半導体集積回路装置。
- 請求項1から8のいずれかに記載の半導体集積回路装置と、
第1の無線信号を受信し、第2の無線信号を送信するアンテナと、
前記半導体集積回路装置の出力信号を用いて前記第1の無線信号を処理する受信回路と、
前記半導体集積回路の前記出力信号を用いて前記第2の無線信号を生成する送信回路と、
前記受信回路から出力された信号、前記送信回路へ入力される信号を生成するベースバンド処理部と、
を備える無線通信装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016050072A JP2017168923A (ja) | 2016-03-14 | 2016-03-14 | 半導体集積回路装置および無線通信装置 |
US15/254,300 US20170264333A1 (en) | 2016-03-14 | 2016-09-01 | Semiconductor integrated circuit device and wireless communication apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016050072A JP2017168923A (ja) | 2016-03-14 | 2016-03-14 | 半導体集積回路装置および無線通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017168923A true JP2017168923A (ja) | 2017-09-21 |
Family
ID=59787225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016050072A Abandoned JP2017168923A (ja) | 2016-03-14 | 2016-03-14 | 半導体集積回路装置および無線通信装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20170264333A1 (ja) |
JP (1) | JP2017168923A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102493467B1 (ko) * | 2017-08-16 | 2023-01-31 | 삼성전자 주식회사 | 버랙터 회로를 포함하는 발진장치 및 이의 동작 방법 |
US10873335B2 (en) | 2019-05-02 | 2020-12-22 | Apple Inc. | Divider control and reset for phase-locked loops |
US11959995B2 (en) * | 2020-08-07 | 2024-04-16 | Stmicroelectronics S.R.L. | Phase-locked loop circuit, corresponding radar sensor, vehicle and method of operation |
US10979059B1 (en) * | 2020-10-26 | 2021-04-13 | Ciena Corporation | Successive approximation register analog to digital converter based phase-locked loop with programmable range |
JP2023182368A (ja) * | 2022-06-14 | 2023-12-26 | キオクシア株式会社 | 半導体集積回路、pll回路及び信号処理装置 |
-
2016
- 2016-03-14 JP JP2016050072A patent/JP2017168923A/ja not_active Abandoned
- 2016-09-01 US US15/254,300 patent/US20170264333A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20170264333A1 (en) | 2017-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017168923A (ja) | 半導体集積回路装置および無線通信装置 | |
US7519140B2 (en) | Automatic frequency correction PLL circuit | |
KR101012510B1 (ko) | 자동적인 주파수 동조를 구비한 위상 고정 루프 | |
KR101622542B1 (ko) | 전하 펌프 전류 변조를 사용하여 폐 루프 곡선 검색을 실행하는 다중-곡선 vco를 갖는 pll 주파수 합성기 | |
JP4629310B2 (ja) | 位相同期回路 | |
US20080238495A1 (en) | Frequency synthesizer and wireless communication device utilizing the same | |
JP2010252289A (ja) | 電圧制御発振器のための補償回路 | |
JP5844795B2 (ja) | 発振周波数調整装置、発振周波数調整方法及び無線通信装置 | |
KR101622927B1 (ko) | 폐루프 곡선 검색을 구현하는 다중-곡선 vco를 갖는 pll 주파수 합성기 | |
JP4471849B2 (ja) | Pll周波数シンセサイザ回路及びその周波数チューニング方法 | |
KR100847799B1 (ko) | 위상 동기 루프 및 그 온도 보상 방법 | |
JP4355350B2 (ja) | 発振周波数制御回路 | |
JP2014212491A (ja) | Pll回路、キャリブレーション方法及び無線通信装置 | |
JP5659104B2 (ja) | 周波数調整回路、位相同期回路、通信装置及び記憶装置 | |
US8629728B2 (en) | VCO control circuit and method thereof, fast locking PLL and method for fast locking PLL | |
US20090212876A1 (en) | Oscillator controlling apparatus | |
JP2007158891A (ja) | 周波数シンセサイザ及び無線通信機器並びに制御方法 | |
JP2012075000A (ja) | 位相同期回路及び無線機 | |
JP2010081513A (ja) | 信号処理装置及び信号処理方法 | |
US10461758B2 (en) | Ring oscillator having a flat frequency characteristic curve | |
JP2015154394A (ja) | Vco回路及び周波数シンセサイザ | |
JP2005311594A (ja) | 周波数シンセサイザ | |
JP6858064B2 (ja) | Pll回路、受信装置および無線通信装置 | |
JP2013058904A (ja) | 位相同期回路及びテレビジョン信号受信回路 | |
JPWO2018163405A1 (ja) | Iq信号源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170906 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170908 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170913 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20171122 |