CN109216265B - 一种形成金属扩散阻挡层的方法 - Google Patents

一种形成金属扩散阻挡层的方法 Download PDF

Info

Publication number
CN109216265B
CN109216265B CN201811015325.1A CN201811015325A CN109216265B CN 109216265 B CN109216265 B CN 109216265B CN 201811015325 A CN201811015325 A CN 201811015325A CN 109216265 B CN109216265 B CN 109216265B
Authority
CN
China
Prior art keywords
layer
metal
forming
hole
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811015325.1A
Other languages
English (en)
Other versions
CN109216265A (zh
Inventor
鲍宇
李西祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201811015325.1A priority Critical patent/CN109216265B/zh
Publication of CN109216265A publication Critical patent/CN109216265A/zh
Application granted granted Critical
Publication of CN109216265B publication Critical patent/CN109216265B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers

Abstract

本发明提供一种形成金属扩散阻挡层的方法，提供衬底，衬底由下向上依次包括金属互联层，绝缘层，低K介电层及硬掩膜层；还包括以下步骤：形成穿透硬掩膜层，低K介电层及绝缘层的通孔，通孔底部暴露金属互联层，并于通孔的顶部形成沟槽，沟槽底部位于低K介电层中；在硬掩膜层、通孔的孔壁及孔底，及沟槽的槽壁及槽底形成第一金属层；使通孔的孔壁，及沟槽的槽壁及槽底的第一金属层与低K介电层反应形成合金阻挡层；于合金阻挡层及剩余的第一金属层表面形成金属种子层；于沟槽及通孔中填充金属。本发明的有益效果在于，通过在沉积金属种子层之前形成合金阻挡层，从而更加有效的防止铜在形成阻挡层形成之前扩散。

Description

一种形成金属扩散阻挡层的方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种形成铜扩散阻挡层的方法。
背景技术
金属互联层是把集成电路中互相隔离的元件按一定要求互联成所需电路的结构，现有技术中金属互联层工艺会发生金属材质向介质层中扩散的问题，导致金属互连层出现缺陷，目前通常采用PVD方法沉积TaN/Ta双层结构作为金属扩散阻挡层，或者采用ALD TaN+PVD Ta双层结构作为金属扩散的阻挡层，这两种方法都会使通孔中的接触电阻值较高，并且使PVD(physicalvapordeposition：物理气相淀积)的阶梯覆盖能力较差。
发明内容
针对现有技术中存在的上述问题，现提供一种形成金属扩散阻挡层的方法旨在通过在沉积金属种子层之前形成合金阻挡层，从而更加有效的防止金属在形成阻挡层形成之前扩散。
一种形成金属扩散阻挡层的方法，其中，提供一衬底，衬底由下向上依次包括金属互联层，绝缘层，低K介电层及硬掩膜层；
还包括以下步骤：
步骤1：形成穿透硬掩膜层，低K介电层及绝缘层的通孔，通孔底部暴露金属互联层，并于通孔的顶部形成沟槽，沟槽底部位于低K介电层中；
步骤2：在硬掩膜层、通孔的孔壁及孔底，及沟槽的槽壁及槽底形成第一金属层；
步骤3：使通孔的孔壁，及沟槽的槽壁及槽底的第一金属层与低K介电层反应形成合金阻挡层；
步骤4：于合金阻挡层及剩余的第一金属层表面形成金属种子层；
步骤5：于沟槽及通孔中填充金属。
优选的，形成金属扩散阻挡层的方法，其中，第一金属层为锰金属；和/或
低K介电层材质为氧化硅；和/或
合金阻挡层材质为Mn-Si-O。
优选的，形成金属扩散阻挡层的方法，其中，第一金属层的厚度不小于1nm。
优选的，形成金属扩散阻挡层的方法，其中，形成第一金属层的方法为化学气相沉积。
优选的，形成金属扩散阻挡层的方法，其中，步骤3中的通过退火使通孔的孔壁，及沟槽的槽壁及槽底的第一金属层与低K介电层反应形成合金阻挡层。
优选的，形成金属扩散阻挡层的方法，其中，步骤3中的退火温度在300摄氏度到400摄氏度之间；和/或退火时间在5分钟到20分钟之间。
优选的，形成金属扩散阻挡层的方法，其中，在步骤4之前还包括：
当通孔的孔壁，及沟槽的槽壁及槽底的第一金属层完全反应时，于合金阻挡层及剩余的第一金属层表面形成第二金属层。
优选的，形成金属扩散阻挡层的方法，其中，第二金属层的厚度不小于1nm。
优选的，形成金属扩散阻挡层的方法，其中，第二金属层为锰、钽、钛、钴和钌中的一种；和/或
第二金属层通过化学气相沉积形成。
优选的，形成金属扩散阻挡层的方法，其中，步骤4中的金属种子层的材料为纯铜或铜合金。
上述技术方案具有如下优点或有益效果：通过在沉积金属种子层之前形成合金阻挡层，从而更加有效的防止金属在形成阻挡层形成之前扩散。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为本发明形成金属扩散阻挡层的方法的复合结构的截面示意图；
图2为本发明形成金属扩散阻挡层的方法的实施例的步骤1对应的截面示意图；
图3为本发明形成金属扩散阻挡层的方法的实施例的步骤2对应的截面示意图；
图4为本发明形成金属扩散阻挡层的方法的实施例的步骤3对应的截面示意图；
图5为本发明形成金属扩散阻挡层的方法的实施例的步骤4对应的截面示意图；
图6为本发明形成金属扩散阻挡层的方法的实施例的步骤5对应的截面示意图；
图7为本发明形成金属扩散阻挡层的方法的图6的A处的局部放大图；
图8为本发明形成金属扩散阻挡层的方法的实施例中生成第二金属层的截面示意图。
附图标记：10、通孔，11、沟槽，20、衬底，21、金属互联层，22、绝缘层，23、低K介电层，24、硬掩膜层，31、第一金属层，32、合金阻挡层，331、第二金属层，332、金属种子层，34、金属层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
一种形成金属扩散阻挡层的方法，是金属互连工艺的改进，如图1-7所示，图1-6为本发明提供的形成金属扩散阻挡层的方法中各步骤对应的截面示意图，如图1所示，首先提供衬底20，衬底20由下向上依次包括金属互联层21，绝缘层22，低K介电层23及硬掩膜层24，还包括以下步骤：
步骤1：在衬底上形成穿透硬掩膜层24，低K介电层23及绝缘层22的通孔10，通孔10底部暴露金属互联层21，并于通孔10的顶部形成沟槽11，沟槽11底部位于低K介电层23中；该步骤完成后复合结构的截面如图2所示；此处需要说明的是，该步骤采用“并”连接的内容并不具有现有次序的限制，即并不限制形成通孔10以及形成沟槽11的先后次序，既可以先形成通孔10，再形成沟槽11，也可以先形成沟槽11再形成通孔10。由于形成具有通孔和沟槽的金属镶嵌结构为本领域惯用的技术手段，因此不再赘述其具体的形成方法。
步骤2：在硬掩膜层24、通孔10的孔壁及孔底，及沟槽11的槽壁及槽底形成第一金属层31；该步骤完成后复合结构的截面如图3所示。
步骤3：使通孔10的孔壁，及沟槽11的槽壁及槽底的第一金属层31与低K介电层23反应形成合金阻挡层32。该步骤通过直接使第一金属层31与低K介电层23反应形成合金阻挡层32，在起到金属扩散作用的同时，可防止通孔10内电阻升高，该步骤完成后复合结构的截面如图4所示。步骤4：于合金阻挡层32及剩余的第一金属层31表面形成金属种子层332；该步骤完成后复合结构截面如图5所示。
步骤5：于沟槽11及通孔10中填充金属，即形成金属层34，该步骤完成后复合结构的截面如图6所示，需要说明的是，此时金属层34的金属与金属种子层332的金属一致，均为金属铜。
于上述技术方案基础上进一步的，可通过抛光工艺去除衬底表面多余的金属。
作为可选的实施方式，可通过CMP(Chemical-mechanical polish:化学机械研磨)实现上述抛光工艺。
作为可选的实施方式，第一金属层31可采用锰金属；进一步的，低K介电层23的材质可采用氧化硅，上述步骤3中，可使第一金属层31的锰金属与低K介电层23的氧化硅材质反应形成Mn-Si-O，即合金阻挡层32材质为Mn-Si-O。
在上述实施例中，步骤3可通过一退火工艺使第一金属层31的锰金属与低K介电层23的氧化硅材质反应形成Mn-Si-O，其中可通过控制退火条件，即退火温度和退火时间，使金属与氧化硅反应形成Mn-Si-O。
进一步地，在上述实施例中，第一金属层31的厚度不小于1nm。
进一步地，在上述实施例中，形成第一金属层31的方法可采用化学气相沉积。
进一步地，在上述实施例中，步骤3中的通过退火使通孔10的孔壁，及沟槽11的槽壁及槽底的第一金属层31与低K介电层23反应形成合金阻挡层32。其中，作为可选的实施方式，退火温度可控制在300摄氏度到400摄氏度之间；进一步可选的，退火时间可控制在5分钟到20分钟之间。
进一步地，在上述实施例中，在步骤4之前还包括：
当通孔10的孔壁，及沟槽11的槽壁及槽底的第一金属层31完全反应时，可于合金阻挡层32及剩余的第一金属层31表面形成第二金属层331，该步骤完成后复合结构的截面如图8所示。
在第一金属层31的厚度大于2nm时，判断通孔10的孔壁，及沟槽11的槽壁及槽底的第一金属层31在退火过程中是否完全反应，如果完全反应，则可于合金阻挡层32及剩余的第一金属层31表面形成第二金属层331，第二金属层331的作用在于增强合金阻挡层32与金属种子层332之间的结合力；如果第一金属层31没有完全反应，则不必沉积第二金属层331。
进一步地，在上述实施例中，第二金属层331的厚度不小于1nm。
进一步地，在上述实施例中，第二金属层331为锰、钽、钛、钴和钌中的一种。
进一步地，在上述实施例中，第二金属层331通过化学气相沉积形成。
进一步地，在上述实施例中，步骤4中的金属种子层332的材料为纯铜或铜合金。这样可以不用考虑形成阻挡层与铜扩散的先后顺序，操作更简单，更加有效地避免在形成阻挡层形成之前发生铜扩散。
进一步地，在上述实施例中，步骤5可采用电镀工艺完成金属填充。
本发明的有益效果在于，采用Mn-Si-O结构作为合金阻挡层32可以有效降低通孔10中的接触电阻值，进一步的，通过在沉积金属种子层332之前形成合金阻挡层32，从而更加有效的防止铜在形成阻挡层形成之前扩散。
以上仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (9)

1.一种形成金属扩散阻挡层的方法，其特征在于，提供一衬底，所述衬底由下向上依次包括金属互联层，绝缘层，低K介电层及硬掩膜层；
还包括以下步骤：
步骤1：形成穿透所述硬掩膜层，所述低K介电层及所述绝缘层的通孔，所述通孔底部暴露所述金属互联层，并于所述通孔的顶部形成沟槽，所述沟槽底部位于所述低K介电层中；
步骤2：在所述硬掩膜层、所述通孔的孔壁及孔底，及所述沟槽的槽壁及槽底形成一第一金属层；
步骤3：使所述通孔的孔壁，及所述沟槽的槽壁及槽底的所述第一金属层与所述低K介电层反应形成合金阻挡层；
步骤4：于所述合金阻挡层及剩余的所述第一金属层表面形成一金属种子层；
步骤5：于所述沟槽及所述通孔中填充金属；
在所述步骤4之前还包括：
判断所述通孔的孔壁、所述沟槽的槽壁及槽底的所述第一金属层是否完全反应：
若完全反应，则于所述合金阻挡层及剩余的所述第一金属层表面形成一第二金属层；
若未完全反应，则无需沉积所述第二金属层。
2.如权利要求1所述的形成金属扩散阻挡层的方法，其特征在于，所述第一金属层为锰金属；和/或
所述低K介电层材质为氧化硅；和/或
所述合金阻挡层材质为Mn-Si-O。
3.如权利要求1所述的形成金属扩散阻挡层的方法，其特征在于，所述第一金属层的厚度不小于1nm。
4.如权利要求1所述的形成金属扩散阻挡层的方法，其特征在于，形成所述第一金属层的方法为化学气相沉积。
5.如权利要求1所述的形成金属扩散阻挡层的方法，其特征在于，所述步骤3中的通过退火使所述通孔的孔壁，及所述沟槽的槽壁及槽底的所述第一金属层与所述低K介电层反应形成合金阻挡层。
6.如权利要求5所述的形成金属扩散阻挡层的方法，其特征在于，所述步骤3中的退火温度在300摄氏度到400摄氏度之间；和/或退火时间在5分钟到20分钟之间。
7.如权利要求1所述的形成金属扩散阻挡层的方法，其特征在于，所述第二金属层的厚度不小于1nm。
8.如权利要求1所述的形成金属扩散阻挡层的方法，其特征在于，所述第二金属层为锰、钽、钛、钴和钌中的一种；和/或
所述第二金属层通过化学气相沉积形成。
9.如权利要求1所述的形成金属扩散阻挡层的方法，其特征在于，所述步骤4中的金属种子层的材料为纯铜或铜合金。
CN201811015325.1A 2018-08-31 2018-08-31 一种形成金属扩散阻挡层的方法 Active CN109216265B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811015325.1A CN109216265B (zh) 2018-08-31 2018-08-31 一种形成金属扩散阻挡层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811015325.1A CN109216265B (zh) 2018-08-31 2018-08-31 一种形成金属扩散阻挡层的方法

Publications (2)

Publication Number Publication Date
CN109216265A CN109216265A (zh) 2019-01-15
CN109216265B true CN109216265B (zh) 2021-07-27

Family

ID=64986136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811015325.1A Active CN109216265B (zh) 2018-08-31 2018-08-31 一种形成金属扩散阻挡层的方法

Country Status (1)

Country Link
CN (1) CN109216265B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102427040A (zh) * 2011-07-01 2012-04-25 上海华力微电子有限公司 一种在层间介质层中自形成含锰硅氧化合物阻挡层的方法
CN102446812A (zh) * 2010-10-14 2012-05-09 中芯国际集成电路制造(上海)有限公司 一种金属互连方法
CN105575798A (zh) * 2014-10-29 2016-05-11 应用材料公司 用于从种晶层表面去除污染的***和方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4236201B2 (ja) * 2005-08-30 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2008047719A (ja) * 2006-08-17 2008-02-28 Sony Corp 半導体装置の製造方法
CN103606532A (zh) * 2013-10-23 2014-02-26 上海华力微电子有限公司 提高铜互联沟槽填充能力的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446812A (zh) * 2010-10-14 2012-05-09 中芯国际集成电路制造(上海)有限公司 一种金属互连方法
CN102427040A (zh) * 2011-07-01 2012-04-25 上海华力微电子有限公司 一种在层间介质层中自形成含锰硅氧化合物阻挡层的方法
CN105575798A (zh) * 2014-10-29 2016-05-11 应用材料公司 用于从种晶层表面去除污染的***和方法

Also Published As

Publication number Publication date
CN109216265A (zh) 2019-01-15

Similar Documents

Publication Publication Date Title
US10056328B2 (en) Ruthenium metal feature fill for interconnects
US8586473B1 (en) Methods for fabricating integrated circuits with ruthenium-lined copper
US7417321B2 (en) Via structure and process for forming the same
TWI502646B (zh) 鈷金屬障壁層
US6951809B2 (en) Method for manufacturing semiconductor device
US8124524B2 (en) Methods of forming metal interconnection structures
TWI400770B (zh) 積體電路結構及其製作方法
US8106512B2 (en) Low resistance high reliability contact via and metal line structure for semiconductor device
JP5343417B2 (ja) 半導体装置およびその製造方法
US20120258588A1 (en) Self forming metal fluoride barriers for fluorinated low-k dielectrics
JP2007059660A (ja) 半導体装置の製造方法および半導体装置
US20070048991A1 (en) Copper interconnect structures and fabrication method thereof
TW200816379A (en) Method for manufacturing semiconductor device
US20100244252A1 (en) Self Forming Metal Fluoride Barriers for Fluorinated Low-K Dielectrics
JP5309722B2 (ja) 半導体装置およびその製造方法
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
JP2009141058A (ja) 半導体装置およびその製造方法
JP4130621B2 (ja) 半導体装置およびその製造方法
CN109216265B (zh) 一种形成金属扩散阻挡层的方法
US7682967B2 (en) Method of forming metal wire in semiconductor device
US20090001579A1 (en) Multi-layered metal line having an improved diffusion barrier of a semiconductor device and method for forming the same
US20140008799A1 (en) Method for fabricating metal line and device with metal line
JP2003218201A (ja) 半導体装置およびその製造方法
JP4740071B2 (ja) 半導体装置
JP2009130211A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant