CN109189703A - 一种数据格式转换方法 - Google Patents

一种数据格式转换方法 Download PDF

Info

Publication number
CN109189703A
CN109189703A CN201810851326.3A CN201810851326A CN109189703A CN 109189703 A CN109189703 A CN 109189703A CN 201810851326 A CN201810851326 A CN 201810851326A CN 109189703 A CN109189703 A CN 109189703A
Authority
CN
China
Prior art keywords
data
latch
conversion method
recipient
successively
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810851326.3A
Other languages
English (en)
Inventor
冯万健
林宗严
廖嘉祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Yealink Network Technology Co Ltd
Original Assignee
Xiamen Yealink Network Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Yealink Network Technology Co Ltd filed Critical Xiamen Yealink Network Technology Co Ltd
Priority to CN201810851326.3A priority Critical patent/CN109189703A/zh
Publication of CN109189703A publication Critical patent/CN109189703A/zh
Priority to PCT/CN2019/096467 priority patent/WO2020020038A1/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3852—Converter between protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种数据格式转换方法，包括将N个锁存器进行连接，依次向N个锁存器输出m位的数据后，控制锁存器对所述数据进行锁存，完成N个锁存器对所述数据的锁存，配合数据使能信号并行输出N*m位数据后，驱动时钟跳变边沿进行跳变，完成N*m位所述数据读取。采用本发明，可以有效的解决由于数据位数不同产生的接口冲突的问题，且大幅度降低物料成本。

Description

一种数据格式转换方法
技术领域
本发明涉及多数据转换技术领域，尤其涉及一种利用锁存器进行数据格式转换方法。
背景技术
目前控制芯片的GPIO多存在功能复用的现象，当***功能应用的较多时，就会存在接口冲突的问题，目前通常使用PLD进行软件编程，解决由于数据位数不同产生的接口冲突的问题。但PLD的成本较为昂贵，并且可复制性较强。
发明内容
本发明提出一种数据格式转换方法，解决由于数据位数不同产生的接口冲突的同时，大幅度降低物料成本。
本发明实施例提供一种数据格式转换方法，包括：依次向N个锁存器输出m位的数据，以使每个所述锁存器依次对所述m位的数据进行锁存；m≥1；
所述N个锁存器依次并行连接；N≥2；
当所述N个锁存器均完成对所述m位的数据的锁存时，通过数据使能信号使所述述N个锁存器向接收方并行输出N*m位数据；
驱动时钟跳变边沿进行跳变，以使所述接收方完成所述N*m位数据的读取。
进一步的，所述依次向所述N个锁存器输出m位的数据，以使每个所述锁存器依次对所述m位的数据进行锁存，具体为：
每个锁存器设置有多个数据位接口；
通过第i个锁存器的所述数据位接口，向所述第i个锁存器输出所述m位的数据，并在所述第i个锁存器完成所述m位的数据的锁存后，通过第i+1个锁存器锁存器的所述数据位接口，向所述第i+1个锁存器输出所述m位的数据，使所述第i+1个锁存器输出所述m位的数据；N-1≥i≥1。
进一步的，所述N个锁存器依次并行连接，具体为：
所述N个锁存器之间，具有相同编号各数据位接口相互并联连接。
进一步的，向第i个锁存器输出所述m位的数据，具体为：
控制所述第i个锁存器的LE引脚处于高电平，通过所述数据位将所述m位的数据输入到所述第i个锁存器。
进一步的，每个所述锁存器依次对所述m位的数据进行锁存，具体为：
当所述数据输入到所述锁存器时，控制所述锁存器的LE引脚处于低电平，锁存所述m位的数据。
进一步的，当所述N个锁存器均完成对所述m位的数据的锁存时，通过数据使能信号使所述N个锁存器向接收方并行输出N*m位数据，具体为：
当所述N个锁存器均完成对所述m位的数据的锁存时，数据使能脚发出数据使能信号，控制N个锁存器的输出引脚向接收方并行输出所述N*m位数据。
进一步的，驱动HS时钟跳变边沿进行跳变，以使所述接收方完成所述N*m位数据的读取，具体为：
当向所述接收方发送所述N*m为数据后，驱动时钟的跳变边沿和所述m位的数据对齐，使所述接收方完成所述N*m位数据的读取。
本发明实施例提供的一种简单有效的数据格式转换方法，通过采用多个锁存器依次对多个数据进行锁存，完成多个数据的锁存后并行输出多位数据，实现数据格式转换的同时，大幅度降低物料成本。
附图说明
图1是本发明提供的一种数据格式转换方法的一个实施例的流程示意图。
图2是本发明提供的一种锁存器的一个实施例的连接结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参见图1，是本发明提供的一种数据格式转换方法的一个实施例的流程示意图。包括：
S11，依次向N个锁存器输出m位的数据，以使每个锁存器依次对m位的数据进行锁存，m≥1。m为正整数。
具体的，依次向第i个锁存器输出m位的数据，并在第i个锁存器完成m位的数据的锁存后，向第i+1个锁存器输出所述m位的数据，使第i+1个锁存器输出m位的数据。其中N-1≥i≥1，i为正整数。通过控制锁存器的先后锁存顺序，使已经接收数据的锁存器不受新输入数据的影响。
进一步的，N个锁存器依次并行连接。N≥2，具体的连接方法为：锁存器有多个数据位。数据位的编号为1到a，相同编号的数据位并联。a≥2且a为正整数。
进一步的，通过控制第i个锁存器的LE引脚处于高电平，使m位数据通过数据位输入到第i个锁存器。
进一步的，当数据输入到锁存器时，通过控制锁存器的LE引脚处于低电平，使锁存器锁存m位数据。
S12，当所述N个锁存器均完成对所述m位的数据的锁存时，通过数据使能信号使所述述N个锁存器向接收方并行输出N*m位数据。
具体的，当N个锁存器均完成对m位的数据的锁存时，数据使能脚发出数据使能信号，控制锁存器的输出引脚，并行输出N*m位数据。由于发送数据的时间使确定的，使数据发送和数据使能的时序控制上可以做到不出偏差。
S13，驱动时钟跳变边沿进行跳变，以使所述接收方完成所述N*m位数据的读取。
具体的，由于数据接收只和时钟跳变边沿有关，因此当所有的锁存器的数据输出完成后，将时钟的跳变边沿和所有的数据进行对齐，使接收方完成N*m位数据的读取。
需要说明的是，当所有锁存器的数据没有全部锁存完毕之前，时钟触发边沿不会跳变，避免接收方数据读取出错。接收方可以是液晶等可用于数据显示的装置。
进一步的，参见图2，是本发明提供的一种锁存器的一个实施例的连接结构示意图。包括多个锁存器101。
锁存器101有多个数据位，数据位的编号为1到N。N个锁存器101编号相同的数据位并行连接，用于接收m位的数据。N个锁存器101之间的LE脚单独连接，使每次只能改变一个锁存器101的LE引脚的电平，从而让多个m位数据存储到不同的锁存器101内。完成所有m位数据的锁存后，N个锁存器101的输出引脚On并行发出各个锁存器101锁存的m位的数据，从而输出N*m位数据。
需要说明的是，锁存器可以但不限于为D类锁存器。
本发明实施例提供的一种数据格式转换方法，通过将多个锁存器进行连接，并依次进行数据的锁存，最终同时输出N*m位数据，并驱动HS时钟跳变边沿与数据对齐，完成N*m位数据的读取。采用本发明，可以有效的解决由于数据位数不同产生的接口冲突的问题，且大幅度降低物料成本。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (8)

1.一种数据格式转换方法，其特征在于，包括：
依次向N个锁存器输出m位的数据，以使每个所述锁存器依次对所述m位数据进行锁存，其中，所述N个锁存器依次并行连接；m≥1；N≥2；
当所述N个锁存器均完成对所述m位数据的锁存后，通过数据使能信号使所述N个锁存器向接收方并行输出N*m位数据；
驱动时钟跳变边沿进行跳变，以使所述接收方完成所述N*m位数据的读取。
2.根据权利要求1所述的一种数据格式转换方法，其特征在于，所述依次向所述N个锁存器输出m位的数据，以使每个所述锁存器依次对所述m位的数据进行锁存，具体为：
每个锁存器设置有多个数据位接口；
通过第i个锁存器的所述数据位接口，向所述第i个锁存器输出所述m位的数据，并在所述第i个锁存器完成所述m位的数据的锁存后，通过第i+1个锁存器锁存器的所述数据位接口，向所述第i+1个锁存器输出所述m位的数据，使所述第i+1个锁存器输出所述m位的数据；N-1≥i≥1。
3.根据权利要求2所述的一种数据格式转换方法，其特征在于，所述N个锁存器依次并行连接，具体为：
所述N个锁存器之间，具有相同编号各数据位接口相互并联连接。
4.根据权利要求2所述的一种数据格式转换方法，其特征在于，所述向第i个锁存器输出所述m位的数据，具体为：
控制所述第i个锁存器的LE引脚处于高电平，通过所述数据位接口将所述m位的数据输入到所述第i个锁存器。
5.根据权利要求2所述的一种数据格式转换方法，其特征在于，所述每个所述锁存器依次对所述m位的数据进行锁存，具体为：
当所述m位的数据输入到所述锁存器时，控制所述锁存器的LE引脚处于低电平，锁存所述m位的数据。
6.根据权利要求1所述的一种数据格式转换方法，其特征在于，所述当所述N个锁存器均完成对所述m位的数据的锁存时，通过数据使能信号使所述N个锁存器向接收方并行输出N*m位数据，具体为：
当所述N个锁存器均完成对所述m位的数据的锁存时，控制数据使能脚发出数据使能信号，从而控制所述N个锁存器的输出引脚向接收方并行输出所述N*m位数据。
7.根据权利要求6所述的一种数据格式转换方法，其特征在于，所述驱动HS时钟跳变边沿进行跳变，以使所述接收方完成所述N*m位数据的读取，具体为：
当向所述接收方发送所述N*m位数据后，驱动时钟的跳变边沿和所述m位的数据对齐，使所述接收方完成所述N*m位数据的读取。
8.根据权利要求1至7任一项所述的一种数据格式转换方法，其特征在于，所述锁存器为D类锁存器。
CN201810851326.3A 2018-07-27 2018-07-27 一种数据格式转换方法 Pending CN109189703A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810851326.3A CN109189703A (zh) 2018-07-27 2018-07-27 一种数据格式转换方法
PCT/CN2019/096467 WO2020020038A1 (zh) 2018-07-27 2019-07-18 一种数据格式转换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810851326.3A CN109189703A (zh) 2018-07-27 2018-07-27 一种数据格式转换方法

Publications (1)

Publication Number Publication Date
CN109189703A true CN109189703A (zh) 2019-01-11

Family

ID=64937845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810851326.3A Pending CN109189703A (zh) 2018-07-27 2018-07-27 一种数据格式转换方法

Country Status (2)

Country Link
CN (1) CN109189703A (zh)
WO (1) WO2020020038A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020020038A1 (zh) * 2018-07-27 2020-01-30 厦门亿联网络技术股份有限公司 一种数据格式转换方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1396582A (zh) * 2001-07-09 2003-02-12 阿尔卑斯电气株式会社 图象信号驱动电路及装备图象信号驱动电路的显示装置
CN103888147A (zh) * 2014-04-09 2014-06-25 龙迅半导体科技(合肥)有限公司 一种串行转并行转换电路和转换器以及转换***
CN204694814U (zh) * 2015-03-23 2015-10-07 北京中汽恒泰教育科技有限公司 一种多通道信号采集装置
CN106523935A (zh) * 2016-10-10 2017-03-22 深圳市康铭盛科技实业股份有限公司 一种集成式led发光模组

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4322548B2 (ja) * 2003-05-09 2009-09-02 日本電気株式会社 データ形式変換回路
JP5073935B2 (ja) * 2005-10-06 2012-11-14 オンセミコンダクター・トレーディング・リミテッド シリアルデータ入力システム
CN103792516A (zh) * 2014-01-27 2014-05-14 中国电子科技集团公司第十研究所 测距电路模块
CN204413334U (zh) * 2014-10-28 2015-06-24 佛山科学技术学院 基于脉冲序列分析的放电间隙状态检测模块
CN109189703A (zh) * 2018-07-27 2019-01-11 厦门亿联网络技术股份有限公司 一种数据格式转换方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1396582A (zh) * 2001-07-09 2003-02-12 阿尔卑斯电气株式会社 图象信号驱动电路及装备图象信号驱动电路的显示装置
CN103888147A (zh) * 2014-04-09 2014-06-25 龙迅半导体科技(合肥)有限公司 一种串行转并行转换电路和转换器以及转换***
CN204694814U (zh) * 2015-03-23 2015-10-07 北京中汽恒泰教育科技有限公司 一种多通道信号采集装置
CN106523935A (zh) * 2016-10-10 2017-03-22 深圳市康铭盛科技实业股份有限公司 一种集成式led发光模组

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020020038A1 (zh) * 2018-07-27 2020-01-30 厦门亿联网络技术股份有限公司 一种数据格式转换方法

Also Published As

Publication number Publication date
WO2020020038A1 (zh) 2020-01-30

Similar Documents

Publication Publication Date Title
Ruskey Generating t-ary trees lexicographically
CN102970013B (zh) 基于扫描链的芯片内部寄存器复位方法及复位控制装置
US10439618B2 (en) By odd integer digital frequency divider circuit and method
US20110258366A1 (en) Status indication in a system having a plurality of memory devices
JPH01129616A (ja) フオーマツト変換回路
CN102682700B (zh) 一种led恒流驱动芯片及其输出电流控制方法
US7673073B2 (en) Multiphase encoded protocol and synchronization of buses
CN109189703A (zh) 一种数据格式转换方法
CN105045735B (zh) 半导体器件
WO2017148221A1 (zh) 串行外设接口的传输控制方法、装置及***
CN107800427A (zh) 时脉数据回复模块
CN110138400A (zh) 提高发射和接收性能的车载单元及其方法
CN102123068B (zh) 一种交调仪多总线通信***
CN1909434B (zh) 用于动态源同步采样调整的数据总线机制
Korman et al. Fast and compact self-stabilizing verification, computation, and fault detection of an MST
Szecówka et al. USB receiver/transmitter for FPGA implementation
CN107168923A (zh) 一种配置多个fpga的装置及方法
CN202584691U (zh) 一种led恒流驱动芯片
CN115495135A (zh) 一种fpga烧录方法及终端设备
CN101751115A (zh) 一种解决dsp与低速输出设备数据传输匹配的方法
Jusoh et al. An FPGA implementation of shift converter block technique on FIFO for RS232 to universal serial bus converter
CN1993625A (zh) 扫描可测试逻辑电路
SE442351B (sv) Kommunikationsreglerutrustning
CN104332180B (zh) 存储器烧录接口电路及烧录方法
CN107290736A (zh) 信号处理装置及超声信号处理***

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190111

RJ01 Rejection of invention patent application after publication