CN115495135A - 一种fpga烧录方法及终端设备 - Google Patents
一种fpga烧录方法及终端设备 Download PDFInfo
- Publication number
- CN115495135A CN115495135A CN202211116860.2A CN202211116860A CN115495135A CN 115495135 A CN115495135 A CN 115495135A CN 202211116860 A CN202211116860 A CN 202211116860A CN 115495135 A CN115495135 A CN 115495135A
- Authority
- CN
- China
- Prior art keywords
- code stream
- fpga
- flash
- serial port
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 238000013461 design Methods 0.000 claims abstract description 20
- 230000006870 function Effects 0.000 claims description 38
- 238000004891 communication Methods 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000004806 packaging method and process Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 235000015429 Mirabilis expansa Nutrition 0.000 description 1
- 244000294411 Mirabilis expansa Species 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 235000013536 miso Nutrition 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
- G06F8/654—Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/70—Software maintenance or management
- G06F8/71—Version control; Configuration management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Abstract
本发明提供一种FPGA烧录方法,包括:基于待烧录的FPGA的底层协议预定义第一码流头标识待烧录的码流文件,预定义第二码流头标识执行的功能命令;在可编程设计中加入UART2FLASH模块;重新上电,上位机通过串口发送数据,所述UART2FLASH模块基于所述第一码流头或所述第二码流头将串口信号转化为SPI接口信号发送到FLASH,进行烧录。不依赖于JTAG烧录方式,通过串口基于预定义的第一码流头和第二码流头烧录FPGA,在与FPGA底层协议相匹配的前提下实现准确可靠的串口烧录,还能实施远程更新码流文件,特别有利于提高烧录国产FPGA的灵活性。本发明还提供的一种终端设备具有相应优势。
Description
技术领域
本发明属于现场可编程门阵列设计技术领域,尤其涉及一种FPGA烧录方法及相应的终端设备。
背景技术
现场可编程门阵列(FPGA)是一种大规模可编程芯片,由可编程逻辑模块(CLB)、连线资源、输入输出模块(IOB)、查找表(LUT)以及其它资源(如存储器RAM、数字信号处理器DSP等)构成。与专用的ASIC芯片只能实现固定的功能不同,通过烧写不同的码流文件FPGA可以实现不同的功能。因此FPGA广泛应用于工业控制、通信、数据中心加速运算等领域。
传统的FPGA烧录码流文件的方式主要是通过USB转JTAG下载器,通过PC机(上位机)将待烧录的码流文件烧录进FPGA,根据不同的配置方式再确定是烧录进FPGA里的SRAM还是外置的FLASH中。图1表示传统的FPGA烧录流程。其过程包括步骤101确定FPGA的配置方式;步骤102选择烧录的码流文件;步骤103码流数据从电脑USB接口传输到FPGA电路板的JTAG接口;步骤104根据不同的配置模式,码流数据进入FPGA或者外置FLASH;步骤105FPGA配置相关的寄存器根据码流来进行功能的实现;步骤106FPGA配置结束,进入用户模式。传统的烧录流程中,码流数据通过专用下载器,从PC端的USB接口传输到FPGA电路板的JTAG接口,如果是FLASH的配置模式,则码流数据会继续从JTAG接口传输到FLASH的SPI接口,FPGA重新加载时便会直接从FLASH下载码流数据文件,实现FPGA相应功能的配置。
每次都只能通过JTAG才能进行烧录的方式在应用中受到很多局限,此外现有的JTAG烧录方式下,当FPGA上的电路需要升级时,往往再从设备上拆除下来,进行手动升级是费时费力的。
特别是对于国产FPGA的进一步推广应用来说,便于烧录尤为重要。但是目前烧录国产FPGA还是不能摆脱传统的JTAG烧录方式。以FLASH模式为例,如果不采用JTAG烧录方式,那么国产FPGA自主设计的多样化的命令便不能被FLASH识别。
因此有必要研究一种FPGA烧录方法及相应的终端设备,既能不依赖于JTAG烧录方式又能配合FPGA的多样化设计,在进一步加强多样化设计的前提下,优化FPGA的烧录方式,推动FPGA特别是国产FPGA的应用与发展。
发明内容
本发明是为解决上述现有技术的全部或部分问题,本发明一方面提供了一种FPGA烧录方法,本发明的另外一个方面提供了一种终端设备,能实现本发明的烧录方法。
本发明一方面提供的一种FPGA烧录方法,包括:获取待烧录的FPGA的底层协议,基于所述底层协议预定义第一码流头标识待烧录的码流文件,预定义第二码流头标识执行的功能命令;在可编程设计中加入UART2FLASH模块,将包含所述UART2FLASH模块的电路码流烧写进FLASH;重新上电,上位机通过串口发送数据,所述UART2FLASH模块基于所述第一码流头或所述第二码流头将串口信号转化为SPI接口信号发送到所述FLASH,进行烧录;其中所述功能命令包括擦除命令、回读BUSY命令。
底层协议是根据FPGA的硬件设计及功能配置相应编写的,FPGA是比较复杂的,相应的底层(码流)协议也非常复杂。如果烧录FPGA要不依赖于传统的JTAG烧录方式,可以通过串口烧写,串口发送命令的时候需要与当前待烧录的FPGA的底层协议匹配上,不同的指令才能被正确的转化成对应的SPI接口,从而被FLASH正确地识别出来,执行串口烧录流程。通过获取待烧录的FPGA的底层协议并相应预定义第一码流头和第二码流头,并在原始的用户可编程设计中加入所述UART2FLASH模块,在后续烧录流程中,上位机与所述UART2FLASH模块进行串口通信,所述URAT2FLASH模块与所述FLASH通信基于所述第一码流头将新的码流文件烧写进FLASH,基于所述第二码流头将串口传入的命令转化为FLASH的擦除命令等烧录过程中FLASH需要执行的功能操作,,后续烧录中不依赖JTAG,能够实现FPGA串口烧录。自主设计的国产FPGA底层协议是基于自主设计的硬件及功能配置自定义的底层协议,因此如果待烧录的FPGA是国产FPGA则能直接获取其自定义的底层协议,采用本发明的FPGA烧录方法对于国产FPGA具有特别明显的优势。
一般的情况中,通过下载器将包含所述UART2FLASH模块的电路码流烧写进FLASH。仅初始烧录需要下载器,确保电路中包含用于将串口信号转化为SPI接口信号的功能,在后续烧录中则可以彻底摆脱传统的JTAG烧录方式,实现串口烧录FPGA。
所述UART2FLASH模块基于所述第一码流头或所述第二码流头将串口信号转化为SPI接口信号发送到FLASH的过程包括:接收上位机发送的数据,判断是否包含所述第一码流头或所述第二码流头;若包含所述第一码流头,则将所述码流文件烧写进FLASH中;若包含所述第二码流头,则将所述第二码流头标识的功能命令转化为FLASH能识别的指令并发送到FLASH;若否,则不进行处理。
一方面所述第一码流头和所述第二码流头基于待烧录的FPGA的底层协议预定义的,以国产FPGA的底层协议的码流文件为例,一般码流文件都有固定的码流头(一般是4个字节,32位),如果从串口传来的码流文件中包含了所述第一码流头或所述第二码流头,说明与底层协议匹配,需要进行烧录操作,有两种情况,一是通过所述第一码流头判断是需要烧录的新设计的码流文件;二是通过所述第二码流头判断需要执行的功能命令,例如在烧录新的码流文件前需要对FLASH进行擦除等。当从串口传来数据时,UART2FLASH先判断是否包含所述第一码流头或所述第二码流头,与底层协议匹配上。另一方面,数据有时候存储会发生误差,传输中也可能发生误差,所以第一步先通过所述第一码流头和所述第二码流头判断一下码流是不是正确,如果不正确则不进行任何处理,节约***资源,优化烧录效率。
所述UART2FLASH模块为事先封装的IP核;所述在可编程设计中加入UART2FLASH模块是指在每一次更改可编程设计时通过调用IP核加入所述UART2FLASH模块。事先将所述UART2FLASH模块封装为IP核,在每次更改可编程设计时只要调用该IP核即可方便快捷的在设计中加入所述UART2FLASH模块,便于用户使用,提高烧录效率。
所述上位机通过串口发送数据之前,进行串口波特率配置。
所述功能命令还包括进入4字节模式命令、退出4字节模式命令。当FLASH的容量大于等于256M时,需要进入4字节模式才能对128M后的地址进行读写操作,所述功能命令包括进入4字节模式命令、退出4字节模式命令可以进一步完善烧录方法的应用,适用性更广。
所述上位机包含串口助手软件;所述进行烧录的过程包括:重新上电,使用所述串口助手软件下发所述功能命令;经所述UART2FLASH模块转化为FLASH识别的命令执行相应功能;使用所述串口助手软件下发所述待烧录的码流文件,经所述UART2FLASH模块烧写进FLASH;重新上电后FPGA从FLASH中下载新的码流数据,进行电路配置。
将不同的串口命令封装为所述串口助手软件中对应的控件;用户操作所述控件下发所述功能命令或所述待烧录的码流文件。事先将复杂的串口命令封装成专用的串口助手软件中的控件(如按钮),用户不需再发送长串的数字来实现对FLASH的不同操作,通过在所述串口助手软件界面操作所述控件实现烧录,提高了烧录效率也降低了出错概率。
所述功能命令还包括加偏移地址命令、回读FLASH内容命令;所述擦除命令包括整块擦除命令和扇区擦除命令。通过所述UART2FLASH模块将不同的串口命令转化为FLASH能识别的对应指令,能实现相应的功能包括:支持串口写FLASH功能;支持整块FLASH擦除(chip erase)功能;支持回读FLASH BUSY状态,并通过串口发送到上位机;支持擦除FLASH指定扇区(sector erase)功能;支持指定偏移地址后写入FLASH功能;支持读FLASH数据功能。上位机与所述UART2FLASH模块配合能全面执行烧录FPGA的多项操作。
所述FPGA烧录方法还包括:进行烧录之后,操作所述控件下发所述回读FLASH内容命令,经所述UART2FLASH转化后将FLASH中的当前数据显示出来,并保存成二进制BIN文件。在烧录后便于专业技术人员进行调试或者对当前的版本内容进行确认,提高烧录结果的可靠性和可控性。
所述FPGA烧录方法还包括:通过串口转网口的方式将更新的码流文件经通信网络传输到所述上位机;所述上位机通过串口发送数据的方法包括通过网口转串口的方式下发所述更新的码流文件。远程控制中心可以通过通信网络远程将更新的码流文件烧录到终端FPGA对应的FLASH上。
本发明另一方面提供的一种终端设备包括存储介质,所述存储介质存储有多条指令,所述指令适于由处理器加载并执行本发明一方面的FPGA烧录方法。
与现有技术相比,本发明的主要有益效果:
1、本发明的一种FPGA烧录方法,不依赖于JTAG烧录方式,通过串口基于预定义的第一码流头和第二码流头烧录FPGA,与FPGA底层协议相匹配的前提下实现准确可靠的串口烧录,还能实施远程更新码流文件。对于国产FPGA具有特别的优势,极大提高了烧录国产FPGA的灵活性,为进一步推动国产FPGA的应用及发展提供了积极有效的方案。
2、本发明的一种终端设备,因能实施本发明的FPGA烧录方法而具有相应优势,在初始的可编程设计中加入UART2FLASH模块后,即使脱离JTAG,也能通过串口烧录,烧录的限制条件少,便于实际应用。
附图说明
图1为传统的FPGA烧录流程示意图。
图2为本发明实施例的FPGA烧录方法过程示意图。
图3为本发明实施例的UART2FLASH模块连接框图。
图4为本发明实施例的串口助手的软件界面示意图。
图5为本发明实施例的UART2FLASH模块的处理数据流程示意图。
具体实施方式
下面将对本发明具体实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在下述实施例中采用特定次序描绘了实施例的操作,这些次序的描述是为了更好的理解实施例中的细节以全面了解本发明,但这些次序的描述并不一定与本发明的方法一一对应,也不能以此限定本发明的范围。
本发明实施例中提供通过串口将码流文件烧写进FLASH的方式,可用于后续码流文件的远程更新及上位机(一般是PC机)只能提供串口这一种外设接口的情形,如图2所示,FPGA烧录方法示例的过程包括:步骤S1.基于自定义的FPGA的底层协议预定义第一码流头标识待烧录的码流文件并预定义第二码流头标识执行的功能命令。步骤S2.在可编程设计中加入UART2FLASH模块。该步骤用来提供电路,将串口信号转化为SPI接口信号。步骤S3.通过下载器,将包含UART2FLASH模块的电路码流烧写进FLASH。示例的情况中,待烧录的FPGA是国产FPGA,其底层协议是自定义的,自定义的底层协议可以直接获取并基于该自定义的底层协议预定义第一码流头和第二码流头。在有些实施例中待烧录的FPGA的底层协议不是自定义,则需要先获取该FPGA的底层协议,然后基于获取的底层协议相应预定义第一码流头和第二码流头,以此实现与底层协议匹配,在此不限定具体情况。示例的情况中初始烧录通过下载器,可以参考传统的JTAG方式烧录,确保电路中包含用于将串口转为SPI接口的功能。在有些实施例中结合具体设计及配置方式相应将包含UART2FLASH模块的电路码流烧写进FLASH,并不限定。步骤S4.重新上电,使UART2FLASH模块开始工作。步骤S5.上位机通过串口发送数据,UART2FLASH模块基于第一码流头或第二码流头将串口信号转化为SPI接口信号发送到FLASH,进行烧录。示例的情况中,上位机通过串口发送数据之前,进行串口波特率配置(通过参数传递实现)。示例的步骤S5的过程一般包括:上位机下发FLASH擦除命令,等待擦除完成;(FLASH烧写数据之前需要进行擦除,擦除命令通过上位机串口传入,经过UART2FLASH模块,转化为FLASH的擦除命令。);上位机下发回读BUSY命令,若FLASH不再BUSY,表示擦除完成;上位机下发新的电路设计的码流文件,将新的码流文件烧写进FLASH。重新上电后,FPGA则会从FLASH中下载新的码流数据,进行电路配置。
在一些实施例中,UART2FLASH模块为事先封装的IP核,用户直接调用该IP核就能在可编程设计中加入UART2FLASH模块。为了后续可以继续使用串口烧录FPGA的功能,每次更改的可编程设计都加入UART2FLASH模块(IP核)。在有些实施例中UART2FLASH模块并不是IP核的形式,在此并不限定。
示例的UART2FLASH模块连接框图如图3所示,UART2FLASH模块设置在上位机与FLASH之间,分别与两者进行交互通信。图3示例的情况中,UART2FLASH模块通过发送端TX与上位机的接收端RX连接,上位机的发送端TX与UART2FLASH模块的接收端RX连接。UART2FLASH模块的片选信号端口CS、时钟信号端口SCK、主输出从输入端口MOSI与FLASH通信,FLASH的主输入从输出端口MISO端口与UART2FLASH模块通信。
在有些实施例中,UART2FLASH模块基于第一码流头或第二码流头将串口信号转化为SPI接口信号发送到FLASH的过程如图4所示,包括接收上位机发送的数据,判断是否包含第一码流头,若是,将码流文件烧写进FLASH中;判断是否包含第二码流头,若是,则将第二码流头标识的功能命令转化为FLASH能识别的指令并发送到FLASH;若否(不包含第一码流头或第二码流头),则不进行任何处理。
示例UART2FLASH模块(IP核)主要实现的功能就是将不同的串口命令转化为FLASH能识别的对应的指令,例如,根据国产FPGA自定义的底层(码流)协议,AA993344BB334466表示将FLASH整片擦除,当上位机向FPGA发送AA993344BB334466时,FPGA会将该指令转换为对应的FLASH擦除指令06C7,实现对FLASH的擦除。其中将一长串码流中位于头部“AA993344”四个字节作为预定义的第二码流头,UART2FLASH模块在收到串口命令时,判断是否包含“AA993344”,如果包含则将该串口命令正确地转化成对应的SPI接口,从而让FLASH接收并相应执行。如果不包含,则可能数据发送有误差或者该串口命令与底层协议不匹配,则不进行任何处理。示例的情况中底层协议里规定了收到AA993344BB334466表示整片擦除,当通过串口进行擦除的时候必须发这个命令,发其他的数据则不会识别。同样示例的第一码流头也可以相应理解。
有些实施例中上位机包含专用的串口助手软件,该专用的串口助手软件在本实施例中命名为Ehiway串口助手。进行烧录的过程包括:重新上电,使用Ehiway串口助手下发功能命令;经UART2FLASH模块转化为FLASH识别的命令执行相应功能;使用串口助手软件下发待烧录的码流文件,经UART2FLASH模块烧写进FLASH;重新上电后FPGA从FLASH中下载新的码流数据,进行电路配置。在有些实施例中并不使用专用的串口助手软件,可以根据实际应用情况选择串口助手软件,在此并不限定。
一个较好的示例中将不同的串口命令全部或部分封装为Ehiway串口助手中对应的控件,用户操作控件下发功能命令或待烧录的码流文件。示例的控件是按钮,对应不同的串口命令有不同的按钮。Ehiway串口助手的界面如图5所示。
在本实施例中,待烧录的国产FPGA底层协议里规定多样的功能命令,包括烧录流程必须执行的擦除命令、回读BUSY命令。有些实施例中,擦除命令包括整块擦除命令和扇区擦除命令,功能命令还包括加偏移地址命令、回读FLASH内容命令、进入4字节模式命令、退出4字节模式命令。结合参考图4,专用的Ehiway串口助手则将复杂的串口命令封装为一个按钮,当用户使用时不需再发送长串的数字来实现对FLASH的不同操作,只需点击不同的按钮即可实现:支持串口写FLASH功能、支持chip erase功能、支持回读FLASH BUSY状态,并通过串口发送到上位机、支持sector erase功能、支持指定偏移地址后写入FLASH功能、支持读FLASH数据功能、支持进入4字节模式,支持退出4字节模式。通过支持这些功能,示例的FPGA烧录方法能通过串口实现完善可靠的FPGA烧录流程,可以仅在初始烧录时使用JTAG接口,后续烧录都使用串口。在示例的情况中不同的功能命令的前四个字节的码流头是相同的,后续字段是功能命令的内容,预定义一个第二码流头即可。在有些实施例中对应不同的功能命令有不同的码流头,则对应预定义有多个第二码流头对应标识每个功能命令,在此并不限定。
有些实施例中,FPGA烧录方法还包括:进行烧录之后,操作控件下发回读FLASH内容命令,经UART2FLASH转化后将FLASH中的当前数据显示出来,并保存成二进制BIN文件。UART2FLASH模块中具有回读FLASH内容的功能,并且Ehiway串口助手也具有相应的功能,通过点击相应的按键,可以将FLASH中的数据显示出来,并可以保存成二进制BIN文件。烧录后,专业技术人员进行调试或者对当前的版本内容进行确认,烧录结果更可靠,烧录过程可控性更好。
有些实施例中,当FPGA上的电路需要升级时,FPGA烧录方法还包括:通过串口转网口的方式将更新的码流文件经通信网络传输到上位机;上位机通过串口发送数据的方法包括通过网口转串口的方式下发更新的码流文件。当电路升级时如果将FPGA从设备上拆除下来,进行手动升级是费时费力的,此时远程控制中心可以通过串口转网口的方式将码流文件通过通信网络传输到需要升级***的终端,终端再通过网口转串口的方式将更新后的码流文件通过本实施例提供的FPGA烧录方法烧录到终端FPGA对应的FLASH上。有些实施例中并不进行远程更新或者通过本地局域网更新,这里不限定具体情况。
本发明为了便于叙述清楚而采用的一些常用的英文名词或字母只是用于示例性指代而非限定性解释或特定用法,不应以其可能的中文翻译或具体字母来限定本发明的保护范围。还需要说明的是,在本文中,诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
Claims (12)
1.一种FPGA烧录方法,其特征在于:包括:
获取待烧录的FPGA的底层协议,基于所述底层协议预定义第一码流头标识待烧录的码流文件,预定义第二码流头标识执行的功能命令;
在可编程设计中加入UART2FLASH模块,将包含所述UART2FLASH模块的电路码流烧写进FLASH;
重新上电,上位机通过串口发送数据,所述UART2FLASH模块基于所述第一码流头或所述第二码流头将串口信号转化为SPI接口信号发送到所述FLASH,进行烧录;
其中所述功能命令包括擦除命令、回读BUSY命令。
2.根据权利要求1所述的FPGA烧录方法,其特征在于:通过下载器将包含所述UART2FLASH模块的电路码流烧写进FLASH。
3.根据权利要求1所述的FPGA烧录方法,其特征在于:所述UART2FLASH模块基于所述第一码流头或所述第二码流头将串口信号转化为SPI接口信号发送到FLASH的过程包括:
接收上位机发送的数据,判断是否包含所述第一码流头或所述第二码流头;
若包含所述第一码流头,则将所述码流文件烧写进FLASH中;
若包含所述第二码流头,则将所述第二码流头标识的功能命令转化为FLASH能识别的指令并发送到FLASH;
若否,则不进行处理。
4.根据权利要求1所述的FPGA烧录方法,其特征在于:所述UART2FLASH模块为事先封装的IP核;所述在可编程设计中加入UART2FLASH模块是指在每一次更改可编程设计时通过调用IP核加入所述UART2FLASH模块。
5.根据权利要求1所述的FPGA烧录方法,其特征在于:所述上位机通过串口发送数据之前,进行串口波特率配置。
6.根据权利要求1所述的FPGA烧录方法,其特征在于:所述功能命令还包括进入4字节模式命令、退出4字节模式命令。
7.根据权利要求1-6任一项所述的FPGA烧录方法,其特征在于:所述上位机包含串口助手软件;所述进行烧录的过程包括:
重新上电,使用所述串口助手软件下发所述功能命令;
经所述UART2FLASH模块转化为FLASH识别的命令执行相应功能;
使用所述串口助手软件下发所述待烧录的码流文件,经所述UART2FLASH模块烧写进FLASH;
重新上电后FPGA从FLASH中下载新的码流数据,进行电路配置。
8.根据权利要求7所述的FPGA烧录方法,其特征在于:将不同的串口命令封装为所述串口助手软件中对应的控件;用户操作所述控件下发所述功能命令或所述待烧录的码流文件。
9.根据权利要求8所述的FPGA烧录方法,其特征在于:所述功能命令还包括加偏移地址命令、回读FLASH内容命令、;所述擦除命令包括整块擦除命令和扇区擦除命令。
10.根据权利要求9所述的FPGA烧录方法,其特征在于:还包括:进行烧录之后,操作所述控件下发所述回读FLASH内容命令,经所述UART2FLASH转化后将FLASH中的当前数据显示出来,并保存成二进制BIN文件。
11.根据权利要求1-6任一项所述的FPGA烧录方法,其特征在于:还包括:通过串口转网口的方式将更新的码流文件经通信网络传输到所述上位机;所述上位机通过串口发送数据的方法包括通过网口转串口的方式下发所述更新的码流文件。
12.一种终端设备,其特征在于:包括存储介质,所述存储介质存储有多条指令,所述指令适于由处理器加载并执行权利要求1-11任一项所述的FPGA烧录方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211116860.2A CN115495135A (zh) | 2022-09-14 | 2022-09-14 | 一种fpga烧录方法及终端设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211116860.2A CN115495135A (zh) | 2022-09-14 | 2022-09-14 | 一种fpga烧录方法及终端设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115495135A true CN115495135A (zh) | 2022-12-20 |
Family
ID=84468807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211116860.2A Pending CN115495135A (zh) | 2022-09-14 | 2022-09-14 | 一种fpga烧录方法及终端设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115495135A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116432574A (zh) * | 2023-06-14 | 2023-07-14 | 中科亿海微电子科技(苏州)有限公司 | 一种fpga配置控制器自动回读flash数据方法及装置 |
-
2022
- 2022-09-14 CN CN202211116860.2A patent/CN115495135A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116432574A (zh) * | 2023-06-14 | 2023-07-14 | 中科亿海微电子科技(苏州)有限公司 | 一种fpga配置控制器自动回读flash数据方法及装置 |
CN116432574B (zh) * | 2023-06-14 | 2023-09-19 | 中科亿海微电子科技(苏州)有限公司 | 一种fpga配置控制器自动回读flash数据方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6434660B1 (en) | Emulating one tape protocol of flash memory to a different type protocol of flash memory | |
CN104866452B (zh) | 基于fpga和tl16c554a的多串口扩展方法 | |
CN108008914B (zh) | 一种arm设备中磁盘管理的方法、装置和arm设备 | |
CN107704285B (zh) | 现场可编程门阵列多版本配置芯片、***和方法 | |
JP2002516005A (ja) | Romとフラッシュメモリーを有する回路内プログラミング構造 | |
CN108664264A (zh) | 一种基于cpu通过jtag方式远程更新fpga的装置和方法 | |
CN110851163B (zh) | 一种基于can通信的兼容多设备平台的软件更新方法 | |
CN115495135A (zh) | 一种fpga烧录方法及终端设备 | |
CN109408924B (zh) | 基于dsp芯片的fpga配置方法 | |
CN109800012A (zh) | 一种mcu固件升级方法 | |
CN110515891A (zh) | 一种fpga芯片及其配置方法 | |
CN109240719A (zh) | 一种基于stm32的程序下载器 | |
CN110716721A (zh) | 兼容网口和串口的tms320c6748程序加载方法 | |
CN112925569A (zh) | 一种固件数据处理方法、装置、设备及存储介质 | |
CN104035757A (zh) | 基于MIPS处理器的u-boot移植的实现方法 | |
CN109358891B (zh) | 一种嵌入式控制器的dsp软件升级方法及*** | |
CN108182079A (zh) | 一种基于串口的tms320c6748程序加载方法 | |
CN103376777A (zh) | 控制器的Modbus通讯接口的测试方法及上位机 | |
CN108536458A (zh) | 一种fpga在线升级方法、装置、设备及存储介质 | |
CN113238787B (zh) | 一种基于以太网的dsp局部在线升级方法 | |
US20020137501A1 (en) | Systems and methods for wireless memory programming | |
CN208589013U (zh) | 一种基于cpu通过jtag方式远程更新fpga的装置 | |
CN111638899A (zh) | 一种通过dsp串口升级fpga程序的方法 | |
JP4663210B2 (ja) | 半導体集積回路及びそれに内蔵された不揮発性メモリへの書き込み方法 | |
CN111026428A (zh) | 能同时远程在线更新多个板卡中fpga固件程序的***及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |