CN109103238A - 沟槽mosfet及其制造方法 - Google Patents

沟槽mosfet及其制造方法 Download PDF

Info

Publication number
CN109103238A
CN109103238A CN201810919959.3A CN201810919959A CN109103238A CN 109103238 A CN109103238 A CN 109103238A CN 201810919959 A CN201810919959 A CN 201810919959A CN 109103238 A CN109103238 A CN 109103238A
Authority
CN
China
Prior art keywords
groove
layer
contact hole
gate
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810919959.3A
Other languages
English (en)
Other versions
CN109103238B (zh
Inventor
范让萱
缪进征
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810919959.3A priority Critical patent/CN109103238B/zh
Publication of CN109103238A publication Critical patent/CN109103238A/zh
Application granted granted Critical
Publication of CN109103238B publication Critical patent/CN109103238B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种沟槽MOSFET，沟槽MOSFET由多个器件单元结构组成，沟槽栅的沟槽采用硬质掩膜层定义，在沟槽刻蚀之后通过对硬质掩膜层进行横向刻蚀能实现对沟槽之间的穿过源区的第一接触孔的自对准定义，第一接触孔的自对准定义是通过在沟槽中填充多晶硅之后进行以多晶硅栅为掩膜的硬质掩膜层和栅氧化层的刻蚀、以栅氧化层为掩膜的硅刻蚀和以栅氧化层为掩膜在第一接触孔的开口中填充多晶硅来实现。本发明还公开了一种沟槽MOSFET的制造方法。本发明能在沟槽栅之间自对准定义出穿过源区的接触孔，能缩小器件的尺寸，增加沟道密度并降低导通电阻。

Description

沟槽MOSFET及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种沟槽MOSFET。本发明还涉及一种沟槽MOSFET的制造方法。
背景技术
在半导体集成电路中，目前普通的元胞尺寸较小的沟槽MOSFET的结构如图1所示，这种结构一般用于1.0微米至1.8微米元胞尺寸设计中。在半导体衬底如硅衬底101上形成有半导体外延层如硅外延层102，在半导体外延层102的表面依次形成有体区(body)105和源区106；在所述半导体外延层102中形成有多个栅极沟槽，在所述栅极沟槽的底部表面和侧面形成有栅介质层如栅氧化层103，在形成有所述栅介质层103的所述栅极沟槽中填充有多晶硅栅104。
在所述半导体外延层102表面形成有层间膜107，接触孔109穿过层间膜107和底部的源区106或多晶硅栅104连接。在源区106所对应的接触孔109的底部还形成有体区引出区108。仅通过在位于器件区域外的多晶硅栅顶部接触孔109，和接触孔109对应的多晶硅栅用104a标出，栅介质层用103a标出，多晶硅栅104a和器件区域内的多晶硅栅104相连接。
在层间膜107的表面形成有正面金属层110，正面金属层110图形化形成源极和栅极。其中栅极通过接触孔109和器件区域外的多晶硅栅104a相连以及通过多晶硅栅104和器件区域内的多晶硅栅104相连；源极通过接触孔109和底部的源区106以及体区引出区108相连，体区引出区108和体区05相连。
为了进一步提升沟道密度，减小器件导通电阻(Rdon)，最简单的做法是进一步缩小元胞尺寸设计；在设计尺寸缩小过程中，沟槽进一步缩小由于设备(成本)及栅极形成工艺难度增加等因素已基本达到极限，而单纯缩小元胞尺寸需要缩小接触孔至沟槽的间距，现有方法将遭遇接触孔与栅极沟槽间套准精度不够导致的栅源短路器件失效，沟道掺杂浓度受接触孔注入影响差异大导致沟道开启电压均匀性差等问题，是无法大量生产的。具体说明如下：现有技术中，接触孔109是采用光刻工艺定义的，也即通过光刻工艺定义接触孔109的大小和位置，而栅极沟槽和栅极引出沟槽也都是通过光刻工艺定义的，由于光刻工艺具有一定精度限制，接触孔109和栅极沟槽和栅极引出沟槽的位置和宽度具有在光刻工艺的精度范围内的偏差，这种光刻工艺的精度带来的偏差使得在制作沟槽栅功率晶体管时需要考虑到接触孔109和底部的沟槽如栅极沟槽和栅极引出沟槽之间的套准冗余，接触孔109和沟槽间的间隙要足够大才能防止因接触孔109曝光套偏导致的阈值电压即沟道开启电压漂移等问题。这就限制了通过缩小栅极沟槽间平台尺寸来增加沟道密度从而降低导通电阻的可能。也即现有技术的栅极沟槽之间的间距具有一个和光刻工艺相关的极限值，不能再缩小了，使得无法进一步的通过缩小栅极沟槽之间的间距来增加沟道密度从而降低导通电阻。
发明内容
本发明所要解决的技术问题是提供一种沟槽MOSFET，能在沟槽栅之间自对准定义出穿过源区的接触孔，能缩小器件的尺寸，增加沟道密度并降低导通电阻。为此，本发明还提供一种沟槽MOSFET的制造方法。
为解决上述技术问题，本发明提供的沟槽MOSFET由多个器件单元结构组成。
各所述器件单元结构都包括：
沟槽栅，所述沟槽栅包括沟槽、形成于所述沟槽侧面和底部表面的栅氧化层和填充于所述沟槽中的多晶硅栅。
所述沟槽形成于硅衬底上，在所述硅衬底上形成有第二导电类型掺杂的体区，所述沟槽穿过所述体区，在所述体区的表面形成有第一导电类型重掺杂的源区。
所述沟槽MOSFET中的各所述器件单元结构的排列结构为：
各所述沟槽栅平行排列，相邻两个所述沟槽栅之间的所述源区和所述体区共用，在相邻两个所述沟槽栅之间形成有第一接触孔，所述第一接触孔穿过对应的所述源区和所述体区。
所述第一接触孔具有如下自对准结构：
所述沟槽由形成于所述硅衬底表面的硬质掩膜层定义，所述硬质掩膜层打开形成的第一开口定义出所述沟槽的形成区域，在形成所述沟槽之后，所述硬质掩膜层的被横向刻蚀而使所述第一开口扩大形成大于所述沟槽的宽度的第二开口，所述栅氧化层和所述多晶硅栅形成于所述沟槽和所述第二开口中。
在所述多晶硅栅的自对准定义下所述第二开口之间的所述硬质掩膜层和所述栅氧化层被去除并形成第三开口，所述第三开口将所述硅衬底的表面露出。
以所述栅氧化层为掩膜进行全面的硅刻蚀在所述第三开口的底部形成所述第一接触孔对应的第四开口同时将所述多晶硅栅回刻到位于所述沟槽的顶部表面以下以及所述源区的底部表面以上。
以所述栅氧化层为掩膜自对准在所述第四开口中完全填充第二多晶硅层形成所述第一接触孔并同时在所述多晶硅栅表面叠加所述第二多晶硅层。
在所述多晶硅栅顶部的所述沟槽中填充有层间膜，所述层间膜通过以所述沟槽外的所述硅衬底表面为停止层的回刻工艺自对准位于所述沟槽中并和所述沟槽外的所述硅衬底表面相平，所述沟槽外剩余的所述栅氧化层也通过所述层间膜的回刻工艺去除。
各所述器件单元结构的沟槽连通在一起以及多晶硅栅都连接在一起，在选定的所述器件单元结构的所述多晶硅栅的顶部形成有第二接触孔，所述第二接触孔穿过所述层间膜。
正面金属层的图形结构组成栅极和源极，所述栅极对应的正面金属层覆盖在所述第二接触孔对应的所述层间膜表面上且通过所述第二接触孔和所述多晶硅栅连接，所述源极对应的正面金属层覆盖在所述栅极之外的所述源区、所述层间膜和所述第一接触孔的表面，所述源极对应的正面金属层和所述栅极对应的正面金属层之间具有间隔，所述源极通过所述第一接触孔连接所述源区和所述体区。
进一步的改进是，在所述硅衬底的背面形成有第一导电类型重掺杂的漏区，在所述漏区和所述体区之间的所述硅衬底组成漂移区。
在所述漏区的背面形成有由背面金属层组成的漏极。
进一步的改进是，在所述硅衬底的表面形成有第一导电类型的硅外延层，所述体区、所述源区和所述漂移区都形成于所述硅外延层中。
进一步的改进是，所述硬质掩膜层的材料为氧化层。
进一步的改进是，所述第二接触孔中填充有钨层。
进一步的改进是，所述第二接触孔的钨层和硅之间形成有阻挡层和粘合层。
进一步的改进是，沟槽MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型；或者，沟槽MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。
为解决上述技术问题，本发明提供的沟槽MOSFET的制造方法包括如下步骤：
步骤一、在硅衬底表面形成硬质掩膜层。
步骤二、进行光刻刻蚀在所述硬质掩膜层中形成第一开口，所述第一开口定义出沟槽的形成区域。
步骤三、以所述硬质掩膜层为掩膜对所述硅衬底进行刻蚀并在所述第一开口的底部形成所述沟槽；沟槽MOSFET由多个器件单元结构组成，各所述器件单元结构都包括有所述沟槽，各所述沟槽平行排列。
步骤四、对所述硬质掩膜层进行横向刻蚀使所述第一开口扩大形成大于所述沟槽的宽度的第二开口。
步骤五、形成栅氧化层，所述栅氧化层位于所述沟槽的内侧表面并延伸到所述沟槽外的所述第二开口底部的所述硅衬底的表面。
步骤六、采用多晶硅淀积和以所述硬质掩膜层为停止层的化学机械研磨工艺回刻形成多晶硅栅，所述多晶硅栅填充于所述沟槽和所述第二开口中。
步骤七、以所述多晶硅栅为自对准掩膜将所述第二开口之间的所述硬质掩膜层和所述栅氧化层去除并形成第三开口，所述第三开口将所述硅衬底的表面露出。
步骤八、以所述栅氧化层为掩膜进行全面的硅刻蚀在所述第三开口的底部形成第四开口同时将所述多晶硅栅回刻到位于所述沟槽的顶部表面以下。
步骤九、以所述栅氧化层为掩膜自对准在所述第四开口中完全填充第二多晶硅层形成所述第一接触孔并同时在所述多晶硅栅表面叠加所述第二多晶硅层。
步骤十、在所述硅衬底上形成第二导电类型掺杂的体区，在所述体区的表面形成第一导电类型重掺杂的源区；所述沟槽穿过所述体区，相邻两个所述沟槽之间的所述源区和所述体区共用，所述多晶硅栅的顶部表面位于所述源区的底部表面以上，所述第四开口穿过对应的所述源区。
十一、淀积形成层间膜；以所述沟槽外的所述硅衬底表面为停止层进行所述层间膜的回刻，回刻后的所述层间膜自对准位于所述沟槽中并和所述沟槽外的所述硅衬底表面相平，所述沟槽外剩余的所述栅氧化层也通过所述层间膜的回刻工艺去除。
步骤十二、各所述器件单元结构的沟槽连通在一起以及多晶硅栅都连接在一起，在选定的所述器件单元结构的所述多晶硅栅的顶部形成第二接触孔，所述第二接触孔穿过所述层间膜。
步骤十三、形成正面金属层，采用光刻刻蚀工艺对所述正面金属层进行图形化形成栅极和源极，所述栅极对应的正面金属层覆盖在所述第二接触孔对应的所述层间膜表面上且通过所述第二接触孔和所述多晶硅栅连接，所述源极对应的正面金属层覆盖在所述栅极之外的所述源区、所述层间膜和所述第一接触孔的表面，所述源极对应的正面金属层和所述栅极对应的正面金属层之间具有间隔，所述源极通过所述第一接触孔连接所述源区和所述体区。
进一步的改进是，所述正面金属层的图形化工艺完成之后，还包括如下背面工艺：
在所述硅衬底的背面形成第一导电类型重掺杂的漏区，在所述漏区和所述体区之间的所述硅衬底组成漂移区；
在所述漏区的背面形成背面金属层并由背面金属层组成漏极。
进一步的改进是，在所述硅衬底的表面形成有第一导电类型的硅外延层，所述体区、所述源区和所述漂移区都形成于所述硅外延层中。
进一步的改进是，步骤九包括如下分步骤：
步骤9a、淀积形成第二多晶硅层将所述第四开口完全填充，所述第二多晶硅层还形成于所述多晶硅栅表面以及所述多晶硅栅顶部的所述沟槽的侧面，所述第二多晶硅层还延伸到所述第四开口以及所述沟槽外的所述栅氧化层的表面；
步骤9b、进行多晶硅回刻将位于所述第四开口以及所述沟槽外的所述栅氧化层的表面以及位于所述多晶硅栅顶部的所述沟槽侧面的所述第二多晶硅层都去除，回刻后的所述第二多晶硅层将所述第四开口中完全填充并形成所述第一接触孔，在所述多晶硅栅表面也叠加有所述第二多晶硅层。
进一步的改进是，所述硬质掩膜层的材料为氧化层。
进一步的改进是，步骤十二包括如下分步骤：
步骤12a、采用光刻刻蚀工艺在所述第二接触孔的形成区域形成第五开口；
步骤12b、进行钨沉积和钨的回刻在所述第五开口中填充钨并形成所述第二接触孔。
进一步的改进是，在进行步骤12b的钨沉积之前还包括形成阻挡层和粘合层的步骤。
进一步的改进是，沟槽MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型；或者，沟槽MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明利用定义沟槽的硬质掩膜层来在沟槽之间自对准定义出穿过源区的接触孔即第一接触孔，主要是通过将定义沟槽的硬质掩膜层的第一开口扩大并形成第二开口，在沟槽和第二开口中形成栅氧化层和多晶硅栅之后，第二开口之间的硬质掩膜层和栅氧化层就能通过第二开口中的多晶硅栅做掩膜并自对准去除从而形成将第一接触孔的区域打开的第三开口；之后，以栅氧化层为掩膜进行全面的硅刻蚀就能在第三开口的底部形成第一接触孔对应的第四开口以及将多晶硅栅回刻到低于沟槽的顶部表面，后续依然以栅氧化层为掩膜能自对准在第四开口中完全填充第二多晶硅层形成第一接触孔并同时在多晶硅栅表面叠加第二多晶硅层；后续还能通过沉积和回刻的方法仅在多晶硅栅顶部的沟槽中填充层间膜，这样就能完全实现在沟槽栅之间自对准定义出穿过源区的接触孔，最后能缩小器件的尺寸，增加沟道密度并降低导通电阻。
另外，由于本发明的第一接触孔不需要采用光刻定义，故还能节省一层光罩，能降低工艺成本。
另外，本发明的第一接触孔采用多晶硅填充的结构，能方便体区和源区的形成工艺，使得本发明中体区和源区的形成工艺能放置在第一接触孔形成之后进行。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有沟槽MOSFET的结构示意图；
图2是本发明实施例沟槽MOSFET的结构示意图；
图3A-图3V是本发明实施例沟槽MOSFET的制造方法各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例沟槽MOSFET的结构示意图；本发明实施例沟槽MOSFET由多个器件单元结构组成。各所述器件单元结构都包括：
沟槽栅，所述沟槽栅包括沟槽302、形成于所述沟槽302侧面和底部表面的栅氧化层4和填充于所述沟槽302中的多晶硅栅5。沟槽302请参考图3D所示。
所述沟槽302形成于硅衬底1上，在所述硅衬底1上形成有第二导电类型掺杂的体区2，所述沟槽302穿过所述体区2，在所述体区2的表面形成有第一导电类型重掺杂的源区3。
所述沟槽MOSFET中的各所述器件单元结构的排列结构为：
各所述沟槽栅平行排列，相邻两个所述沟槽栅之间的所述源区3和所述体区2共用，在相邻两个所述沟槽栅之间形成有第一接触孔6，所述第一接触孔6穿过对应的所述源区3和所述体区2。
所述第一接触孔6具有如下自对准结构：
所述沟槽302由形成于所述硅衬底1表面的硬质掩膜层201定义，所述硬质掩膜层201打开形成的第一开口301定义出所述沟槽302的形成区域，在形成所述沟槽302之后，所述硬质掩膜层201的被横向刻蚀而使所述第一开口301扩大形成大于所述沟槽302的宽度的第二开口303，所述栅氧化层4和所述多晶硅栅5形成于所述沟槽302和所述第二开口303中。所述第一开口301请参考图3C所示，所述第二开口303请参考图3E所示。
在所述多晶硅栅5的自对准定义下所述第二开口303之间的所述硬质掩膜层201和所述栅氧化层4被去除并形成第三开口304，所述第三开口304将所述硅衬底1的表面露出。所述第三开口304请参考图3I所示。
以所述栅氧化层4为掩膜进行全面的硅刻蚀在所述第三开口304的底部形成所述第一接触孔6对应的第四开口305同时将所述多晶硅栅5回刻到位于所述沟槽302的顶部表面以下以及所述源区3的底部表面以上。所述第三开口304请参考图3J所示。
以所述栅氧化层4为掩膜自对准在所述第四开口305中完全填充第二多晶硅层6形成所述第一接触孔6并同时在所述多晶硅栅5表面叠加所述第二多晶硅层6。图2中，所述第四开口305中填充的第二多晶硅层和所述第一接触孔都采用标记6表示。
在所述多晶硅栅5顶部的所述沟槽302中填充有层间膜7，所述层间膜7通过以所述沟槽302外的所述硅衬底1表面为停止层的回刻工艺自对准位于所述沟槽302中并和所述沟槽302外的所述硅衬底1表面相平，所述沟槽302外剩余的所述栅氧化层4也通过所述层间膜7的回刻工艺去除。
各所述器件单元结构的沟槽302连通在一起以及多晶硅栅5都连接在一起，在选定的所述器件单元结构的所述多晶硅栅5的顶部形成有第二接触孔9，所述第二接触孔9穿过所述层间膜7。
正面金属层10的图形结构组成栅极和源极，所述栅极对应的正面金属层10覆盖在所述第二接触孔9对应的所述层间膜7表面上且通过所述第二接触孔9和所述多晶硅栅5连接，所述源极对应的正面金属层10覆盖在所述栅极之外的所述源区3、所述层间膜7和所述第一接触孔6的表面，所述源极对应的正面金属层10和所述栅极对应的正面金属层10之间具有间隔，所述源极通过所述第一接触孔6连接所述源区3和所述体区2。
在所述硅衬底1的背面形成有第一导电类型重掺杂的漏区，在所述漏区和所述体区2之间的所述硅衬底1组成漂移区。
在所述漏区的背面形成有由背面金属层11组成的漏极。
在所述硅衬底1的表面形成有第一导电类型的硅外延层，所述体区2、所述源区3和所述漂移区都形成于所述硅外延层中。
所述硬质掩膜层201的材料为氧化层。
所述第二接触孔9中填充有钨层。本发明实施例中，所述第二接触孔和所述钨层都采用标记9表示。
所述第二接触孔9的钨层9和硅之间形成有阻挡层和粘合层8，阻挡层和粘合层8是可选结构，也能不形成阻挡层和粘合层8，图2中未显示形成有阻挡层和粘合层8。
本发明实施例中，沟槽MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型。在其它实施例中也能为：沟槽MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明实施例利用定义沟槽302的硬质掩膜层201来在沟槽302之间自对准定义出穿过源区3的接触孔即第一接触孔6，主要是通过将定义沟槽302的硬质掩膜层201的第一开口301扩大并形成第二开口303，在沟槽302和第二开口303中形成栅氧化层4和多晶硅栅5之后，第二开口303之间的硬质掩膜层201和栅氧化层4就能通过第二开口303中的多晶硅栅5做掩膜并自对准去除从而形成将第一接触孔6的区域打开的第三开口304；之后，以栅氧化层4为掩膜进行全面的硅刻蚀就能在第三开口304的底部形成第一接触孔6对应的第四开口305以及将多晶硅栅5回刻到低于沟槽302的顶部表面，后续依然以栅氧化层4为掩膜能自对准在第四开口305中完全填充第二多晶硅层6形成第一接触孔6并同时在多晶硅栅5表面叠加第二多晶硅层6；后续还能通过沉积和回刻的方法仅在多晶硅栅5顶部的沟槽302中填充层间膜7，这样就能完全实现在沟槽栅之间自对准定义出穿过源区3的接触孔，最后能缩小器件的尺寸，增加沟道密度并降低导通电阻。
另外，由于本发明实施例的第一接触孔6不需要采用光刻定义，故还能节省一层光罩，能降低工艺成本。
另外，本发明实施例的第一接触孔6采用多晶硅填充的结构，能方便体区2和源区3的形成工艺，使得本发明实施例中体区2和源区3的形成工艺能放置在第一接触孔6形成之后进行。
另外，本发明实施例的第一接触孔采用多晶硅填充的结构，能方便体区和源区的形成工艺，使得本发明实施例中体区和源区的形成工艺能放置在第一接触孔形成之后进行。
如图3A至图3V所示，是本发明实施例沟槽MOSFET的制造方法各步骤中的器件结构示意图，本发明实施例沟槽MOSFET的制造方法包括如下步骤：
步骤一、如图3A所示，在硅衬底1表面形成硬质掩膜层201。
所述硬质掩膜层201的材料为氧化层。
步骤二、如图3B所示，进行光刻工艺形成光刻胶图形202；如图3C所示，以所述光刻胶图形202为掩膜进行刻蚀在所述硬质掩膜层201中形成第一开口301，所述第一开口301定义出沟槽302的形成区域。之后去除所述光刻胶图形202。
步骤三、如图3D所示，以所述硬质掩膜层201为掩膜对所述硅衬底1进行刻蚀并在所述第一开口301的底部形成所述沟槽302。
沟槽MOSFET由多个器件单元结构组成，各所述器件单元结构都包括有所述沟槽302，各所述沟槽302平行排列。
步骤四、如图3E所示，对所述硬质掩膜层201进行横向刻蚀使所述第一开口301扩大形成大于所述沟槽302的宽度的第二开口303。
步骤五、如图3F所示，形成栅氧化层4，所述栅氧化层4位于所述沟槽302的内侧表面并延伸到所述沟槽302外的所述第二开口303底部的所述硅衬底1的表面。
步骤六、如图3G所示，进行多晶硅淀积形成多晶硅层5a。
如图3H所示，以所述硬质掩膜层202为停止层的化学机械研磨工艺回刻形成多晶硅栅5，所述多晶硅栅5填充于所述沟槽302和所述第二开口303中。
步骤七、如图3I所示，以所述多晶硅栅5为自对准掩膜将所述第二开口303之间的所述硬质掩膜层201和所述栅氧化层4去除并形成第三开口304，所述第三开口304将所述硅衬底1的表面露出。
步骤八、如图3J所示，以所述栅氧化层4为掩膜进行全面的硅刻蚀在所述第三开口304的底部形成第四开口305同时将所述多晶硅栅5回刻到位于所述沟槽302的顶部表面以下。
步骤九、以所述栅氧化层4为掩膜自对准在所述第四开口305中完全填充第二多晶硅层6形成所述第一接触孔6并同时在所述多晶硅栅5表面叠加所述第二多晶硅层6。
步骤九包括如下分步骤：
步骤9a、如图3K所示，淀积形成第二多晶硅层6a将所述第四开口305完全填充，所述第二多晶硅层6a还形成于所述多晶硅栅5表面以及所述多晶硅栅5顶部的所述沟槽302的侧面，所述第二多晶硅层6a还延伸到所述第四开口305以及所述沟槽302外的所述栅氧化层4的表面。
步骤9b、如图3L所示，进行多晶硅回刻将位于所述第四开口305以及所述沟槽302外的所述栅氧化层4的表面以及位于所述多晶硅栅5顶部的所述沟槽302侧面的所述第二多晶硅层6a都去除，回刻后的所述第二多晶硅层6a将所述第四开口305中完全填充并形成所述第一接触孔6，在所述多晶硅栅5表面也叠加有所述第二多晶硅层6a。
步骤十、如图3M所示，在所述硅衬底1上形成第二导电类型掺杂的体区2。所述体区2采用全面离子注入加退火推进形成。
如图3N所示，在所述体区2的表面形成第一导电类型重掺杂的源区3。进行全面的源离子注入或者采用光刻定义在选定区域进行源离子注入形成所述源区3。
所述沟槽302穿过所述体区2，相邻两个所述沟槽302之间的所述源区3和所述体区2共用，所述多晶硅栅5的顶部表面位于所述源区3的底部表面以上，所述第四开口305穿过对应的所述源区3。
十一、如图3O所示，淀积形成层间膜7。
如图3P所示，以所述沟槽302外的所述硅衬底1表面为停止层进行所述层间膜7的回刻，回刻后的所述层间膜7自对准位于所述沟槽302中并和所述沟槽302外的所述硅衬底1表面相平，所述沟槽302外剩余的所述栅氧化层4也通过所述层间膜7的回刻工艺去除。
所述层间膜7的回刻工艺包括刻蚀和化学机械研磨工艺。
步骤十二、如图3Q所示，各所述器件单元结构的沟槽302连通在一起以及多晶硅栅5都连接在一起，在选定的所述器件单元结构的所述多晶硅栅5的顶部形成第二接触孔9，所述第二接触孔9穿过所述层间膜7。
步骤12a、如图3Q所示，采用光刻工艺形成光刻胶图形203。
以光刻胶图形203为掩膜进行刻蚀从而在所述第二接触孔9的形成区域形成第五开口306；
如图3R所示，去除光刻胶图形204。
步骤12b、如图3T所示，进行钨沉积和钨的回刻在所述第五开口306中填充钨并形成所述第二接触孔9。
在其它实施例中，还能包括如下步骤：
如图3S所示，形成阻挡层和粘合层8的步骤。阻挡层和粘合层8例如采用Ti和TiN的叠加层。
如图3T所示，进行钨沉积和钨的回刻在所述第五开口306中填充钨并形成所述第二接触孔9。
步骤十三、如图3U所示，形成正面金属层10。
如图3V所示，采用光刻工艺形成光刻胶图形204。
采用以所述光刻胶图形204为掩膜的刻蚀工艺对所述正面金属层10进行图形化形成栅极和源极，所述栅极对应的正面金属层10覆盖在所述第二接触孔9对应的所述层间膜7表面上且通过所述第二接触孔9和所述多晶硅栅5连接，所述源极对应的正面金属层10覆盖在所述栅极之外的所述源区3、所述层间膜7和所述第一接触孔6的表面，所述源极对应的正面金属层10和所述栅极对应的正面金属层10之间具有间隔，所述源极通过所述第一接触孔6连接所述源区3和所述体区2。
所述正面金属层10的图形化工艺完成之后，还包括如下背面工艺：
如图2所示，在所述硅衬底1的背面形成第一导电类型重掺杂的漏区，在所述漏区和所述体区2之间的所述硅衬底1组成漂移区。
在所述漏区的背面形成背面金属层11并由背面金属层11组成漏极。
本发明实施例方法中，在所述硅衬底1的表面形成有第一导电类型的硅外延层，所述体区2、所述源区3和所述漂移区都形成于所述硅外延层中。
本发明实施例方法中，，沟槽MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型。在其它实施例方法中也能为：沟槽MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种沟槽MOSFET，其特征在于：沟槽MOSFET由多个器件单元结构组成；
各所述器件单元结构都包括：
沟槽栅，所述沟槽栅包括沟槽、形成于所述沟槽侧面和底部表面的栅氧化层和填充于所述沟槽中的多晶硅栅；
所述沟槽形成于硅衬底上，在所述硅衬底上形成有第二导电类型掺杂的体区，所述沟槽穿过所述体区，在所述体区的表面形成有第一导电类型重掺杂的源区；
所述沟槽MOSFET中的各所述器件单元结构的排列结构为：
各所述沟槽栅平行排列，相邻两个所述沟槽栅之间的所述源区和所述体区共用，在相邻两个所述沟槽栅之间形成有第一接触孔，所述第一接触孔穿过对应的所述源区和所述体区；
所述第一接触孔具有如下自对准结构：
所述沟槽由形成于所述硅衬底表面的硬质掩膜层定义，所述硬质掩膜层打开形成的第一开口定义出所述沟槽的形成区域，在形成所述沟槽之后，所述硬质掩膜层的被横向刻蚀而使所述第一开口扩大形成大于所述沟槽的宽度的第二开口，所述栅氧化层和所述多晶硅栅形成于所述沟槽和所述第二开口中；
在所述多晶硅栅的自对准定义下所述第二开口之间的所述硬质掩膜层和所述栅氧化层被去除并形成第三开口，所述第三开口将所述硅衬底的表面露出；
以所述栅氧化层为掩膜进行全面的硅刻蚀在所述第三开口的底部形成所述第一接触孔对应的第四开口同时将所述多晶硅栅回刻到位于所述沟槽的顶部表面以下以及所述源区的底部表面以上；
以所述栅氧化层为掩膜自对准在所述第四开口中完全填充第二多晶硅层形成所述第一接触孔并同时在所述多晶硅栅表面叠加所述第二多晶硅层；
在所述多晶硅栅顶部的所述沟槽中填充有层间膜，所述层间膜通过以所述沟槽外的所述硅衬底表面为停止层的回刻工艺自对准位于所述沟槽中并和所述沟槽外的所述硅衬底表面相平，所述沟槽外剩余的所述栅氧化层也通过所述层间膜的回刻工艺去除；
各所述器件单元结构的沟槽连通在一起以及多晶硅栅都连接在一起，在选定的所述器件单元结构的所述多晶硅栅的顶部形成有第二接触孔，所述第二接触孔穿过所述层间膜；
正面金属层的图形结构组成栅极和源极，所述栅极对应的正面金属层覆盖在所述第二接触孔对应的所述层间膜表面上且通过所述第二接触孔和所述多晶硅栅连接，所述源极对应的正面金属层覆盖在所述栅极之外的所述源区、所述层间膜和所述第一接触孔的表面，所述源极对应的正面金属层和所述栅极对应的正面金属层之间具有间隔，所述源极通过所述第一接触孔连接所述源区和所述体区。
2.如权利要求1所述的沟槽MOSFET，其特征在于：在所述硅衬底的背面形成有第一导电类型重掺杂的漏区，在所述漏区和所述体区之间的所述硅衬底组成漂移区；
在所述漏区的背面形成有由背面金属层组成的漏极。
3.如权利要求2所述的沟槽MOSFET，其特征在于：在所述硅衬底的表面形成有第一导电类型的硅外延层，所述体区、所述源区和所述漂移区都形成于所述硅外延层中。
4.如权利要求1所述的沟槽MOSFET，其特征在于：所述硬质掩膜层的材料为氧化层。
5.如权利要求1所述的沟槽MOSFET，其特征在于：所述第二接触孔中填充有钨层。
6.如权利要求5所述的沟槽MOSFET，其特征在于：所述第二接触孔的钨层和硅之间形成有阻挡层和粘合层。
7.如权利要求1所述的沟槽MOSFET，其特征在于：沟槽MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型；或者，沟槽MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。
8.一种沟槽MOSFET的制造方法，其特征在于，包括如下步骤：
步骤一、在硅衬底表面形成硬质掩膜层；
步骤二、进行光刻刻蚀在所述硬质掩膜层中形成第一开口，所述第一开口定义出沟槽的形成区域；
步骤三、以所述硬质掩膜层为掩膜对所述硅衬底进行刻蚀并在所述第一开口的底部形成所述沟槽；沟槽MOSFET由多个器件单元结构组成，各所述器件单元结构都包括有所述沟槽，各所述沟槽平行排列；
步骤四、对所述硬质掩膜层进行横向刻蚀使所述第一开口扩大形成大于所述沟槽的宽度的第二开口；
步骤五、形成栅氧化层，所述栅氧化层位于所述沟槽的内侧表面并延伸到所述沟槽外的所述第二开口底部的所述硅衬底的表面；
步骤六、采用多晶硅淀积和以所述硬质掩膜层为停止层的化学机械研磨工艺回刻形成多晶硅栅，所述多晶硅栅填充于所述沟槽和所述第二开口中；
步骤七、以所述多晶硅栅为自对准掩膜将所述第二开口之间的所述硬质掩膜层和所述栅氧化层去除并形成第三开口，所述第三开口将所述硅衬底的表面露出；
步骤八、以所述栅氧化层为掩膜进行全面的硅刻蚀在所述第三开口的底部形成第四开口同时将所述多晶硅栅回刻到位于所述沟槽的顶部表面以下；
步骤九、以所述栅氧化层为掩膜自对准在所述第四开口中完全填充第二多晶硅层形成所述第一接触孔并同时在所述多晶硅栅表面叠加所述第二多晶硅层；
步骤十、在所述硅衬底上形成第二导电类型掺杂的体区，在所述体区的表面形成第一导电类型重掺杂的源区；所述沟槽穿过所述体区，相邻两个所述沟槽之间的所述源区和所述体区共用，所述多晶硅栅的顶部表面位于所述源区的底部表面以上，所述第四开口穿过对应的所述源区；
十一、淀积形成层间膜；以所述沟槽外的所述硅衬底表面为停止层进行所述层间膜的回刻，回刻后的所述层间膜自对准位于所述沟槽中并和所述沟槽外的所述硅衬底表面相平，所述沟槽外剩余的所述栅氧化层也通过所述层间膜的回刻工艺去除；
步骤十二、各所述器件单元结构的沟槽连通在一起以及多晶硅栅都连接在一起，在选定的所述器件单元结构的所述多晶硅栅的顶部形成第二接触孔，所述第二接触孔穿过所述层间膜；
步骤十三、形成正面金属层，采用光刻刻蚀工艺对所述正面金属层进行图形化形成栅极和源极，所述栅极对应的正面金属层覆盖在所述第二接触孔对应的所述层间膜表面上且通过所述第二接触孔和所述多晶硅栅连接，所述源极对应的正面金属层覆盖在所述栅极之外的所述源区、所述层间膜和所述第一接触孔的表面，所述源极对应的正面金属层和所述栅极对应的正面金属层之间具有间隔，所述源极通过所述第一接触孔连接所述源区和所述体区。
9.如权利要求8所述的沟槽MOSFET的制造方法，其特征在于：所述正面金属层的图形化工艺完成之后，还包括如下背面工艺：
在所述硅衬底的背面形成第一导电类型重掺杂的漏区，在所述漏区和所述体区之间的所述硅衬底组成漂移区；
在所述漏区的背面形成背面金属层并由背面金属层组成漏极。
10.如权利要求9所述的沟槽MOSFET的制造方法，其特征在于：在所述硅衬底的表面形成有第一导电类型的硅外延层，所述体区、所述源区和所述漂移区都形成于所述硅外延层中。
11.如权利要求8所述的沟槽MOSFET的制造方法，其特征在于：步骤九包括如下分步骤：
步骤9a、淀积形成第二多晶硅层将所述第四开口完全填充，所述第二多晶硅层还形成于所述多晶硅栅表面以及所述多晶硅栅顶部的所述沟槽的侧面，所述第二多晶硅层还延伸到所述第四开口以及所述沟槽外的所述栅氧化层的表面；
步骤9b、进行多晶硅回刻将位于所述第四开口以及所述沟槽外的所述栅氧化层的表面以及位于所述多晶硅栅顶部的所述沟槽侧面的所述第二多晶硅层都去除，回刻后的所述第二多晶硅层将所述第四开口中完全填充并形成所述第一接触孔，在所述多晶硅栅表面也叠加有所述第二多晶硅层。
12.如权利要求8所述的沟槽MOSFET的制造方法，其特征在于：所述硬质掩膜层的材料为氧化层。
13.如权利要求8所述的沟槽MOSFET的制造方法，其特征在于：步骤十二包括如下分步骤：
步骤12a、采用光刻刻蚀工艺在所述第二接触孔的形成区域形成第五开口；
步骤12b、进行钨沉积和钨的回刻在所述第五开口中填充钨并形成所述第二接触孔。
14.如权利要求13所述的沟槽MOSFET的制造方法，其特征在于：在进行步骤12b的钨沉积之前还包括形成阻挡层和粘合层的步骤。
15.如权利要求8所述的沟槽MOSFET的制造方法，其特征在于：沟槽MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型；或者，沟槽MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。
CN201810919959.3A 2018-08-14 2018-08-14 沟槽mosfet及其制造方法 Active CN109103238B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810919959.3A CN109103238B (zh) 2018-08-14 2018-08-14 沟槽mosfet及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810919959.3A CN109103238B (zh) 2018-08-14 2018-08-14 沟槽mosfet及其制造方法

Publications (2)

Publication Number Publication Date
CN109103238A true CN109103238A (zh) 2018-12-28
CN109103238B CN109103238B (zh) 2021-08-24

Family

ID=64849404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810919959.3A Active CN109103238B (zh) 2018-08-14 2018-08-14 沟槽mosfet及其制造方法

Country Status (1)

Country Link
CN (1) CN109103238B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109887990A (zh) * 2019-01-30 2019-06-14 上海华虹宏力半导体制造有限公司 超结igbt器件及其制造方法
CN110047934A (zh) * 2019-05-07 2019-07-23 张家港凯思半导体有限公司 一种削减光罩层数的半导体功率器件及其制备方法
CN112530867A (zh) * 2019-09-17 2021-03-19 华润微电子（重庆）有限公司 沟槽型场效应晶体管结构及其制备方法
CN117238770A (zh) * 2023-11-01 2023-12-15 深圳市美浦森半导体有限公司 一种沟槽栅mosfet器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040041207A1 (en) * 2002-09-02 2004-03-04 Kabushiki Kaisha Toshiba Trench gate type semiconductor device and fabricating method of the same
US20110297964A1 (en) * 2010-06-03 2011-12-08 Rohm Co., Ltd. Ac switch
US20150357424A1 (en) * 2014-06-06 2015-12-10 Renesas Electronics Corporation Semiconductor device, and method for producing the same
CN107611169A (zh) * 2017-09-22 2018-01-19 无锡新洁能股份有限公司 一种功率半导体器件及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040041207A1 (en) * 2002-09-02 2004-03-04 Kabushiki Kaisha Toshiba Trench gate type semiconductor device and fabricating method of the same
US20110297964A1 (en) * 2010-06-03 2011-12-08 Rohm Co., Ltd. Ac switch
US20150357424A1 (en) * 2014-06-06 2015-12-10 Renesas Electronics Corporation Semiconductor device, and method for producing the same
CN107611169A (zh) * 2017-09-22 2018-01-19 无锡新洁能股份有限公司 一种功率半导体器件及其制作方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109887990A (zh) * 2019-01-30 2019-06-14 上海华虹宏力半导体制造有限公司 超结igbt器件及其制造方法
CN110047934A (zh) * 2019-05-07 2019-07-23 张家港凯思半导体有限公司 一种削减光罩层数的半导体功率器件及其制备方法
CN110047934B (zh) * 2019-05-07 2023-12-05 张家港凯思半导体有限公司 一种削减光罩层数的半导体功率器件及其制备方法
CN112530867A (zh) * 2019-09-17 2021-03-19 华润微电子（重庆）有限公司 沟槽型场效应晶体管结构及其制备方法
CN117238770A (zh) * 2023-11-01 2023-12-15 深圳市美浦森半导体有限公司 一种沟槽栅mosfet器件及其制造方法
CN117238770B (zh) * 2023-11-01 2024-05-10 深圳市美浦森半导体有限公司 一种沟槽栅mosfet器件及其制造方法

Also Published As

Publication number Publication date
CN109103238B (zh) 2021-08-24

Similar Documents

Publication Publication Date Title
CN109103238A (zh) 沟槽mosfet及其制造方法
CN109148585A (zh) 沟槽mosfet及其制造方法
CN105870022B (zh) 屏蔽栅沟槽mosfet的制造方法
CN105826205B (zh) 沟槽栅功率器件的制造方法及结构
US7250343B2 (en) Power transistor arrangement and method for fabricating it
CN106298941B (zh) 屏蔽栅沟槽功率器件及其制造方法
CN106024630B (zh) 沟槽栅功率器件的制造方法及结构
CN108039369A (zh) 屏蔽栅沟槽mosfet及其制造方法
CN109119477A (zh) 沟槽栅mosfet及其制造方法
US7821064B2 (en) Lateral MISFET and method for fabricating it
CN107799601A (zh) 屏蔽栅沟槽功率mostet器件及其制造方法
CN107527944A (zh) 沟槽栅功率mosfet及其制造方法
CN104282645A (zh) 沟渠式功率半导体器件及其制作方法
CN107895737A (zh) 沟槽栅功率晶体管及其制造方法
CN104241268B (zh) 沟槽型‑垂直式双扩散金氧半晶体管结构及其制造方法
CN107331706A (zh) 沟槽栅超结器件及其制造方法
CN106129105B (zh) 沟槽栅功率mosfet及制造方法
CN109148569A (zh) 沟槽型双层栅mosfet及其制造方法
CN104617045B (zh) 沟槽栅功率器件的制造方法
CN110491782B (zh) 沟槽型双层栅mosfet的制造方法
CN105551965B (zh) 沟槽栅功率mosfet及其制造方法
CN106057675B (zh) 屏蔽栅沟槽mosfet的制造方法
CN105529273B (zh) 沟槽栅功率器件的制造方法
CN105977285A (zh) 半导体器件及其制造方法
CN107507765A (zh) 屏蔽栅沟槽功率器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant