CN109075207B - 在显示装置中利用的包含氧化锆的高k介电材料 - Google Patents

在显示装置中利用的包含氧化锆的高k介电材料 Download PDF

Info

Publication number
CN109075207B
CN109075207B CN201780026052.8A CN201780026052A CN109075207B CN 109075207 B CN109075207 B CN 109075207B CN 201780026052 A CN201780026052 A CN 201780026052A CN 109075207 B CN109075207 B CN 109075207B
Authority
CN
China
Prior art keywords
layer
dielectric constant
aluminum
composite film
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780026052.8A
Other languages
English (en)
Other versions
CN109075207A (zh
Inventor
芮祥新
赵莱
伊恩·杰里·陈
崔寿永
宇佳·翟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN109075207A publication Critical patent/CN109075207A/zh
Application granted granted Critical
Publication of CN109075207B publication Critical patent/CN109075207B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0534—4th Group
    • H01L2924/05342—ZrO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本公开内容的实施方式总体提供一种形成具有高介电常数以及低膜电流泄漏和期望的膜质量的电容器层或栅极绝缘层以供显示器应用的方法。在一个实施方式中，一种薄膜晶体管结构包括：介电层，在基板上形成，其中介电层是包含铝的含锆材料；和栅极电极、源极电极和漏极电极，在基板上形成，其中栅极电极、源极电极和漏极电极在介电层之上或之下形成。

Description

在显示装置中利用的包含氧化锆的高k介电材料
背景
技术领域
本公开内容的实施方式一般地涉及形成用于显示装置的具有高介电常数的介电层。尤其是，本公开内容的实施方式涉及用于通过原子层沉积(ALD)工艺形成包含氧化锆的高介电常数膜层以供显示器应用的方法。
背景技术
显示装置已经广泛地用于多种多样的电子应用，诸如TV、显示器、移动电话、MP3播放器、电子书阅读器、个人数字助理(PDAs)和类似装置。显示装置通常被设计为通过将电场施加到液晶来产生期望的图像，液晶填充两个基板(例如，像素电极和公共电极)之间的间隙并且具有控制介电场强度的各向异性介电常数。通过调整透过基板传输的光的量，可有效地控制光和图像强度、质量和功率消耗。
各种不同的显示装置，诸如主动矩阵液晶显示器(AMLCD)或主动矩阵有机发光二极管(AMOLED)，可以用作显示器的光源。在制造显示装置时，具有高电子迁移率、低漏电流和高击穿电压的电子装置将允许更多像素区域用于光传输和电路集成，由此产生较亮显示器、较高总电气效率、较快响应时间和较高分辨率显示器。在装置中形成的低膜质量的材料层，诸如具有杂质或低膜密度的介电层，经常导致不良的装置电气性能和短的装置服务寿命。因此，用于在TFT和OLED装置内形成和集成膜层的稳定且可靠的方法在以下情形中变得关键：提供在制造具有较低阈值电压偏移和改进的电子装置的总性能的电子装置时使用的具有低膜泄漏和高击穿电压的装置结构。
尤其是，由于在金属电极层与邻近绝缘材料之间的界面的不适当材料选择可能不利地导致不期望的元素扩散至相邻材料中，这可能最终导致电流短路、电流泄漏或装置失效，因此在金属电极层与邻近的绝缘材料之间的界面管理变得关键。另外，具有不同的较高介电常数的绝缘材料经常提供不同电气性能，诸如在装置结构中提供不同电容。绝缘材料的材料选择不仅影响装置的电气性能，绝缘材料的材料对电极的不相容性也可导致膜结构剥落、不良界面粘附或界面材料扩散，这可能最终导致装置失效和低产品产量。
在一些装置中，电容器(例如，放置在两个电极之间的介电层)经常被利用并且形成以在操作显示装置时存储电荷。所形成的电容器需要具有用于显示装置的高电容。电容可通过改变在电极之间形成的介电层的介电材料和尺寸和/或介电层的厚度来调整。例如，当利用具有较高介电常数的材料替代介电层时，电容器的电容也将增加。由于显示装置的分辨率需求(例如，大于800ppi的显示器分辨率)日渐具有挑战性，仅有限面积余留在显示装置中以允许其中形成电容器来增加电气性能。因此，将显示装置中形成的电容器维持在具有相对小的面积的受限位置已变得关键。
由此，存在对用于形成具有期望的膜质量和低泄漏的具有高介电常数的介电层以用以制造显示装置的改进方法的需要，所述显示装置产生改进的装置电气性能。
发明内容
本公开内容的实施方式一般地提供了通过原子层沉积工艺形成具有高介电常数以及期望的膜质量和低膜泄漏的介电层以供于显示器应用的方法。在一个实施方式中，一种薄膜晶体管结构包括：介电层，在基板上形成，其中介电层是包含铝的含锆材料；以及栅极电极、源极电极和漏极电极，在基板上形成，其中栅极电极、源极电极和漏极电极在介电层之上或之下形成。
在另一实施方式中，一种用于形成显示装置的复合膜层的方法包括：执行ALD工艺以形成包括设置在基板上的第一层和第二层的复合膜层，所述第一层包括在基板上形成的铝掺杂的含锆层，并且所述第二层包括含锆层。
在又一实施方式中，一种在显示装置中利用的装置结构包括电容器结构，所述电容器结构具有在显示装置中的两个电极之间形成的电容器层，其中所述电容器层为介电常数在约15与约25之间的具有无定形结构的铝掺杂的ZrO2层。
附图说明
以上简要概述的本公开内容的上述详述特征可以被获得并被详细理解的方式，以及本公开内容的更特定描述可以通过参照实施方式来获得，，其中一些实施方式绘示于附图中示出。
图1描绘根据本公开内容的一个实施方式的可用于沉积高介电常数介电层的处理腔室的截面图；
图2描绘在基板上形成高介电常数膜层的方法的一个实施方式的工艺流程图；
图3A至图3C描绘包括电容器结构的薄膜晶体管装置的一部分的一个示例的截面图，所述电容器结构中形成有图2的高介电常数膜层；
图4描绘在基板上形成具有高介电常数的复合膜层的方法的一个实施方式的工艺流程图；
图5A至图5C描绘薄膜晶体管装置结构的一部分的一个示例的截面图，所述薄膜晶体管装置结构中形成有图4的具有高介电常数的复合膜层；
图6A至图6B是在显示装置结构中形成的电容器结构的截面图；
图7A是其中形成有电容器结构的显示装置结构的一个示例的横截面图；
图7B是其中形成有电容器结构的显示装置结构的另一示例的横截面图；以及
图8是具有电容器结构的显示装置结构的一个示例的截面图，所述电容器结构中形成有具有高介电常数的复合膜层。
为了便于理解，尽可能地，使用了相同附图标号以标示附图中共通的相同元件。考虑到，在没有进一步描述下一个实施方式的元件和特征可能有利地并入其它实施方式。
然而，应注意，附图仅绘示本公开内容的示例性实施方式，因而不应视为对本公开内容的范围的限制，因为本公开内容可能允许其它等同有效的实施方式。
具体实施方式
本公开内容的实施方式一般地提供形成具有增强的电气性能(例如，具有高电容和低泄漏)的高介电常数膜层以用于显示装置的方法。此高介电常数膜层(例如，介电常数大于10)可在显示装置中形成为电容器或任何合适的结构。介电层可通过原子层沉积(ALD)工艺制造，所述工艺可提供具有低缺陷密度、低杂质、低膜泄漏和高介电常数的膜层。通过ALD工艺形成的高介电常数膜层可在TFT装置或OLED装置中的任何绝缘结构和/或电容器结构中利用。在一个示例中，高介电常数膜层包括具有介电常数大于10(诸如至少在约15与45之间，诸如在约15与25之间)的含锆材料，诸如氧化锆(ZrO2)。高介电常数膜层中的含锆材料可进一步包括掺杂剂，用于致使高介电常数膜层为无定形结构。一种示例性掺杂剂可为含铝掺杂剂。包括铝掺杂剂的含锆材料可具有在相对低范围(例如，在约15与25之间)同时维持低膜泄漏的介电常数。包括铝掺杂剂的含锆材料可用于任何合适的层中，诸如显示装置中的栅极绝缘层、在两个电极之间形成的电容器层、层间绝缘层、蚀刻终止层或界面保护层中，以实现电气性能增强和改进。
在一些示例中，如在本公开内容中描述的含锆材料可利用含铪(Hf)材料交换或替代，所述含铪材料包括氧化铪，掺杂铪、掺杂的氧化铪或类似物。在一些其它示例中，如在本公开内容中描述的含锆材料可用含铝(Al)材料交换或替代，所述含铝材料包括氧化铝、掺杂铝、掺杂的氧化铝或类似物。
本公开内容的一些其它实施方式提供了形成具有增强的电气性能的具有高介电常数的复合膜层以用于显示装置的方法，增强的电气性能，例如，高电容和低泄漏。此高介电常数复合膜层(例如，介电常数大于10和/或25)可在显示装置中形成为电容器或任何合适的结构。具有高介电常数的复合膜层可通过原子层沉积(ALD)工艺制造，所述工艺可提供具有低缺陷密度、低杂质、低膜泄漏和高介电常数的膜层。通过ALD工艺形成的具有高介电常数的复合膜层可用于TFT装置或OLED装置中的任何绝缘结构和/或电容器结构。在一个示例中，具有高介电常数的复合膜层包括具有呈立方、四方结构或立方和四方结构的混合的含锆材料(诸如氧化锆(ZrO2))的膜层的第一部分，从而提供具有大于25的高介电常数的复合膜层。具有高介电常数的复合膜层进一步包括具有包含掺杂剂的含锆材料的膜层的第二部分，以致使含锆材料为无定形结构，从而提供具有低膜泄漏的具有大于10的介电常数的掺杂的含锆材料。一种示例性掺杂剂可为含铝掺杂剂。具有高介电常数的复合膜层可用于任何合适的层中，诸如显示装置中的栅极绝缘层、在两个电极之间形成的电容器层、层间绝缘层、蚀刻终止层或界面保护层中，以实现电气性能增强和改进。
图1是可用于执行本文描述的沉积的ALD(原子层沉积)腔室100的示意性横截面图。可以预期，可替代地利用其它沉积***。ALD沉积工艺可用于形成介电层，诸如如本文描述的显示装置中的绝缘层、栅极绝缘层、蚀刻终止层、层间绝缘体、用于电容器的介电层或钝化层。腔室100通常包括腔室主体101、盖组件104、基板支撑组件106和处理配件150。盖组件104设置在腔室主体101上，并且基板支撑组件106至少部分设置在腔室主体101内。腔室主体101包括在其侧壁中形成的狭缝阀开口108，用于提供到处理腔室100内部的出入口。在一些实施方式中，腔室主体101包括与真空***(例如，真空泵)流体连通的一个或多个孔。孔提供用于腔室100内的气体的出口。真空***由处理控制器控制以维持处理腔室100内的压力适用于ALD工艺。盖组件104可包括一个或多个差动泵和净化组件120。利用波纹管122将差动泵和净化组件120安装到的盖组件104。波纹管122允许泵和净化组件120关于盖组件104竖直地移动，同时仍维持密封而防止气体泄漏。当将处理配件150升高到处理位置中时，使处理配件150上的柔性(compliant)第一密封件186和柔性第二密封件188与差动泵和净化组件120接触。差动泵和净化组件120与真空***(未图示)连接并且维持在低压。
如图1所示，盖组件104包括RF阴极110，RF阴极110可以在腔室100内和/或在处理配件150内产生反应性物质的等离子体。RF阴极110可例如由电气加热元件(未示出)来加热，并且例如由冷却流体的循环来冷却。可使用能够将气体激发为反应性物质并维持反应性物质的等离子体的任何电源。例如，可使用基于RF或微波(MW)的功率放电技术。激发也可由基于热的技术、气体击穿技术、高强度光源(例如，UV能量)、或暴露至x射线源来产生。
基板支撑组件106可以至少部分设置在腔室主体101内。基板支撑组件106可以包括基板支撑构件或基座130，用于支撑用于在腔室主体内处理的基板102。基座130可经由一个轴件124或多个轴件124耦接到基板升降机构(未示出)，所述轴件延伸穿过在腔室主体101的底表面中形成的一个或多个开口126。基板升降机构可以由波纹管128灵活地密封到腔室主体101，所述波纹管防止来自轴件124周围的真空泄漏。基板升降机构允许基座130在ALD腔室100内在如图所示的下部机械手进入位置与处理、处理配件传送和基板传送位置之间竖直地移动。在一些实施方式中，基板升降机构在与所描述位置相比更少的位置之间移动。
在一些实施方式中，可使用真空夹盘(未示出)、静电夹盘(未示出)或机械夹具(未示出)将基板102固定到基座。基座130的温度可在ALD腔室100中处理期间(由例如处理控制器)控制，用以影响基板102和处理配件150的温度从而改进ALD处理的性能。基座130可由例如基座130内的电气加热元件(未图示)加热。基座130的温度可例如由腔室100中的高温计(未示出)确定。
如图1所示，基座130可以包括穿过基座130的一个或多个孔134，用以调整一个或多个升降杆136。每个升降杆136被安装为使得升降杆136可在孔134内自由地滑动。支撑组件106为可移动的，使得升降杆136的上表面可以在支撑组件106处于较低位置时位于基座130的基板支撑表面138之上。相反地，升降杆136的上表面在支撑组件106处于升高位置时位于基座130的基板支撑表面138之下。当接触腔室主体101时，升降杆136抵靠基板102的下表面推动，从而将基板提升离开基座130。相反地，基座130可将基板102提升至离开升降杆136。
在一些实施方式中，基座130包括处理配件绝缘按钮137，所述处理配件绝缘按钮可包括一个或多个柔性密封件139。处理配件绝缘按钮137可用于在基座130上携带处理配件150。当基座将处理配件150提升到处理位置中时，处理配件绝缘按钮137中的一个或多个柔性密封件139被压缩。
图2描绘用于形成适合在显示装置(诸如薄膜晶体管装置或OLED装置)中使用的高介电常数材料层的工艺200的一个实施方式的流程图。此高介电常数材料层可形成为设置在两个金属层之间的电容器层，用于形成电容器。在显示装置中使用的高介电常数材料层的合适的示例包括栅极绝缘层、设置在两个金属层之间的电容器层、界面层、用于形成电容器的介电层、蚀刻终止层或其中需要绝缘材料的钝化层。高介电常数材料层可通过原子层沉积(ALD)工艺或等离子体辅助的原子层沉积(ALD)工艺(PE-ALD)来形成，所述工艺可在如图1所描述的处理腔室100、或其它合适的处理腔室、或其组合中实践。
通过将基板102传送到处理腔室中以形成如图3A所示的高介电常数材料层，工艺200开始于操作202，处理腔室例如图1中描绘的处理腔室100(ALD腔室)。基板102可具有先前在其上形成的膜、结构或层的不同组合，以便于在基板102上形成不同的装置结构或不同的膜堆叠。基板102可为适用于在其上形成薄膜晶体管的玻璃基板、塑料基板、聚合物基板、金属基板、单个基板、卷对卷(roll-to-roll)基板或其它合适的透明基板中的任何一种。
于操作204，随后在基板102上执行原子层沉积(ALD)工艺以通过在基板102的表面302上形成第一层304来在基板102上形成高介电常数材料层308(图3C所示)。第一层304通过以下步骤来形成：如图3A所示，通过在具有或不具有反应性气体物质的情况下将第一前驱物供应到基板102的上表面上来执行第一反应。第一层304可为含金属的无机材料。原子层沉积(ALD)工艺为具有自终止(self-termination)/自限制生长的沉积工艺。对于每个沉积循环，ALD工艺产生仅数埃厚度或呈单层水平。通过循环重复地将化学试剂和反应物依次分配到处理腔室中来控制ALD工艺。将通过ALD工艺在基板102上形成的高介电常数材料层的厚度取决于反应循环的数量。第一前驱物的第一反应提供被吸收在基板102上的分子层的第一原子层，诸如第一层304，并且第二反应(将于下文操作206进一步描述)提供被吸收在第一层304上的分子层的第二原子层，诸如图3B所示的第二层306。
第一反应可沉积具有在约0.5A与约3A之间的厚度的高介电常数材料层308的第一层304。
在一个示例中，在反应的第一脉冲中用于形成第一层304的第一前驱物包括含锆(Zr)前驱物。含锆前驱物的合适的示例包括Zr-有机金属前驱物，诸如四(乙基甲胺基)锆(TEMAZ)、三(二甲胺基)环戊二烯基锆(C5H5)Zr[N(CH3)2]3或类似物。在本文中利用的一个特定示例中，第一前驱物为四(乙基甲胺基)锆(TEMAZ)。
据信，利用含Zr前驱物来通过原子层沉积(ALD)工艺将含Zr层形成为高介电常数材料层308可提供良好膜性质，诸如高热稳定性、高沉积速率、低膜泄漏、高膜密度、低缺陷密度和类似性质。原子在每个层中的强粘附力和原子层到基板表面上的吸收能力在膜结构中提供紧凑且固定结合的结构，以呈现具有高膜密度(与化学气相沉积工艺相比)的膜性质，所述膜性质可有效消除介电层中可能导致电流泄漏的疏松膜结构。另外，高膜密度也可防止水分或污染物穿透其中。另外，在基板上形成的单层的缓慢ALD沉积速率亦允许来自每个单层的原子逐渐填充在可能存在与基板表面的针孔(pinhole)、孔隙、凹坑或缺陷中，以辅助修复基板表面上的膜缺陷。
反应的第一脉冲持续达预定时间间隔。如本文使用的术语脉冲指注入处理腔室中的材料的剂量。在第一前驱物或/和第二前驱物和/或反应性气体物质的每个脉冲之间，净化气体混合物(诸如氮气)、惰性气体(例如，He或Ar)可在第一前驱物或/和第二前驱物和/或反应性气体物质的每个或多个脉冲之间(例如，在含不同金属的气体与含氧气体之间)被脉冲到处理腔室中以移除副产物、杂质或未反应的/未由基板表面吸收的剩余前驱物气体混合物(例如，来自反应物气体混合物的未反应的杂质或其它物质)，使得它们可以从处理腔室中泵送出。
在包括含Zr前驱物的第一前驱物的脉冲期间，反应性气体物质可与第一前驱物(例如，举例来说，含Zr前驱物)同时、交替或依次地供应以在沉积工艺期间形成第一层304。在一个示例中，与第一前驱物同时、替代或依次供应的反应性气体物质可为含氧气体，诸如H2O、O2、O3、CO2、H2O2、NO2、N2O和类似气体。在一个示例中，含氧气体为O2或O3。或者，反应性气体物质可在执行泵送/净化气体的脉冲之后被供应以将处理腔室100中余留的剩余第一前驱物清除。
在具有或不具有反应性气体物质(例如，在第一前驱物之后供应的反应性气体物质)的情况下的第一前驱物的脉冲期间，亦调整数个处理参数。在一个实施方式中，将处理压力控制在约0.1Torr与约1Torr之间。处理温度在约40摄氏度与约300摄氏度之间，诸如约200摄氏度。在一个实施方式中，将RF电源功率控制在约500瓦与约3500瓦之间，诸如约3000瓦。
因此，在第一前驱物以及反应性气体物质的第一脉冲之后，图3A所示的第一层304可包括Zr元素以及氧元素。第一层304包括Zr并且氧元素形成高介电常数材料层308的第一部分。
于操作206，在第一反应和泵送/净化工艺之后，在具有或不具有反应性气体物质的情况下包括第二前驱物的第二反应，到第一层304上以在基板102上形成第二层306，如图3B所示。第二前驱物亦为含金属前驱物，但与第一前驱物不同。在一个示例中，第二前驱物包括铝。包含铝的第二前驱物的合适的示例可具有式RxAlyR’zR”v或RxAly(OR’)z，其中R、R’和R”为H、CH3、C2H5、C3H7、CO、NCO、烷基或芳基基团，并且x、y、z和v是在1与8之间的范围的整数。在另一实施方式中，含铝化合物可具有式Al(NRR’)3，其中R和R’可为H、CH3、C2H5、C3H7、CO、NCO、烷基或芳基基团，并且R’可为H、CH3、C2H5、C3H7、CO、NCO、烷基或芳基基团。合适的含铝化合物的示例为二乙基乙氧化铝(Et2AlOEt)、三乙基三仲丁氧基二铝(Et3Al2OBu3或EBDA)、三甲基铝(TMA)、三甲基乙氧化二铝、二甲基异丙氧化铝(dimethyl aluminumisopropoxide)、二仲丁氧基乙氧化铝，(OR)2AlR’，其中R、R’和R”可为甲基、乙基、丙基、异丙基、丁基、异丁基、叔丁基和具有较高数量的碳原子的其它烷基基团以及类似基团。
在一个具体示例中，包含铝的第二前驱物为三甲基铝(TMA)。
每个反应可沉积具有在约0.5A与约3A之间的厚度的高介电常数材料层308的第二层306。
据信，从第二前驱物提供的第二金属元素可被认为是在高介电常数材料层308中掺杂的掺杂剂，以致使所得高介电常数材料层308为无定形结构。通过原子层沉积工艺形成的ZrO2层经常提供在结晶结构方面呈立方或四方相的所得ZrO2，从而提供至少在约25与约50之间的介电常数。然而，由于材料的介电常数增加，材料的带隙减小，从而导致装置中高的漏电流。因此，通过在材料中提供掺杂剂，例如第二元素，材料的结晶结构可变化为无定形态，因此降低某一预定水平的介电常数，以将漏电流保持在期望的低水平。例如，通过将掺杂剂(诸如包含铝的第二金属元素)提供到ZrO2结构中，可致使所得ZrO2结构为无定形的，因此，将无定形铝掺杂的ZrO2的介电常数保持在约15与约25之间的范围。
第二反应持续达预定时间间隔以形成包含铝的第二层306。在包括含Al前驱物的第二前驱物的脉冲期间，反应性气体物质可与第二前驱物(例如，举例来说，含Al前驱物)同时、交替或依次供应以在沉积工艺期间形成第二层306。在一个示例中，与第一前驱物同时、交替或依次供应的反应性气体物质可为含氧气体，诸如H2O、O2、O3、CO2、H2O2、NO2、N2O和类似气体。在一个示例中，含氧气体为O2或O3。或者，反应性气体物质可在执行泵送/净化气体的脉冲之后被供应，以将处理腔室100中余留的剩余第二前驱物清除。
在具有或不具有反应性气体物质(例如，在第一前驱物之后供应的反应性气体物质)的情况下供应第二前驱物期间，亦调整数个处理参数。在一个实施方式中，将处理压力控制在约0.1Torr与约1Torr之间。处理温度在约40摄氏度与约300摄氏度之间，诸如约200摄氏度。将RF电源功率控制在约500瓦与约3500瓦之间，诸如约3000瓦。
因此，在第二前驱物以及反应性气体物质的第二脉冲之后，图3B所示的第二层306可包括Al元素以及氧元素。第二层306包括Al，并且氧元素形成高介电常数材料层308的第二部分。
应注意到，如由回路207标示的，可重复执行于操作204的第一反应和于操作206的第二反应，从而形成最上部第一层304’和最上部第二层306’，直到达到期望厚度的整体高介电常数材料层308。
于操作208，如图3C所示，在于操作204和206的反应的第一脉冲和第二脉冲的数个重复循环之后，高介电常数材料层308随后在基板上形成。在一个示例中，可执行共约200个循环的操作204和206以形成高介电常数材料层308。所得高介电常数材料层308可包括由重复的第一和第二层形成的多层(底部第一和第二层304、306以及示出为304’、306’的最上部第一和第二层)，直到达到期望厚度310。在一个示例中，期望厚度310可在约25nm与约90nm之间。高介电常数材料层308可具有在约15与25之间的介电常数和约1E-8A/cm2或更低的膜泄漏。高介电常数材料层308在ZrO2结构中具有掺杂浓度在6atm.％与约20atm.％之间(在元素Zr与Al之间)的铝掺杂剂。
沉积工艺200形成具有大于10的介电常数的高介电常数材料层，例如，介电常数大于15，举例而言，介电常数在约15与25之间。在一个示例中，所得高介电常数材料层308为具有无定形结构的Al掺杂剂的ZrO2层。
应注意到，掺杂剂可影响在高介电常数材料层308中获得的介电常数的范围。在一个示例中，当ZrO2结构中的铝掺杂剂具有的掺杂浓度可被控制为小于5atm.％(在元素Zr与Al之间)，这可导致高介电常数材料层308具有呈实质上结晶结构的结构，且具有在约25与45之间的介电常数。在另一示例中，在ZrO2结构中的铝掺杂剂具有的掺杂浓度可被控制在6atm.％与约20atm.％之间(在元素Zr和Al之间)，这可导致高介电常数材料层308具有呈无定形结构的结构，且具有在约15与25之间的介电常数。在又一示例中，在ZrO2结构中的铝掺杂剂具有的掺杂浓度可被控制在20atm.％与约100atm.％之间(在元素Zr与Al之间)，这可导致高介电常数材料层308具有无定形结构，且具有在约9与15之间的介电常数。
在一些示例中，高介电常数材料层308中的Al掺杂剂也可替代为硅掺杂剂。例如，诸如SiO2的含硅掺杂剂也可用于ZrO2材料中以形成具有大于15(例如在约15与25之间)的介电常数的膜层。
图4描绘用于形成适合在显示装置(诸如薄膜晶体管装置或OLED装置)中使用的具有高介电常数以及低膜泄漏的复合膜层的工艺400的一个实施方式的流程图。具有高介电常数的此复合膜层可形成为设置在两个金属层之间的电容器层，用以形成电容器。在显示装置中使用的具有高介电常数的复合膜层的合适的示例包括栅极绝缘层、设置在两个金属层之间的电容器层、界面层、用于形成电容器的介电层、蚀刻终止层或其中需要绝缘材料的钝化层。高介电常数材料层可通过原子层沉积(ALD)工艺或等离子体辅助的原子层沉积工艺(PE-ALD)来形成，所述工艺可在如图1所描述的处理腔室100、或其它合适的处理腔室、或其组合中实施。
通过将基板102传送到处理腔室(诸如图1中描绘的处理腔室100(ALD腔室))中以在基板102上形成如图5A所示的具有高介电常数的复合膜层502，工艺400开始于操作402。
于操作404，如图5A所示，随后在基板102上执行原子层沉积(ALD)工艺以形成复合膜层502的第一层510。复合膜层502的第一层510可通过ALD工艺形成。第一层510可通过以下步骤形成：通过在具有或不具有反应性气体物质的情况下将前驱物气体混合物(超过一种类型的前驱物气体混合物)连续脉冲到基板102上来执行ALD工艺的第一类型的反应，如图5A所示，所形成的第一层510可为含金属的无机材料。应注意到，反应性气体物质可与前驱物气体混合物同时、交替或依次脉冲以形成复合膜层502的第一层510。在反应性气体物质与前驱物气体混合物的脉冲之间，可执行泵送/净化工艺以在另一脉冲之前从处理腔室移除前驱物残余物。
将通过ALD工艺在基板102上形成的复合膜层502的由箭头506所示的厚度取决于反应循环的数量。在一个示例中，复合膜层502的第一层510具有在约25nm与约90nm之间的厚度。
在一个示例中，用于形成第一层510的前驱物混合物可包括在具有或不具有反应性气体物质的情况下交替或依次供应的含锆前驱物和含铝前驱物，用以形成铝掺杂的含锆(Zr)层。合适的含锆前驱物包括Zr有机金属前驱物，诸如四(乙基甲氨基)锆(TEMAZ)、三(二甲胺基)环戊二烯基锆(C5H5)Zr[N(CH3)2]3或类似物。在本文中利用的一个特定示例中，含锆前驱物为四(乙基甲胺基)锆(TEMAZ)。
含铝前驱物的合适的示例可具有式RxAlyR’zR”v或RxAly(OR’)z，其中R、R’和R”为H、CH3、C2H5、C3H7、CO、NCO、烷基或芳基基团，并且x、y、z和v是在1与8之间的范围的整数。在另一实施方式中，含铝化合物可具有式Al(NRR’)3，其中R和R’可为H、CH3、C2H5、C3H7、CO、NCO、烷基或芳基基团，并且R’可为H、CH3、C2H5、C3H7、CO、NCO、烷基或芳基基团。合适的含铝化合物的示例为二乙基乙氧化铝(Et2AlOEt)、三乙基三仲丁氧基二铝(Et3Al2OBu3或EBDA)、三甲基铝(TMA)、三甲基乙氧化二铝、二甲基异丙氧化铝(dimethyl aluminum isopropoxide)、二仲丁氧基乙氧化铝，(OR)2AlR’，其中R、R’和R”可为甲基、乙基、丙基、异丙基、丁基、异丁基、叔丁基和具有较高数量的碳原子的其它烷基基团以及类似基团。在一个具体示例中，含铝前驱物为三甲基铝(TMA)。
反应性气体物质可为含氧气体，诸如H2O、O2、O3、H2O2、CO2、NO2、N2O和类似气体。在一个示例中，含氧气体为O2或O3。
据信，形成并掺杂到第一层510(例如，含Zr层)中的第二金属元素(例如，含铝掺杂剂)可被认为是在复合膜层502中掺杂的掺杂剂，以致使ZrO2层的第一层510为无定形结构。通过原子层沉积工艺形成的ZrO2层经常提供在结晶结构方面呈立方或四方相或立方和四方相的混合的ZrO2，从而提供至少大于25的介电常数，例如，在约25与约50之间的介电常数。然而，由于材料的介电常数增加，材料的带隙减小，从而导致装置中的高的漏电流。因此，期望较高介电常数(例如，大于25)的介电层用于先进的技术，以提供具有较高电容的电容器。相比之下，较高介电常数(例如，大于25)的介电层亦经常导致可最终导致装置失效的高膜泄漏。因此，通过形成具有相对低介电常数(例如，大于10但小于25)的复合膜层502的第一层510，复合膜层502可保持某一程度的低膜泄漏。因此，通过提供在复合膜层502的第一层510中形成的掺杂剂，诸如铝掺杂剂，材料的结晶结构可变化为无定形态，因此降低某一预定水平的介电常数，以将电流泄漏保持在期望的低水平。例如，通过将铝掺杂剂提供到ZrO2结构中以形成第一层510可致使所得ZrO2结构为无定形态，因此，将无定形铝掺杂的ZrO2的介电常数保持在小于25而高于10的期望范围。随后，复合膜层502的第二层512在结晶结构方面呈立方或四方相或立方和四方相的混合(例如，大于25的介电常数)的ZrO2形成，以增加所得复合膜层502的电容，这将在下文操作406处详细描述。
在一个示例中，在第一类型的反应中供应气体混合物以用于形成第一层510包括在具有或不具有含氧气体作为反应性气体物质的情况下脉冲包括含Zr前驱物的第一前驱物。在其中未向含氧气体供应有含Zr前驱物的示例中，在供应含氧气体之前可于泵送/净化工艺之后将含Zr前驱物供应到处理腔室100。在脉冲包括含Zr前驱物的第一前驱物之后，可随后脉冲包括含Al前驱物的第二前驱物以继续形成第一层510，从而将第一层510形成为铝掺杂的ZrO2层。类似地，可在具有或不具有含氧气体作为反应性气体物质的情况下供应包括含Al前驱物的第二前驱物。在其中未向含氧气体供应含Al前驱物的示例中，可在供应含氧气体之前，将含Al前驱物于泵送/净化工艺之后供应到处理腔室100。应注意到，供应包括含Zr前驱物的第一前驱物和包括含Al前驱物的第二前驱物的顺序可视需要颠倒或以任何顺序。应注意到，反应性气体物质总是用作将在第一和第二前驱物的每个脉冲之间供应的反应性物质，以形成ZrO2或Al掺杂的ZrO2。
于操作404的第一类型的反应的脉冲持续达预定时间间隔。如本文使用的术语脉冲指注入处理腔室中的材料的剂量。在第一前驱物或/和第二前驱物和/或反应性气体物质的每个脉冲之间，净化气体混合物(诸如氮气)、惰性气体(例如，He或Ar)可在第一前驱物或/和第二前驱物和/或反应性气体物质的每个或多个脉冲之间(例如，在含不同金属的气体和含氧气体之间)被脉冲到处理腔室中，以移除副产物、杂质或未反应/未由基板表面吸收的剩余前驱物气体混合物(例如，来自反应物气体混合物的未反应的杂质或其它物质)，使得它们可以被泵送出处理腔室。
复合膜层502的第一层510可具有大于10(诸如在15与25之间)的介电常数和约1E-8A/cm2或更低的膜泄漏。复合膜层502的第一层510在ZrO2结构中具有掺杂浓度在约6atm.％与约20atm.％之间(在元素Zr与Al之间)的铝掺杂剂。
在操作404形成第一层510的第一类型的反应期间，亦调整数个处理参数。在一个实施方式中，将处理压力控制在约0.1Torr与约1Torr之间。处理温度在约40摄氏度与约300摄氏度之间，诸如约200摄氏度。将RF电源功率控制在约500瓦与约3500瓦之间，诸如约3000瓦。
应注意到，掺杂剂可影响在第一层510中得到的介电常数的范围。在一个示例中，当ZrO2结构中的铝掺杂剂具有的掺杂浓度可被控制为小于5atm.％(在Zr与Al元素之间)，这导致所得第一层510具有呈实质上结晶结构的结构，且具有在约25与45之间的介电常数。在另一示例中，在ZrO2结构中的铝掺杂剂具有的掺杂浓度可被控制在5atm.％与约20atm.％之间(在元素Zr与Al之间)，这可导致所得第一层510具有呈无定形结构的结构，且具有在约15与25之间的介电常数。在又一示例中，在ZrO2结构中的铝掺杂剂具有的掺杂浓度可被控制在20atm.％与约100atm.％之间(在元素Zr与Al之间)，这可导致所得第一层510具有呈无定形结构的结构，且具有在约9与15之间的介电常数。
在一些示例中，第一层510中的Al掺杂剂也可替代为硅掺杂剂。例如，含硅掺杂剂(诸如SiO2)也可在ZrO2材料中用于形成具有大于15(例如在约15与25之间)的介电常数的膜层。
于操作406，在形成复合膜层502的第一层510之后，通过执行用以形成复合膜层502的ALD工艺的第二类型反应，在第一层510上形成第二层512。第二层512具有由箭头514所示的厚度。如上文论述，为了维持具有期望的高介电常数水平同时具有期望的低膜泄漏的所得复合膜层502，第二层512形成为主要具有在结晶结构方面呈立方或四方相或立方和四方相的混合的ZrO2层，从而提供至少大于25介电常数，例如，在约35与约50之间的介电常数。通过原子层沉积工艺形成的ZrO2层的第二层512经常提供呈结晶结构(例如，呈立方和/或四方相或其组合)的所得ZrO2，以提供具有包括无定形和结晶结构的期望两层结构的所得复合膜层502。
应注意到，通过控制最小Al掺杂剂浓度(例如，小于5原子％)，也可获得结晶结构(例如，呈立方和/或四方相或其组合)的第二层512。
据信，通过原子层沉积(ALD)工艺利用含Zr层作为所得复合膜层502的第二层312可提供良好膜性质，诸如高热稳定性、高沉积速率、高膜密度、低缺陷密度和类似性质。
在一个示例中，在第二类型的反应中供应前驱物气体混合物以用于形成第二层512包括：在具有或不具有含氧气体作为反应性气体物质的情况下脉冲包括含Zr前驱物的前驱物。在其中未向含氧气体供应含Zr前驱物的示例中，可在供应含氧气体之前，将含Zr前驱物于泵送/净化工艺之后供应到处理腔室100之后。
在供应包括含Zr前驱物的前驱物期间，反应性气体物质可与前驱物(例如，举例来说，含Zr前驱物)同时、交替或依次被供应，用以在沉积工艺期间形成第二层512。可在执行泵送/净化气体的脉冲之后供应反应性气体物质以将处理腔室100中余留的剩余第一前驱物清除。于操作406的第二类型的反应的脉冲持续达预定时间间隔。在前驱物和/或反应性气体物质的每个脉冲之间，净化气体混合物(诸如氮气)、惰性气体(例如，He或Ar)可在前驱物和/或反应性气体物质的每个或多个脉冲之间(例如，在含金属气体与含氧气体之间)被脉冲到处理腔室中，以移除杂质或未反应/未由基板表面吸收的剩余前驱物气体混合物(例如，来自反应物气体混合物的未反应的杂质或其它物质)，使得它们可以被泵送出处理腔室。应注意到，反应性气体物质总是用作将在前驱物的每个脉冲之间供应的反应性物质，以形成ZrO2作为第二层512。
复合膜层502的第二层512可具有大于25(诸如在25与50之间)的介电常数。在一个示例中，复合膜层502的第二层512具有在约25nm与约90nm之间的厚度。
在操作406形成第二层512的第二类型的反应期间，亦调整数个处理参数。在一个实施方式中，将处理压力控制在约0.1Torr与约1Torr之间。处理温度在约40摄氏度与约300摄氏度之间，诸如约200摄氏度。将RF电源功率控制在约500瓦与约3500瓦之间，诸如约3000瓦。
在一个示例中，在操作404供应以形成第一层510的包含铝的第二前驱物(例如，铝掺杂的ZrO2层)可在第一层510已经达到期望厚度时从供应中消除，因此使得连续脉冲和供应包括锆的第一前驱物(在具有或不具有反应性物质的情况下)以形成主要包含氧化锆的第二层512。应注意到，反应性气体物质总是用作将在包括Zr的第一前驱物和/或包括Al的第二前驱物的每个脉冲之间供应的反应性物质，以形成ZrO2或Al掺杂的ZrO2。
通过调整在第一层510与第二层512之间的厚度比，所得复合膜层502可具有在约15与约35之间的平均膜介电常数。
应注意到，在基板102上形成的第一层510和第二层512的顺序可处于任何顺序或可尽可能多次。例如，复合膜层502可依需要而具有多个以任何顺序重复的第一层510和第二层512。
在一些示例中，在图5A至图5B中的复合膜层502或图3A至图3C中的高介电常数材料层308也可形成为含铝层或含铪层，而非含Zr层。
在一个示例中，额外的含铝层(诸如Al2O3和Al2N3)可依需要而形成在装置结构中的基板与复合膜层502之间、或高介电常数材料层308与基板之间、或复合膜层502之上、或高介电常数材料层308之上的界面处。
另外，如图5C所示，替代界面处形成的额外的含铝层，在第一层510和第二层512之上或之下，额外层515可在第二层512上形成。类似地，额外层515也可由ALD或PE-ALD工艺形成。如上文论述，为了维持具有期望的高介电常数水平同时具有期望的低膜泄漏的所得复合膜层502，在第二层512上形成的额外层515可为大量铝掺杂的ZrO2层，这致使额外层515为包括大部分氧化铝的无定形态。额外层515可具有在约9与约15之间的介电常数。在ZrO2层中的Al浓度大于20原子％，诸如在约20原子％与约100原子％之间。
应注意到，如虚线所示，大量掺杂的ZrO2层可在第一层510之下在基板103之上形成为图5C中的额外层517。另外，用于形成第一层510和第二层512的顺序可以任何排列方式，例如，首先形成接触基板102的第二层512(或额外层517)，随后依需要接着基板512上的第一层510。
图6A描绘可在显示装置利用的基板102上形成的简单电容器结构606(例如，MIM(金属-绝缘-金属)结构)。电容器结构606包括其间设置有复合膜层502的顶部电极604和底部电极602。复合膜层502包括铝掺杂的ZrO2的第一层510和ZrO2的第二层512。复合膜层502提供高介电常数(例如，在35与50之间的一部分以及在15与25之间的一部分)以充当在电极604、602之间的电容器层来形成电容器结构606。在电容器结构606中充当电容器层的复合膜层502也可依需要呈任何数量的层的形式。或者，电容器结构606可具有如上文图3中描述的高介电常数材料层308，作为设置在其间的电容器层来形成如图6B所示的电容器结构606。电容器层包括高k材料，所述高k材料包括含铝掺杂剂的ZrO2。在电容器结构中充当电容器层的高介电常数材料层308也可依需要呈任何数量的层的形式。
图7A描绘在TFT结构750中利用图5A至图5B中的复合膜层502或图3A至图3C中的高介电常数材料层308以形成电容器的TFT结构750的示例。在图5A中描绘示例性TFT装置结构750的一部分在基板102上形成。TFT装置结构750包括用于OLED装置的低温多晶硅(LTPS；polysilicon)TFT。LTPS TFT装置结构750为在其上设置有或未设置有任选的绝缘层704的情况下利用在光学透明基板102上形成的源极区域709a、通道区域708和漏极区域709b而构建的MOS装置。源极区域709a、通道区域708和漏极区域709b通常由初始沉积的无定形硅(a-Si)层形成，所述层通常稍后经热处理或激光处理以形成多晶硅层。源极、漏极和通道区域709a、708、709b可以通过图案化光学透明基板102上的区域和离子掺杂所沉积的初始a-Si层来形成，所述a-Si层随后经热处理或激光处理(例如，准分子激光退火工艺)以形成多晶硅层。栅极绝缘层706(例如，由图4的工艺400形成的具有高介电常数的图5A至图5B的绝缘层或复合膜层502或由图2的工艺200形成的图3A至图3C中的高介电常数材料层308)可随后在所沉积聚硅层的顶部上沉积以将栅极电极714与以下区域隔离：通道区域708、源极区域709a和漏极区域709b。栅极电极714在栅极绝缘层706的顶部上形成。栅极绝缘层706亦被共同称为栅极氧化层。电容器层713(例如，也可为绝缘层或由图4的工艺400形成的具有高介电常数的图5A至图5B的复合膜层502或由图2的工艺200形成的图3A至图3C中的高介电常数材料层308)，并且装置连接随后经由绝缘材料达成以允许控制TFT装置。如由图7A中的圆标示，TFT装置结构750中的栅极绝缘层706和电容器层713也可由包括第一层510和其上形成的第二层512的具有高介电常数以及低膜泄漏的复合膜层502制造或由包括第一层304和第二层306的高介电常数材料层308制造。
为了便于关于可在装置结构750中用以形成栅极绝缘层706或电容器层713或二者的一些位置中利用复合膜层502和高介电常数材料层308的位置来描述和解释，仅部分形成图7A的装置结构750。
在形成电容器层713之后，层间绝缘体730可在电容器层713上形成。层间绝缘体730可为任何合适的介电层，诸如氧化硅或氮化硅材料。层间绝缘体730可呈在电容器层713上形成的单层的形式。或者，层间绝缘体730可针对不同装置的需求依需要呈多层的形式。在图7A中描绘的示例中，层间绝缘体730包括在氧化硅层的第二介电层734上形成的氮化硅的第一介电层732。其后，随后在电气连接到源极区域709a和漏极区域709b的层间绝缘体730、电容器层713和栅极绝缘层706中沉积、形成和图案化源极-漏极金属电极层710a、710b。
在图案化源极-漏极金属电极层710a、710b之后，随后在源极-漏极金属电极层710a、710b上方形成平面化层735。平面化层735可由聚酰亚胺、苯并环丁烯系树脂、旋涂玻璃(SOG)或丙烯酸酯制造。稍后图案化平面化层735以允许像素电极716在平面化层735上形成并填充在平面化层735中，所述平面化层电气连接到源极-漏极金属电极层710a、710b。
在图7A中描绘的此示例中，电容器层713在栅极电极714上形成，从而延伸到在上部电极710与下部电极707之间形成的电容器结构712(例如，MIM(金属-绝缘-金属)结构)。上部电极710可横向耦接到源极-漏极金属电极层710a、710b，而下部电极707可横向耦接到栅极电极714或装置结构750中的其它合适的电极。在装置结构750中形成的电容器结构712可为存储电容器，所述电容器可改进显示装置电气性能。应注意到，电容器结构712可针对不同的装置性能需求依需要地在装置结构750中合适的任何位置中形成。
在图7B中描绘的另一示例中，可形成具有不同尺寸和/或轮廓的复合膜层502的与图7A中描绘的电容器结构712类似的电容器结构722，复合膜层502充当在上部电极710与下部电极707之间形成的电容器层720。与电容器层713从栅极电极714之上的区域延伸到在上部电极710与下部电极707之间的区域不同，图7B中描绘的电容器层720实质上在上部电极710与下部电极707之间的区域中形成。因此，包括氧化硅的层间绝缘体724或氧化硅可在围绕电容器结构722的栅极绝缘层706上形成。在电容器结构722中形成为电容器层720的复合膜层502或高介电常数材料层308可依需要具有与栅极绝缘层706接触的底表面。层间绝缘体724可呈如图7B中描绘的单层形式或依需要呈多层形式。
应注意到，由工艺200或300形成的复合膜层502或高介电常数材料层308可依需要在TFT装置结构750中分别用以形成电容器层720、栅极绝缘层706(如图7B中的圆标示)、钝化层或需要绝缘材料的任何其它合适的层，所述TFT装置结构包括用于LCD或OLED TFT的LTPS TFT。
应注意到，用于形成电容器结构722、712的上部电极710和下部电极707也可依需要为像素电极和/或公共电极。
图8描绘TFT装置结构850的又一示例。与上文描述的结构类似，装置结构850包括设置在栅极电极714上的规则层间绝缘体820。钝化层822可在层间绝缘体820上形成。示出源极和漏极区域802的另一部分(电气连接到源极区域709a和漏极区域709b)在任选的绝缘层704上。源极-漏极金属电极层810的另一部分(电气连接到源极-漏极金属电极层710a、710b)设置在源极和漏极区域802上并且电气耦合到源极和漏极区域802。像素电极808可电气连接到源极-漏极金属电极层810、710a、710b。在此特定示例中，栅极绝缘层706的一部分穿过栅极电极714与通道区域708并且在栅极电极714与通道区域708之间，从而延伸到源极和漏极区域802之上的区域。在一个示例中，栅极绝缘层706可为使用上文参考图4描述的工艺400形成的具有第一层510和第二层512的复合膜层502、或在图3A至图3C中由图2的工艺200形成的高介电常数材料层308。额外电极804在源极和漏极区域802以及栅极绝缘层706之上形成，从而在装置结构850中形成电容器结构806。在栅极绝缘层706上形成的额外电极804(现亦用作电容器层)可电气连接到栅极电极714。因此，额外电极804以及源极和漏极区域802连同其间形成的栅极绝缘层706在装置结构850中形成电容器结构806。类似地，栅极绝缘层706(现亦用作电容器层)可依需要呈任何层的形式。
应注意到，源极-漏极金属电极层710a、710b、810、像素电极808、公共电极、栅极电极714、上部电极710、下部电极707、顶部电极604、底部电极602、额外电极804和装置结构中的任何电极可为任何合适的金属材料，包括透明导电氧化层(诸如ITO或类似物)、银纳米油墨、碳纳米管(CNT)、银纳米油墨和CNT、石墨烯、铝(Al)、钨(W)、铬(Cr)、钽(Ta)、钼(Mo)、铜(Cu)、TiN、MoO2、MoNx、上述的组合或其它合适的材料。
应注意到，在图8中的钝化层822之上的结构或图7A至图7B中的平面化层735出于简化的目的而消除。然而，在一些示例性装置结构中，可在钝化层822或平面化层735之上形成额外OLED或LCD装置、或其它合适的装置，以形成其它合适的灵活的移动显示装置，诸如依需要具有触屏面板的LTPS OLED显示装置。
因此，通过控制材料，尤其是通过控制由ALD或PE-ALD工艺形成的包括具有铝掺杂剂的ZrO2的高k材料或由ALD或PE-ALD工艺形成的具有高介电常数材料的第一部分(包括ZrO2层)和高介电常数材料的第二部分(其包括具有铝掺杂剂的ZrO2))以及显示装置中的栅极绝缘层、电容器层、层间绝缘体、钝化层、绝缘材料、连同在具有期望高电气性能的显示装置中形成为电容器的介电层的复合膜层，本文描述的方法有利地改进显示装置结构的电子稳定性、电气性能、低泄漏和良好膜堆叠集成。
虽然前述内容针对本公开内容的实施方式，但在不脱离本公开内容的基本范围的情况下，可以设计出本公开内容的其它和另外的实施方式，并且本公开内容的范围由随附权利要求书确定。

Claims (15)

1.一种薄膜晶体管结构，包括：
介电层，在基板上形成，其中所述介电层是包括第一层、第二层以及形成在所述第一层和所述第二层之上或之下的含铝层的复合膜层，并且所述第一层包括铝掺杂的ZrO2层，并且所述第二层包括具有大于所述第一层的介电常数的ZrO2层，并且所述含铝层具有小于所述第一层的介电常数，并且所述含铝层具有在20atm.％与100atm.％之间的铝浓度；和
栅极电极、源极电极和漏极电极，在所述基板上形成，其中所述栅极电极、源极电极和漏极电极在所述介电层之上或之下形成，
其中所述复合膜层具有在15与35之间的平均膜介电常数，
其中所述复合膜层的所述第一层具有在25nm与90nm之间的厚度，并且所述复合膜层的所述第二层具有在25nm与90nm之间的厚度。
2.如权利要求1所述的薄膜晶体管结构，其中所述第一层具有无定形结构。
3.如权利要求1所述的薄膜晶体管结构，其中所述第二层具有结晶结构。
4.如权利要求1所述的薄膜晶体管结构，其中所述第一层具有在15与25之间的介电常数。
5.如权利要求1所述的薄膜晶体管结构，其中所述第二层具有在25与50之间的介电常数。
6.如权利要求1所述的薄膜晶体管结构，进一步包括：
电容器层，在所述栅极电极上形成，其中所述电容器层由包含铝的含锆材料制造，或所述电容器层是具有由包含铝的含锆材料制造的第一部分和由所述含锆材料制造的第二部分的复合膜层。
7.如权利要求6所述的薄膜晶体管结构，其中所述介电层或所述电容器层通过原子层沉积工艺形成。
8.如权利要求1所述的薄膜晶体管结构，其中：
所述第一层具有无定形结构；或
所述第一层通过ALD工艺或PE-ALD工艺形成；或
所述第一层具有在6atm.％与20atm.％之间的铝浓度。
9.一种用于形成用于显示装置的复合膜的方法，包括：
执行ALD工艺以在基板上形成复合膜层，其中所述复合膜层包括第一层、第二层以及形成在所述第一层和所述第二层之上或之下的含铝层，
其中所述第一层包括在所述基板上形成的铝掺杂的ZrO2层，并且所述第二层包括具有大于所述第一层的介电常数的ZrO2层，并且所述含铝层具有小于所述第一层的介电常数，并且所述含铝层具有在20atm.％与100atm.％之间的铝浓度，
其中所述复合膜层具有在15与35之间的平均膜介电常数，
其中所述复合膜层的所述第一层具有在25nm与90nm之间的厚度，并且所述复合膜层的所述第二层具有在25nm与90nm之间的厚度。
10.如权利要求9所述的方法，其中所述复合膜层用作显示装置中的电容器层或栅极绝缘层。
11.如权利要求9所述的方法，其中所述复合膜层的所述第一层通过以下方式来形成：将含铝前驱物和含锆前驱物交替地提供到所述基板以形成所述第一层。
12.如权利要求11所述的方法，进一步包括：
用所述含铝前驱物和所述含锆前驱物或在所述含铝前驱物与所述含锆前驱物的每个脉冲之间提供含氧气体。
13.如权利要求12所述的方法，其中：
所述第一层具有在15与25之间的介电常数；或
所述第二层具有在25与50之间的介电常数；或
所述第一层具有无定形结构并且所述第二层具有结晶结构。
14.一种在显示装置中利用的装置结构，包括：
具有在显示装置中的两个电极之间形成的电容器层的电容器结构，其中所述电容器层为包括第一层、第二层以及形成在所述第一层和所述第二层之上或之下的含铝层的复合膜层，并且所述第一层包括铝掺杂的ZrO2层，并且所述第二层包括具有大于所述第一层的介电常数的ZrO2层，并且所述含铝层具有小于所述第一层的介电常数，并且所述含铝层具有在20atm.％与100atm.％之间的铝浓度，
其中所述复合膜层具有在15与35之间的平均膜介电常数，
其中所述复合膜层的所述第一层具有在25nm与90nm之间的厚度，并且所述复合膜层的所述第二层具有在25nm与90nm之间的厚度。
15.如权利要求14所述的装置结构，其中所述第一层具有介电常数在15与25之间的无定形结构。
CN201780026052.8A 2016-07-19 2017-07-11 在显示装置中利用的包含氧化锆的高k介电材料 Active CN109075207B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662364139P 2016-07-19 2016-07-19
US201662364145P 2016-07-19 2016-07-19
US62/364,145 2016-07-19
US62/364,139 2016-07-19
PCT/US2017/041555 WO2018017360A2 (en) 2016-07-19 2017-07-11 High-k dielectric materials comprising zirconium oxide utilized in display devices

Publications (2)

Publication Number Publication Date
CN109075207A CN109075207A (zh) 2018-12-21
CN109075207B true CN109075207B (zh) 2023-08-11

Family

ID=60992685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780026052.8A Active CN109075207B (zh) 2016-07-19 2017-07-11 在显示装置中利用的包含氧化锆的高k介电材料

Country Status (5)

Country Link
US (3) US11239258B2 (zh)
KR (1) KR102208520B1 (zh)
CN (1) CN109075207B (zh)
TW (1) TWI808943B (zh)
WO (1) WO2018017360A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102565412B1 (ko) * 2018-08-28 2023-08-10 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20200122175A (ko) * 2019-04-17 2020-10-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US11335636B2 (en) * 2019-10-29 2022-05-17 Hefei Reliance Memory Limited Gradual breakdown memory cell having multiple different dielectrics

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060755A (en) * 1999-07-19 2000-05-09 Sharp Laboratories Of America, Inc. Aluminum-doped zirconium dielectric film transistor structure and deposition method for same
CN1387248A (zh) * 2001-05-18 2002-12-25 三星电子株式会社 半导体器件的隔离方法
US6844604B2 (en) * 2001-02-02 2005-01-18 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
US8993455B2 (en) * 2006-08-03 2015-03-31 Micron Technology, Inc. ZrAlON films

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11148078A (ja) 1997-11-18 1999-06-02 Sanyo Electric Co Ltd アクティブマトリクス型液晶表示装置
US6713846B1 (en) * 2001-01-26 2004-03-30 Aviza Technology, Inc. Multilayer high κ dielectric films
KR20020064624A (ko) * 2001-02-02 2002-08-09 삼성전자 주식회사 반도체소자의 유전체막 및 그 제조방법
US7588989B2 (en) 2001-02-02 2009-09-15 Samsung Electronic Co., Ltd. Dielectric multilayer structures of microelectronic devices and methods for fabricating the same
JP2002299632A (ja) 2001-03-30 2002-10-11 Sanyo Electric Co Ltd 半導体装置及びアクティブマトリクス型表示装置
JP2003069011A (ja) * 2001-08-27 2003-03-07 Hitachi Ltd 半導体装置とその製造方法
US6514808B1 (en) * 2001-11-30 2003-02-04 Motorola, Inc. Transistor having a high K dielectric and short gate length and method therefor
US6696332B2 (en) * 2001-12-26 2004-02-24 Texas Instruments Incorporated Bilayer deposition to avoid unwanted interfacial reactions during high K gate dielectric processing
US6921702B2 (en) * 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
US6930059B2 (en) * 2003-02-27 2005-08-16 Sharp Laboratories Of America, Inc. Method for depositing a nanolaminate film by atomic layer deposition
US7135369B2 (en) * 2003-03-31 2006-11-14 Micron Technology, Inc. Atomic layer deposited ZrAlxOy dielectric layers including Zr4AlO9
US7012027B2 (en) * 2004-01-27 2006-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Zirconium oxide and hafnium oxide etching using halogen containing chemicals
KR100579194B1 (ko) 2004-05-28 2006-05-11 삼성에스디아이 주식회사 유기 전계 발광 표시 소자의 제조방법
KR101133753B1 (ko) 2004-07-26 2012-04-09 삼성전자주식회사 감지 소자를 내장한 액정 표시 장치
US20060125030A1 (en) * 2004-12-13 2006-06-15 Micron Technology, Inc. Hybrid ALD-CVD of PrxOy/ZrO2 films as gate dielectrics
KR100700642B1 (ko) 2004-12-13 2007-03-27 삼성에스디아이 주식회사 유기전계발광표시소자 및 그 제조방법
US7160781B2 (en) * 2005-03-21 2007-01-09 Infineon Technologies Ag Transistor device and methods of manufacture thereof
KR100722989B1 (ko) * 2005-11-10 2007-05-30 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
US7939396B2 (en) * 2006-06-09 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Base oxide engineering for high-K gate stacks
US7902018B2 (en) * 2006-09-26 2011-03-08 Applied Materials, Inc. Fluorine plasma treatment of high-k gate stack for defect passivation
TWI316297B (en) * 2006-11-10 2009-10-21 Innolux Display Corp Thin film transistor substrate
TWI323034B (en) * 2006-12-25 2010-04-01 Ind Tech Res Inst Electronic devices with hybrid high-k dielectric and fabrication methods thereof
US20080182427A1 (en) * 2007-01-26 2008-07-31 Lars Oberbeck Deposition method for transition-metal oxide based dielectric
JP2008203761A (ja) 2007-02-22 2008-09-04 Hitachi Displays Ltd 表示装置
US8203176B2 (en) * 2007-03-08 2012-06-19 Renesas Electronics Corporation Dielectric, capacitor using dielectric, semiconductor device using dielectric, and manufacturing method of dielectric
US7763945B2 (en) * 2007-04-18 2010-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Strained spacer design for protecting high-K gate dielectric
US7632745B2 (en) * 2007-06-30 2009-12-15 Intel Corporation Hybrid high-k gate dielectric film
GB0720901D0 (en) 2007-10-24 2007-12-05 Shimadzu Res Lab Europe Ltd Charged particle energy analysers
TWI380106B (en) 2008-08-01 2012-12-21 Chunghwa Picture Tubes Ltd Pixel structure and method for repairing the same
DE102009004491A1 (de) * 2009-01-09 2010-07-15 Merck Patent Gmbh Funktionelles Material für gedruckte elektronische Bauteile
KR100993416B1 (ko) 2009-01-20 2010-11-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
TWI398710B (zh) * 2009-08-04 2013-06-11 Au Optronics Corp 畫素結構的製作方法
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8779530B2 (en) * 2009-12-21 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate structure of a field effect transistor
KR101097333B1 (ko) 2010-02-11 2011-12-23 삼성모바일디스플레이주식회사 액정표시장치
JP5437895B2 (ja) 2010-04-20 2014-03-12 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR101710179B1 (ko) 2010-06-03 2017-02-27 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조 방법
JP5587716B2 (ja) * 2010-09-27 2014-09-10 マイクロンメモリジャパン株式会社 半導体装置及びその製造方法、並びに吸着サイト・ブロッキング原子層堆積法
KR101824537B1 (ko) 2010-10-01 2018-03-15 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 디스플레이
KR20120061312A (ko) 2010-12-03 2012-06-13 삼성모바일디스플레이주식회사 유기 전계 발광 표시장치 및 그의 제조방법
US20120235276A1 (en) * 2011-03-18 2012-09-20 Intermolecular, Inc. Electrode treatments for enhanced dram performance
KR20120124527A (ko) 2011-05-04 2012-11-14 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
TWI423310B (zh) 2011-06-10 2014-01-11 Au Optronics Corp 畫素結構
US8415227B2 (en) 2011-08-29 2013-04-09 Intermolecular, Inc. High performance dielectric stack for DRAM capacitor
KR101884824B1 (ko) * 2011-09-07 2018-08-03 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
KR102025836B1 (ko) 2011-11-07 2019-09-27 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR101945237B1 (ko) 2012-06-01 2019-02-08 삼성디스플레이 주식회사 유기 발광 표시 장치
US8741712B2 (en) * 2012-09-18 2014-06-03 Intermolecular, Inc. Leakage reduction in DRAM MIM capacitors
US8815695B2 (en) * 2012-12-27 2014-08-26 Intermolecular, Inc. Methods to improve leakage for ZrO2 based high K MIM capacitor
KR20150021622A (ko) 2013-08-20 2015-03-03 삼성디스플레이 주식회사 표시패널
KR102169014B1 (ko) * 2013-10-14 2020-10-23 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
US9331168B2 (en) * 2014-01-17 2016-05-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacuturing method of the same
TWI551926B (zh) 2014-01-27 2016-10-01 友達光電股份有限公司 畫素結構
US9443872B2 (en) * 2014-03-07 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103972110B (zh) * 2014-04-22 2016-02-24 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
KR102582740B1 (ko) * 2014-05-30 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이의 제조 방법, 및 전자 장치
JP2015230969A (ja) * 2014-06-05 2015-12-21 マイクロン テクノロジー， インク． 半導体装置及びその製造方法
US9634145B2 (en) * 2014-10-29 2017-04-25 Eastman Kodak Company TFT substrate with variable dielectric thickness
US9466661B2 (en) * 2014-10-10 2016-10-11 Globalfoundries Inc. Method of fabricating a MIM capacitor with minimal voltage coefficient and a decoupling MIM capacitor and analog/RF MIM capacitor on the same chip with high-K dielectrics
US10147823B2 (en) * 2015-03-19 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN107407846B (zh) * 2015-05-08 2021-10-29 株式会社Lg化学 薄膜晶体管基底和包括其的显示装置
JP7142081B2 (ja) * 2018-03-06 2022-09-26 株式会社半導体エネルギー研究所 積層体、及び半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060755A (en) * 1999-07-19 2000-05-09 Sharp Laboratories Of America, Inc. Aluminum-doped zirconium dielectric film transistor structure and deposition method for same
US6844604B2 (en) * 2001-02-02 2005-01-18 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
CN1387248A (zh) * 2001-05-18 2002-12-25 三星电子株式会社 半导体器件的隔离方法
US8993455B2 (en) * 2006-08-03 2015-03-31 Micron Technology, Inc. ZrAlON films

Also Published As

Publication number Publication date
TWI808943B (zh) 2023-07-21
KR102208520B1 (ko) 2021-01-26
CN109075207A (zh) 2018-12-21
WO2018017360A3 (en) 2018-07-26
TW201813089A (zh) 2018-04-01
KR20180125623A (ko) 2018-11-23
TW202339264A (zh) 2023-10-01
US11894396B2 (en) 2024-02-06
US20220130873A1 (en) 2022-04-28
US20240120349A1 (en) 2024-04-11
WO2018017360A2 (en) 2018-01-25
US20200258918A1 (en) 2020-08-13
US11239258B2 (en) 2022-02-01

Similar Documents

Publication Publication Date Title
US11894396B2 (en) High-K dielectric materials comprising zirconium oxide utilized in display devices
CN111316420B (zh) 用于显示器应用的层堆叠
CN108700788B (zh) 用于液晶显示器的高电容电容器的界面工程
US11742362B2 (en) Hybrid high-k dielectric material film stacks comprising zirconium oxide utilized in display devices
TWI840259B (zh) 薄膜電晶體結構、用以形成用於顯示裝置之複合膜層之方法、及用於顯示裝置中的裝置結構
KR20070000759A (ko) 플래시 메모리 소자의 제조방법
TWI840273B (zh) 用於顯示器應用之堆疊結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant