CN109003961A - 一种3d***集成结构及其制造方法 - Google Patents

一种3d***集成结构及其制造方法 Download PDF

Info

Publication number
CN109003961A
CN109003961A CN201810831892.8A CN201810831892A CN109003961A CN 109003961 A CN109003961 A CN 109003961A CN 201810831892 A CN201810831892 A CN 201810831892A CN 109003961 A CN109003961 A CN 109003961A
Authority
CN
China
Prior art keywords
pinboard
layer
chip
silicon
silicon via
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810831892.8A
Other languages
English (en)
Other versions
CN109003961B (zh
Inventor
徐成
徐健
戴风伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201810831892.8A priority Critical patent/CN109003961B/zh
Publication of CN109003961A publication Critical patent/CN109003961A/zh
Application granted granted Critical
Publication of CN109003961B publication Critical patent/CN109003961B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种3D***集成结构，包括：转接板；设置在所述转接板正面的第一硅通孔；设置在所述转接板正面的第二硅通孔；设置在所述转接板背面的空腔；设置在所述空腔底面的第一重新布局布线层及焊盘，所述第一重新布局布线层及焊盘与所述第一硅通孔电连接；设置在所述空腔内第一芯片，所述第一芯片电连接到所述第一重新布局布线层及焊盘；设置在所述第一芯片四周、底部与所述转接板之间间隙的塑封填充层；设置在所述转接板背面的第二芯片，所述第二芯片电连接至所述第二硅通孔；设置在所述转接板正面的第二重新布局布线层；以及设置在所述转接板正面的焊接结构，所述焊接结构电连接至所述第二重新布局布线层。

Description

一种3D***集成结构及其制造方法
技术领域
本发明涉及集成电路封装技术领域，尤其涉及一种3D***集成结构及其制造方法。
背景技术
移动设备厂商对产品的小型化、低成本和高集成的需求，衍生出对相关芯片的晶圆级封装的成本、性能、***级封装解决方案的集成度和功能性的要求。在***级封装时，为了实现封装结构的功能，一个封装结构中经常会涉及几类异质芯片或者无源器件。三维封装技术具有在平面和垂直空间的结合优势，是***级封装一个较好的方向。
基于硅转接板技术的三维封装技术相对于常规的封装结构具有封装尺寸更小、集成度更高、可靠性更好等特点。现有的基于硅转接板技术的三维封装结构通常将不同功能芯片水平分布在硅转接板的同一表面，图1示出一种现有的基于硅转接板技术的2.5D/3D集成封装结构，如图1所示，两类功能芯片102和103分别贴装在硅转接板101的表面。这种封装结构的集成度相对不高，在集成时要求转接板的尺寸较大从而间接导致封装成本较高。
因此，急需一种3D***集成结构及其制造方法至少部分的提升基于硅转接板的封装结构的集成度，减小封装尺寸。
发明内容
针对现有技术中存在的基于硅转接板的封装结构的集成度相对不高，要求转接板的尺寸较大从而间接导致封装成本较高的问题，根据本发明的一个实施例，提供一种3D***集成结构，包括：
转接板；
设置在所述转接板正面的第一硅通孔；
设置在所述转接板正面的第二硅通孔；
设置在所述转接板背面的空腔；
设置在所述空腔底面的第一重新布局布线层及焊盘，所述第一重新布局布线层及焊盘与所述第一硅通孔电连接；
设置在所述空腔内第一芯片，所述第一芯片电连接到所述第一重新布局布线层及焊盘；
设置在所述第一芯片四周、底部与所述转接板之间间隙的塑封填充层；
设置在所述转接板背面的第二芯片，所述第二芯片电连接至所述第二硅通孔；
设置在所述转接板正面的第二重新布局布线层；以及
设置在所述转接板正面的焊接结构，所述焊接结构电连接至所述第二重新布局布线层。
在本发明的一个实施例中，所述第一硅通孔的深度小于所述第二硅通孔。
在本发明的一个实施例中，所述第二芯片设置在所述第一芯片的上方，形成3D立体结构。
在本发明的一个实施例中，所述第二芯片为芯片封装结构。
在本发明的一个实施例中，所述第二重新布局布线层具有N层布线，其中N≥2。
在本发明的一个实施例中，该3D***集成结构还包括设置在所述第二芯片与所述转接板背面之间的填充层。
在本发明的一个实施例中，该3D***集成结构还包括设置在所述第二重新布局布线层的导线间的介质层。
根据本发明的另一个实施例，提供一种3D***集成结构的制造方法，包括：
在硅转接板的正面形成不同深度的第一导电硅通孔和第二导电硅通孔；
在所述硅转接板正面形成第一重新布局布线层和第一凸点，所述第一重新布局布线层与所述第一导电硅通孔和第二导电硅通孔电连接；
在完成第一凸点的所述硅转接板的正面键合载板；
在所述硅转接板背面形成空腔，实现所述第一导电硅通孔背面露头；
在所述空腔的底面形成第二重新布局布线层及焊盘；
在所述空腔中贴装第一芯片，所述第一芯片贴装后与所述第二重新布局布线层及焊盘形成电连接；
在所述硅转接板的背面进行整面塑封形成塑封层；
减薄所述塑封层及所述硅转接板，实现所述第二导电硅通孔背面露头；
形成第二凸点，所述凸点电连接至所述第二导电硅通孔；
将第二芯片焊接至所述第二凸点；以及
拆除所述载板。
在本发明的另一个实施例中，所述第一导电硅通孔的深度小于第二导电硅通孔的深度。
在本发明的另一个实施例中，该方法还包括在所述第二芯片与所述硅转接板直接填充底填胶。
本发明提供一种3D***集成结构及其制造方法，采用TSV First技术在硅转接板上制作不同深度TSV通孔，通过刻蚀工艺在硅转接板上形成空腔结构，再在转接板空腔内形成埋入芯片或集成无源器件，最后再在垂直方向上贴装其他芯片。该三维封装结构增加垂直方向的封装集成度，具有封装体积小、成本低、互连短、可靠性高等特点。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出本发明的现有技术提供的一种基于硅转接板的封装结构的剖面示意图。
图2示出根据本发明的一个实施例的一种3D***集成结构200的剖面示意图。
图3A至图3K示出根据本发明的一个实施例形成一种3D***集成结构200的过程剖面投影示意图。
图4示出的是根据本发明的一个实施例形成一种3D***集成结构200的流程图。
具体实施方式
在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
本发明提供一种3D***集成结构及其制造方法，采用TSV优先(TSV First)技术在硅转接板上制作不同深度TSV通孔，通过刻蚀工艺在硅转接板上形成空腔结构，再在转接板空腔内形成埋入芯片或集成无源器件，最后再在垂直方向上贴装其他芯片。该三维封装结构增加垂直方向的封装集成度，具有封装体积小、成本低、互连短、可靠性高等特点。
下面结合图2来详细描述根据本发明的一种3D***集成结构。图2示出根据本发明的一个实施例的一种3D***集成结构200的剖面示意图。如图2所示，该3D***集成结构200进一步包括转接板201、第一硅通孔202、第二硅通孔203、转接板空腔204、第一重新布局布线层及焊盘205、第一芯片206、塑封填充层207、第二芯片208、第一焊接结构209、填充介质层210、第二重新布局布线层211、介质层212以及第二焊接结构213。
转接板201是3D封装结构的主要部件，硅通孔形成在转接板201内部，功能芯片也承载在转接板上。在本发明的一个实施例中，转接板201是硅转接板。为了实现晶圆级封装，转接板201可以是300mm或200mm等目前通用的晶圆尺寸。在本发明的又一实施例中，转接板201还可以是玻璃转接板、陶瓷转接板等其他材质的转接板。
第一硅通孔202和第二硅通孔203位于转接板201的同一表面(正面)。可以通过一次性制作形成，也可以分别独立制作形成。在本发明的一个具体实施例中，通过控制第一硅通孔202和第二硅通孔203的关键尺寸(CD)的不同来实现两类通孔的不同刻蚀速率，从而达到不同的通孔深度。在本发明的又一实施例中，除了第一硅通孔202和第二硅通孔203之外，还可以有第三、第四硅通孔(未示出)，以实现更多的垂直封装效果。
通过对转接板201背面图形化刻蚀，在转接板第一硅通孔202的对应位置形成转接板空腔204，转接板空腔204形成后，第一硅通孔202实现露头。在本发明的一个实施例中，可以通过将转接板201正面键合到载板上，然后对转接板201的背面进行光刻、刻蚀等工艺形成。转接板空腔204的大小需要满足后续埋入芯片的尺寸。
第一重新布局布线层及焊盘205形成在转接板空腔204的底部，第一重新布局布线层及焊盘205与第一硅通孔202形成电连接。可以通过电镀、沉积等工艺形成第一重新布局布线层及焊盘205。可选的，在第一重新布局布线层及焊盘205之间形成介质层(图中未示出)以起到电学和机械保护作用。
第一芯片206位于转接板空腔204内，通过贴装、焊接、键合等工艺电连接至第一重新布局布线层及焊盘205的对应位置。在本发明的一个实施例中，第一芯片206通过倒装焊工艺键合至第一重新布局布线层及焊盘205的芯片焊盘上。在本发明的一个实施例中，第一芯片206可以为处理器、MCU、DSP、存储器、IPD等功能芯片。
塑封填充层207设置在第一芯片206与转接板空腔204之间的间隙中，起到对芯片的保护作用。在本发明的一个实施例中，塑封填充层207位于第一芯片206四周以及底部与转接板空腔204之间的间隙中；在本发明的又一实施例中，塑封填充层207还覆盖于第一芯片206的上部。
第二芯片208设置在转接板201的背面，通过第一焊接结构209与转接板201的第二硅通孔203形成电连接。在本发明的一个实施例中，第二芯片208可以是单颗的芯片，也可以是晶圆级的芯片以实现晶圆级封装，第一焊接结构209为焊球、铜柱等凸块；在本发明的又一实施例中，第二芯片208还可以是已经封装好的芯片结构。在本发明的一个实施例中，第二芯片208可以为处理器、MCU、DSP、存储器、传感器等功能芯片或模组。
可选的，在第二芯片208与转接板201之间设置有填充介质层210，填充介质层210起到对封装结构的电绝缘和机械保护作用。在本发明的一个实施例中，填充介质层210为底填胶。
第二重新布局布线层211设置在转接板201的正面，根据设计的需要，第二重新布局布线层211可以为一层或多层，其中在最外层可以设置焊盘。第二重新布局布线层211与第一硅通孔202、第二硅通孔203形成电连接，从而实现第一芯片206、第二芯片208之间和/或外接IO间的电和/或信号连接。
可选的，可以在第二重新布局布线层211之间形成介质层212。
第二焊接结构213设置转接板201的正面最外层，与第二重新布局布线层211形成电连接，起到整个3D***集成结构与外接的电和/或信号互连。
下面结合图3A至图3K以及图4来详细描述形成一种3D***集成结构200的过程。图3A至图3K示出根据本发明的一个实施例形成一种3D***集成结构200的过程剖面投影示意图；图4示出的是根据本发明的一个实施例形成一种3D***集成结构200的流程图。
首先，在步骤401，如图3A所示，在硅转接板301的正面形成不同深度的导电硅通孔(TSV)。具体的形成工艺可以通过图形化刻蚀、沉积种子层、电镀等工艺形成，对于两类不同深度的TSV控制，可以根据不同CD刻蚀速率不同的原理来制作。在本发明的一个具体实施例中，形成两种不同深度的第一TSV 302和第二TSV 303，其中第二TSV 303的深度和尺寸大于第一TSV 302。
接下来，在步骤402，如图3B所示，在第一TSV 302和第二TSV 303所在的硅转接板301的正面形成第一重新布局布线层(RDL)304和第一凸点305。可选的在第一重新布局布线层(RDL)304的非导线区域形成介质层306，以起到绝缘和机械保护作用。
然后，在步骤403，如图3C所示，在完成第一凸点305制作的硅转接板301的正面键合载板307。载板307起到转接板后续制造工艺的支撑作用。载板307可以是晶圆或玻璃。
接下来，在步骤404，如图3D所示，在硅转接板301背面区域图形化形成空腔308，实现第一TSV 302的背面露头。在本发明的一个实施例中，空腔308可以通过对硅转接板301的背面进行光刻、刻蚀等工艺形成。空腔308的大小需要满足后续埋入芯片的尺寸。
然后，在步骤405，如图3E所示，在空腔308的底面形成第二重新布局布线层(RDL)及焊盘309。第二重新布局布线层(RDL)及焊盘309与第一TSV 302电连接。在本发明的一个实施例中，通过图形化电镀工艺形成第二重新布局布线层(RDL)及焊盘309；在本发明的又一实施例中，通过图形化沉积工艺形成第二重新布局布线层(RDL)及焊盘309。另外，可选的在第二重新布局布线层(RDL)309的非导线区域形成介质层310，以起到绝缘和机械保护作用。
接下来，在步骤406，如图3F所示，在空腔308中贴装第一芯片311，第一芯片311贴装后与第二重新布局布线层(RDL)及焊盘309形成电连接。第一芯片311可以为处理器、MCU、DSP、存储器、IPD等功能芯片。在本发明的一个实施例中国，第一芯片311上具有焊球或铜柱等焊接机构312，通过倒装焊工艺将第一芯片311通过焊接机构312贴装到第二重新布局布线层(RDL)及焊盘309的对应焊盘上。
然后，在步骤407，如图3G所示，在硅转接板301的背面进行整面塑封形成对第一芯片311的塑封保护层313。塑封保护层313包裹在第一芯片311的四周、底部与硅转接板301之间的空间，并覆盖在芯片311的上部。
接下来，在步骤408，如图3H所示，减薄塑封保护层313及硅转接板301的背面，实现第二TSV 303的露头。在本发明的一个实施例中，可通过机械研磨、化学机械抛光(CMP)工艺实现减薄。
然后，在步骤409，如图3I所示，形成第二凸点314。第二凸点314形成在第二TSV303的露头位置，与第二TSV 303形成电连接。在本发明的一个实施例中第二凸点314为铜柱或锡球。
接下来，在步骤410，如图3J所示，将第二芯片315焊接至第二凸点314。第二芯片315与第一芯片形成垂直立体封装结构。
最后，在步骤411，如图3K所示，拆除硅转接板301正面的载板307，形成最红的3D封装结构。
可选的，还包括对完成晶圆级封装的3D封装结构进行切割，形成单个3D***集成结构。
基于本发明提供该种3D***集成结构及其制造方法，采用TSV First技术在硅转接板上制作不同深度TSV通孔，通过刻蚀工艺在硅转接板上形成空腔结构，再在转接板空腔内形成埋入芯片或集成无源器件，最后再在垂直方向上贴装其他芯片。该三维封装结构增加垂直方向的封装集成度，具有封装体积小、成本低、互连短、可靠性高等特点。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (10)

1.一种3D***集成结构，包括：
转接板；
设置在所述转接板正面的第一硅通孔；
设置在所述转接板正面的第二硅通孔；
设置在所述转接板背面的空腔；
设置在所述空腔底面的第一重新布局布线层及焊盘，所述第一重新布局布线层及焊盘与所述第一硅通孔电连接；
设置在所述空腔内第一芯片，所述第一芯片电连接到所述第一重新布局布线层及焊盘；
设置在所述第一芯片四周、底部与所述转接板之间间隙的塑封填充层；
设置在所述转接板背面的第二芯片，所述第二芯片电连接至所述第二硅通孔；
设置在所述转接板正面的第二重新布局布线层；以及
设置在所述转接板正面的焊接结构，所述焊接结构电连接至所述第二重新布局布线层。
2.如权利要求1所述的3D***集成结构，其特征在于，所述第一硅通孔的深度小于所述第二硅通孔。
3.如权利要求1所述的3D***集成结构，其特征在于，所述第二芯片设置在所述第一芯片的上方，形成3D立体结构。
4.如权利要求1所述的3D***集成结构，其特征在于，所述第二芯片为芯片封装结构。
5.如权利要求1所述的3D***集成结构，其特征在于，所述第二重新布局布线层具有N层布线，其中N≥2。
6.如权利要求1所述的3D***集成结构，其特征在于，还包括设置在所述第二芯片与所述转接板背面之间的填充层。
7.如权利要求1所述的3D***集成结构，其特征在于，还包括设置在所述第二重新布局布线层的导线间的介质层。
8.一种3D***集成结构的制造方法，包括：
在硅转接板的正面形成不同深度的第一导电硅通孔和第二导电硅通孔；
在所述硅转接板正面形成第一重新布局布线层和第一凸点，所述第一重新布局布线层与所述第一导电硅通孔和第二导电硅通孔电连接；
在完成第一凸点的所述硅转接板的正面键合载板；
在所述硅转接板背面形成空腔，实现所述第一导电硅通孔背面露头；
在所述空腔的底面形成第二重新布局布线层及焊盘；
在所述空腔中贴装第一芯片，所述第一芯片贴装后与所述第二重新布局布线层及焊盘形成电连接；
在所述硅转接板的背面进行整面塑封形成塑封层；
减薄所述塑封层及所述硅转接板，实现所述第二导电硅通孔背面露头；
形成第二凸点，所述凸点电连接至所述第二导电硅通孔；
将第二芯片焊接至所述第二凸点；以及
拆除所述载板。
9.如权利要求8所述的方法，其特征在于，所述第一导电硅通孔的深度小于第二导电硅通孔的深度。
10.如权利要求8所述的方法，其特征在于，还包括在所述第二芯片与所述硅转接板直接填充底填胶。
CN201810831892.8A 2018-07-26 2018-07-26 一种3d***集成结构及其制造方法 Active CN109003961B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810831892.8A CN109003961B (zh) 2018-07-26 2018-07-26 一种3d***集成结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810831892.8A CN109003961B (zh) 2018-07-26 2018-07-26 一种3d***集成结构及其制造方法

Publications (2)

Publication Number Publication Date
CN109003961A true CN109003961A (zh) 2018-12-14
CN109003961B CN109003961B (zh) 2020-06-16

Family

ID=64597980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810831892.8A Active CN109003961B (zh) 2018-07-26 2018-07-26 一种3d***集成结构及其制造方法

Country Status (1)

Country Link
CN (1) CN109003961B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109945852A (zh) * 2019-03-22 2019-06-28 中国科学院微电子研究所 陀螺仪的封装结构及制作方法
CN110010548A (zh) * 2018-12-26 2019-07-12 杭州臻镭微波技术有限公司 一种底部带焊盘的空腔结构制作方法
CN111293078A (zh) * 2020-03-17 2020-06-16 浙江大学 一种转接板正反两面空腔嵌入芯片的方法
CN111968942A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种转接板侧壁互联射频模组的互联工艺
CN112331635A (zh) * 2020-11-04 2021-02-05 中国科学院微电子研究所 一种基于转接板的垂直封装结构及封装方法
WO2022067804A1 (zh) * 2020-09-30 2022-04-07 华为技术有限公司 三维集成电路及其制备方法、电子设备
WO2022161249A1 (zh) * 2021-01-29 2022-08-04 中芯集成电路（宁波）有限公司 一种晶圆级封装结构及其制造方法
CN115312496A (zh) * 2022-07-12 2022-11-08 武汉大学 基于后通孔技术的三维半导体集成封装结构及工艺
CN117476550A (zh) * 2023-12-26 2024-01-30 季华实验室 一种***级扇出型封装方法及封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100109138A1 (en) * 2008-11-06 2010-05-06 Samsung Electronics Co., Ltd. Wafer-level chip-on-chip package, package on package, and methods of manufacturing the same
US20130056862A1 (en) * 2011-09-07 2013-03-07 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a Low Profile Dual-Purpose Shield and Heat-Dissipation Structure
US20160155695A1 (en) * 2014-03-12 2016-06-02 Invensas Corporation Interposers with circuit modules encapsulated by moldable material in a cavity, and methods of fabrication
CN105845636A (zh) * 2010-04-16 2016-08-10 台湾积体电路制造股份有限公司 在用于接合管芯的中介层中的具有不同尺寸的tsv
CN106409777A (zh) * 2015-07-28 2017-02-15 钰桥半导体股份有限公司 底部元件限制于介电材凹穴内的封装叠加半导体组件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100109138A1 (en) * 2008-11-06 2010-05-06 Samsung Electronics Co., Ltd. Wafer-level chip-on-chip package, package on package, and methods of manufacturing the same
CN105845636A (zh) * 2010-04-16 2016-08-10 台湾积体电路制造股份有限公司 在用于接合管芯的中介层中的具有不同尺寸的tsv
US20130056862A1 (en) * 2011-09-07 2013-03-07 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a Low Profile Dual-Purpose Shield and Heat-Dissipation Structure
US20160155695A1 (en) * 2014-03-12 2016-06-02 Invensas Corporation Interposers with circuit modules encapsulated by moldable material in a cavity, and methods of fabrication
CN106409777A (zh) * 2015-07-28 2017-02-15 钰桥半导体股份有限公司 底部元件限制于介电材凹穴内的封装叠加半导体组件

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010548B (zh) * 2018-12-26 2021-08-24 浙江集迈科微电子有限公司 一种底部带焊盘的空腔结构制作方法
CN110010548A (zh) * 2018-12-26 2019-07-12 杭州臻镭微波技术有限公司 一种底部带焊盘的空腔结构制作方法
CN109945852A (zh) * 2019-03-22 2019-06-28 中国科学院微电子研究所 陀螺仪的封装结构及制作方法
CN109945852B (zh) * 2019-03-22 2021-05-28 中国科学院微电子研究所 陀螺仪的封装结构及制作方法
CN111293078A (zh) * 2020-03-17 2020-06-16 浙江大学 一种转接板正反两面空腔嵌入芯片的方法
CN111293078B (zh) * 2020-03-17 2022-05-27 浙江大学 一种转接板正反两面空腔嵌入芯片的方法
CN111968942A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种转接板侧壁互联射频模组的互联工艺
CN111968942B (zh) * 2020-08-24 2023-08-04 浙江集迈科微电子有限公司 一种转接板侧壁互联射频模组的互联工艺
WO2022067804A1 (zh) * 2020-09-30 2022-04-07 华为技术有限公司 三维集成电路及其制备方法、电子设备
CN112331635A (zh) * 2020-11-04 2021-02-05 中国科学院微电子研究所 一种基于转接板的垂直封装结构及封装方法
WO2022161249A1 (zh) * 2021-01-29 2022-08-04 中芯集成电路（宁波）有限公司 一种晶圆级封装结构及其制造方法
CN115312496A (zh) * 2022-07-12 2022-11-08 武汉大学 基于后通孔技术的三维半导体集成封装结构及工艺
CN117476550A (zh) * 2023-12-26 2024-01-30 季华实验室 一种***级扇出型封装方法及封装结构
CN117476550B (zh) * 2023-12-26 2024-04-05 季华实验室 一种***级扇出型封装方法及封装结构

Also Published As

Publication number Publication date
CN109003961B (zh) 2020-06-16

Similar Documents

Publication Publication Date Title
CN109003961A (zh) 一种3d***集成结构及其制造方法
US9899298B2 (en) Microelectronic packages having mold-embedded traces and methods for the production thereof
CN105575913B (zh) 埋入硅基板扇出型3d封装结构
US9331029B2 (en) Microelectronic packages having mold-embedded traces and methods for the production thereof
KR101631934B1 (ko) 반도체 패키지 구조물 및 그 제작 방법
US7446424B2 (en) Interconnect structure for semiconductor package
CN109309075A (zh) 半导体封装及制作半导体封装的方法
CN109300863A (zh) 半导体封装结构以及半导体封装方法
CN102760713B (zh) 用于芯片的芯片封装模块和用于形成芯片封装模块的方法
KR20160010274A (ko) 재배선을 갖는 적층 집적 회로
US10043779B2 (en) Packaged microelectronic device for a package-on-package device
US10297552B2 (en) Semiconductor device with embedded semiconductor die and substrate-to-substrate interconnects
CN110473789A (zh) 一种用于射频***三维集成的封装结构及其设计方法
CN105977203A (zh) 半导体元件及其制造方法
CN110663113A (zh) 经屏蔽的扇出型封装半导体装置及制造方法
CN1935630A (zh) 微机电***芯片尺寸气密封装垂直互连结构及其制作方法
CN109637985A (zh) 一种芯片扇出的封装结构及其制造方法
CN110137088A (zh) 嵌入式晶圆级球栅阵列封装中的天线
CN109216298A (zh) 一种扇出型芯片封装结构及其制造方法
CN102623427A (zh) 半导体封装结构及其封装方法
JP2020517107A (ja) レジストビアを有するファンアウトウエハレベルパッケージ
CN109037181A (zh) 一种改善翘曲的扇出封装结构及其制造方法
CN109801883A (zh) 一种扇出型堆叠封装方法及结构
CN104766806B (zh) 晶圆三维集成的方法
CN106531642A (zh) 一种芯片封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20181214

Assignee: Jiangsu Xinde Semiconductor Technology Co.,Ltd.

Assignor: National Center for Advanced Packaging Co.,Ltd.

Contract record no.: X2022980027357

Denomination of invention: A 3D system integration structure and its manufacturing method

Granted publication date: 20200616

License type: Common License

Record date: 20221213

EE01 Entry into force of recordation of patent licensing contract