CN117476550B - 一种***级扇出型封装方法及封装结构 - Google Patents
一种***级扇出型封装方法及封装结构 Download PDFInfo
- Publication number
- CN117476550B CN117476550B CN202311805331.8A CN202311805331A CN117476550B CN 117476550 B CN117476550 B CN 117476550B CN 202311805331 A CN202311805331 A CN 202311805331A CN 117476550 B CN117476550 B CN 117476550B
- Authority
- CN
- China
- Prior art keywords
- chip
- packaging
- forming
- layer
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 135
- 238000000034 method Methods 0.000 title claims abstract description 75
- 229910000679 solder Inorganic materials 0.000 claims abstract description 60
- 239000000178 monomer Substances 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 75
- 239000010703 silicon Substances 0.000 claims description 75
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 72
- 229910052751 metal Inorganic materials 0.000 claims description 69
- 239000002184 metal Substances 0.000 claims description 69
- 238000002161 passivation Methods 0.000 claims description 43
- 230000008569 process Effects 0.000 claims description 43
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 40
- 229910052802 copper Inorganic materials 0.000 claims description 40
- 239000010949 copper Substances 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 10
- 239000003292 glue Substances 0.000 claims description 10
- 238000009713 electroplating Methods 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 3
- 238000001035 drying Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 160
- 239000000463 material Substances 0.000 description 6
- 239000004033 plastic Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请涉及***级封装技术领域，具体提供了一种***级扇出型封装方法及封装结构，该方法包括以下步骤：制作封装单体和第一封装体，封装单体包括一个第一芯片组，第一芯片组包括分别位于封装单体上下侧的第一芯片和第二芯片，第一封装体包括两个第二芯片组；在两个第四芯片之间形成第一空腔；将封装单体侧部垂直贴装到第一空腔内，并利用第一焊球使第一芯片另一焊盘和第二芯片另一焊盘分别与两个第二芯片组电性连接；在第三芯片上形成第二焊球；该方法无需在封装单体和第一封装体之间设置复杂的布线，从而有效地解决由于需要设置复杂的布线来实现多层芯片之间的互连而导致***级扇出型封装结构体积大的问题。
Description
技术领域
本申请涉及***级封装技术领域，具体而言，涉及一种***级扇出型封装方法及封装结构。
背景技术
随着电子产品高性能化和集成化的潮流，芯片向密度更高、速度更快、成本更低等方向发展，由于***级封装具备可提供更多更强的***功能、工艺兼容性好、灵活性与适应性强、易于分块测试、封装内裸片之间的互连引线短、可有效减小***的互连线时延和串扰、降低容抗、使器件能够工作在更高频率、提高***总线传输带宽与数据速率、工作电压低和***功耗低等优点，***级封装成为了重要的发展趋势。
现有的***级封装方法需要先形成多个封装体，再通过将多个封装体进行堆叠和二次封装的方式形成由多层芯片组成的三维扇出型封装结构，即现有的***级封装方法需要通过堆叠封装的方式形成三维扇出型封装结构，具体地，以形成由四层芯片组成的三维扇出型封装结构为例，现有的***级封装方法需要先形成两个由两层芯片组成的封装体，再通过将两个封装体堆叠封装的方式形成三维扇出型封装结构。由于现有的***级封装方法需要通过设置复杂的布线的方式来完成多层芯片之间的互连，而现有技术的布线精度有限，因此现有的***级封装方法需要占用大量的封装结构空间来放置该复杂的布线，即现有的***级封装方法存在由于需要设置复杂的布线来实现多层芯片之间的互连而导致封装成本高和***级扇出型封装结构体积大的问题。
针对上述问题，目前尚未有有效的技术解决方案。
发明内容
本申请的目的在于提供一种***级扇出型封装方法及封装结构，无需在封装单体和第一封装体之间设置复杂的布线，从而有效地解决由于需要设置复杂的布线来实现多层芯片之间的互连而导致***级扇出型封装结构体积大的问题。
第一方面，本申请提供了一种***级扇出型封装方法，其包括以下步骤：
制作封装单体和第一封装体，封装单体包括一个第一芯片组，第一芯片组包括分别位于封装单体上下侧的第一芯片和第二芯片，第一芯片一焊盘和第二芯片一焊盘垂直互连，第一封装体包括两个第二芯片组，第二芯片组包括分别位于第一封装体上下侧的第四芯片和第三芯片，两个第三芯片水平互连，第三芯片与同一芯片组的第四芯片垂直互连；
在两个第四芯片之间形成第一空腔；
将封装单体侧部垂直贴装到第一空腔内，并利用第一焊球使第一芯片另一焊盘和第二芯片另一焊盘分别与两个第二芯片组电性连接；
在第三芯片上形成第二焊球。
本申请提供的一种***级扇出型封装方法，先制作封装单体和第一封装体，再在两个第四芯片之间形成第一空腔，并将封装单体侧部垂直贴装到第一空腔内，最后利用第一焊球使第一芯片和第二芯片分别与两个第二芯片组电性连接，并在第三芯片上形成第二焊球，由于第一芯片与第二芯片垂直互连，第三芯片与同一个第二芯片组的第四芯片垂直互连，两个第三芯片水平互连，第一芯片和第二芯片通过第一焊球分别与两个第四芯片电性连接，即本申请仅需要利用第一焊球就能够完成多层芯片之间的互连，因此本申请无需在封装单体和第一封装体之间设置复杂的布线，即本申请无需占用大量的封装结构空间来放置该复杂的布线，从而有效地解决由于需要设置复杂的布线来实现多层芯片之间的互连而导致***级扇出型封装结构体积大的问题。
可选地，制作封装单体的步骤包括：
在第一硅晶圆的正面形成多个第二空腔；
将第一芯片倒置贴装在第二空腔内；
在第一硅晶圆上形成多个第一导电导热柱，并在第一硅晶圆的正面形成第一再布线层，以使第一导电导热柱的一端与对应的第一芯片组的第一芯片一焊盘连接，每个第一导电导热柱均对应于一个第一芯片组且位于第一芯片的任意一侧；
通过临时键合胶将第一硅晶圆的正面朝下贴装在载板上；
在第一硅晶圆的背面形成多个正对第二空腔的第三空腔；
将第二芯片倒置贴装在第三空腔内，并在第一硅晶圆的背面形成第二再布线层，以使第一导电导热柱的另一端与对应的第一芯片组的第二芯片一焊盘连接和形成包括多个第一芯片组的第二封装体；
对第二封装体进行切片，以形成多个封装单体。
由于该技术方案的第一芯片贴装在第二空腔内，该技术方案的第二芯片贴装在第三空腔内，该第二空腔和第三空腔能够在芯片贴装时起到辅助定位的作用，因此该技术方案能够有效地提高芯片的贴片精度以及避免出现由于第一芯片或第二芯片受到流体力的影响而导致第一芯片或第二芯片漂移的情况。
可选地，在第一硅晶圆的正面形成第一再布线层的步骤与在第一硅晶圆的背面形成第二再布线层的步骤相同，在第一硅晶圆的正面形成第一再布线层的步骤包括：
在第一硅晶圆的正面形成第一钝化膜层；
在第一钝化膜层上形成正对第一芯片的焊盘和正对第一导电导热柱的第一开口；
在第一钝化膜层上形成金属铜层；
在金属铜层上形成感光膜层；
对感光膜层进行曝光和显影，以在金属铜层上形成第一图形化掩膜；
基于第一图形化掩膜对金属铜层进行刻蚀，以形成第一金属再布线层；
去除第一图形化掩膜；
在第一金属再布线层上形成第二钝化膜层，以形成第一再布线层。
由于在形成第一再布线层前，该技术方案先将第一芯片贴装在第二空腔内，该第一再布线层能够完全覆盖第一硅晶圆的正面，即第一再布线层能够对第一芯片起密封和保护作用，而在形成第二再布线层前，该技术方案先将第二芯片贴装在第三空腔内，该第二再布线层能够完全覆盖第一硅晶圆的背面，即第二再布线层能够对第二芯片起密封和保护作用，因此该技术方案无需对第一硅晶圆的正面和背面进行塑封，从而有效地解决由于在对***级扇出型封装结构进行塑封时，不同层界面的热匹配性不一致而导致不同层界面热失配，不同层界面在应力作用下分层甚至翘曲的问题，进而有效地提高***级扇出型封装结构的可靠性。
可选地，在第一硅晶圆的正面形成第一钝化膜层的步骤包括：
基于压干膜工艺或印胶工艺在第一硅晶圆的正面形成第一钝化膜层；
在第一金属再布线层上形成第二钝化膜层的步骤包括：
基于压干膜工艺或印胶工艺在第一金属再布线层上形成第二钝化膜层。
可选地，在第一钝化膜层上形成金属铜层的步骤包括：
在第一钝化膜层上依次形成金属种子层和金属铜层；
基于第一图形化掩膜对金属铜层进行刻蚀，以形成第一金属再布线层的步骤包括：
基于第一图形化掩膜对金属种子层和金属铜层进行刻蚀，以形成第一金属再布线层。
该技术方案先在第一钝化膜层上形成金属种子层，再在金属种子层上形成金属铜层，由于金属种子层能够增加金属铜层与接触面之间的结合力，因此该技术方案能够有效地避免由于金属铜层与接触面之间的结合力过小而导致金属铜层脱落的情况。
可选地，在第一钝化膜层上依次形成金属种子层和金属铜层的步骤包括：
基于物理气相沉积工艺在第一钝化膜层上形成金属种子层；
基于电镀工艺在金属种子层上形成金属铜层。
可选地，制作第一封装体的步骤包括：
在第二硅晶圆的背面形成两个第四空腔；
将第三芯片倒置贴装在第四空腔内；
在第二硅晶圆上形成两个第二导电导热柱，并在第二硅晶圆的背面形成第三再布线层，以使第二导电导热柱的一端与对应的第二芯片组的第三芯片一焊盘连接，每个第二导电导热柱均对应于一个第二芯片组且位于第三芯片远离另一第二芯片组的一侧；
通过临时键合胶将第二硅晶圆的背面朝下贴装在载板上；
在第二硅晶圆的正面形成两个正对第四空腔的第五空腔；
将第四芯片倒置贴装在第五空腔内，并在第二硅晶圆的正面形成第四再布线层，以使第二导电导热柱的另一端与对应的第二芯片组的第四芯片一焊盘连接和形成包括两个第二芯片组的第一封装体。
可选地，将封装单体侧部垂直贴装到第一空腔内，并利用第一焊球使第一芯片另一焊盘和第二芯片另一焊盘分别与两个第二芯片组电性连接的步骤包括：
基于植球工艺在第一芯片另一焊盘和第二芯片另一焊盘上形成第一焊球；
将封装单体侧部贴装到第一空腔内；
基于回流工艺将第一焊球重熔，以使第一芯片另一焊盘和第二芯片另一焊盘分别与两个第二芯片组电性连接。
可选地，将封装单体侧部垂直贴装到第一空腔内，并利用第一焊球使第一芯片另一焊盘和第二芯片另一焊盘分别与两个第二芯片组电性连接的步骤包括：
将封装单体侧部垂直贴装到第一空腔内；
基于植球工艺在第一芯片另一焊盘和其中一个第二芯片组以及第二芯片另一焊盘和另一第二芯片组之间形成第一焊球，以使第一芯片另一焊盘和第二芯片另一焊盘分别与两个第二芯片组电性连接。
第二方面，本申请还提供了一种***级扇出型封装结构，其包括：
封装单体，其包括一个第一芯片组，第一芯片组包括分别位于封装单体上下侧的第一芯片和第二芯片，第一芯片一焊盘和第二芯片一焊盘垂直互连；
第一封装体，其包括两个第二芯片组，第二芯片组包括分别位于第一封装体上下侧的第四芯片和第三芯片，两个第三芯片水平互连，第三芯片与同一芯片组的第四芯片垂直互连；
封装单体的延伸方向与第一封装体的延伸方向垂直，封装单体侧壁垂直贴装在形成在两个第四芯片之间的第一空腔内；
第一焊球，设置在第一芯片另一焊盘和其中一个第二芯片组以及第二芯片另一焊盘和另一第二芯片组之间；
第二焊球，设置在第三芯片上。
本申请提供的一种***级扇出型封装结构，包括封装单体和第一封装体，由于第一芯片与第二芯片垂直互连，第三芯片与同一个第二芯片组的第四芯片垂直互连，两个第三芯片水平互连，第一芯片和第二芯片通过第一焊球分别与两个第四芯片电性连接，即本申请仅需要利用第一焊球就能够完成多层芯片之间的互连，因此本申请无需在封装单体和第一封装体之间设置复杂的布线，即本申请无需占用大量的封装结构空间来放置该复杂的布线，从而有效地解决由于需要设置复杂的布线来实现多层芯片之间的互连而导致***级扇出型封装结构体积大的问题。
由上可知，本申请提供的一种***级扇出型封装方法及封装结构，先制作封装单体和第一封装体，再在两个第四芯片之间形成第一空腔，并将封装单体侧部垂直贴装到第一空腔内，最后利用第一焊球使第一芯片和第二芯片分别与两个第二芯片组电性连接，并在第三芯片上形成第二焊球，由于第一芯片与第二芯片垂直互连，第三芯片与同一个第二芯片组的第四芯片垂直互连，两个第三芯片水平互连，第一芯片和第二芯片通过第一焊球分别与两个第四芯片电性连接，即本申请仅需要利用第一焊球就能够完成多层芯片之间的互连，因此本申请无需在封装单体和第一封装体之间设置复杂的布线，即本申请无需占用大量的封装结构空间来放置该复杂的布线，从而有效地解决由于需要设置复杂的布线来实现多层芯片之间的互连而导致***级扇出型封装结构体积大的问题。
附图说明
图1为本申请实施例提供的一种***级扇出型封装方法的流程图。
图2为本申请实施例提供的一种封装单体的结构示意图。
图3为本申请实施例提供的一种第一封装体的结构示意图。
图4为本申请实施例提供的在两个第四芯片之间形成第一空腔后的结构示意图。
图5为本申请实施例提供的一种***级扇出型封装结构的结构示意图图。
图6为本申请实施例在第一硅晶圆的正面形成第一再布线层的示意图。
附图标记：1、第一硅晶圆；2、第一芯片；3、第一导电导热柱；4、第一再布线层；401、第一钝化膜层；402、第一金属再布线层；5、第二芯片；6、第二再布线层；7、第一焊球；8、第一芯片组；9、第二硅晶圆；10、第三芯片；11、第二导电导热柱；12、第三再布线层；13、第四芯片；14、第四再布线层；15、第二芯片组；16、第一空腔；17、临时键合胶；18、第二焊球；19、金属铜层；20、感光膜层；21、第一图形化掩膜。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
第一方面，如图1-图6所示，本申请提供了一种***级扇出型封装方法，其包括以下步骤：
S1、制作封装单体和第一封装体，封装单体包括一个第一芯片组8，第一芯片组8包括分别位于封装单体上下侧的第一芯片2和第二芯片5，第一芯片2一焊盘和第二芯片5一焊盘垂直互连，第一封装体包括两个第二芯片组15，第二芯片组15包括分别位于第一封装体上下侧的第四芯片13和第三芯片10，两个第三芯片10水平互连，第三芯片10与同一芯片组的第四芯片13垂直互连；
S2、在两个第四芯片13之间形成第一空腔16；
S3、将封装单体侧部垂直贴装到第一空腔16内，并利用第一焊球7使第一芯片2另一焊盘和第二芯片5另一焊盘分别与两个第二芯片组15电性连接；
S4、在第三芯片10上形成第二焊球18。
该实施例的第一芯片2、第二芯片5、第三芯片10和第四芯片13均包括两个焊盘，第一芯片2、第二芯片5、第三芯片10和第四芯片13的焊盘均朝外设置。步骤S1可以利用现有的双面封装工艺制作封装单体和第一封装体，具体地，该实施例的封装单体包括一个第一芯片组8，该第一芯片组8包括第一芯片2和第二芯片5，第一芯片2和第二芯片5分别位于封装单体的上下侧，第一芯片2可以通过导电柱与第二芯片5垂直互连，第一封装体包括两个第二芯片组15，每个第二芯片组15均包括一个第三芯片10和一个第四芯片13，第四芯片13和同一个第二芯片组15的第三芯片10分别位于第二封装体的上下侧，两个第三芯片10可以通过再布线层或走线等方式水平互连，第三芯片10可以通过导电柱与同一个第二芯片组15的第四芯片13垂直互连，该导电柱优选位于第三芯片10远离另一第二芯片组15的一侧。更具体，该实施例的第三芯片10的一焊盘与同一个第二芯片组15的第四芯片13的一焊盘垂直互连，该实施例的第三芯片10的另一焊盘与另一第二芯片组的第三芯片10的一焊盘水平互连。应当理解的是，该实施例的两个第四芯片13之间没有水平互连。
由于步骤S3相当于将封装单体侧部垂直贴装在第一封装体上，以形成三维扇出型封装结构，因此为了提高三维扇出型封装结构的结构稳定性以及使封装单体同时与两个第二芯片组连接，步骤S2需要在第一封装体上形成可供封装单体侧部***的凹槽，即在两个第四芯片13之间形成第一空腔16。具体地，步骤S2可以通过基于干法蚀刻工艺对第一封装体进行蚀刻的方式在两个第四芯片13之间形成第一空腔16，步骤S2也可以利用激光刻蚀工艺对第一封装体进行蚀刻的方式在两个第四芯片13之间形成第一空腔16。
步骤S3先将封装单体侧部垂直贴装到第一空腔16内（即封装单体的延伸方向与第一封装体的延伸方向垂直），再利用第一焊球7使第一芯片2和第二芯片5分别与两个第二芯片组15电性连接。在将封装单体侧部垂直贴装到第一空腔16内后，步骤S3可以利用现有的焊接工艺在第一芯片2与其中一个第二芯片组15以及第二芯片5与另一第二芯片组15之间形成第一焊球7，由于第一焊球7能够导电，因此在形成第一焊球7后，第一芯片2和第二芯片5分别与两个第二芯片组15电性连接。应当理解的是，由于第三芯片10与同一个第二芯片组15的第四芯片13垂直互连，两个第三芯片10水平互连，因此该实施例仅需要使第一芯片2通过第一焊球7与其中一个第四芯片13电性连接和使第二芯片5通过第一焊球7与另一第四芯片13电性连接的方式就能够使第一芯片2和第二芯片5分别与两个第二芯片组15电性连接。
步骤S4可以利用现有的焊接工艺或植球工艺在第三芯片10上形成第二焊球18，以形成包括四层芯片的***级扇出型封装结构。
该实施例的原理为：本申请提供的一种***级扇出型封装方法，先制作封装单体和第一封装体，再在两个第四芯片13之间形成第一空腔16，并将封装单体侧部垂直贴装到第一空腔16内，最后利用第一焊球7使第一芯片2和第二芯片5分别与两个第二芯片组15电性连接，并在第三芯片10上形成第二焊球18，由于第一芯片2与第二芯片5垂直互连，第三芯片10与同一个第二芯片组15的第四芯片13垂直互连，两个第三芯片10水平互连，第一芯片2和第二芯片5通过第一焊球7分别与两个第四芯片13电性连接，即本申请仅需要利用第一焊球7就能够完成多层芯片之间的互连，因此本申请无需在封装单体和第一封装体之间设置复杂的布线，即本申请无需占用大量的封装结构空间来放置该复杂的布线，从而有效地解决由于需要设置复杂的布线来实现多层芯片之间的互连而导致封装成本高和***级扇出型封装结构体积大的问题。此外，由于该实施例的封装单体和第一封装体的上下侧均贴装有芯片和设有互连结构，即该实施例的封装单体和第一封装体均相当于采用双面布线和双面封装的封装结构，因此该实施例能够有效地提高***级扇出型封装结构的集成度，从而有效地减小***级扇出型封装结构的体积。应当理解的是，本申请提供的一种***级扇出型封装方法也能够用于一次性制作多个***级扇出型封装结构，具体地，步骤S1制作封装板和多个封装单体，该封装板包括多个第一封装体，在执行步骤S2时，该实施例分别在各个第一封装体的两个第四芯片13之间形成第一空腔16，在执行步骤S3时，该实施例需要将封装单体侧部垂直贴装到各个第一空腔16内，在完成步骤S4之后，该实施例利用划片工艺将封装板划分成多个***级扇出型封装结构（相当于三维扇出型封装结构）。
在一些实施例中，制作封装单体的步骤包括：
A1、在第一硅晶圆1的正面形成多个第二空腔；
A2、将第一芯片2倒置贴装在第二空腔内；
A3、在第一硅晶圆1上形成多个第一导电导热柱3，并在第一硅晶圆1的正面形成第一再布线层4，以使第一导电导热柱3的一端与对应的第一芯片组的第一芯片2一焊盘连接，每个第一导电导热柱3均对应于一个第一芯片组且位于第一芯片2的任意一侧；
A4、通过临时键合胶17将第一硅晶圆1的正面朝下贴装在载板上；
A5、在第一硅晶圆1的背面形成多个正对第二空腔的第三空腔；
A6、将第二芯片5倒置贴装在第三空腔内，并在第一硅晶圆1的背面形成第二再布线层6，以使第一导电导热柱3的另一端与对应的第一芯片组的第二芯片5一焊盘连接和形成包括多个第一芯片组8的第二封装体；
A7、对第二封装体进行切片，以形成多个封装单体。
其中，步骤A1的具体工作流程可以为：基于光刻工艺在第一硅晶圆1的正面上形成第二图形化掩膜，第二图形化掩膜上的形状与第二空腔的形状对应；基于干法刻蚀工艺和第二图形化掩膜对第一硅晶圆1的正面进行刻蚀，以在第一硅晶圆1的正面形成多个第二空腔。步骤A2的具体工作流程可以为：在第一芯片2的背面（即第一芯片2远离焊盘的一面）贴上DAF膜；利用贴片机将第一芯片2倒置贴装到第二空腔内。步骤A3在第一硅晶圆1上形成多个第一导电导热柱3的具体工作流程可以为：基于现有的硅通孔形成工艺在第一硅晶圆1上形成多个硅通孔（Through Silicon Via）；利用导电材料（例如铜或多晶硅）对硅通孔进行填充，以形成多个第一导电导热柱3。由于该第一导电导热柱3能够导电，因此步骤A3可以利用现有的晶圆级再布线层形成工艺在第一硅晶圆1的正面形成第一再布线层4，以使第一导电导热柱3的一端与对应的第一芯片组的第一芯片2一焊盘连接。步骤A5的具体工作流程优选与步骤A1 的具体工作流程相同，步骤A6贴装第二芯片5的具体工作流程优选与步骤A2相同，步骤A6在第一硅晶圆1的背面形成第二再布线层6的具体工作流程优选与步骤A3在第一硅晶圆1的正面形成第一再布线层4的具体工作流程相同。步骤A7基于现有的划片工艺对第二封装体进行切片。由于该实施例的第一芯片2倒置贴装在第二空腔内，该实施例的第二芯片5倒置贴装在第三空腔内，该第二空腔和第三空腔能够在芯片贴装时起到辅助定位的作用，因此该实施例能够有效地提高芯片的贴片精度以及避免出现由于第一芯片2或第二芯片5受到流体力的影响而导致第一芯片2或第二芯片5漂移的情况。应当理解的是，该实施例相当于先形成包括多个第一芯片组8的第二封装体，再将第二封装体划分成多个封装单体，由于该实施例的第二封装体需要被划分成多个封装单体，因此该实施例的多个第一芯片组8可以互连，该实施例的多个第一芯片组8也可以不互连，该实施例可以在执行步骤A7前或执行步骤A7后对载板以及临时键合胶17进行去除。还应当理解的是，由于该实施例选择硅晶圆作为衬底，而硅的导热系数大于树脂的导热系数，因此相较于树脂基扇出型封装工艺，本申请能够有效地提高***级扇出型封装结构的散热性能。还应当理解的是，该实施例的第一硅通孔可以由玻璃通孔（TGV）和塑料通孔（TMV）等材质的通孔代替，具体地，封装单体包括基体层，第一芯片2和第二芯片5位于封装单体的基体层内，该实施例的通孔与基体层的材质有关，例如，基体层的材质为玻璃，则通孔为TGV（玻璃通孔），又例如，基体层的材质为塑料，则通孔为TMV（塑料通孔），由于该实施例的第一硅晶圆1相当于封装单体的基体层，即该实施例的封装单体的基体层的材质为硅，因此该实施例的通孔为硅通孔。
在一些实施例中，在第一硅晶圆1的正面形成第一再布线层4的步骤与在第一硅晶圆1的背面形成第二再布线层6的步骤相同，在第一硅晶圆1的正面形成第一再布线层4的步骤包括：
B1、在第一硅晶圆1的正面形成第一钝化膜层401；
B2、在第一钝化膜层401上形成正对第一芯片2的焊盘和正对第一导电导热柱3的第一开口；
B3、在第一钝化膜层401上形成金属铜层19；
B4、在金属铜层19上形成感光膜层20；
B5、对感光膜层20进行曝光和显影，以在金属铜层19上形成第一图形化掩膜21；
B6、基于第一图形化掩膜21对金属铜层19进行刻蚀，以形成第一金属再布线层402；
B7、去除第一图形化掩膜21；
B8、在第一金属再布线层402上形成第二钝化膜层，以形成第一再布线层4。
其中，步骤B1的第一钝化膜层401的材质可以为PI（聚酰亚胺）或BCB（苯并环丁烯）等，该第一钝化膜层401可以作为多层金属再布线层的层间介电材料。步骤B2可以利用现有的机械去除法在第一钝化膜层401上形成正对第一芯片2的焊盘和正对第一导电导热柱3的第一开口。步骤B3可以基于现有的电镀工艺在第一钝化膜层401上形成金属铜层19。该实施例的第一再布线层4相当于由第一钝化膜层401、第二钝化膜层和第一金属再布线层402形成的多层结构，由于在形成第一再布线层4前，该实施例先将第一芯片2贴装在第二空腔内，该第一再布线层4能够完全覆盖第一硅晶圆1的正面，即第一再布线层4能够对第一芯片2起密封和保护作用，而在形成第二再布线层6前，该实施例先将第二芯片5贴装在第三空腔内，该第二再布线层6能够完全覆盖第一硅晶圆1的背面，即第二再布线层6能够对第二芯片5起密封和保护作用，因此该实施例无需对第一硅晶圆1的正面和背面进行塑封，从而有效地解决由于在对***级扇出型封装结构进行塑封时，不同层界面的热匹配性不一致而导致不同层界面热失配，不同层界面在应力作用下分层甚至翘曲的问题，进而有效地提高***级扇出型封装结构的可靠性。应当理解的是，由于第一钝化膜层401和第二钝化膜层的材质相同，因此说明书附图并没有对两者进行区分。
在一些实施例中，步骤B1包括：
B11、基于压干膜工艺或印胶工艺在第一硅晶圆1的正面形成第一钝化膜层401；
步骤B8包括：
B81、基于压干膜工艺或印胶工艺在第一金属再布线层402上形成第二钝化膜层。
在一些实施例中，步骤B3包括：
B31、在第一钝化膜层401上依次形成金属种子层和金属铜层19；
步骤B6包括：
B61、基于第一图形化掩膜21对金属种子层和金属铜层19进行刻蚀，以形成第一金属再布线层402。
该实施例先在第一钝化膜层401上形成金属种子层，再在金属种子层上形成金属铜层19，由于金属种子层能够增加金属铜层19与接触面之间的结合力，因此该实施例能够有效地避免由于金属铜层19与接触面之间的结合力过小而导致金属铜层19脱落的情况。
在一些实施例中，步骤B31包括：
B311、基于物理气相沉积工艺在第一钝化膜层401上形成金属种子层；
B312、基于电镀工艺在金属种子层上形成金属铜层19。
该实施例的金属种子层优选包括0.05μm的钛金属层和1μm的铜层，应当理解的是，由于金属种子层的厚度远小于金属铜层19的厚度，因此说明书附图并未对金属种子层进行示出。
在一些实施例中，制作第一封装体的步骤包括：
C1、在第二硅晶圆9的背面形成两个第四空腔；
C2、将第三芯片10倒置贴装在第四空腔内；
C3、在第二硅晶圆9上形成两个第二导电导热柱11，并在第二硅晶圆9的背面形成第三再布线层12，以使第二导电导热柱11的一端与对应的第二芯片组的第三芯片10一焊盘连接，每个第二导电导热柱11均对应于一个第二芯片组且位于第三芯片10远离另一第二芯片组的一侧；
C4、通过临时键合胶17将第二硅晶圆9的背面朝下贴装在载板上；
C5、在第二硅晶圆9的正面形成两个正对第四空腔的第五空腔；
C6、将第四芯片13倒置贴装在第五空腔内，并在第二硅晶圆9的正面形成第四再布线层14，以使第二导电导热柱11的另一端与对应的第二芯片组的第四芯片13一焊盘连接和形成包括两个第二芯片组15的第一封装体。
第三芯片10和第四芯片13的垂直互连结构为第二导电导热柱11，该实施例制作第一封装体的具体步骤优选与上述实施例制作第二封装体的具体步骤相同。应当理解的是，由于第二硅晶圆9贴装在载板上，因此在执行步骤S4前，该实施例需要去除第二硅晶圆9上的临时键合胶17和载板。
在一些实施例中，步骤S3包括：
S31、基于植球工艺在第一芯片2另一焊盘和第二芯片5另一焊盘上形成第一焊球7；
S32、将封装单体侧部贴装到第一空腔16内；
S33、基于回流工艺将第一焊球7重熔，以使第一芯片2另一焊盘和第二芯片5另一焊盘分别与两个第二芯片组15电性连接。
在一些实施例中，步骤S3包括：
S31’、将封装单体侧部垂直贴装到第一空腔16内；
S32’、基于植球工艺在第一芯片2另一焊盘和其中一个第二芯片组15以及第二芯片5另一焊盘和另一第二芯片组15之间形成第一焊球7，以使第一芯片2另一焊盘和第二芯片5另一焊盘分别与两个第二芯片组15电性连接。
应当理解的是，上述两个实施例均通过第一焊球7、第一再布线层4、第二再布线层6、第三再布线层12和第四再布线层14实现第一芯片2和第二芯片5与两个第二芯片组15的电性连接。
在一些实施例中，步骤S3包括：
S31’’、基于植球工艺在第一芯片2另一焊盘和第二芯片5另一焊盘上形成第一焊球7；
S32’’、将DAF膜（Die Attach Film膜：芯片贴合膜，DAF膜为在半导体封装工序中用于连接半导体芯片与封装基板、芯片与芯片的超薄型薄膜黏合剂）贴装在第一空腔16的底部；
S33’、将封装单体侧部垂直贴装到DAF膜上；
S34、基于回流工艺将第一焊球7重熔，以使第一芯片2另一焊盘和第二芯片5另一焊盘分别与两个第二芯片组15电性连接；
S35、固化DAF膜。
由上可知，本申请提供的一种***级扇出型封装方法，先制作封装单体和第一封装体，再在两个第四芯片13之间形成第一空腔16，并将封装单体垂直贴装到第一空腔16内，最后利用第一焊球7使第一芯片2和第二芯片5分别与两个第二芯片组15电性连接，并在第三芯片10上形成第二焊球18，由于第一芯片2与第二芯片5垂直互连，第三芯片10与同一个第二芯片组15的第四芯片13垂直互连，两个第三芯片10水平互连，第一芯片2和第二芯片5通过第一焊球7分别与两个第四芯片13电性连接，即本申请仅需要利用第一焊球7就能够完成多层芯片之间的互连，因此本申请无需在封装单体和第一封装体之间设置复杂的布线，即本申请无需占用大量的封装结构空间来放置该复杂的布线，从而有效地解决由于需要设置复杂的布线来实现多层芯片之间的互连而导致封装成本高和***级扇出型封装结构体积大的问题。
第二方面，如图5所示，本申请还提供了一种***级扇出型封装结构，其包括：
封装单体，其包括一个第一芯片组8，第一芯片组8包括分别位于封装单体上下侧的第一芯片2和第二芯片5，第一芯片2一焊盘和第二芯片5一焊盘垂直互连；
第一封装体，其包括两个第二芯片组15，第二芯片组15包括分别位于第一封装体上下侧的第四芯片13和第三芯片10，两个第三芯片10水平互连，第三芯片10与同一芯片组的第四芯片13垂直互连；
封装单体的延伸方向与第一封装体的延伸方向垂直，封装单体侧部垂直贴装在形成在两个第四芯片13之间的第一空腔16内；
第一焊球7，设置在第一芯片2另一焊盘和其中一个第二芯片组15以及第二芯片5另一焊盘和另一第二芯片组15之间；
第二焊球18，设置在第三芯片10上。
本申请实施例提供了一种***级扇出型封装结构，该封装结构优选由第一方面提供的一种***级扇出型封装方法制成。该实施例提供的一种***级扇出型封装结构的工作原理与上述第一方面提供的一种***级扇出型封装方法的工作原理相似，此处不再进行详细论述。
由上可知，本申请提供的一种***级扇出型封装结构，包括封装单体和第一封装体，由于第一芯片2与第二芯片5垂直互连，第三芯片10与同一个第二芯片组15的第四芯片13垂直互连，两个第三芯片10水平互连，第一芯片2和第二芯片5通过第一焊球7分别与两个第四芯片13电性连接，即本申请仅需要利用第一焊球7就能够完成多层芯片之间的互连，因此本申请无需在封装单体和第一封装体之间设置复杂的布线，即本申请无需占用大量的封装结构空间来放置该复杂的布线，从而有效地解决由于需要设置复杂的布线来实现多层芯片之间的互连而导致***级扇出型封装结构体积大的问题。
由上可知，本申请提供的一种***级扇出型封装方法及封装结构，先制作封装单体和第一封装体，再在两个第四芯片13之间形成第一空腔16，并将封装单体侧部垂直贴装到第一空腔16内，最后利用第一焊球7使第一芯片2和第二芯片5分别与两个第二芯片组15电性连接，并在第三芯片10上形成第二焊球18，由于第一芯片2与第二芯片5垂直互连，第三芯片10与同一个第二芯片组15的第四芯片13垂直互连，两个第三芯片10水平互连，第一芯片2和第二芯片5通过第一焊球7分别与两个第四芯片13电性连接，即本申请仅需要利用第一焊球7就能够完成多层芯片之间的互连，因此本申请无需在封装单体和第一封装体之间设置复杂的布线，即本申请无需占用大量的封装结构空间来放置该复杂的布线，从而有效地解决由于需要设置复杂的布线来实现多层芯片之间的互连而导致***级扇出型封装结构体积大的问题。
在本申请所提供的实施例中，应该理解到，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (6)
1.一种***级扇出型封装方法，其特征在于，所述***级扇出型封装方法包括以下步骤：
制作封装单体和第一封装体，所述封装单体包括一个第一芯片组，所述第一芯片组包括分别位于所述封装单体上下侧的第一芯片和第二芯片，所述第一芯片一焊盘和所述第二芯片一焊盘垂直互连，所述第一封装体包括两个第二芯片组，所述第二芯片组包括分别位于所述第一封装体上下侧的第四芯片和第三芯片，两个所述第三芯片水平互连，所述第三芯片与同一芯片组的第四芯片垂直互连；
在两个所述第四芯片之间形成第一空腔；
将所述封装单体侧部垂直贴装到所述第一空腔内，并利用第一焊球使所述第一芯片另一焊盘和所述第二芯片另一焊盘分别与两个所述第二芯片组电性连接；
在所述第三芯片上形成第二焊球；
制作所述封装单体的步骤包括：
在第一硅晶圆的正面形成多个第二空腔；
将所述第一芯片倒置贴装在所述第二空腔内；
在所述第一硅晶圆上形成多个第一导电导热柱，并在所述第一硅晶圆的正面形成第一再布线层，以使所述第一导电导热柱的一端与对应的第一芯片组的第一芯片一焊盘连接，每个所述第一导电导热柱均对应于一个所述第一芯片组且位于所述第一芯片的任意一侧；
通过临时键合胶将所述第一硅晶圆的正面朝下贴装在载板上；
在所述第一硅晶圆的背面形成多个正对所述第二空腔的第三空腔；
将所述第二芯片倒置贴装在所述第三空腔内，并在所述第一硅晶圆的背面形成第二再布线层，以使所述第一导电导热柱的另一端与对应的第一芯片组的第二芯片一焊盘连接和形成包括多个第一芯片组的第二封装体；
对所述第二封装体进行切片，以形成多个所述封装单体；
制作所述第一封装体的具体步骤与制作所述第二封装体的具体步骤相同；
在所述第一硅晶圆的正面形成所述第一再布线层的步骤与在所述第一硅晶圆的背面形成第二再布线层的步骤相同，在所述第一硅晶圆的正面形成所述第一再布线层的步骤包括：
在所述第一硅晶圆的正面形成第一钝化膜层；
在所述第一钝化膜层上形成正对所述第一芯片的焊盘和正对所述第一导电导热柱的第一开口；
在所述第一钝化膜层上形成金属铜层；
在所述金属铜层上形成感光膜层；
对所述感光膜层进行曝光和显影，以在所述金属铜层上形成第一图形化掩膜；
基于所述第一图形化掩膜对所述金属铜层进行刻蚀，以形成第一金属再布线层；
去除所述第一图形化掩膜；
在所述第一金属再布线层上形成第二钝化膜层，以形成第一再布线层；
所述在所述第一钝化膜层上形成金属铜层的步骤包括：
在所述第一钝化膜层上依次形成金属种子层和金属铜层；
所述基于所述第一图形化掩膜对所述金属铜层进行刻蚀，以形成第一金属再布线层的步骤包括：
基于所述第一图形化掩膜对所述金属种子层和所述金属铜层进行刻蚀，以形成第一金属再布线层。
2.根据权利要求1所述的***级扇出型封装方法，其特征在于，所述在所述第一硅晶圆的正面形成第一钝化膜层的步骤包括：
基于压干膜工艺或印胶工艺在所述第一硅晶圆的正面形成第一钝化膜层；
所述在所述第一金属再布线层上形成第二钝化膜层的步骤包括：
基于压干膜工艺或印胶工艺在所述第一金属再布线层上形成第二钝化膜层。
3.根据权利要求1所述的***级扇出型封装方法，其特征在于，在所述第一钝化膜层上依次形成金属种子层和金属铜层的步骤包括：
基于物理气相沉积工艺在所述第一钝化膜层上形成金属种子层；
基于电镀工艺在所述金属种子层上形成金属铜层。
4.根据权利要求1所述的***级扇出型封装方法，其特征在于，所述将所述封装单体侧部垂直贴装到所述第一空腔内，并利用第一焊球使所述第一芯片另一焊盘和所述第二芯片另一焊盘分别与两个所述第二芯片组电性连接的步骤包括：
基于植球工艺在所述第一芯片另一焊盘和所述第二芯片另一焊盘上形成第一焊球；
将所述封装单体侧部贴装到所述第一空腔内；
基于回流工艺将所述第一焊球重熔，以使所述第一芯片另一焊盘和所述第二芯片另一焊盘分别与两个所述第二芯片组电性连接。
5.根据权利要求1所述的***级扇出型封装方法，其特征在于，所述将所述封装单体侧部垂直贴装到所述第一空腔内，并利用第一焊球使所述第一芯片另一焊盘和所述第二芯片另一焊盘分别与两个所述第二芯片组电性连接的步骤包括：
将所述封装单体侧部垂直贴装到所述第一空腔内；
基于植球工艺在所述第一芯片另一焊盘和其中一个所述第二芯片组以及所述第二芯片另一焊盘和另一所述第二芯片组之间形成第一焊球，以使所述第一芯片另一焊盘和所述第二芯片另一焊盘分别与两个所述第二芯片组电性连接。
6.一种***级扇出型封装结构，其特征在于，所述***级扇出型封装结构由选由权利要求1-5任一项所述的一种***级扇出型封装方法制成，所述***级扇出型封装结构包括：
封装单体，其包括一个第一芯片组，所述第一芯片组包括分别位于所述封装单体上下侧的第一芯片和第二芯片，所述第一芯片一焊盘和所述第二芯片一焊盘垂直互连；
第一封装体，其包括两个第二芯片组，所述第二芯片组包括分别位于所述第一封装体上下侧的第四芯片和第三芯片，两个所述第三芯片水平互连，所述第三芯片与同一芯片组的第四芯片垂直互连；
所述封装单体的延伸方向与所述第一封装体的延伸方向垂直，所述封装单体侧部垂直贴装在形成在两个所述第四芯片之间的第一空腔内；
第一焊球，设置在第一芯片另一焊盘和其中一个所述第二芯片组以及所述第二芯片另一焊盘和另一所述第二芯片组之间；
第二焊球，设置在所述第三芯片上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311805331.8A CN117476550B (zh) | 2023-12-26 | 2023-12-26 | 一种***级扇出型封装方法及封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311805331.8A CN117476550B (zh) | 2023-12-26 | 2023-12-26 | 一种***级扇出型封装方法及封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117476550A CN117476550A (zh) | 2024-01-30 |
| CN117476550B true CN117476550B (zh) | 2024-04-05 |
Family
ID=89623761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311805331.8A Active CN117476550B (zh) | 2023-12-26 | 2023-12-26 | 一种***级扇出型封装方法及封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117476550B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109003961A (zh) * | 2018-07-26 | 2018-12-14 | 华进半导体封装先导技术研发中心有限公司 | 一种3d***集成结构及其制造方法 |
| CN110211931A (zh) * | 2019-06-14 | 2019-09-06 | 上海先方半导体有限公司 | 一种三维封装结构及其制造方法 |
| CN114446907A (zh) * | 2021-12-22 | 2022-05-06 | 中国电子科技集团公司第五十八研究所 | 一种三维集成tsv针肋微流道主动散热封装方法及结构 |
| CN115101483A (zh) * | 2022-06-14 | 2022-09-23 | 无锡中微高科电子有限公司 | 能提高被动散热的硅基扇出型三维立体集成封装结构及方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104051337B (zh) * | 2014-04-24 | 2017-02-15 | 上海珏芯光电科技有限公司 | 立体堆叠集成电路***芯片封装的制造方法与测试方法 |
-
2023
- 2023-12-26 CN CN202311805331.8A patent/CN117476550B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109003961A (zh) * | 2018-07-26 | 2018-12-14 | 华进半导体封装先导技术研发中心有限公司 | 一种3d***集成结构及其制造方法 |
| CN110211931A (zh) * | 2019-06-14 | 2019-09-06 | 上海先方半导体有限公司 | 一种三维封装结构及其制造方法 |
| CN114446907A (zh) * | 2021-12-22 | 2022-05-06 | 中国电子科技集团公司第五十八研究所 | 一种三维集成tsv针肋微流道主动散热封装方法及结构 |
| CN115101483A (zh) * | 2022-06-14 | 2022-09-23 | 无锡中微高科电子有限公司 | 能提高被动散热的硅基扇出型三维立体集成封装结构及方法 |
Non-Patent Citations (1)
| Title |
|---|
| 超高清超高分辨率大尺寸LED显示器;曹慧 等;《液晶与显示》;20210409;第36卷(第4期);第566-573页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117476550A (zh) | 2024-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9748216B2 (en) | Apparatus and method for a component package | |
| JP2019512168A (ja) | シリコン基板に埋め込まれたファンアウト型の３ｄパッケージ構造 | |
| TW201838127A (zh) | 封裝結構 | |
| TWI647790B (zh) | 以聚合物部件爲主的互連體 | |
| JP2007506278A (ja) | 集積型電子チップ及び相互接続デバイス、並びにそれを製造するための方法 | |
| TW201351579A (zh) | 高密度立體封裝 | |
| KR101522770B1 (ko) | 패키지 정렬 구조물 및 패키지 정렬 구조물의 형성 방법 | |
| WO2021018014A1 (zh) | 一种基于tsv的多芯片的封装结构及其制备方法 | |
| KR102223245B1 (ko) | 패키징된 반도체 디바이스 | |
| KR20050037430A (ko) | 반도체 패키지 디바이스와 그의 형성 및 테스트 방법 | |
| KR20090004775A (ko) | 반도체 장치 패키지용의 인터커넥팅 구조물 및 그 방법 | |
| CN111370387A (zh) | 扇出型***级封装结构及其制作方法 | |
| CN111900095A (zh) | 一种多芯片集成封装方法及封装结构 | |
| CN115547961A (zh) | 高密度集成式三维立体芯片封装结构及其制造方法 | |
| KR20160041581A (ko) | 적층형 반도체 패키지 및 이의 제조 방법 | |
| CN117476550B (zh) | 一种***级扇出型封装方法及封装结构 | |
| CN212303700U (zh) | Led芯片***级封装结构 | |
| CN115527975A (zh) | 一种芯片封装结构及芯片封装方法 | |
| CN204927283U (zh) | 改良的载板级嵌入式半导体封装结构 | |
| TW201810458A (zh) | 封裝基板及其製法 | |
| CN110299328A (zh) | 一种堆叠封装器件及其封装方法 | |
| CN117116910B (zh) | 一种桥连封装结构及其形成方法 | |
| CN211480020U (zh) | 扇出型***级封装结构 | |
| CN109994422B (zh) | Tsv封装结构及其制备方法 | |
| CN111540722B (zh) | 芯片封装结构及封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |