CN108962896A - 存储器 - Google Patents
存储器 Download PDFInfo
- Publication number
- CN108962896A CN108962896A CN201811091933.0A CN201811091933A CN108962896A CN 108962896 A CN108962896 A CN 108962896A CN 201811091933 A CN201811091933 A CN 201811091933A CN 108962896 A CN108962896 A CN 108962896A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- epitaxial semiconductor
- semiconductor layer
- channel hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 86
- 239000004065 semiconductor Substances 0.000 claims abstract description 63
- 230000006870 function Effects 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 12
- 238000005530 etching Methods 0.000 description 43
- 230000007547 defect Effects 0.000 description 25
- 238000000034 method Methods 0.000 description 18
- 239000000463 material Substances 0.000 description 16
- 230000008569 process Effects 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000006378 damage Effects 0.000 description 10
- 238000012805 post-processing Methods 0.000 description 10
- 239000011148 porous material Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910003978 SiClx Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 208000027418 Wounds and injury Diseases 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 208000014674 injury Diseases 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明涉及一种存储器，所述存储器包括：衬底，所述衬底表面形成有存储堆叠结构；贯穿所述存储堆叠结构的沟道孔；位于所述沟道孔底部的外延半导体层，所述外延半导体层的底面与所述衬底连接，且所述外延半导体层的底面与衬底表面之间的距离小于一预设值。上述存储器的性能得到提高。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种存储器。
背景技术
近年来，闪存(Flash Memory)存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本(Bit Cost)，三维的闪存存储器(3D NAND)技术得到了迅速发展。
在形成3D NAND存储器的过程中，需要在衬底表面形成牺牲层与绝缘层堆叠而成的堆叠结构，然后刻蚀所述堆叠结构形成沟道孔，在所述沟道孔内形成沟道孔结构，作为存储串。在形成沟道孔结构的过程中，通常会对衬底进行过刻蚀，在衬底内形成开口，所述开口的内壁表面在形成沟道孔的过程中，表面容易造成损伤，以及被氧化，而产生氧化层。现有技术通常在形成沟道孔之后，对沟道孔底部进行刻蚀后处理(PET)，通过低能量短时间的离子刻蚀工艺，以去除沟道孔底部衬底表面的氧化层以及修复衬底表面的损伤。
为了避免对沟道孔侧壁的堆叠结构造成损伤，所述刻蚀后处理通常采用各向异性刻蚀工艺，沿垂直沟道孔底部方向进行刻蚀。因此，沟道孔底部的开口底底部表面的损伤及氧化层容易被去除，而位于开口侧壁表面的损伤及氧化层无法被完全清理干净。后续在沟道孔底部形成外延半导体层的过程中，由于开口侧壁表面具有损伤或氧化层，导致形成的外延半导体层的侧壁会产生孔洞等缺陷，影响形成的外延半导体层的质量。并且，由于所述外延半导体层的侧壁与沟道孔侧部处的牺牲层连接，在后续利用金属栅极替代牺牲层的过程中，金属栅极材料容易进入所述外延半导体层侧壁的孔洞内，造成存储器的底部选择晶体管的栅极漏电问题，从而影响存储器的性能。
发明内容
本发明所要解决的技术问题是，提供一种存储器，性能得到提高。
本发明的技术方案提供一种存储器，包括：衬底，所述衬底表面形成有存储堆叠结构；贯穿所述存储堆叠结构的沟道孔；位于所述沟道孔底部的外延半导体层，所述外延半导体层的底面与所述衬底连接，且所述外延半导体层的底面与衬底表面之间的距离小于一预设值。
可选的，所述外延半导体层的底部位于所述衬底表面。
可选的，所述外延半导体层的底面位于所述衬底内，低于所述衬底表面。
可选的，所述外延半导体层的底面与衬底表面之间的距离为100nm以下。
可选的，所述存储堆叠结构包括交替堆叠的控制栅结构层和绝缘层，所述外延半导体层的顶部高于自衬底表面向上的第一层控制栅结构层。
可选的，所述外延半导体层的顶部低于自衬底表面向上的第二层控制栅结构层。
可选的，还包括：位于所述沟道孔的侧壁表面的功能侧墙；覆盖所述功能侧墙且填充所述沟道孔的沟道介质层。
可选的，所述功能侧墙包括：覆盖所述沟道孔侧壁的电荷阻挡层、覆盖所述电荷阻挡层的电荷捕获层、覆盖所述电荷阻挡层的隧穿层以及覆盖所述隧穿层及连接所述外延半导体层的沟道层。
可选的，还包括：贯穿所述存储堆叠结构的阵列共源极。
可选的，所述存储器为3D NAND存储器。
本发明的存储器沟道孔结构底部的外延半导体层底部与衬底表面之间距离较小，外延半导体层的质量较高，侧壁不易出现孔洞等缺陷，从而能够提高所述控制栅结构层与所述外延层半导体构成的底部选择晶体管性能，不易发生漏电等问题，进而提高存储器的性能。
附图说明
图1至图8为本发明一具体实施方式的存储器的形成过程的结构示意图。
具体实施方式
下面结合附图对本发明提供的存储器及其形成方法的具体实施方式做详细说明。
请参考图1至图8，为本发明一具体实施方式的存储器的形成过程的结构示意图。该具体实施方式中，形成的存储器为3D NAND存储器。
请参考图1，提供衬底100，所述衬底100具有第一表面11，所述衬底100的第一表面11上形成有堆叠结构110。
所述衬底100可以为单晶硅衬底、Ge衬底、SiGe衬底、SOI或GOI等；根据器件的实际需求，可以选择合适的半导体材料作为所述衬底100，在此不作限定。该具体实施方式中，所述衬底100为单晶硅晶圆。
所述堆叠结构110包括沿垂直衬底100表面方向相互堆叠的绝缘层111和牺牲层112。在一个具体实施方式中，所述绝缘层111的材料为氧化硅，所述牺牲层112的材料为氮化硅；在其他具体实施方式中，所述绝缘层111和牺牲层112的还可以采用其他合适的材料。在另一具体实施方式中，所述堆叠结构110包括交替堆叠的导电层和绝缘层，例如所述导电层可以是控制栅极。
请参考图2，刻蚀所述堆叠结构110，形成贯穿所述堆叠结构110的沟道孔130。
可以采用反应离子刻蚀工艺刻蚀所述堆叠结构110，至半导体衬底100表面。该具体实施方式中，在刻蚀所述堆叠结构的过程中，采用的刻蚀工艺对所述堆叠结构与衬底之间的刻蚀选择比大于100，使得刻蚀堆叠结构110至半导体衬底100表面后能够及时停止刻蚀，避免对衬底100造成过多刻蚀。
所述沟道孔130的底面与衬底100的第一表面11之间的距离小于一预设值，较佳的，所述预设值为100nm。
该具体实施方式中，所述沟道孔130的底面位于所述衬底100内，略低于所述衬底100的第一表面11，具体的，所述沟道孔130的底面与衬底100的第一表面11之间的距离为50nm～100nm。
在另一具体实施方式中，所述沟道孔130底面暴露出衬底100的第一表面11。刻蚀形成所述沟道孔130的过程中，未对衬底100造成刻蚀，所以，沟道孔130底部仅暴露出衬底100的第一表面11。所述沟道孔130的底面与衬底100的第一表面11之间的距离为0。
在刻蚀过程中，可以通过调整刻蚀工艺的参数以避免对衬底100造成刻蚀。首先选择对堆叠结构100中的材料层，特别是对绝缘层111具有较高刻蚀选择性的气体对所述堆叠结构100进行刻蚀，使得刻蚀最底层的绝缘层111的时候，能够减少对衬底100的刻蚀。另外，还可以在刻蚀到衬底100表面的最后一层或若干层绝缘层111和牺牲层112时，降低刻蚀速率，以便在刻蚀至衬底100的第一表面11时，能够迅速停止刻蚀。
在一个具体实施方式中，采用C4F8作为刻蚀气体，并结合气体的流量、气压温度等参数调整，使得刻蚀过程中，对绝缘层111和牺牲层112相对于衬底100具有较高的刻蚀选择比。本领域技术人员，可以根据采用的刻蚀基台的性能以及沟道孔的特征尺寸等情况，调整刻蚀气体以及各向刻蚀参数，以实现对堆叠结构110的较高刻蚀选择性。
请参考图3，对所述沟道孔130底部进行刻蚀后处理，以去除沟道孔底部的衬底表面的杂质和缺陷。
刻蚀所述沟道孔130的过程中，由于等离子体的轰击作用，会在沟道孔130底部暴露的衬底100表面造成刻蚀损伤，以及形成自然氧化层，不利于后续在所述沟道孔130底部外延生长半导体层。
图3中以所述缺陷层300标识沟道孔130底部表面需要去除的缺陷及氧化层等杂质。该具体实施方式中，通过对所述沟道孔130的底部表面进行刻蚀后处理，来去除所述缺陷层300。
所述刻蚀后处理可以采用各向异性刻蚀工艺，具体的采用等离子体刻蚀工艺，刻蚀方向垂直于所述衬底100的第一表面11，朝向所述沟道孔130的底部。以去除所述缺陷层300。由于所述沟道孔130的底面与衬底100的第一表面11之间的距离较小，使得缺陷层300主要位于与衬底100的第一表面11平行的底面上，侧面较少。因此，采用各向异性刻蚀工艺去除所述缺陷层300的过程中，在去除底面上的缺陷层300的同时，由于等离子体的反射等作用，部分等离子体也能够对侧壁的缺陷层300进行轰击，从而同时将侧壁少量的缺陷层300去除干净。
在其他具体实施方式中，也可以对所述刻蚀后处理的刻蚀方向进行调整，通过轻微的侧向刻蚀，进一步确保将侧壁及底部的缺陷层300完全去除。所述侧向刻蚀的倾斜角度较低，可以为1°～10°，刻蚀工艺的参数易于调整和控制。
所述刻蚀后处理工艺主要采用等离子体对沟道孔130的底部表面进行轰击，以去除缺陷及自然氧化层等杂质。为了避免对沟道孔130的底部造成二次损伤，所述刻蚀后处理工艺采用低功率的干法刻蚀，降低刻蚀等离子体的能量以及刻蚀时间，在去除缺陷层300的同时，能够避免衬底100表面受到二次损伤。
在另一具体实施方式中，为了进一步去除沟道孔130底部的缺陷层300，可以在进行刻蚀后处理之前，对沟道孔130底部的衬底100表面进行氧化处理，以消除刻蚀损伤，后续再通过所述刻蚀后处理去除氧化处理过程中产生的氧化层。
请参考图4，去除所述缺陷层300之后，在所述沟道孔130底部的衬底表面形成外延半导体层131。
采用选择性外延工艺，在所述沟道孔130底部的衬底100表面形成外延半导体层131。该具体实施方式中，所述外延半导体层131的材料为硅。由于所述沟道孔130底部的衬底100表面经过刻蚀后处理后，表面缺陷及氧化层被去除，形成的外延半导体层131具有较高的质量，缺陷较少，且与所述沟道孔130底面以及侧壁之间的界面质量较高，不会产生孔洞等缺陷。
所述外延半导体层131的顶部高于自衬底100的第一表面11向上的第一层牺牲层112，且低于第二层牺牲层112。
请参考图5，在形成所述外延半导体层131之后，在所述沟道孔130的侧壁表面形成功能侧墙132；形成覆盖所述功能侧墙132且填充所述沟道孔130的沟道介质层133。
所述功能侧墙132包括覆盖所述沟道孔侧壁表面的电荷阻挡层、覆盖所述电荷阻挡层的电荷捕获层、覆盖所述电荷捕获层的隧穿层以及覆盖所述隧穿层连接所述外延半导体层131的沟道层。在一个具体实施方式中，所述电荷阻挡层的材料为氧化硅、电荷捕获层的材料为氮化硅、隧穿层的材料为氧化硅以及所述沟道层的材料为多晶硅。
所述外延半导体层131、功能侧墙132以及沟道介质层133构成贯穿所述堆叠结构110的沟道孔结构。
请参考图6，形成所述沟道孔结构之后，还包括形成贯穿所述堆叠结构110的栅线隔槽601；沿所述栅线隔槽601去除所述牺牲层112，形成相邻绝缘层之间的开口602。
采用湿法刻蚀工艺去除所述牺牲层112，形成所述开口602。
请参考图7，在所述开口602(请参考图6)内形成控制栅结构层702。
在形成所述控制栅结构层702之前，可以先在所述栅线隔槽601底部的衬底100内形成源极掺杂区701。
所述控制栅结构层702包括覆盖开口内壁表面的栅介质层以及位于栅介质层表面填充满所述开口602的栅极层。
所述外延半导体层131侧壁连接至衬底100上的第一层控制栅结构层702。由于所述外延半导体层131的形成质量较高，侧壁没有孔洞等缺陷，在形成所述控制栅结构层702的过程中，所述控制栅结构层702的材料不会进入所述外延半导体层131内，使得所述控制栅结构层702与外延半导体层131之间的界面质量较高，从而避免所述第一层控制栅结构层702与外延半导体层131形成的底部选择晶体管发生漏电问题，从而提高形成的存储器的性能。
请参考图8，在所述栅线隔槽601(请参考图7)的侧壁表面形成绝缘侧墙801，以及填充所述栅线隔槽601的导电层802，所述导电层802连接所述源极掺杂区701。
所述绝缘侧墙801用于隔离所述导电层802与所述控制栅结构层702，可以采用氧化硅、氮化硅等介质材料。所述导电层802可以采用多晶硅或W、Cu、Ag等金属材料。
上述存储器的形成过程中，形成的沟道孔底面与衬底的第一表面之间的距离小于一预设值，使得在进行刻蚀后处理的过程中，能将沟道孔底面及侧壁的衬底表面缺陷及杂质完全去除，从而提高在沟道孔底部形成的外延半导体层的质量，进而提高形成的存储器的性能。
本发明的具体实施方式还提供一种存储器。
请参考图8，为所述存储器的结构示意图。该具体实施方式中，所述存储器为3DNAND存储器。
所述存储器包括衬底100，所述衬底100表面形成有存储堆叠结构，所述存储堆叠结构包括沿垂直于所述衬底100表面方向依次堆叠的绝缘层111和控制栅结构层702；贯穿所述存储堆叠结构的沟道孔；位于所述沟道孔底部的外延半导体层131，所述外延半导体层131的底面与所述衬底100连接，且所述外延半导体层131的底面与衬底100表面之间的距离小于一预设值，较佳的，所述预设值为100nm。
该具体实施方式中，所述外延半导体层131的底面位于所述衬底100内，低于所述衬底100的第一表面11。所述外延半导体层131的底面与衬底100的第一表面11之间的距离为50nm～100nm。
在另一具体实施方式中，所述外延半导体层131位于所述衬底100的第一表面11上，所述外延半导体层131的底面与衬底100的第一表面11之间的距离为0。
该具体实施方式中，所述外延半导体层131的顶部高于自衬底100的第一表面11向上的第一层控制栅结构层702，且所述外延层半导体131的顶部低于自衬底100的第一表面11向上的第二层控制栅结构层702。所述第一层控制栅结构层702与所述外延层半导体131构成存储器的底部选择晶体管。
所述存储器还包括位于所述沟道孔的侧壁表面的功能侧墙132；覆盖所述功能侧墙132且填充所述沟道孔的沟道介质层133。所述功能侧墙132包括覆盖所述沟道孔侧壁表面的电荷阻挡层、覆盖所述电荷阻挡层的电荷捕获层、覆盖所述电荷捕获层的隧穿层以及覆盖所述隧穿层连接所述外延半导体层131的沟道层。在一个具体实施方式中，所述电荷阻挡层的材料为氧化硅、电荷捕获层的材料为氮化硅、隧穿层的材料为氧化硅以及所述沟道层的材料为多晶硅。
所述外延半导体层131、功能侧墙132以及沟道介质层133构成贯穿所述堆叠结构110的沟道孔结构。
由于所述外延半导体层131的底面与衬底100的第一表面11之间的距离较小，因此需要形成的沟道孔的底面与第一表面11之间的距离也较小。在刻蚀形成沟道孔的过程中，沟道孔底面的刻蚀缺陷主要集中于沟道孔的底部表面，侧壁处较少，在形成外延半导体层131之前，易于通过刻蚀后处理过程，将沟道孔底部的衬底上的缺陷完全去除，从而使得所述外延半导体层131的沉积质量较高，外延半导体层131的侧壁不易出现孔洞等缺陷，从而提高所述第一层的控制栅结构层702与所述外延层半导体131构成的底部选择晶体管的性能，不易发生漏电等问题，从而提高存储器的性能。
该具体实施方式中，所述存储器还包括：贯穿所述存储堆叠结构的阵列共源极。所述阵列共源极形成于贯穿所述存储堆叠结构的栅线隔槽内，包括覆盖所述栅线隔槽的绝缘侧壁801，以及填充与所述栅线隔槽内的导电层802。所述阵列共源极底部的衬底100内形成有源极掺杂区701，所述导电层802连接至所述源极掺杂区701。
所述绝缘侧墙801用于隔离所述导电层802与所述控制栅结构层702，可以采用氧化硅、氮化硅等介质材料。所述导电层802可以采用多晶硅或W、Cu、Ag等金属材料。
上述存储器的沟道孔结构底部的外延半导体层的质量较高，侧壁不易出现孔洞等缺陷，从而能够提高所述控制栅结构层与所述外延层半导体构成的底部选择晶体管性能，不易发生漏电等问题，进而提高存储器的性能。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种存储器，其特征在于，包括：
衬底，所述衬底表面形成有存储堆叠结构；
贯穿所述存储堆叠结构的沟道孔；
位于所述沟道孔底部的外延半导体层，所述外延半导体层的底面与所述衬底连接，且所述外延半导体层的底面与衬底表面之间的距离小于一预设值。
2.根据权利要求1所述的存储器，其特征在于，所述外延半导体层的底部位于所述衬底表面。
3.根据权利要求1所述的存储器，其特征在于，所述外延半导体层的底面位于所述衬底内，低于所述衬底表面。
4.根据权利要求1所述的存储器，其特征在于，所述外延半导体层的底面与衬底表面之间的距离为100nm以下。
5.根据权利要求2所述的存储器，其特征在于，所述存储堆叠结构包括交替堆叠的控制栅结构层和绝缘层，所述外延半导体层的顶部高于自衬底表面向上的第一层控制栅结构层。
6.根据权利要求5所述的存储器，其特征在于，所述外延半导体层的顶部低于自衬底表面向上的第二层控制栅结构层。
7.根据权利要求1所述的存储器，其特征在于，还包括：位于所述沟道孔的侧壁表面的功能侧墙；覆盖所述功能侧墙且填充所述沟道孔的沟道介质层。
8.根据权利要求7所述的存储器，其特征在于，所述功能侧墙包括：覆盖所述沟道孔侧壁的电荷阻挡层、覆盖所述电荷阻挡层的电荷捕获层、覆盖所述电荷阻挡层的隧穿层以及覆盖所述隧穿层及连接所述外延半导体层的沟道层。
9.根据权利要求1所述的存储器，其特征在于，还包括：贯穿所述存储堆叠结构的阵列共源极。
10.根据权利要求1所述的存储器，其特征在于，所述存储器为3D NAND存储器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811091933.0A CN108962896B (zh) | 2018-09-19 | 2018-09-19 | 存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811091933.0A CN108962896B (zh) | 2018-09-19 | 2018-09-19 | 存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108962896A true CN108962896A (zh) | 2018-12-07 |
| CN108962896B CN108962896B (zh) | 2024-04-23 |
Family
ID=64471242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811091933.0A Active CN108962896B (zh) | 2018-09-19 | 2018-09-19 | 存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108962896B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109767807A (zh) * | 2019-01-16 | 2019-05-17 | 长江存储科技有限责任公司 | 3d nand存储器位线的电阻测试方法 |
| CN109786387A (zh) * | 2019-01-09 | 2019-05-21 | 长江存储科技有限责任公司 | 存储器及其形成方法、存储器的存储单元的选择方法 |
| CN109844949A (zh) * | 2019-01-18 | 2019-06-04 | 长江存储科技有限责任公司 | 三维存储器件的源极接触结构及该存储器件的制造方法 |
| CN113169186A (zh) * | 2019-01-07 | 2021-07-23 | 桑迪士克科技有限责任公司 | 包含替代埋入式源极线的三维存储器器件及其制造方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140035026A1 (en) * | 2012-07-31 | 2014-02-06 | Byong-hyun JANG | Semiconductor memory devices and methods of fabricating the same |
| US20150076580A1 (en) * | 2013-09-15 | 2015-03-19 | SanDisk Technologies, Inc. | Method of integrating select gate source and memory hole for three-dimensional non-volatile memory device |
| CN105374826A (zh) * | 2015-10-20 | 2016-03-02 | 中国科学院微电子研究所 | 三维半导体器件及其制造方法 |
| US20160118397A1 (en) * | 2014-10-24 | 2016-04-28 | SanDisk Technologies, Inc. | Nand memory strings and methods of fabrication thereof |
| US20170125437A1 (en) * | 2015-10-30 | 2017-05-04 | Sandisk Technologies Inc. | Three-dimensional memory devices having a shaped epitaxial channel portion and method of making thereof |
| CN106876403A (zh) * | 2017-03-07 | 2017-06-20 | 长江存储科技有限责任公司 | 一种三维存储器及其制作方法 |
| US20180033639A1 (en) * | 2016-07-27 | 2018-02-01 | Seung Jae JUNG | Method of manufacturing semiconductor devices |
| CN108511358A (zh) * | 2018-03-29 | 2018-09-07 | 长江存储科技有限责任公司 | 3d nand检测结构及其形成方法 |
| CN208674113U (zh) * | 2018-09-19 | 2019-03-29 | 长江存储科技有限责任公司 | 存储器 |
-
2018
- 2018-09-19 CN CN201811091933.0A patent/CN108962896B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140035026A1 (en) * | 2012-07-31 | 2014-02-06 | Byong-hyun JANG | Semiconductor memory devices and methods of fabricating the same |
| US20150076580A1 (en) * | 2013-09-15 | 2015-03-19 | SanDisk Technologies, Inc. | Method of integrating select gate source and memory hole for three-dimensional non-volatile memory device |
| US20160118397A1 (en) * | 2014-10-24 | 2016-04-28 | SanDisk Technologies, Inc. | Nand memory strings and methods of fabrication thereof |
| CN105374826A (zh) * | 2015-10-20 | 2016-03-02 | 中国科学院微电子研究所 | 三维半导体器件及其制造方法 |
| US20170125437A1 (en) * | 2015-10-30 | 2017-05-04 | Sandisk Technologies Inc. | Three-dimensional memory devices having a shaped epitaxial channel portion and method of making thereof |
| US20180033639A1 (en) * | 2016-07-27 | 2018-02-01 | Seung Jae JUNG | Method of manufacturing semiconductor devices |
| CN106876403A (zh) * | 2017-03-07 | 2017-06-20 | 长江存储科技有限责任公司 | 一种三维存储器及其制作方法 |
| CN108511358A (zh) * | 2018-03-29 | 2018-09-07 | 长江存储科技有限责任公司 | 3d nand检测结构及其形成方法 |
| CN208674113U (zh) * | 2018-09-19 | 2019-03-29 | 长江存储科技有限责任公司 | 存储器 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113169186A (zh) * | 2019-01-07 | 2021-07-23 | 桑迪士克科技有限责任公司 | 包含替代埋入式源极线的三维存储器器件及其制造方法 |
| CN113169186B (zh) * | 2019-01-07 | 2023-08-25 | 桑迪士克科技有限责任公司 | 包含替代埋入式源极线的三维存储器器件及其制造方法 |
| CN109786387A (zh) * | 2019-01-09 | 2019-05-21 | 长江存储科技有限责任公司 | 存储器及其形成方法、存储器的存储单元的选择方法 |
| CN109786387B (zh) * | 2019-01-09 | 2023-10-17 | 长江存储科技有限责任公司 | 存储器及其形成方法、存储器的存储单元的选择方法 |
| CN109767807A (zh) * | 2019-01-16 | 2019-05-17 | 长江存储科技有限责任公司 | 3d nand存储器位线的电阻测试方法 |
| CN109844949A (zh) * | 2019-01-18 | 2019-06-04 | 长江存储科技有限责任公司 | 三维存储器件的源极接触结构及该存储器件的制造方法 |
| US10971517B2 (en) | 2019-01-18 | 2021-04-06 | Yangtze Memory Technologies Co., Ltd. | Source contact structure of three-dimensional memory devices and fabrication methods thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108962896B (zh) | 2024-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108962896A (zh) | 存储器 | |
| CN104022121B (zh) | 三维半导体器件及其制造方法 | |
| CN105355602B (zh) | 三维半导体器件及其制造方法 | |
| CN108649033B (zh) | 半导体器件及其制造方法 | |
| CN105826273B (zh) | 闪存器件及其制造方法 | |
| CN105448841B (zh) | 半导体结构的形成方法 | |
| US9553193B2 (en) | Double gated fin transistors and methods of fabricating and operating the same | |
| CN105493266A (zh) | 半导体结构和制造半导体结构的方法 | |
| CN108538848B (zh) | 半导体结构及其形成方法 | |
| CN108831889A (zh) | 三维存储器 | |
| CN108417577A (zh) | 3d nand闪存结构的形成方法 | |
| CN110634760B (zh) | 一种双堆叠结构中检测沟道孔侧壁刻蚀损伤的方法 | |
| CN106129008B (zh) | 快闪存储器的形成方法 | |
| CN106033742B (zh) | 半导体结构的形成方法 | |
| CN108807378A (zh) | 鳍式场效应管及其形成方法 | |
| CN108649034A (zh) | 半导体结构及其形成方法 | |
| CN108470737B (zh) | 三维存储器及其制造方法 | |
| CN109712981A (zh) | 存储器及其形成方法 | |
| CN108630691A (zh) | 三维存储器及其制造方法 | |
| CN107706191A (zh) | 一种3d nand闪存沟道孔多晶硅连接层形成方法 | |
| CN109742078A (zh) | 存储器的形成方法 | |
| CN109860037A (zh) | 3d nand存储器的阵列共源极的形成方法 | |
| CN108155192A (zh) | 半导体器件及其形成方法 | |
| CN103035575B (zh) | 闪存的存储单元的形成方法 | |
| CN108615733A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |