CN108933598A - 数字采样滤波方法、装置及可读存储介质 - Google Patents
数字采样滤波方法、装置及可读存储介质 Download PDFInfo
- Publication number
- CN108933598A CN108933598A CN201810629639.4A CN201810629639A CN108933598A CN 108933598 A CN108933598 A CN 108933598A CN 201810629639 A CN201810629639 A CN 201810629639A CN 108933598 A CN108933598 A CN 108933598A
- Authority
- CN
- China
- Prior art keywords
- pulse
- delay
- differential
- signal
- umber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001914 filtration Methods 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000005070 sampling Methods 0.000 title claims abstract description 26
- JEIPFZHSYJVQDO-UHFFFAOYSA-N ferric oxide Chemical compound O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 claims description 56
- 238000000605 extraction Methods 0.000 claims description 40
- 238000004590 computer program Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 5
- 101100268670 Caenorhabditis elegans acc-3 gene Proteins 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 230000000630 rising effect Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 102100039164 Acetyl-CoA carboxylase 1 Human genes 0.000 description 4
- 101710190443 Acetyl-CoA carboxylase 1 Proteins 0.000 description 4
- 102100021641 Acetyl-CoA carboxylase 2 Human genes 0.000 description 4
- 101000677540 Homo sapiens Acetyl-CoA carboxylase 2 Proteins 0.000 description 4
- 101000894929 Homo sapiens Bcl-2-related protein A1 Proteins 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000001186 cumulative effect Effects 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 101000707471 Homo sapiens Serine incorporator 3 Proteins 0.000 description 2
- 102100031727 Serine incorporator 3 Human genes 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
- 210000001367 artery Anatomy 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 210000003733 optic disk Anatomy 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 210000003462 vein Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
- H03M3/496—Details of sampling arrangements or methods
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明公开了一种数字采样滤波方法、装置及可读存储介质，该方法包括如下步骤：获取采样数据信号，对采样数据信号进行差分处理以得到多通道的差分数据信号；根据全局时钟计算得到多个差分时钟，其中每个差分时钟均对应有同一预设延迟脉冲数；对差分数据信号按照预设延迟脉冲数进行延迟处理以得到多通道的延迟差分信号，并对多个延迟差分信号进行累加以得到目标滤波信号。本发明提出的数字采样滤波方法，可在不牺牲采样精度与信噪比的前提下，提高采样率，增强了实际滤波效果。
Description
技术领域
本发明涉及数字信号处理技术领域，特别涉及一种数字采样滤波方法、装置及可读存储介质。
背景技术
众所周知的，工业自动化***中的大型***与小型设备，在进行作业时均含有各种噪声与干扰。其中，干扰既有来自信号源本体或传感器，也有来自外界的干扰。为了实现准确的测量与控制，必须消除被测信号中的噪声与干扰。
近年来，随着自动化程度的提高，许多控制功能通过自动闭环调节来完成，其中设备控制的效果取决于外部模拟量采集、控制算法与执行输出等因素。在现场工业环境中，电磁干扰、电源干扰以及传感器本身都会影响外部信号，导致得到的数据失真、波动，如果在数据采集环节即出现问题，那整个***将无法正常工作。在全数字式的交流电机驱动器产品中，采用采样电阻对电机相电流进行采样，是一种常见的闭环电机电流控制手段。具体的，在实际应用中，采用Σ-Δ型调制器与sinc3滤波器相结合，实现采样电阻电压的模数转换的方法，具有共模抑制比高，采样率高与无需避开功率器件开断动作的优点，是电阻采样数模转换的较佳解决方案。
然而，当滤波器与调制器搭配使用时，滤波器在特定的抽取率下，仅能实现”时钟频率/抽取率”的采样率，如果需要通过降低抽取率来提高采样率，则会牺牲采样精度与信噪比等性能。
发明内容
为此，本发明的目的是为了解决现有技术中，如需要通过降低抽取率来提高采样率，则会牺牲采样精度与信噪比等性能的问题。
本发明提出一种数字采样滤波方法，其中，所述方法包括如下步骤：
获取采样数据信号，对所述采样数据信号进行差分处理以得到多通道的差分数据信号；
根据全局时钟计算得到多个差分时钟，其中每个所述差分时钟均对应有同一预设延迟脉冲数；
对所述差分数据信号按照所述预设延迟脉冲数进行延迟处理以得到多通道的延迟差分信号，并对多个所述延迟差分信号进行累加以得到目标滤波信号。
本发明提出的数字采样滤波方法，在获取了数据信号后并进行差分处理以得到多通道的差分数据信号，然后对各通道的差分数据信号按照预设延迟脉冲数进行延迟处理然后进行累加得到目标滤波信号，由于差分数据信号为多通道，且分别进行了延迟处理，在进行累加时，对应在时钟序列上的采样点会增加，从而提高了实际的采样率，从而实现了在不通过降低抽取率来提高采样率的条件下，增强实际滤波效果的功能。
所述数字采样滤波方法，其中，所述采样数据信号对应有一抽取率，所述抽取率对应有一单元脉冲数，所述全局时钟对应有一总脉冲数，其中确定所述差分时钟的数目的方法包括如下步骤：
将所述总脉冲数对所述单元脉冲数进行作商取整以确定得到所述差分时钟的数目。
所述数字采样滤波方法，其中，所述预设延迟脉冲数的确定方法包括如下步骤：
将所述单元脉冲数除以所述差分数据信号对应的通道数以得到所述预设延迟脉冲数。
所述数字采样滤波方法，其中，所述预设延迟脉冲数为相邻的两个通道的所述差分数据信号之间对应的时钟差值。
所述数字采样滤波方法，其中，所述对多个所述延迟差分信号进行累加以得到目标滤波信号的方法包括如下步骤：
根据各通道的所述延迟差分信号对应的时钟顺序，将各个所述延迟差分信号进行累加以得到所述目标滤波信号。
所述数字采样滤波方法，其中，所述目标滤波信号的抽取率和所述采样数据信号的抽取率之间的比值，与所述差分数据信号的通道数相等。
所述数字采样滤波方法，其中，所述通道数为3，所述采样数据信号的抽取率对应的脉冲数为64，所述预设延迟脉冲数为21。
本发明提出一种数字采样滤波装置，其中，所述装置包括：
数据采样模块，用于获取采样数据信号，对所述采样数据信号进行差分处理以得到多通道的差分数据信号；
时钟差分模块，用于根据全局时钟计算得到多个差分时钟，其中每个所述差分时钟均对应有同一预设延迟脉冲数；
延迟处理模块，用于对所述差分数据信号按照所述预设延迟脉冲数进行延迟处理以得到多通道的延迟差分信号，并对多个所述延迟差分信号进行累加以得到目标滤波信号。
所述数字采样滤波装置，其中，所述采样数据信号对应有一抽取率，所述抽取率对应有一单元脉冲数，所述全局时钟对应有一总脉冲数，所述差分时钟模块还用于：
将所述总脉冲数对所述单元脉冲数进行作商取整以确定得到所述差分时钟的数目。
本发明还提出一种可读存储介质，其上存储有计算机程序，其中，所述程序被处理器执行时实现如上所述的数字采样滤波方法。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明第一实施例提出的数字采样滤波方法的流程图；
图2为本发明第二实施例提出的数字采样滤波方法的流程图；
图3为本发明第二实施例提出的采样模块的结构示意图；
图4为现有技术中的采样示意图；
图5为本发明第二实施例提出的累加器的结构示意图；
图6为本发明第二实施例提出的差分器的结构示意图；
图7本发明第二实施例提出的时钟延迟的示意图；
图8本发明第二实施例提出的各通道的差分数据信号的组合示意图；
图9本发明第二实施例提出的各通道的差分数据信号经累加后得到的数模转换结果的示意图；
图10为本发明第二实施例中数据抽取结构示意图；
图11本发明第三实施例提出的数字采样滤波装置的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”以及类似的表述只是为了说明的目的，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
当滤波器与调制器搭配使用时，滤波器在特定的抽取率下，仅能实现”时钟频率/抽取率”的采样率，如果需要通过降低抽取率来提高采样率，则会牺牲采样精度与信噪比等性能。
为了解决这一技术问题，本发明提出一种数字采样滤波方法，请参阅图1，对于本发明第一实施例提出的数字采样滤波方法，其包括如下步骤：
S101，获取采样数据信号，对所述采样数据信号进行差分处理以得到多通道的差分数据信号。
在本发明中，为了增加实际采样点的数量，所获取的为多通道的采样数据信号，也即在现有技术单通道的基础上，增加了一些通道数。在获取了多通道的采样数据信号之后，通过差分器对差分数据信号进行差分处理以得到差分数据信号。
在此需要指出的是，上述的采样数据信号对应有一抽取率，该抽取率对应有一单元脉冲数。其中，该单元脉冲数为64。
S102，根据全局时钟计算得到多个差分时钟，其中每个所述差分时钟均对应有同一预设延迟脉冲数。
对每个通道的差分数据信号而言，在对其进行数据处理时，均以该差分数据信号中各脉冲数据对应的时钟时序为标准进行处理的。其中，最原始获取的采样数据信号对应有一全局时钟。在本实施例中，通过差分时钟生成器生成多个差分时钟。
具体的，上述的全局时钟对应有一总脉冲数，在计算确定上述差分时钟的数量时，将总脉冲数对单元脉冲数进行作商取整以确定得到差分时钟的数目。其中，该差分时钟的数量与通道数相同，也即每个通道的差分数据信号均分别对应有一差分时钟。
对上述的预设延迟脉冲数而言，该预设延迟脉冲数的值等于单元脉冲数除以差分数据信号对应的通道数所得到的值，也即：
Delay＝DERATE/m
其中，Delay为延迟脉冲数，DERATE为抽取率对应的单元脉冲数，m为通道数。在实际延迟过程中，上述的延迟脉冲数为相邻的两个通道的差分数据信号之间对应的时钟差值。在本实施例中，通道数为3，采样数据信号的抽取率对应的脉冲数为64，计算得到的延迟脉冲数为21。
S103，对所述差分数据信号按照所述预设延迟脉冲数进行延迟处理以得到多通道的延迟差分信号，并对多个所述延迟差分信号进行累加以得到目标滤波信号。
在确认了预设延迟脉冲数之后，从第二通道的差分数据信号开始进行延迟。其中，第二通道的延迟是相对于第一通道的采样数据信号而言的，第三通道的延迟则是相对于第二通道的差分数据信号而言的，依次类推。
在完成了延迟作业后，根据各通道的延迟差分信号对应的时钟顺序，将各个延迟差分信号进行累加以得到目标滤波信号。在此需要说明的是，对于该目标滤波信号而言，该目标滤波信号的抽取率和采样数据信号的抽取率之间的比值，与上述的差分数据信号的通道数相等。
本发明提出的数字采样滤波方法，在获取了数据信号后并进行差分处理以得到多通道的差分数据信号，然后对各通道的差分数据信号按照预设延迟脉冲数进行延迟处理然后进行累加得到目标滤波信号，由于差分数据信号为多通道，且分别进行了延迟处理，在进行累加时，对应在时钟序列上的采样点会增加，从而提高了实际的采样率，从而实现了在不通过降低抽取率来提高采样率的条件下，增强实际滤波效果的功能。
下面以一个具体的实例对本发明的技术方案进行更加详细地描述。请参阅图2至图9，对于本发明第二实施例提出的数字采样滤波方法，其具体实施方式如下所述：
在整个数据滤波过程中，对于本实施例提出的采样模块(如图3所示)，其包括采样电阻、Σ-Δ调制器以及SINC3滤波器。其中，SINC3滤波器通过代码在FPGA、CPLD或MCU中进行实现。其中MCLKIN为模块的工作时钟，IP_DATA为调制器返回的经过调制后的ADC结果。
在现有采样过程中，采用单一的差分器与抽取结构时，ADC的转换效果如图4所示。其中，图4中的实线为实际的电压波形，“o”为ADC后输出的转换值。
请参阅图5，对累加器而言，本发明中所采用的累加器与传统sinc3的累加器相同，IP_DATA为输入的脉冲调制信号，“z”为离散***的算子，代表下一时刻的数值。MCLKIN为全局时钟，ACC1+，ACC2+与ACC3+均为累加寄存器。
在累加过程中，每个MCLKIN的下降沿检查IP_DATA，如果检测到的脉冲信号为高电平，则对应的值取“1”；若检测到的脉冲信号为低电平，则对应的值取“0”。在此需要指出的是，每个MCLKIN的下降沿，ACC1下一时刻的数值为将当前时刻的ACC1数值加上当前的IP_DATA数值；每个MCLKIN的下降沿，ACC2下一时刻的数值为将当前时刻的ACC2数值加上当前的ACC1数值；每个MCLKIN的下降沿，ACC3下一时刻的数值为将当前时刻的ACC3数值加上当前的ACC2数值。
请参阅图6，对差分器而言，WORD_CLK1，WORD_CLK2，WORD_CLK3，WORD_CLKm分别为第1,2,3,m通道对应的差分时钟，“Z-1”为离散***算子，代表上一时刻的数值，DIFF11，DIFF12，DIFF13为第一通道的差分寄存器；DIFF21，DIFF22，DIFF23为第二通道差分寄存器；DIFF31，DIFF32，DIFF33为第三通道差分寄存器，…，DIFFm1，DIFFm2，DIFFm3为第m通道差分计数器；ACC3为累加器的输出。
具体的，每一WORD_CLK1上升沿时刻，当前DIFF11寄存器的数值为当前ACC3的数值减去上一时刻ACC3的数值；当前DIFF12寄存器的数值为当前DIFF11的数值减去上一时刻DIFF11的数值；当前DIFF13寄存器的数值为当前DIFF12的数值减去上一时刻DIFF12的数值。
同理，每一WORD_CLK2上升沿时刻，当前DIFF21寄存器的数值为当前ACC3的数值减去上一时刻ACC3的数值；当前DIFF22寄存器的数值为当前DIFF21的数值减去上一时刻DIFF21的数值；当前DIFF23寄存器的数值为当前DIFF22的数值减去上一时刻DIFF22的数值。每一WORD_CLK3上升沿时刻，当前DIFF31寄存器的数值为当前ACC3的数值减去上一时刻ACC3的数值；当前DIFF32寄存器的数值为当前DIFF31的数值减去上一时刻DIFF31的数值；当前DIFF33寄存器的数值为当前DIFF32的数值减去上一时刻DIFF32的数值。
可以推知的，每一WORD_CLKn上升沿时刻，当前DIFFn1寄存器的数值为当前ACC3的数值减去上一时刻ACC3的数值；当前DIFFn2寄存器的数值为当前DIFFn1的数值减去上一时刻DIFFn1的数值；当前DIFFn3寄存器的数值为当前DIFFn2的数值减去上一时刻DIFFn2的数值。
请参阅图7至图9，如图7所示，第二通道的差分时钟相对于第一通道中的差分时钟延迟了x个脉冲。在对各通道的差分数据信号分别进行了延时处理后，利用累加寄存器进行累计处理最终得到目标滤波信号。其中，在累加过程中，将每个通道的数据更新点按照时间先后顺序形成一路信号，即得到目标滤波信号。从图9中可以看出，相较于现有技术中的图4，在经延时处理后，目标滤波信号的采样率有了明显的提高，且是在没有降低抽取率的前提下实现的。
在本实施例中，数字采样滤波方法具体包括如下步骤：
S201，获取采样数据信号。
S202，得到多通道的差分数据信号。
在获取了多通道的采样数据信号之后，通过差分器对差分数据信号进行差分处理以得到差分数据信号。
S203，根据全局时钟生成多个差分时钟。
其中，全局时钟是针对采样数据信号而言的，而差分时钟是针对多通道的差分数据信号而言的。
如图10所示，WORDCNT为差分时钟生成器，内部计算与sinc3的抽取率(DERATE)有关；data13，data23，data33以及datam3分别为第一、二、三与m通道输出数据寄存器；Delay为延迟控制器；Σ为数据综合器，最终将多路差分数据信号合成一路信号输出以得到目标滤波信号。
具体的，WORDCNT在生成差分时钟时，是根据抽取率DERATE将全局时钟MCLKIN转为差分时钟WORD_CLK的。例如，假设DERATE＝64，则每当全局时钟MCLKIN输入64个脉冲时，在第64个脉冲的上升沿，WORD_CLK1＝“1”，在第64个脉冲下降沿时，WORD_CLK1＝“0”。
S204，根据延迟脉冲数对各通道的差分数据信号进行延迟处理。
其中，Delay模块根据抽取率DERATE与通道数m进行设置延迟，使每个采样输出点的间隔尽量均匀。
Delay＝DERATE/m
其中，Delay为延迟脉冲数，DERATE为抽取率对应的单元脉冲数，m为通道数。WORD_CLK2相较于WORD_CLK1延迟相应脉冲数，WORD_CLK3与WORD_CLK2，WORD_CLKm与WORD_CLK(m-1)延迟的脉冲数相同。
在此需要指出的是，延迟脉冲数Delay的多少取决于需要对当前采样率提高多少。结合图4、图8以及图9，如果需要对实现图4增加3倍的采样率，且当前图4中每两点的间隔为3.3μs，则延迟脉冲数Delay需要设定为1.1μ秒。此外，data13与data23无需额外操作，直接在word_clk1与word_clk2的上升沿对DIFF13与DIFF23进行锁存(图10所示)，以便进行后续累加处理作业。在此还需要指出的是，上述的通道数m即为采样率提高的倍数。如图9所示，相较于图4而言，其对应的采样率提高了3倍，因此需要增加两个通道，加上原来的一个通道，则总共为3个通道。
S205，对各通道的经延迟处理后的差分数据信号进行累加处理后输出结果。
在完成了对各通道的差分数据信号的延迟作业后，根据累加器进行累加处理。
请参阅图11，对于本发明第三实施例提出的数字采样滤波装置，其中，所述装置包括依次连接的数据采样模块11、时钟差分模块12以及延迟处理模块13。
其中所述数据采样模块11具体用于获取采样数据信号，对所述采样数据信号进行差分处理以得到多通道的差分数据信号。
对数据采样模块11而言，为了增加实际采样点的数量，所获取的为多通道的采样数据信号，也即在现有技术单通道的基础上，增加了一些通道数。在获取了多通道的采样数据信号之后，通过差分器对差分数据信号进行差分处理以得到差分数据信号。在此需要指出的是，上述的采样数据信号对应有一抽取率，该抽取率对应有一单元脉冲数。其中，该单元脉冲数为64。
所述时钟差分模块12具体用于根据全局时钟计算得到多个差分时钟，其中每个所述差分时钟均对应有同一预设延迟脉冲数。
具体的，时钟差分模块12在对其进行数据处理时，均以该差分数据信号中各脉冲数据对应的时钟时序为标准进行处理的。其中，最原始获取的采样数据信号对应有一全局时钟。在本实施例中，通过差分时钟生成器生成多个差分时钟。上述的全局时钟对应有一总脉冲数，在计算确定上述差分时钟的数量时，将总脉冲数对单元脉冲数进行作商取整以确定得到差分时钟的数目。其中，该差分时钟的数量与通道数相同，也即每个通道的差分数据信号均分别对应有一差分时钟。
对上述的预设延迟脉冲数而言，该预设延迟脉冲数的值等于单元脉冲数除以差分数据信号对应的通道数所得到的值，也即：
Delay＝DERATE/m
其中，Delay为延迟脉冲数，DERATE为抽取率对应的单元脉冲数，m为通道数。在实际延迟过程中，上述的延迟脉冲数为相邻的两个通道的差分数据信号之间对应的时钟差值。在本实施例中，通道数为3，采样数据信号的抽取率对应的脉冲数为64，计算得到的延迟脉冲数为21。
所述延迟处理模块13具体用于对所述差分数据信号按照所述预设延迟脉冲数进行延迟处理以得到多通道的延迟差分信号，并对多个所述延迟差分信号进行累加以得到目标滤波信号。
该延迟处理模块13的工作过程概述如下：在确认了预设延迟脉冲数之后，从第二通道的差分数据信号开始进行延迟。其中，第二通道的延迟是相对于第一通道的采样数据信号而言的，第三通道的延迟则是相对于第二通道的差分数据信号而言的，依次类推。在完成了延迟作业后，根据各通道的延迟差分信号对应的时钟顺序，将各个延迟差分信号进行累加以得到目标滤波信号。在此需要说明的是，对于该目标滤波信号而言，该目标滤波信号的抽取率和采样数据信号的抽取率之间的比值，与上述的差分数据信号的通道数相等。
所述数字采样滤波装置，其中，所述采样数据信号对应有一抽取率，所述抽取率对应有一单元脉冲数，所述全局时钟对应有一总脉冲数，所述时钟差分模块还用于：
将所述总脉冲数对所述单元脉冲数进行作商取整以确定得到所述差分时钟的数目。
本发明还提出一种可读存储介质，其上存储有计算机程序，其中，所述程序被处理器执行时实现如上所述的数字采样滤波方法。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行***、装置或设备(如基于计算机的***、包括处理器的***或其他可以从指令执行***、装置或设备取指令并执行指令的***)使用，或结合这些指令执行***、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行***、装置或设备或结合这些指令执行***、装置或设备而使用的装置。
计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。
应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行***执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种数字采样滤波方法，其特征在于，所述方法包括如下步骤：
获取采样数据信号，对所述采样数据信号进行差分处理以得到多通道的差分数据信号；
根据全局时钟计算得到多个差分时钟，其中每个所述差分时钟均对应有同一预设延迟脉冲数；
对所述差分数据信号按照所述预设延迟脉冲数进行延迟处理以得到多通道的延迟差分信号，并对多个所述延迟差分信号进行累加以得到目标滤波信号。
2.根据权利要求1所述的数字采样滤波方法，其特征在于，所述采样数据信号对应有一抽取率，所述抽取率对应有一单元脉冲数，所述全局时钟对应有一总脉冲数，其中确定所述差分时钟的数目的方法包括如下步骤：
将所述总脉冲数对所述单元脉冲数进行作商取整以确定得到所述差分时钟的数目。
3.根据权利要求2所述的数字采样滤波方法，其特征在于，所述预设延迟脉冲数的确定方法包括如下步骤：
将所述单元脉冲数除以所述差分数据信号对应的通道数以得到所述预设延迟脉冲数。
4.根据权利要求3所述的数字采样滤波方法，其特征在于，所述预设延迟脉冲数为相邻的两个通道的所述差分数据信号之间对应的时钟差值。
5.根据权利要求1所述的数字采样滤波方法，其特征在于，所述对多个所述延迟差分信号进行累加以得到目标滤波信号的方法包括如下步骤：
根据各通道的所述延迟差分信号对应的时钟顺序，将各个所述延迟差分信号进行累加以得到所述目标滤波信号。
6.根据权利要求5所述的数字采样滤波方法，其特征在于，所述目标滤波信号的抽取率和所述采样数据信号的抽取率之间的比值，与所述差分数据信号的通道数相等。
7.根据权利要求6所述的数字采样滤波方法，其特征在于，所述通道数为3，所述采样数据信号的抽取率对应的脉冲数为64，所述预设延迟脉冲数为21。
8.一种数字采样滤波装置，其特征在于，所述装置包括：
数据采样模块，用于获取采样数据信号，对所述采样数据信号进行差分处理以得到多通道的差分数据信号；
时钟差分模块，用于根据全局时钟计算得到多个差分时钟，其中每个所述差分时钟均对应有同一预设延迟脉冲数；
延迟处理模块，用于对所述差分数据信号按照所述预设延迟脉冲数进行延迟处理以得到多通道的延迟差分信号，并对多个所述延迟差分信号进行累加以得到目标滤波信号。
9.根据权利要求8所述的数字采样滤波装置，其特征在于，所述采样数据信号对应有一抽取率，所述抽取率对应有一单元脉冲数，所述全局时钟对应有一总脉冲数，所述差分时钟模块还用于：
将所述总脉冲数对所述单元脉冲数进行作商取整以确定得到所述差分时钟的数目。
10.一种可读存储介质，其上存储有计算机程序，其特征在于，所述程序被处理器执行时实现上述权利要求1至7任意一项所述的数字采样滤波方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810629639.4A CN108933598A (zh) | 2018-06-19 | 2018-06-19 | 数字采样滤波方法、装置及可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810629639.4A CN108933598A (zh) | 2018-06-19 | 2018-06-19 | 数字采样滤波方法、装置及可读存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108933598A true CN108933598A (zh) | 2018-12-04 |
Family
ID=64446035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810629639.4A Pending CN108933598A (zh) | 2018-06-19 | 2018-06-19 | 数字采样滤波方法、装置及可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108933598A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109581220A (zh) * | 2018-12-29 | 2019-04-05 | 深圳市汇川技术股份有限公司 | 逆变器输出电压检测方法、装置、设备及存储介质 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5150120A (en) * | 1991-01-03 | 1992-09-22 | Harris Corp. | Multiplexed sigma-delta A/D converter |
| WO1999009650A1 (en) * | 1997-08-21 | 1999-02-25 | Data Fusion Corporation | Method and apparatus for acquiring wide-band pseudorandom noise encoded waveforms |
| CN101247137A (zh) * | 2008-03-24 | 2008-08-20 | 西安电子科技大学 | 基于随机投影的超宽带模拟信号并行采样*** |
| US7916054B2 (en) * | 2008-11-07 | 2011-03-29 | Baker R Jacob | K-delta-1-sigma modulator |
| JP2011097269A (ja) * | 2009-10-28 | 2011-05-12 | Renesas Electronics Corp | アナログデジタル変換器 |
| CN102332918A (zh) * | 2011-06-14 | 2012-01-25 | 中国矿业大学 | 矿井提升机交流调速***高精度快速模拟量采样方法 |
| CN103067020A (zh) * | 2012-12-06 | 2013-04-24 | 复旦大学 | 一种时间交织量化的长环路延时连续时间三角积分调制器 |
| CN103580647A (zh) * | 2013-11-26 | 2014-02-12 | 无锡市纳微电子有限公司 | 一种滤波器结构 |
| US8803723B2 (en) * | 2011-07-20 | 2014-08-12 | Texas Instruments Incorporated | Low noise front end for pulsed input system |
| CN105471433A (zh) * | 2014-09-25 | 2016-04-06 | 亚德诺半导体集团 | 采样率转换器、模拟—数字转换器及转换数据流的方法 |
| US9391634B1 (en) * | 2015-06-29 | 2016-07-12 | Texas Instruments Incorporated | Systems and methods of low power decimation filter for sigma delta ADC |
| CN105915221A (zh) * | 2016-04-08 | 2016-08-31 | 中国科学技术大学 | 一种tiadc***及方法 |
| CN106416081A (zh) * | 2014-06-20 | 2017-02-15 | Hrl实验室有限责任公司 | 交织调制器 |
| US9685976B2 (en) * | 2015-06-23 | 2017-06-20 | Microelectronics Research & Development Corp. | Methods and devices for modifying active paths in a K-delta-1-sigma modulator |
-
2018
- 2018-06-19 CN CN201810629639.4A patent/CN108933598A/zh active Pending
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5150120A (en) * | 1991-01-03 | 1992-09-22 | Harris Corp. | Multiplexed sigma-delta A/D converter |
| WO1999009650A1 (en) * | 1997-08-21 | 1999-02-25 | Data Fusion Corporation | Method and apparatus for acquiring wide-band pseudorandom noise encoded waveforms |
| CN101247137A (zh) * | 2008-03-24 | 2008-08-20 | 西安电子科技大学 | 基于随机投影的超宽带模拟信号并行采样*** |
| US7916054B2 (en) * | 2008-11-07 | 2011-03-29 | Baker R Jacob | K-delta-1-sigma modulator |
| JP2011097269A (ja) * | 2009-10-28 | 2011-05-12 | Renesas Electronics Corp | アナログデジタル変換器 |
| CN102332918A (zh) * | 2011-06-14 | 2012-01-25 | 中国矿业大学 | 矿井提升机交流调速***高精度快速模拟量采样方法 |
| US8803723B2 (en) * | 2011-07-20 | 2014-08-12 | Texas Instruments Incorporated | Low noise front end for pulsed input system |
| CN103067020A (zh) * | 2012-12-06 | 2013-04-24 | 复旦大学 | 一种时间交织量化的长环路延时连续时间三角积分调制器 |
| CN103580647A (zh) * | 2013-11-26 | 2014-02-12 | 无锡市纳微电子有限公司 | 一种滤波器结构 |
| CN106416081A (zh) * | 2014-06-20 | 2017-02-15 | Hrl实验室有限责任公司 | 交织调制器 |
| CN105471433A (zh) * | 2014-09-25 | 2016-04-06 | 亚德诺半导体集团 | 采样率转换器、模拟—数字转换器及转换数据流的方法 |
| US9685976B2 (en) * | 2015-06-23 | 2017-06-20 | Microelectronics Research & Development Corp. | Methods and devices for modifying active paths in a K-delta-1-sigma modulator |
| US9391634B1 (en) * | 2015-06-29 | 2016-07-12 | Texas Instruments Incorporated | Systems and methods of low power decimation filter for sigma delta ADC |
| CN105915221A (zh) * | 2016-04-08 | 2016-08-31 | 中国科学技术大学 | 一种tiadc***及方法 |
Non-Patent Citations (2)
| Title |
|---|
| C. CHEN, T. HE, Y. ZHANG AND G. C. TEMES: "《Incremental Analog-to-Digital Converters for High-Resolution Energy-Efficient Sensor Interfaces》", 《IN IEEE JOURNAL ON EMERGING AND SELECTED TOPICS IN CIRCUITS AND SYSTEMS》 * |
| 徐双武,白天蕊,杨修,陶而芳: "《基于过采样技术的Σ-Δ A/D转换器的设计》", 《微电子学》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109581220A (zh) * | 2018-12-29 | 2019-04-05 | 深圳市汇川技术股份有限公司 | 逆变器输出电压检测方法、装置、设备及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102374876B (zh) | 集成的振动测量和分析*** | |
| JP2015501038A (ja) | 容量センサインタフェース及び方法 | |
| CN1882843A (zh) | 蓄电池电压与阻抗测量电路 | |
| CN106569129A (zh) | 电机安全检测方法及***和电机控制*** | |
| CN104914275A (zh) | 一种新型mems电容式加速度计温度补偿电路 | |
| CN104077492A (zh) | 一种基于fpga的采样数据内插方法 | |
| CN108933598A (zh) | 数字采样滤波方法、装置及可读存储介质 | |
| CN103873015A (zh) | 面向连续转角信号的平滑数字滤波方法 | |
| JP6050761B2 (ja) | データ処理方法、データ処理システム及び関連する装置 | |
| CN106898031A (zh) | 一种用于高精度光纤测量的抽丝方法 | |
| CN102608527A (zh) | 一种断路器动特性测试中的数据滤波处理方法 | |
| CN109782013A (zh) | 电机测速方法、装置、可读存储介质及电动设备 | |
| CN214333884U (zh) | 一种信号采集电路及信号处理*** | |
| CN115078814A (zh) | 一种PWMi的检测方法与装置 | |
| CN106018914B (zh) | 电池电压检测装置 | |
| CN107643080A (zh) | 一种惯性测量单元信号的采集处理方法 | |
| CN107192742A (zh) | 一种金属氧化物气体传感器温度漂移补偿装置及方法 | |
| CN113899941B (zh) | 一种电流采集电路及采集方法 | |
| CN114755945A (zh) | 磁编码器倍频处理***及倍频处理方法 | |
| CN106597067B (zh) | 一种任意波形任意点的电压或电流测量装置及方法 | |
| RU219015U1 (ru) | Нейросетевой адаптивный фильтр электрического сигнала | |
| CN113654619B (zh) | 一种轻量化航空油量检测***和方法 | |
| RU2740875C1 (ru) | Устройство для измерения ускорений | |
| RU2777306C1 (ru) | Устройство обработки аналоговых сигналов с применением цифровой фильтрации | |
| RU2773621C1 (ru) | Способ определения амплитуды импульсов и измеритель его реализующий (варианты) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181204 |