CN109473476A - 一种横向双扩散金属氧化物半导体器件及其制作方法 - Google Patents

一种横向双扩散金属氧化物半导体器件及其制作方法 Download PDF

Info

Publication number
CN109473476A
CN109473476A CN201710801871.7A CN201710801871A CN109473476A CN 109473476 A CN109473476 A CN 109473476A CN 201710801871 A CN201710801871 A CN 201710801871A CN 109473476 A CN109473476 A CN 109473476A
Authority
CN
China
Prior art keywords
region
deep trench
type injection
type
injection region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710801871.7A
Other languages
English (en)
Other versions
CN109473476B (zh
Inventor
何乃龙
张森
李许超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201710801871.7A priority Critical patent/CN109473476B/zh
Priority to KR1020207009898A priority patent/KR102378172B1/ko
Priority to US16/645,139 priority patent/US11227948B2/en
Priority to PCT/CN2018/900005 priority patent/WO2019047988A1/zh
Publication of CN109473476A publication Critical patent/CN109473476A/zh
Application granted granted Critical
Publication of CN109473476B publication Critical patent/CN109473476B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种横向双扩散金属氧化物半导体器件及其制作方法，该横向双扩散金属氧化物半导体器件包括：半导体衬底，在所述半导体衬底上形成有漂移区；在所述漂移区中形成有阱区和漏区，在所述阱区中有源区和沟道；在所述漂移区中形成有位于所述阱区和所述漏区之间的深沟槽隔离结构，在所述深沟槽隔离结构的底部形成有交替设置的第一P型注入区和第一N型注入区，所述第一P型注入区和所述第一N型注入区沿所述阱区到所述漏区的方向延伸。该横向双扩散金属氧化物半导体器件可以降低导通电阻且表面不形成高电场。该横向双扩散金属氧化物半导体器件的制作方法具有类似的优点。

Description

一种横向双扩散金属氧化物半导体器件及其制作方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种横向双扩散金属氧化物半导体器件及其制作方法。
背景技术
在高压MOS管的发展过程中，主要有垂直双扩散金属氧化物半导体(VDMOS)和横向双扩散金属氧化物半导体(LDMOS)两种类型。虽然垂直双扩散金属氧化物半导体(VDMOS)导通电阻小，占用版图面积也小，但是它是纵向结构，不易和低压CMOS电路兼容。而横向双扩散金属氧化物半导体(LDMOS)具有更好的热稳定性和频率稳定性、更高的增益和耐久性、更低的反馈电容和热阻，以及恒定的输入阻抗和更简单的偏流电路，因此，在目前得到了比较广泛的应用。
在目前的高压LDMOS器件中，常规结构Single Resurf(SR，Resurf即reducesurface field降低表面电场技术)、Double Resurf(DR)、Triple Resurf(TR)以及mutiResurf LDMOS器件已经广泛的应用。想要在同等耐压基础上得到更低的导通电阻，则需要使用super-junction(SJ，超结)技术。然而，目前为止SJ技术仅被成熟应用在垂直分离晶体管(vertical discrete transistor)，譬如VDMOS或IGBT中。在横向晶体管(例如LDMOS)中使用SJ技术时，会遇到很多问题，首先比如可靠性问题，其次便是工艺实现问题。
因此有必要提出一种横向双扩散金属氧化物半导体器件及其制作方法，以至少部分解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的至少一个问题，本发明一方面提供一种半横向双扩散金属氧化物半导体器件，包括：
半导体衬底，在所述半导体衬底上形成有漂移区；
在所述漂移区中形成有阱区和漏区，在所述阱区中有源区和沟道；
在所述漂移区中形成有位于所述阱区和所述漏区之间的深沟槽隔离结构，在所述深沟槽隔离结构的底部形成有交替设置的第一P型注入区和第一N型注入区，所述第一P型注入区和所述第一N型注入区沿所述阱区到所述漏区的方向延伸。
可选地，在所述深沟槽隔离结构的侧壁上形成有交替设置的第二P型注入区和第二N型注入区。
可选地，所述第二P型注入区和所述第二N型注入区沿垂直于所述半导体衬底的方向延伸。
可选地，在所述深沟槽隔离结构的靠近所述阱区的一侧形成有与所述阱区导电类型相同的第三注入区；
在所述深沟槽隔离结构的靠近所述漏区的一侧形成有与所述漏区导电类型相同的第四注入区。
可选地，所述第一P型注入区的宽度自所述阱区和所述漏区中与所述第一P型注入区的导电类型相同的一侧向与所述第一P型注入区的导电类型相反的一侧逐渐减小；
所述第一N型注入区的宽度自所述阱区和所述漏区中与所述第一N型注入区的导电类型相同的一侧向与所述第一N型注入区的导电类型相反的一侧逐渐减小。
可选地，所述半导体衬底为体硅衬底或绝缘体上硅衬底。
根据本发明的横向双扩散金属氧化物半导体器件，由于在深沟槽隔离结构的底部形成交替设置的第一P型注入区和第一N型注入区，从而形成位于深沟槽隔离结构底部的超结，因此由于N/P高浓掺杂不在表面，有利于改善器件可靠性，且无需厚胶和高能注入工艺，降低工艺成本；而且通过深沟槽隔离结构可以使得第一P型注入区和第一N型注入区宽度和间隔的可控性增强。
进一步地，在所述深沟槽隔离结构的面向所述阱区和所述漏区的侧壁上形成有交替设置的第二P型注入区和第二N型注入区，使得漂移区由直线型变成U型漂移区，可以大大降低器件尺寸，大幅度降低导通电阻。
本发明另一方面提供一种横向双扩散金属氧化物半导体器件的制作方法，包括：
提供半导体衬底，在所述半导体衬底上形成漂移区；
在所述漂移区形成阱区和漏区，在所述阱区中形成源区和沟道；
在所述漂移区中形成位于所述阱区和所述漏区之间的深沟槽隔离结构，在所述深沟槽隔离结构的底部形成有交替设置的第一P型注入区和第一N型注入区，所述第一P型注入区和所述第一N型注入区沿所述阱区到所述漏区的方向延伸。
可选地，所述第一P型注入区和所述第一N型注入区通过下述步骤形成：
在所述漂移区中在所述阱区和漏区之间形成间隔且平行设置的第一深沟槽；
对所述第一深沟槽进行离子注入，以在所述第一深沟槽的底部形成所述第一P型注入区和所述第一N型注入区其中之一
填充所述第一深沟槽形成第一深沟槽隔离结构；
在相邻的所述第一深沟槽隔离结构之间形成第二深沟槽；
对所述第二深沟槽进行离子注入，以在所述第二深沟槽的底部形成所述第一P型注入区和所述第一N型注入区其中另一；
填充所述第二深沟槽形成第二深沟槽隔离结构。
可选地，还包括：
对所述第一深沟槽进行离子注入时还在所述第一深沟槽的面向所述阱区和所述漏区的侧壁上形成第二P型注入区和第二N型注入区其中之一；
对所述第二深沟槽进行离子注入时还在所述第二深沟槽的与所述阱区和所述漏区相对的侧壁上形成第二P型注入区和第二N型注入区其中另一。
可选地，还包括：
在所述第一深沟槽和第二深沟槽与所述阱区和所述漏区相对的一侧分别形成第三深沟槽和第四深沟槽；
在所述第三深沟槽的底部和侧壁上形成与所述阱区导电类型相同的第三注入区；
在所述第四深沟槽的底部和侧壁形成与所述漏区导电类型相同的第四注入区。
可选地，所述第一P型注入区的宽度自所述阱区和所述漏区中与所述第一P型注入区的导电类型相同的一侧向与所述第一P型注入区的导电类型相反的一侧逐渐减小；
所述第一N型注入区的宽度自所述阱区和所述漏区中与所述第一N型注入区的导电类型相同的一侧向与所述第一N型注入区的导电类型相反的一侧逐渐减小。
根据本发明的横向双扩散金属氧化物半导体器件的制作方法，由于在深沟槽隔离结构的底部形成交替设置的第一P型注入区和第一N型注入区，从而形成位于深沟槽隔离结构底部的超结。由于N/P高浓掺杂不在表面，有利于改善器件可靠性，且无需厚胶和高能注入工艺，降低工艺成本；而且通过深沟槽隔离结构可以使得第一P型注入区和第一N型注入区宽度和间隔的可控性增强。
进一步地，在所述深沟槽隔离结构的面向所述阱区和所述漏区的侧壁上形成有交替设置的第二P型注入区和第二N型注入区，使得漂移区由直线变成U型漂移区，可以大大降低器件尺寸，大幅度降低导通电阻。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A示出一种形成有超结的横向双扩散金属氧化物半导体器件的示意性剖面图；
图1B示出一种形成有超结的横向双扩散金属氧化物半导体器件的示意性剖面图；
图1C示出图1A和图1B所示的横向双扩散金属氧化物半导体器件的示意性俯视图；
图1D示出图1A和图1B所示的横向双扩散金属氧化物半导体器件的示意性原型图；
图2A～图2C示出另一种形成有超结的横向双扩散金属氧化物半导体器件的示意性剖面图；
图3A～图3C示出另一种形成有超结的横向双扩散金属氧化物半导体器件的示意性剖面图；
图4A示出根据本发明一实施方式的横向双扩散金属氧化物半导体器件的示意性剖面图；
图4B示出根据本发明另一实施方式的横向双扩散金属氧化物半导体器件的示意性剖面图；
图4C示出根据本发明另一实施方式的横向双扩散金属氧化物半导体器件的示意性剖面图；
图5示出根据本发明一实施方式的横向双扩散金属氧化物半导体器件的制作方法的步骤流程图；
图6A～图6D示出了根据本发明一实施方式的横向双扩散金属氧化物半导体器件的制作方法依次实施各步骤所获得器件的剖面示意图；
图7示出根据本发明另一实施方式的横向双扩散金属氧化物半导体器件的制作方法的步骤流程图；
图8A～图8D示出了根据本发明另一实施方式的横向双扩散金属氧化物半导体器件的制作方法依次实施各步骤所获得器件的剖面示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
如前所述，想要在同等耐压基础上得到更低的导通电阻，则需要使用super-junction(SJ，超结)技术。然而，在横向晶体管(例如LDMOS)中使用SJ技术时，会遇到很多问题，首先比如可靠性问题，其次便是工艺实现问题。
下面首先结合图1A～图3C对使用SJ技术时横向晶体管(例如LDMOS)的结构及存在的问题进行说明，以便更好地理解本发明。
首先如图1A所示，横向双扩散金属氧化物半导体器件一般包括P型衬底100，在衬底100上形成的N-漂移区101，在N-漂移区101中形成P型阱区102，其用作P型体区(P-body)。在P型阱区102中形成的P+有源区103和N+源区104，P+有源区103用于引出P型阱区102，N+源区104用于引出源极。在N-漂移区101中还形成有与所述P型阱区间隔设置的N+漏区105，用于引出漏极。在N-漂移区101上形成有多晶硅场板106，用作栅极的电极层。多晶硅场板106和P型阱区102具有重叠区域，该重叠区域即为器件的沟道。在N-漂移区101上还形成有源端场板107和漏端场板108，源端场板107位于P型阱区102和多晶硅场板106之上，并通过接触孔(contact)109与P+有源区103和N+源区104电连接，漏端场板108位于N+漏区105之上，并通过接触孔(contact)109与N+漏区105电连接。图1B所示的横向双扩散金属氧化物半导体器件与图1A所示的导体器件不同之处在于，其使用绝缘体上硅衬底，也即在衬底100和漂移区101之间形成有埋氧层BOX，且漂移区101厚度较小，其它结构均类似或相同，在此不再赘述。
在图1A或图1B所示的横向双扩散金属氧化物半导体器件中，为了降低导通电阻，在沟道和N+漏区105之间(或者说P型阱区102和N+漏区105之间)形成超结110。如图1C和图1D所示，超结110包括交替设置的P型注入区和N型注入区，P型注入区和N型注入区沿源端和漏断方向延伸。器件在关断状态下，P型注入区和N型注入区互相耗尽实现耐高压，从而可以通过同时提高P型注入区和N型注入区的掺杂浓度来降低导通电阻的目的。但是高浓度的N型注入区和P型注入区必然会在器件表面引入高电场，器件很难甚至无法通过可靠性考核。
为了克服上述问题，目前一般有以下两种解决方案：
第一种解决方案，如图2A～图2C所示，在沟道和N+漏区105之间形成氧化层隔离结构111(即场氧，field oxide)，其具体实现方法为通过高温处理在沟道和N+漏区105之间形成厚度大于0.5微米的氧化层隔离结构111，之后通过高能注入形成N型注入区和P型注入区。然而，这种方法有以下缺点：1)因为N型注入区和P型注入区形成之后不能再有高温处理工艺，所以N型注入区和P型注入区只能是在氧化层隔离结构111之后形成，且需要两次光刻和注入。而想要穿透大于0.5微米的预先形成的氧化层隔离结构111，则需要高能注入，这就需要厚度很大的光刻胶层来保护不需要注入的区域。并且N型注入区和P型注入区的宽度和间隔对于超结是非常至关重要的，如果需要通过两次光刻来定义注入区域，且是厚胶，从工艺角度讲，很难通过控制工艺来确保N型注入区和P型注入区的宽度和间隔的均匀性和稳定性，这最终会影响超结的性能。2)在SOI(绝缘体上硅)结构中，要想做到进一步降低导通电阻，则需要图2C所示在薄硅层SOI上形成多层N型注入区和P型注入区，也即进行多次高能注入，成本增加。
第二种解决方案，如图3A～图3C所示，仅在源端场板107和漏端场板108之下的对应区域形成厚度大于0.5微米的局部氧化层隔离结构112(即场氧，field oxide或FOX)，之后通过注入形成N型注入区和P型注入区。然而。这种方法有以下缺点：1)由于形成N型注入区和P型注入区的时候无需穿透场氧，因此不需要厚胶工艺，一定程度上降低了工艺控制难度，但是N型注入区和P型注入区还是通过两次光刻来定义，工艺还是很难控制。2)场氧仅仅改善了源端场板和漏端场板下面高电场及引起的电荷(charge)，高浓度的N型注入区和P型注入区仍然有高电场，且与介质层之间毫无阻挡，可靠性问题依然存在。3)同第一种方案，想要做到进一步降低导通电阻，需要如图3C所示，在薄硅层SOI上形成多层N型注入区和P型注入区，也即进行多次高能注入，成本增加。
综上所述可知，虽然在横向双扩散金属氧化物半导体器件中形成超结可以降低导通电阻，但是目前的实现方法均存在各种问题，并不能得到良好的结果。为此本发明提出了一种横向双扩散金属氧化物半导体器件的结构及其制作方法，以解决上述问题，下面结合图4A～图8D进行描述。
首先，如图4A所示，本发明提出一种横向双扩散金属氧化物半导体器件，其包括：P型衬底100，在衬底100上形成的N-漂移区101，在N-漂移区101中形成P型阱区102，其用作体区。在P型阱区102中形成的P+有源区103和N+源区104，P+有源区103用于引出P型阱区102，N+源区104用于引出源极。在N-漂移区101中形成有N+漏区105，用于引出漏极。在N-漂移区101上形成有多晶硅场板106，用作栅极的电极层，多晶硅场板106和P型阱区102具有重叠区域，该重叠区域即为器件的沟道。在N-漂移区101上还形成有源端场板107和漏端场板108，源端场板107位于P型阱区102和多晶硅场板106之上，并通过接触孔(contact)109与P+有源区103和N+源区104电连接。漏端场板108位于N+漏区105之上，并通过接触孔(contact)109与N+漏区105电连接。在图4A所示的半导体器件中，为了使用超结技术进一步降低导通电阻，在N-漂移区101中在P型阱区102和N+漏区105之间形成有深沟槽隔离结构(DTI)113。在深沟槽隔离结构113的底部和侧壁上分别形成有水平超结(即交替设置的N型注入区和P型注入区)114A和垂直超结114B。其中水平超结114A的N型注入区和P型注入区类似于图1C所示，即N型注入区和P型注入区沿源端和漏端方向延伸；垂直超结114B的N型注入区和P型注入区沿垂直于衬底100的方向延伸。通过将超结形成在深沟槽隔离结构的底部和侧壁上，首先，由于在器件表面没有形成高浓度注入区，因此不会在器件表面引入高电场，有利于改善器件的可靠性。其次，漂移区由直线型变成U型，大大降低了器件的尺寸，大幅度降低导通电阻。再次，由于不需要形成场氧，无需厚胶和高能注入工艺，降低了工艺成本，且N型注入区和P型注入区的宽度和间隔可控性增强，有效提高器件性能。
图4B所示的横向双扩散金属氧化物半导体器件与图4A所示的横向双扩散金属氧化物半导体器件不同之处在于，其使用绝缘体上硅衬底，也即在衬底100和漂移区101之间形成有埋氧层BOX，其它结构均类似或相同，在此不再赘述。
进一步地，当使用薄硅层绝缘体上硅衬底时(即埋氧层BOX上的硅层比较薄)，无需使用很深的深沟槽隔离结构(DTI)，示例性地深沟槽隔离结构的深度为0.5微米-2微米即可。因此，在进行N型/P型注入时，如图4C所示，无需侧壁掺杂，仅在深沟槽隔离结构113的底部形成超结即可。这样当使用薄硅层绝缘体上硅衬底时，工艺难度比采用体硅衬底大大降低，可行性很大，可以有效的解决可靠性问题。
下面结合图5～图8D对本发明提出的横向双扩散金属氧化物半导体器件的制作方法进行说明。
需要说明的是，对于本发明的提出的横向双扩散金属氧化物半导体器件，其漂移区，P型阱区、N+漏区等结构的形成均采用横向双扩散金属氧化物半导体器件的常规的制作方法，在此不再赘述。下面主要对本发明的提出的横向双扩散金属氧化物半导体器件的超结的形成过程进行说明。
如图5以及图6A～图6D所示，制作图4A和图4B所示的横向双扩散金属氧化物半导体器件的方法包括：
步骤501，提供半导体衬底，所述半导体衬底上形成有漂移区，所述漂移区中形成有阱区和漏区，所述阱区中形成有源区和沟道，在所述漂移区中形成有位于所述阱区和所述漏区之间(也即源区source和漏区drain之间)的第一深沟槽601，所形成的结构如图6A所示。
第一深沟槽601可以通过本领域常用的光刻、刻蚀工艺形成，在此不再赘述。第一深沟槽601沿源端到漏端的方向延伸，各个第一深沟槽601之间并行且间隔设置。
步骤502，对所述第一深沟槽601进行离子注入，以在所述第一深沟槽601的底部和面向源端和漏端的侧壁(即与源端和漏端相对的侧壁)上形成N型注入区602，所形成的结构如图6B所示。
示例性地，N型注入区602包括位于第一深沟槽601底部的第一N型注入区和位于第一深沟槽601侧壁的第二N型注入区。
N型注入区602的形成通过本领域常用的离子注入方法进行，在此不再赘述。
步骤503，对所述第一深沟槽601进行填充，以形成第一深沟槽隔离结构。
示例性地，通过诸如CVD(化学气相沉积)、ALD(原子层沉积)等方法对第一深沟槽601进行填充(即在第一深沟槽601中形成氧化物)，以形成第一深沟槽隔离结构。
步骤504，在相邻的第一深沟槽隔离结构之间形成第二深沟槽603，所形成的结构如图6C所示。
第二深沟槽603可以通过本领域常用的光刻、刻蚀工艺形成，在此不再赘述。第二深沟槽603沿源端到漏端的方向延伸，各个第二深沟槽603之间并行且间隔设置。
进一步地，第二深沟槽603的图案(或光刻胶的图案)与第一深沟槽601的图案有一定重叠(overlap)，以使得相邻的第一深沟槽隔离结构之间的漂移区区域可以通过高选择性刻蚀工艺全部去除，这样不仅可以使得后续形成N型注入区和P型注入区之间无漂移区，且可以通过控制第一深沟槽和第二深沟槽的宽度来控制N型注入区和P型注入区的宽度和间隔。
步骤505，对所述第二深沟槽603进行离子注入，以在所述第二深沟槽603的底部和面向源端和漏断的侧壁上形成P型注入区604，所形成的结构如图6D所示。
示例性地，P型注入区604包括位于第二深沟槽603底部的第一P型注入区和位于第二深沟槽603侧壁的第二P型注入区。
P型注入区604的形成通过本领域常用的离子注入方法进行，在此不再赘述。
步骤506，对所述第二深沟槽603进行填充，以形成第二深沟槽隔离结构。
示例性地，通过诸如CVD(化学气相沉积)、ALD(原子层沉积)等方法对第二深沟槽603进行填充(即在第二深沟槽603中形成氧化物)，以形成第二深沟槽隔离结构。
进一步地，除了图4A～图4C所示的结构之外，基于类似的原理还可以采用其它类似的结构，例如为了有利于实现器件的耐压，在图4A和图4B所示的结构中，在侧壁上仅形成一种类型的掺杂，例如在深沟槽隔离结构靠近源端的侧壁上仅形成P型注入区，在深沟槽隔离结构靠近漏端的侧壁仅形成N型注入区。下面结合图7以及图8A～图8D对这种结构的制作方法进行描述。
如图7以及图8A～图8D所示，该制作方法包括：
步骤701，提供半导体衬底，所述半导体衬底上形成有漂移区，所述漂移区中形成有阱区和漏区，所述阱区中形成有源区和沟道，在所述漂移区中形成有位于所述阱区和所述漏区之间(也即源区source和漏区drain之间)的第一深沟槽801A和第三深沟槽801B，所形成的结构如图8A所示。
第一深沟槽801A可以通过本领域常用的光刻、刻蚀工艺形成，在此不再赘述。第一深沟槽801A沿源端到漏端的方向延伸，各个第一深沟槽801A并行且间隔设置。第三深沟槽801B沿与源端到漏端的方向垂直的方向(也即垂直于第一深沟槽801A)延伸，且第三深沟槽801B位于靠近漏端的一侧。
步骤702，对所述第一深沟槽801A和第三深沟槽801B进行离子注入，以在所述第一深沟槽801A的底部上形成第一N型注入区802A，在所述第三深沟槽801B的底部和侧壁上形成第三N型注入区802B，所形成的结构如图8B所示。
第一N型注入区802A位于第一深沟槽801A底部沿源端到漏端方向延伸。
第三N型注入区802B位于靠近漏端的一侧，通过形成第三N型注入区802B可以使得靠近漏端(N+)一侧的N型离子掺杂浓度高于源端一侧的N型离子掺杂浓度。
步骤703，对所述第一深沟槽801A和第三深沟槽801B进行填充，以形成第一深沟槽隔离结构。
示例性地，通过诸如CVD(化学气相沉积)、ALD(原子层沉积)等方法对第一深沟槽801A和第三深沟槽801B进行填充(即在第一深沟槽801A和第三深沟槽801B中形成氧化物)，以形成第一深沟槽隔离结构。
步骤704，形成第二深沟槽803A和第四深沟槽803B，所形成的结构如图8C所示。
第二深沟槽803A和第四深沟槽803B可以通过本领域常用的光刻、刻蚀工艺形成，在此不再赘述。第二深沟槽803A沿源端到漏端的方向延伸，各个第二深沟槽803A平行且间隔间隔设置。
第四深沟槽803B沿与源端到漏端的方向垂直的方向(也即垂直于第二深沟槽803A)延伸，且第四深沟槽803B位于靠近源端的一侧。
进一步地，第二深沟槽803A的图案(或光刻胶的图案)与第一深沟槽801A的图案有一定重叠(overlap)，以使得相邻的第一深沟槽隔离结构之间的漂移区区域可以通过高选择性刻蚀工艺全部去除，这样不仅可以使得后续形成N型注入区和P型注入区之间无漂移区，且可以通过控制第一深沟槽和第二深沟槽的宽度来控制N型注入区和P型注入区的宽度和间隔。
步骤705，对所述第二深沟槽803A和第四深沟槽803B进行离子注入，以在所述第二深沟槽803A的底部形成第一P型注入区804A，在所述第四深沟槽803B的底部和侧壁形成第三P型注入区804B，所形成的结构如图8D所示。
示例性地，第一P型注入区804A沿源端到漏端方向延伸。
第三P型注入区804B位于靠近源端的一侧，通过形成第三P型注入区804B可以使得靠近源端(P+)一侧的P型离子掺杂浓度高于漏端一侧的P型离子掺杂浓度。
步骤706，对所述第二深沟槽803A和第四深沟槽803B进行填充，以形成第二深沟槽隔离结构。
示例性地，通过诸如CVD(化学气相沉积)、ALD(原子层沉积)等方法对第二深沟槽803A和第四深沟槽803B进行填充(即在第二深沟槽803A和第四深沟槽803B中形成氧化物)，以形成第二深沟槽隔离结构。
如上所述，由于靠近漏端(N+)一侧的N型离子掺杂浓度高于源端一侧的N型离子掺杂浓度，且靠近源端(P+)一侧的P型离子掺杂浓度高于漏端一侧的P型离子掺杂浓度，这样所形成超结将在位于源漏之间的中部区域进行耗尽夹断，降低了对源端和漏端的影响，进一步提高器件的可靠性。
进一步地，在本实施例中，为了使超结的耗尽区尽量在源端和漏端之间的中部区域夹断，还可以通过使第一深沟槽801A的宽度自漏端向源端一侧逐渐减小，以及使第二深沟槽803A的宽度自源端向漏端一侧逐渐减小实现，因为这样可以使得第一N型注入区802A的宽度自漏端向源端一侧逐渐减小，第一P型注入区804A的宽度自源端向漏端一侧逐渐减小，从而使靠近漏端(N+)一侧的N型离子掺杂浓度高于源端一侧的N型离子掺杂浓度，靠近源端(P+)一侧的P型离子掺杂浓度高于漏端一侧的P型离子掺杂浓度，进而使超结的耗尽区尽量在源端和漏端之间的中部区域夹断。需要说明的是，此处的第一N型注入区802A的宽度指的是第一N型注入区802A在垂直于其沿源端到漏端延伸方向上的尺寸，第一P型注入区804A的宽度指的是第一P型注入区804A在垂直于其沿源端到漏端延伸方向上的尺寸。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (11)

1.一种横向双扩散金属氧化物半导体器件，其特征在于，包括：
半导体衬底，在所述半导体衬底上形成有漂移区；
在所述漂移区中形成有阱区和漏区，在所述阱区中有源区和沟道；
在所述漂移区中形成有位于所述阱区和所述漏区之间的深沟槽隔离结构，在所述深沟槽隔离结构的底部形成有交替设置的第一P型注入区和第一N型注入区，所述第一P型注入区和所述第一N型注入区沿所述阱区到所述漏区的方向延伸。
2.根据权利要求1所述的横向双扩散金属氧化物半导体器件，其特征在于，
在所述深沟槽隔离结构的侧壁上形成有交替设置的第二P型注入区和第二N型注入区。
3.根据权利要求2所述的横向双扩散金属氧化物半导体器件，其特征在于，
所述第二P型注入区和所述第二N型注入区沿垂直于所述半导体衬底的方向延伸。
4.根据权利要求1所述的横向双扩散金属氧化物半导体器件，其特征在于，
在所述深沟槽隔离结构的靠近所述阱区的一侧形成有与所述阱区导电类型相同的第三注入区；
在所述深沟槽隔离结构的靠近所述漏区的一侧形成有与所述漏区导电类型相同的第四注入区。
5.根据权利要求1所述的横向双扩散金属氧化物半导体器件，其特征在于，
所述第一P型注入区的宽度自所述阱区和所述漏区中与所述第一P型注入区的导电类型相同的一侧向与所述第一P型注入区的导电类型相反的一侧逐渐减小；
所述第一N型注入区的宽度自所述阱区和所述漏区中与所述第一N型注入区的导电类型相同的一侧向与所述第一N型注入区的导电类型相反的一侧逐渐减小。
6.根据权利要求1-5中的任意一项所述的横向双扩散金属氧化物半导体器件，其特征在于，所述半导体衬底为体硅衬底或绝缘体上硅衬底。
7.一种横向双扩散金属氧化物半导体器件的制作方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上形成漂移区；
在所述漂移区形成阱区和漏区，在所述阱区中形成源区和沟道；
在所述漂移区中形成位于所述阱区和所述漏区之间的深沟槽隔离结构，在所述深沟槽隔离结构的底部形成有交替设置的第一P型注入区和第一N型注入区，所述第一P型注入区和所述第一N型注入区沿所述阱区到所述漏区的方向延伸。
8.根据权利要求7所述的制作方法，其特征在于，所述第一P型注入区和所述第一N型注入区通过下述步骤形成：
在所述漂移区中在所述阱区和漏区之间形成间隔且平行设置的第一深沟槽；
对所述第一深沟槽进行离子注入，以在所述第一深沟槽的底部形成所述第一P型注入区和所述第一N型注入区其中之一
填充所述第一深沟槽形成第一深沟槽隔离结构；
在相邻的所述第一深沟槽隔离结构之间形成第二深沟槽；
对所述第二深沟槽进行离子注入，以在所述第二深沟槽的底部形成所述第一P型注入区和所述第一N型注入区其中另一；
填充所述第二深沟槽形成第二深沟槽隔离结构。
9.根据权利要求8所述的制作方法，其特征在于，还包括：
对所述第一深沟槽进行离子注入时还在所述第一深沟槽的面向所述阱区和所述漏区的侧壁上形成第二P型注入区和第二N型注入区其中之一；
对所述第二深沟槽进行离子注入时还在所述第二深沟槽的与所述阱区和所述漏区相对的侧壁上形成第二P型注入区和第二N型注入区其中另一。
10.根据权利要求8所述的制作方法，其特征在于，还包括：
在所述第一深沟槽和第二深沟槽与所述阱区和所述漏区相对的一侧分别形成第三深沟槽和第四深沟槽；
在所述第三深沟槽的底部和侧壁上形成与所述阱区导电类型相同的第三注入区；
在所述第四深沟槽的底部和侧壁形成与所述漏区导电类型相同的第四注入区。
11.根据权利要求7所述的制作方法，其特征在于，
所述第一P型注入区的宽度自所述阱区和所述漏区中与所述第一P型注入区的导电类型相同的一侧向与所述第一P型注入区的导电类型相反的一侧逐渐减小；
所述第一N型注入区的宽度自所述阱区和所述漏区中与所述第一N型注入区的导电类型相同的一侧向与所述第一N型注入区的导电类型相反的一侧逐渐减小。
CN201710801871.7A 2017-09-07 2017-09-07 一种横向双扩散金属氧化物半导体器件及其制作方法 Active CN109473476B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201710801871.7A CN109473476B (zh) 2017-09-07 2017-09-07 一种横向双扩散金属氧化物半导体器件及其制作方法
KR1020207009898A KR102378172B1 (ko) 2017-09-07 2018-09-01 측면 이중 확산 금속 산화물 반도체 컴포넌트 및 이의 제조 방법
US16/645,139 US11227948B2 (en) 2017-09-07 2018-09-01 Lateral double-diffused metal oxide semiconductor component and manufacturing method therefor
PCT/CN2018/900005 WO2019047988A1 (zh) 2017-09-07 2018-09-01 横向双扩散金属氧化物半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710801871.7A CN109473476B (zh) 2017-09-07 2017-09-07 一种横向双扩散金属氧化物半导体器件及其制作方法

Publications (2)

Publication Number Publication Date
CN109473476A true CN109473476A (zh) 2019-03-15
CN109473476B CN109473476B (zh) 2020-12-25

Family

ID=65633526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710801871.7A Active CN109473476B (zh) 2017-09-07 2017-09-07 一种横向双扩散金属氧化物半导体器件及其制作方法

Country Status (4)

Country Link
US (1) US11227948B2 (zh)
KR (1) KR102378172B1 (zh)
CN (1) CN109473476B (zh)
WO (1) WO2019047988A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530805A (zh) * 2019-09-19 2021-03-19 无锡华润上华科技有限公司 横向双扩散金属氧化物半导体器件及制作方法、电子装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114122113B (zh) * 2022-01-27 2022-05-03 江苏游隼微电子有限公司 一种高可靠的mosfet功率半导体器件结构
CN117497601B (zh) * 2023-12-28 2024-05-07 深圳天狼芯半导体有限公司 平面型碳化硅晶体管的结构、制造方法及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821824B2 (en) * 2001-02-21 2004-11-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
CN101388408A (zh) * 2007-09-12 2009-03-18 东部高科股份有限公司 横向双扩散金属氧化物半导体器件
CN101937927A (zh) * 2009-07-01 2011-01-05 上海先进半导体制造股份有限公司 深沟槽超级pn结结构及其形成方法
KR20110078621A (ko) * 2009-12-31 2011-07-07 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
CN106033775A (zh) * 2014-09-01 2016-10-19 爱思开海力士有限公司 功率集成器件、包括其的电子器件及电子***
WO2017048541A1 (en) * 2015-09-14 2017-03-23 Maxpower Semiconductor, Inc. Lateral power mosfet with non-horizontal resurf structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10121857B2 (en) 2008-12-31 2018-11-06 Alpha And Omega Semiconductor Incorporated Nano-tube MOSFET technology and devices
KR102068842B1 (ko) * 2013-04-16 2020-02-12 매그나칩 반도체 유한회사 반도체 전력소자
CN104517853A (zh) 2014-05-15 2015-04-15 上海华虹宏力半导体制造有限公司 超级结半导体器件制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821824B2 (en) * 2001-02-21 2004-11-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
CN101388408A (zh) * 2007-09-12 2009-03-18 东部高科股份有限公司 横向双扩散金属氧化物半导体器件
CN101937927A (zh) * 2009-07-01 2011-01-05 上海先进半导体制造股份有限公司 深沟槽超级pn结结构及其形成方法
KR20110078621A (ko) * 2009-12-31 2011-07-07 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
CN106033775A (zh) * 2014-09-01 2016-10-19 爱思开海力士有限公司 功率集成器件、包括其的电子器件及电子***
WO2017048541A1 (en) * 2015-09-14 2017-03-23 Maxpower Semiconductor, Inc. Lateral power mosfet with non-horizontal resurf structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530805A (zh) * 2019-09-19 2021-03-19 无锡华润上华科技有限公司 横向双扩散金属氧化物半导体器件及制作方法、电子装置
WO2021051853A1 (zh) * 2019-09-19 2021-03-25 无锡华润上华科技有限公司 横向双扩散金属氧化物半导体器件及制作方法、电子装置
CN112530805B (zh) * 2019-09-19 2022-04-05 无锡华润上华科技有限公司 横向双扩散金属氧化物半导体器件及制作方法、电子装置

Also Published As

Publication number Publication date
WO2019047988A1 (zh) 2019-03-14
KR102378172B1 (ko) 2022-03-23
US20210036150A1 (en) 2021-02-04
US11227948B2 (en) 2022-01-18
CN109473476B (zh) 2020-12-25
KR20200047677A (ko) 2020-05-07

Similar Documents

Publication Publication Date Title
CN101300679B (zh) 制造半导体器件的方法
JP7180402B2 (ja) 半導体装置
CN101971304B (zh) 用于形成具有多个沟道的屏蔽栅沟槽fet的结构和方法
TWI449175B (zh) 雙通道溝槽ldmos電晶體和bcd方法
JP4132102B2 (ja) 高いブレークダウン電圧と低いオン抵抗を兼ね備えたトレンチ型ｍｏｓｆｅｔ
CN110556388B (zh) 一种可集成功率半导体器件及其制造方法
CN102947928B (zh) 半导体器件及其制造方法
US9064952B2 (en) Semiconductor device
CN105070746A (zh) 用于横向双扩散金属氧化物半导体场效应晶体管的直通硅通孔处理技术
CN106887452A (zh) 在半导体装置中的自调式隔离偏置
CN102097484B (zh) 一种多通道ldmos及其制备方法
KR20100064263A (ko) 반도체 소자 및 이의 제조 방법
CN103247681A (zh) 沟槽底部氧化物屏蔽以及三维p-本体接触区的纳米mosfet
US20090273031A1 (en) Semiconductor device
CN106024776A (zh) 具有不同沟道宽度的复合半导体器件
CN110323279A (zh) 半导体装置
CN109473476A (zh) 一种横向双扩散金属氧化物半导体器件及其制作方法
CN104241126B (zh) 沟槽型igbt及制备方法
CN106158927A (zh) 一种优化开关特性的超结半导体器件及制造方法
US10312368B2 (en) High voltage semiconductor devices and methods for their fabrication
CN103560148B (zh) 一种超结器件的结终端结构及其制造方法
JP2006093457A (ja) 絶縁ゲート型半導体装置
CN110212026A (zh) 超结mos器件结构及其制备方法
JP2020109808A (ja) 半導体装置
CN109817718A (zh) 栅驱动电路的高压隔离环器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A transverse double diffusion metal oxide semiconductor device and its manufacturing method

Effective date of registration: 20231007

Granted publication date: 20201225

Pledgee: Bank of China Limited Wuxi Branch

Pledgor: CSMC TECHNOLOGIES FAB2 Co.,Ltd.

Registration number: Y2023980059915