CN108873525A - 一种阵列基板的栅极线的测试线路 - Google Patents

Abstract

本发明公开了一种阵列基板的栅极线的测试线路。阵列基板包括级联的多个GOA单元、多条时钟信号线、多条栅极线、多条数据线、以及栅极线和数据线交叉排列限定的多个像素区域的像素电极；其中，时钟信号线分别与对应的GOA单元连接，GOA单元与对应的栅极线连接；测试线路包括测试垫，测试垫设置在阵列基板之外的彩膜基板或信号板上，测试垫用于测试栅极线上的扫描信号是否异常。通过上述方式，本发明不需要进行裂片操作即可测试扫描信号，方式简单、准确度高。

Description

一种阵列基板的栅极线的测试线路

技术领域

本发明涉及液晶显示领域，特别是涉及一种阵列基板的栅极线的测试线路。

背景技术

阵列基板行驱动(Gate Driver On Array，GOA)是利用Array制程在阵列基板上集成栅极行驱动电路，能够省掉原来在阵列基板上的栅极驱动IC，达到降低生产成本和实现窄边框的目的。

现有的GOA电路中包括级联的多个GOA单元，如图1中所示，第n级GOA单元包括：上拉控制模块101、上拉级传模块102、自举电容模块103、下拉维持模块104和下拉模块105。这些模块共同作用可以实现了第n级扫描信号Gn在级联的GOA单元中进行上下级传递。具体来讲，第n-2级扫描信号Gn-2通过上拉控制模块101对第n级公共信号点Qn进行预充电后，在第n级公共信号点Qn、自举电容模块103和上拉级传模块102共同作用下使得第n级扫描信号Gn输出时钟信号CK的电位也即输出高电位，随后，下拉维持模块104在控制信号LC1/LC2的控制下、下拉模块105在第n+2级扫描信号Gn+2的控制下使得第n级扫描信号Gn关闭而保持在低电位。

随着面板尺寸和栅极驱动行数的增加，GOA电路的级数也相应增大，这就导致在实际生产过程中，由于制程的均一性存在差异容易出现面板异常(不规则mura，水平横纹等)的问题。一旦面板出现异常，一方面很难确认是否和GOA电路相关；另一方面，由于GOA电路上下级传相互影响，也很难直接确认是哪一级扫描信号产生了异常。这样一来，如何准确测试扫描信号变成亟待解决的问题。

现有的测试扫描信号的方法是：通过裂片的方式，把面板中的上板CF玻璃掀开，通过信号板给GOA电路施加驱动信号，用探针去扎GOA电路中各级GOA单元的输出端，从而得到各级GOA单元输出的扫描信号。采用这种方法，一方面裂片手续很麻烦，裂片过程中容易产生污渍、污染器件，导致测试结果不准确，另一方面，探针很容易扎破金属，导致无法得到正确的测试波形。

发明内容

本发明主要解决的技术问题是提供一种阵列基板的栅极线的测试线路，不需要进行裂片操作即可测试扫描信号，方式简单、准确度高。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板的测试线路，该阵列基板包括级联的多个GOA单元、多条时钟信号线、多条栅极线、多条数据线、以及栅极线和数据线交叉排列限定的多个像素区域的像素电极；时钟信号线分别与对应的GOA单元连接，GOA单元与对应的栅极线连接，GOA单元用于在时钟信号线上的时钟信号的驱动下在栅极线上产生扫描信号以驱动像素电极；测试线路包括测试垫，测试垫设置在阵列基板之外的彩膜基板或信号板上，测试垫用于测试栅极线上的扫描信号是否异常。

本发明的有益效果是：本发明的阵列基板的测试线路通过在阵列基板上设置级联的多个GOA单元、多条时钟信号线、多条栅极线、多条数据线、以及栅极线和数据线交叉排列限定的多个像素区域的像素电极；其中，时钟信号线与对应的GOA单元连接，GOA单元与对应的栅极线连接，以及通过将测试垫设置在阵列基板之外的彩膜基板或信号板上，从而不需要进行裂片操作即可测试扫描信号，方式简单、准确度高。

附图说明

图1是现有技术中的GOA单元的结构示意图；

图2是本发明第一实施例的阵列基板的栅极线的测试线路的平面示意图；

图3是本发明第一实施例的阵列基板的栅极线的测试线路的剖面示意图；

图4是图2所示的测试线路中测试垫和像素电极的第一实施例的电路示意图；

图5是图2所示的测试线路正常工作时的控制信号时序图；

图6是图2所示的阵列基板正常工作时的控制信号时序图；

图7是图2所示的测试线路中测试垫和像素电极的第二实施例的电路示意图；

图8是本发明第二实施例的阵列基板的栅极线的测试线路的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请一并参考图2和图3，图2是本发明第一实施例的阵列基板的栅极线的测试线路的平面示意图，图3是本发明第一实施例的阵列基板的栅极线的测试线路的剖面示意图。如图2所示，阵列基板20包括级联的多个GOA单元21、多条时钟信号线CK、多条栅极线S(N)、多条数据线D(M)、以及栅极线S(N)和数据线D(M)交叉排列限定的多个像素区域的像素电极22。

时钟信号线CK分别与对应的GOA单元21连接，GOA单元21与对应的栅极线S(N)连接，GOA单元21用于在时钟信号线CK上的时钟信号的驱动下在栅极线S(N)上产生扫描信号Gn以驱动像素电极22。

在本实施例中，级联的多个GOA单元21设置在阵列基板20的相对两侧，沿阵列基板20的中心轴对称设置的两个GOA单元21驱动同一栅极线S(N)。也就是说，在本实施例中，GOA单元21形成的GOA电路为双边单驱电路。在其它实施例中，级联的多个GOA单元21形成的GOA电路还可以为双边双驱电路或单边单驱电路，本发明不以此为限。

在本实施例中，多个时钟信号线CK包括第一时钟信号线CK1、第二时钟信号线CK2、第三时钟信号线CK3和第四时钟信号线CK4。在其它实施例中，多个时钟信号线CK的数量也可以不同于本实施例中的四个，例如当GOA电路为单边单驱电路时，多个时钟信号线CK可以仅仅包括第一时钟信号线CK1、第二时钟信号线CK2。

在本实施例中，第一时钟信号线CK1与第一级GOA单元21连接，第二时钟信号线CK2与第二级GOA单元21连接，第三时钟信号线CK3与第三级GOA单元21连接，第四时钟信号线CK4与第四级GOA单元21连接，接着，第一时钟信号线CK1与第五级GOA单元21连接，第二时钟信号线CK2与第六级GOA单元21连接，第三时钟信号线CK3与第七级GOA单元21连接，第四时钟信号线CK4与第八级GOA单元21连接，……依此类推。

请一并参考图3，测试线路包括测试垫31，测试垫31设置在阵列基板20之外的彩膜基板40上，测试垫31用于当阵列基板工作异常时，测试栅极线S(N)上的扫描信号Gn是否异常。其中，测试垫31为多个，测试垫31与像素电极22一一对应且重叠设置。

请一并参考图4，测试垫31与电容C的一端电连接，像素电极22与电容C的另一端电连接。其中，电容C具体为像素电极22和测试垫31之间形成的平板电容器。

在本实施例中，测试垫31为彩膜基板侧公共电极41的一部分。换个角度来说，测试垫31与彩膜基板40上的彩膜基板侧公共电极41一体形成。

在本实施例中，当阵列基板20工作异常时，控制时钟信号线CK上的时钟信号为第一频率的脉冲信号以通过电容C在测试垫31上测试扫描信号Gn是否异常；当阵列基板20工作正常时，控制时钟信号线CK上的时钟信号为第二频率的脉冲信号以使GOA单元21在时钟信号CK的驱动下产生扫描信号Gn以驱动像素电极22正常显示；其中，第一频率高于第二频率。

如图5所示，当阵列基板20工作异常时，第一时钟信号线CK1、第二时钟信号线CK2、第三时钟信号线CK3、第四时钟信号线CK4上施加第一频率的脉冲信号。优选地，第一频率的脉冲信号为超高频的脉冲信号，其中，第一频率为超高频是指第一频率大于等于120Hz。本领域的技术人员可以理解，由于像素电极22和测试垫31之间形成电容C，当时钟信号线CK上的时钟信号为超高频的脉冲信号时，在栅极线S(N)也即像素电极22上产生的扫描信号Gn是一个高频的交流信号，因此，通过电容C可以在测试垫31上可以检测到与像素电极22上相同的扫描信号Gn，从而不需要进行裂片操作即可高效准确地判断出扫描信号Gn是否异常，进而可以确认阵列基板的异常是否与GOA电路有关。

在本实施例中，第一时钟信号线CK1、第二时钟信号线CK2、第三时钟信号线CK3、第四时钟信号线CK4上施加的第一频率的脉冲信号非重叠设置。也就是说，第一时钟信号线CK1、第二时钟信号线CK2、第三时钟信号线CK3、第四时钟信号线CK4的脉冲信号依序产生，同一序号的脉冲间隔设置，其不存在重叠区域。

其中，为了减少信号之间的干扰，当时钟信号线CK上的时钟信号为第一频率的脉冲信号时，数据线D(M)上的信号为地信号，彩膜基板侧公共电极41处于悬空状态。

如图6所示，当阵列基板20工作正常时，第一时钟信号线CK1、第二时钟信号线CK2、第三时钟信号线CK3、第四时钟信号线CK4上施加第二频率的脉冲信号。优选地，第二频率为低频的脉冲信号，第二频率例如可以为60Hz。

其中，第一时钟信号线CK1、第二时钟信号线CK2、第三时钟信号线CK3、第四时钟信号线CK4上施加的第二频率的脉冲信号部分重叠设置，以实现各级扫描信号Gn之间的预充电。

其中，当时钟信号线CK上的时钟信号为第二频率的脉冲信号时，数据线D(M)上的信号为高频的数字信号，彩膜基板侧公共电极41与阵列基板侧公共电极的电位相同，均处于基准电位。

优选地，阵列基板20还可以进一步包括DBS公共电极23，其中，DBS公共电极23是在数据线D(M)的上方覆盖以ITO(氧化铟锡)的走线，这些ITO走线的宽度略宽于数据线D(M)，并连接阵列基板的公共电极线而形成。当阵列基板正常工作时，这些ITO走线形成的电场可以使液晶分子保持不偏转的状态，从而起到遮光的目的，进而能够节省液晶面板中数据线D(M)对应位置处的黑色矩阵，增大开口率。

请一并参考7，DBS公共电极23设置在测试垫31和像素电极22之间，其中，像素电极22、DBS公共电极23和测试垫31重叠设置。电容C包括第一电容C1和第二电容C2，测试垫31与第一电容C1的一端连接，第一电容C1的另一端分别与DBS公共电极23连接，DBS公共电极23和第二电容C2的一端连接，第二电容C2的另一端与像素电极22电连接。其中，当阵列基板20工作异常时，控制时钟信号线CK上的时钟信号为第一频率的脉冲信号以通过第一电容C1和第二电容C2在测试垫31上测试扫描信号Gn是否异常。其中，为了减少信号之间的干扰，当时钟信号线CK上的时钟信号为第一频率的脉冲信号时，数据线D(M)上的信号为地信号，彩膜基板侧公共电极41、DBS公共电极23处于悬空状态。

本领域的技术人员可以理解，无论阵列基板是否包括DBS公共电极23，其均在本发明的保护范围之内。

图8是本发明第二实施例的阵列基板的栅极线的测试线路的结构示意图。图8与图2所示的第一实施例的阵列基板的栅极线的测试线路的区别在于：阵列基板20’包括虚拟数据线30’。测试线路包括测试垫31’，测试垫31’设置在信号板50上。其中，信号板50设置在阵列基板20’之外，用于向阵列基板20’提供驱动信号、数据信号等等。

其中，虚拟数据线30’与数据线D(M)平行设置，虚拟数据线30’与测试垫31’电连接。

其中，当阵列基板20’工作异常时，通过镭射机熔接虚拟数据线30’和栅极线S(N)的重叠位置以使栅极线S(N)与虚拟数据线30’导通，进而通过测试垫31’测试栅极线上S(N)的扫描信号Gn是否异常。

在本实施例中，虚拟数据线30’包括第一虚拟数据线301’和第二虚拟数据线302’，级联的多个GOA单元21设置在阵列基板的相对两侧，第一虚拟数据线301’和第二虚拟数据线302’分别靠近两侧的GOA单元21设置，也即第一虚拟数据线301’设置在左侧的GOA单元21和数据线D(1)之间，第二虚拟数据线302’设置在右侧的GOA单元21和数据线D(M)之间。测试垫31’包括第一测试垫311’和第二测试垫312’。其中，第一虚拟数据线301’和第一测试垫311’电连接，第二虚拟数据线302’和第二测试垫312’电连接。在其它实施例中，虚拟数据线30’的数量也可以不同于图8所示，例如虚拟数据线可以为仅仅一条，一条虚拟数据线设置在GOA单元21和数据线D(1)之间或者设置在GOA单元21和数据线D(M)之间。

举例来说，当需要测试栅极线S(4)输出的扫描信号G4是否异常时，将第一虚拟数据线301’和栅极线S(4)的重叠位置熔接，进而通过第一测试垫311’即可测得扫描信号G4的信号波形。

本领域的技术人员可以理解，采用该种方式测试扫描信号Gn，也不需要进行裂片操作即可高效准确地判断出扫描信号Gn是否异常。

在本实施例中，当阵列基板20’正常工作时，虚拟数据线30’的电位等于阵列基板侧公共电极的电位，以减少虚拟数据线30’对其它信号线的干扰。

在本实施例中，当阵列基板20’工作正常或者测试垫31’用于测试扫描信号时，其控制信号波形均如图6所示，为简约起见，在此不再赘述。

本领域的技术人员可以理解，无论阵列基板是否包括DBS公共电极23，其均在本发明的保护范围之内。

本发明的有益效果是：本发明的阵列基板的栅极线的测试线路通过在阵列基板上设置级联的多个GOA单元、多条时钟信号线、多条栅极线、多条数据线、以及栅极线和数据线交叉排列限定的多个像素区域的像素电极；其中，时钟信号线分别与对应的GOA单元连接，GOA单元与对应的栅极线连接，以及通过将测试垫设置在阵列基板之外的彩膜基板或信号板上，从而不需要进行裂片操作即可测试扫描信号，方式简单、准确度高。

以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种阵列基板的栅极线的测试线路，其特征在于，所述阵列基板包括级联的多个GOA单元、多条时钟信号线、多条栅极线、多条数据线、以及所述栅极线和所述数据线交叉排列限定的多个像素区域的像素电极；

其中，所述时钟信号线分别与对应的所述GOA单元连接，所述GOA单元与对应的所述栅极线连接，所述GOA单元用于在所述时钟信号线上的时钟信号的驱动下在所述栅极线上产生扫描信号以驱动所述像素电极；

所述测试线路包括测试垫，所述测试垫设置在所述阵列基板之外的彩膜基板或信号板上，所述测试垫用于测试所述栅极线上的所述扫描信号是否异常。

2.根据权利要求1所述的测试线路，其特征在于，当所述测试垫设置在所述彩膜基板上时，所述测试垫为多个，所述测试垫与所述像素电极一一对应且重叠设置，所述测试垫与电容的一端电连接，所述像素电极与所述电容的另一端电连接。

3.根据权利要求2所述的测试线路，其特征在于，所述阵列基板进一步包括DBS公共电极，所述电容包括第一电容和第二电容，其中，所述DBS公共电极设置在所述测试垫和所述像素电极之间，所述像素电极、所述DBS公共电极和所述测试垫重叠设置，所述测试垫与所述第一电容的一端电连接，所述第一电容的另一端分别与DBS公共电极电连接，所述DBS公共电极和所述第二电容的一端电连接，所述第二电容的另一端与所述像素电极电连接。

4.根据权利要求2或3所述的测试线路，其特征在于，

当所述阵列基板工作异常时，控制所述时钟信号线上的所述时钟信号为第一频率的脉冲信号以通过所述电容在所述测试垫上测试所述扫描信号是否异常；

当所述阵列基板工作正常时，控制所述时钟信号线上的时钟信号为第二频率的脉冲信号以使所述GOA单元在所述时钟信号的驱动下产生所述扫描信号以驱动所述像素电极正常显示；

其中，所述第一频率高于所述第二频率。

5.根据权利要求4所述的测试线路，其特征在于，所述测试垫为彩膜基板侧公共电极的一部分。

6.根据权利要求5所述的测试线路，其特征在于，当所述时钟信号线上的所述时钟信号为第一频率的脉冲信号时，所述数据线上的信号为地信号，所述彩膜基板侧公共电极处于悬空状态。

7.根据权利要求4所述的测试线路，其特征在于，当所述时钟信号线上的所述时钟信号为第一频率的脉冲信号时，多条所述时钟信号线上的所述脉冲信号非重叠设置。

8.根据权利要求4所述的测试线路，其特征在于，所述第一频率大于等于120Hz。

9.根据权利要求1所述测试线路，其特征在于，当所述测试垫设置在所述信号板上时，所述阵列基板进一步包括虚拟数据线，所述虚拟数据线与所述数据线平行设置，所述虚拟数据线与所述测试垫电连接；

当所述阵列基板工作异常时，通过镭射机熔接所述虚拟数据线和所述栅极线的重叠位置以使所述栅极线与所述虚拟数据线导通，进而通过所述测试垫测试所述栅极线上的所述扫描信号是否异常。

10.根据权利要求9所述的测试线路，其特征在于，当级联的所述GOA单元设置在阵列基板的相对两侧时，所述虚拟数据线为两条，所述测试垫为两个，两条所述虚拟数据线分别与两个所述测试垫对应连接，两条所述虚拟数据线分别靠近级联的所述GOA单元设置。