CN108807421A - Tft阵列基板的制作方法及tft阵列基板 - Google Patents
Tft阵列基板的制作方法及tft阵列基板 Download PDFInfo
- Publication number
- CN108807421A CN108807421A CN201810603588.8A CN201810603588A CN108807421A CN 108807421 A CN108807421 A CN 108807421A CN 201810603588 A CN201810603588 A CN 201810603588A CN 108807421 A CN108807421 A CN 108807421A
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist
- drain electrode
- tft array
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 88
- 239000002184 metal Substances 0.000 claims abstract description 54
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000010410 layer Substances 0.000 claims description 195
- 239000011241 protective layer Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 16
- 238000001039 wet etching Methods 0.000 claims description 10
- 238000004380 ashing Methods 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 239000010409 thin film Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种TFT阵列基板的制作方法及TFT阵列基板。该TFT阵列基板的制作方法，通过减薄光阻凸出部的厚度，以减薄光阻凸出部的厚度后的光阻层为遮挡，对所述氧化物半导体层进行干蚀刻时，能将厚度被减薄的光阻凸出部蚀刻掉，同时将位于厚度被减薄的光阻凸出部下方的氧化物半导体层蚀刻掉，使形成的有源层边缘与源漏极金属层的边缘平齐，减小有源层与信号走线形成的寄生电容，并且提高开口率。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT阵列基板的制作方法及TFT阵列基板。
背景技术
薄膜晶体管(Thin Film Transistor，TFT)是目前液晶显示装置(Liquid CrystalDisplay，LCD)和有源矩阵驱动式有机电致发光显示装置(Active Matrix Organic Light-Emitting Diode，AMOLED)中的主要驱动元件，直接关系平板显示装置的显示性能。
现有市场上的液晶显示器大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlight module)。液晶显示面板的工作原理是在薄膜晶体管阵列基板(ThinFilm Transistor Array Substrate，TFT Array Substrate)与彩色滤光片(ColorFilter，CF)基板之间灌入液晶分子，并在两片基板上分别施加像素电压和公共电压，通过像素电压和公共电压之间形成的电场控制液晶分子的旋转方向，以将背光模组的光线透射出来产生画面。
通常液晶显示面板的成型工艺一般包括：前段阵列(Array)制程(薄膜、黄光、蚀刻及剥膜)、中段成盒(Cell)制程(TFT基板与CF基板贴合)及后段模组组装制程(驱动IC与印刷电路板压合)。其中，前段Array制程主要是形成TFT阵列基板，以便于控制液晶分子的运动；中段Cell制程主要是在TFT阵列基板与CF基板之间添加液晶；后段模组组装制程主要是驱动IC压合与印刷电路板的整合，进而驱动液晶分子转动，显示图像。
现有技术中一般通过4道光罩(Mask)工艺形成TFT阵列基板，即1道光罩形成栅极、1道光罩形成有源层、源极和漏极、1道光罩形成暴露出漏极的过孔以及1道光罩形成与漏极接触的像素电极图案。但是4Mask工艺中产生的寄生电容会显著影响液晶显示面板的显示品质，因此需要减少不必要的寄生电容来改善液晶显示面板的显示品质。
发明内容
本发明的目的在于提供一种TFT阵列基板的制作方法，减小有源层与信号走线形成的寄生电容，并且提高开口率。
本发明的目的还在于提供一种TFT阵列基板，减小有源层与信号走线形成的寄生电容，并且提高开口率。
为实现上述目的，本发明提供了一种TFT阵列基板的制作方法，包括如下步骤：
提供衬底基板，在所述衬底基板上依次形成第一金属层、绝缘层、氧化物半导体层以及第二金属层；
在所述第二金属层上形成光阻层，以所述光阻层为遮挡，对所述第二金属层进行湿蚀刻，得到暴露出部分氧化物半导体层的源漏极金属层，远离源漏极金属层的光阻层边缘形成光阻凸出部；减薄所述光阻凸出部的厚度；
以所述光阻层为遮挡，对所述氧化物半导体层进行干蚀刻，同时蚀刻掉所述光阻凸出部及位于所述光阻凸出部下方的氧化物半导体层，得到有源层，所述有源层边缘与源漏极金属层的边缘平齐。
所述第一金属层包括栅极及与所述栅极间隔设置的信号走线。
所述有源层与信号走线在水平方向上相间隔。
所述TFT阵列基板的制作方法还包括：对所述光阻层进行灰化处理，减薄所述光阻层的厚度，暴露出部分源漏极金属层，以所述光阻层为遮挡，对源漏极金属层进行湿蚀刻，得到位于有源层两端的源极和漏极，所述源极和漏极的边缘均与有源层的边缘平齐，再以所述光阻层为遮挡，对有源层进行干蚀刻，得到背沟道区；
剥离所述光阻层，形成覆盖绝缘层、有源层、源极以及漏极的保护层，并在所述保护层中形成一暴露所述漏极的过孔；
在所述保护层上形成像素电极，该像素电极通过所述过孔与漏极接触。
所述减薄光阻凸出部的厚度的方法为：对所述光阻凸出部进行灰化处理。
所述灰化处理的气体为氧气。
所述减薄光阻凸出部的厚度的方法为：在对所述第二金属层进行湿蚀刻之前，提供一光罩，所述光罩包括遮光区、半透光区及透光区；所述遮光区位于所述源极和漏极的上方，所述半透光区位于背沟道区以及源漏极金属层的边缘的上方，其余位置则为透光区，通过光罩在所述第二金属层上形成光阻层，所述光阻凸出部对应位于半透光区的下方。
本发明还提供一种TFT阵列基板，包括：衬底基板、设于所述衬底基板上的栅极、覆盖所述衬底基板及栅极的绝缘层、设于所述绝缘层上的有源层以及设于所述有源层上并分别与有源层两端接触的源极和漏极；
所述源极和漏极的边缘均与有源层的边缘平齐。
所述TFT阵列基板还包括设于所述衬底基板上并与栅极间隔设置的信号走线；所述有源层与信号走线在水平方向上相间隔。
所述TFT阵列基板还包括覆盖绝缘层、有源层、源极以及漏极的保护层，以及设于所述保护层上的像素电极；所述像素电极通过一贯穿保护层的过孔与漏极接触。
本发明的有益效果：本发明的TFT阵列基板的制作方法，通过减薄光阻凸出部的厚度，以减薄光阻凸出部的厚度后的光阻层为遮挡，对所述氧化物半导体层进行干蚀刻时，能将厚度被减薄的光阻凸出部蚀刻掉，同时将位于厚度被减薄的光阻凸出部下方的氧化物半导体层蚀刻掉，使形成的有源层边缘与源漏极金属层的边缘平齐，减小有源层与信号走线形成的寄生电容，并且提高开口率。本发明的TFT阵列基板，源极和漏极的边缘均与有源层的边缘平齐，使有源层不会在在远离源漏极金属层的边缘具有一凸出部，进而减小有源层与信号走线形成的寄生电容，提高开口率。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为本发明的TFT阵列基板的制作方法的流程图；
图2为本发明的TFT阵列基板的制作方法的步骤S1的示意图；
图3和4为本发明的TFT阵列基板的制作方法一优选实施例的步骤S2的示意图；
图5为本发明的TFT阵列基板的制作方法一优选实施例的步骤S3的示意图；
图6和7为本发明的TFT阵列基板的制作方法另一优选实施例的步骤S2的示意图；
图8为本发明的TFT阵列基板的制作方法另一优选实施例的步骤S3的示意图；
图9和图10为本发明的TFT阵列基板的制作方法的步骤S4的示意图；
图11为本发明的TFT阵列基板的制作方法的步骤S5的示意图暨本发明的TFT阵列基板的示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1，本发明提供一种TFT阵列基板的制作方法，包括如下步骤：
步骤S1、请参阅图2，提供衬底基板10，在所述衬底基板10上依次形成第一金属层20、绝缘层30、氧化物半导体层40以及第二金属层50；
步骤S2、请参阅图3和图4或者图6和图7，在所述第二金属层50上形成光阻层100，以所述光阻层100为遮挡，对所述第二金属层50进行湿蚀刻，得到暴露出部分氧化物半导体层40的源漏极金属层51，远离源漏极金属层51的光阻层100边缘形成光阻凸出部101；减薄所述光阻凸出部101的厚度；
步骤S3、请参阅图5及图8，以所述光阻层100为遮挡，对所述氧化物半导体层40进行干蚀刻，同时蚀刻掉所述光阻凸出部101及位于所述光阻凸出部101下方的氧化物半导体层40，得到有源层41，所述有源层41边缘与源漏极金属层51的边缘平齐。
需要说明的是，由于所述第二金属层50进行湿蚀刻时，第二金属层50位于光阻层100边缘的部分会朝向光阻层100中心方向被蚀刻，因此源漏极金属层51的边缘相对于光阻层100的边缘内凹，远离源漏极金属层51的光阻层100边缘形成光阻凸出部101，现有技术中由于该光阻凸出部101的存在，导致对所述氧化物半导体层40进行干蚀刻时，位于该光阻凸出部101下方的氧化物半导体层40无法被蚀刻掉，使形成的有源层41会同样在远离源漏极金属层51的边缘具有一凸出部，进而导致有源层41与第一金属层20中的信号走线形成的寄生电容增加，开口率减小，而本发明通过减薄所述光阻凸出部101的厚度，以减薄光阻凸出部101的厚度后的光阻层100为遮挡，此时，对所述氧化物半导体层40进行干蚀刻时，能将厚度被减薄的光阻凸出部101蚀刻掉，同时将位于厚度被减薄的光阻凸出部101下方的氧化物半导体层40蚀刻掉，使形成的有源层41边缘同样与源漏极金属层51的边缘平齐，减小寄生电容，并且提高开口率。
具体的，所述第一金属层20包括栅极21及与所述栅极21间隔设置的信号走线22。
具体的，由于有源层41边缘与源漏极金属层51的边缘平齐，所述有源层41在远离源漏极金属层51的边缘不具有一凸出部，因此所述有源层41与信号走线22在水平方向上相间隔，减小有源层41与信号走线22形成的寄生电容。
具体的，所述TFT阵列基板的制作方法还包括：步骤S4、请参阅图9及图10，对所述光阻层100进行灰化处理，减薄所述光阻层100的厚度，暴露出部分源漏极金属层51，以所述光阻层100为遮挡，对源漏极金属层51进行湿蚀刻，得到位于有源层41两端的源极52和漏极53，所述源极52和漏极53的边缘均与有源层41的边缘平齐，再以所述光阻层100为遮挡，对有源层41进行干蚀刻，得到背沟道区54；
步骤S5、请参阅图11，剥离所述光阻层100，形成覆盖绝缘层30、有源层41、源极52以及漏极53的保护层60，并在所述保护层60中形成一暴露所述漏极53的过孔61；
步骤S6、请参阅图11，在所述保护层60上形成像素电极70，该像素电极70通过所述过孔61与漏极53接触。
具体的，所述背沟道区54位于栅极21的上方。
可选的，请参阅图3和图4，所述步骤S2中减薄光阻凸出部101的厚度的方法为：对所述光阻凸出部101进行灰化处理，减薄所述光阻凸出部101的厚度，同时也减薄了光阻层100的厚度。
优选的，所述灰化处理的气体为氧气。
可选的，请参阅图6和图7，所述步骤S2中减薄光阻凸出部101的厚度的方法为：在对所述第二金属层50进行湿蚀刻之前，提供一光罩200，所述光罩200包括遮光区201、半透光区202及透光区203；所述遮光区201位于所述源极52和漏极53的上方，所述半透光区202位于背沟道区54以及源漏极金属层51的边缘的上方，其余位置则为透光区203，通过光罩200在所述第二金属层50上形成光阻层100，所述光阻凸出部101对应位于半透光区202的下方，使光阻层100的边缘形成具有阶梯状的结构，所述光阻凸出部101的厚度较薄，因此对所述氧化物半导体层40进行干蚀刻，能够同时蚀刻掉所述光阻凸出部101及位于所述光阻凸出部101下方的氧化物半导体层40。
具体的，所述光阻层100的材料为正向光阻。
请参阅图11，基于上述的TFT阵列基板的制作方法，本发明还提供一种TFT阵列基板，包括：衬底基板10、设于所述衬底基板10上的栅极21、覆盖所述衬底基板10及栅极21的绝缘层30、设于所述绝缘层30上的有源层41以及设于所述有源层41上并分别与有源层41两端接触的源极52和漏极53；
所述源极52和漏极53的边缘均与有源层41的边缘平齐。
需要说明的是，本发明的TFT阵列基板中的源极52和漏极53的边缘均与有源层41的边缘平齐，使有源层41不会在在远离源漏极金属层51的边缘具有一凸出部，进而减小有源层41与信号走线形成的寄生电容，并且还可以提高开口率。
具体的，所述TFT阵列基板还包括设于所述衬底基板10上并与栅极21间隔设置的信号走线22。
具体的，由于所述源极52和漏极53的边缘均与有源层41的边缘平齐，所述有源层41在远离源极52和漏极53的边缘不具有一凸出部，因此所述有源层41与信号走线22在水平方向上相间隔，减小有源层41与信号走线22形成的寄生电容。
具体的，所述有源层41包括位于栅极21上方的背沟道区54。
具体的，所述TFT阵列基板还包括覆盖绝缘层30、有源层41、源极52以及漏极53的保护层60，以及设于所述保护层60上的像素电极70；所述像素电极70通过一贯穿保护层60的过孔61与漏极53接触。
综上所述，本发明的TFT阵列基板的制作方法，通过减薄光阻凸出部的厚度，以减薄光阻凸出部的厚度后的光阻层为遮挡，对所述氧化物半导体层进行干蚀刻时，能将厚度被减薄的光阻凸出部蚀刻掉，同时将位于厚度被减薄的光阻凸出部下方的氧化物半导体层蚀刻掉，使形成的有源层边缘与源漏极金属层的边缘平齐，减小有源层与信号走线形成的寄生电容，并且提高开口率。本发明的TFT阵列基板，源极和漏极的边缘均与有源层的边缘平齐，使有源层不会在在远离源漏极金属层的边缘具有一凸出部，进而减小有源层与信号走线形成的寄生电容，提高开口率。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
Claims (10)
1.一种TFT阵列基板的制作方法，其特征在于，包括如下步骤：
提供衬底基板(10)，在所述衬底基板(10)上依次形成第一金属层(20)、绝缘层(30)、氧化物半导体层(40)以及第二金属层(50)；
在所述第二金属层(50)上形成光阻层(100)，以所述光阻层(100)为遮挡，对所述第二金属层(50)进行湿蚀刻，得到暴露出部分氧化物半导体层(40)的源漏极金属层(51)，远离源漏极金属层(51)的光阻层(100)边缘形成光阻凸出部(101)；减薄所述光阻凸出部(101)的厚度；
以所述光阻层(100)为遮挡，对所述氧化物半导体层(40)进行干蚀刻，同时蚀刻掉所述光阻凸出部(101)及位于所述光阻凸出部(101)下方的氧化物半导体层(40)，得到有源层(41)，所述有源层(41)边缘与源漏极金属层(51)的边缘平齐。
2.如权利要求1所述的TFT阵列基板的制作方法，其特征在于，所述第一金属层(20)包括栅极(21)及与所述栅极(21)间隔设置的信号走线(22)。
3.如权利要求2所述的TFT阵列基板的制作方法，其特征在于，所述有源层(41)与信号走线(22)在水平方向上相间隔。
4.如权利要求1所述的TFT阵列基板的制作方法，其特征在于，还包括：对所述光阻层(100)进行灰化处理，减薄所述光阻层(100)的厚度，暴露出部分源漏极金属层(51)，以所述光阻层(100)为遮挡，对源漏极金属层(51)进行湿蚀刻，得到位于有源层(41)两端的源极(52)和漏极(53)，所述源极(52)和漏极(53)的边缘均与有源层(41)的边缘平齐，再以所述光阻层(100)为遮挡，对有源层(41)进行干蚀刻，得到背沟道区(54)；
剥离所述光阻层(100)，形成覆盖绝缘层(30)、有源层(41)、源极(52)以及漏极(53)的保护层(60)，并在所述保护层(60)中形成一暴露所述漏极(53)的过孔(61)；
在所述保护层(60)上形成像素电极(70)，该像素电极(70)通过所述过孔(61)与漏极(53)接触。
5.如权利要求1所述的TFT阵列基板的制作方法，其特征在于，所述减薄光阻凸出部(101)的厚度的方法为：对所述光阻凸出部(101)进行灰化处理。
6.如权利要求5所述的TFT阵列基板的制作方法，其特征在于，所述灰化处理的气体为氧气。
7.如权利要求4所述的TFT阵列基板的制作方法，其特征在于，所述减薄光阻凸出部(101)的厚度的方法为：在对所述第二金属层(50)进行湿蚀刻之前，提供一光罩(200)，所述光罩(200)包括遮光区(201)、半透光区(202)及透光区(203)；所述遮光区(201)位于所述源极(52)和漏极(53)的上方，所述半透光区(202)位于背沟道区(54)以及源漏极金属层(51)的边缘的上方，其余位置则为透光区(203)，通过光罩(200)在所述第二金属层(50)上形成光阻层(100)，所述光阻凸出部(101)对应位于半透光区(202)的下方。
8.一种TFT阵列基板，其特征在于，包括：衬底基板(10)、设于所述衬底基板(10)上的栅极(21)、覆盖所述衬底基板(10)及栅极(21)的绝缘层(30)、设于所述绝缘层(30)上的有源层(41)以及设于所述有源层(41)上并分别与有源层(41)两端接触的源极(52)和漏极(53)；
所述源极(52)和漏极(53)的边缘均与有源层(41)的边缘平齐。
9.如权利要求8所述的TFT阵列基板，其特征在于，还包括设于所述衬底基板(10)上并与栅极(21)间隔设置的信号走线(22)；所述有源层(41)与信号走线(22)在水平方向上相间隔。
10.如权利要求8所述的TFT阵列基板，其特征在于，还包括覆盖绝缘层(30)、有源层(41)、源极(52)以及漏极(53)的保护层(60)，以及设于所述保护层(60)上的像素电极(70)；所述像素电极(70)通过一贯穿保护层(60)的过孔(61)与漏极(53)接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810603588.8A CN108807421B (zh) | 2018-06-12 | 2018-06-12 | Tft阵列基板的制作方法及tft阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810603588.8A CN108807421B (zh) | 2018-06-12 | 2018-06-12 | Tft阵列基板的制作方法及tft阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108807421A true CN108807421A (zh) | 2018-11-13 |
| CN108807421B CN108807421B (zh) | 2020-11-24 |
Family
ID=64085269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810603588.8A Active CN108807421B (zh) | 2018-06-12 | 2018-06-12 | Tft阵列基板的制作方法及tft阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108807421B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109712993A (zh) * | 2019-01-02 | 2019-05-03 | 南京中电熊猫平板显示科技有限公司 | 阵列基板及制造方法及显示装置 |
| CN110085520A (zh) * | 2019-05-09 | 2019-08-02 | 深圳市华星光电技术有限公司 | 薄膜电晶体及其制作方法 |
| CN112071867A (zh) * | 2020-09-17 | 2020-12-11 | 惠科股份有限公司 | 主动开关阵列基板、薄膜晶体管阵列基板的制造方法 |
| CN112786618A (zh) * | 2019-11-06 | 2021-05-11 | 群创光电股份有限公司 | 半导体装置 |
| CN113540126A (zh) * | 2021-07-19 | 2021-10-22 | 昆山龙腾光电股份有限公司 | 阵列基板及制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102148259A (zh) * | 2010-10-12 | 2011-08-10 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制造方法和液晶显示器 |
| US20140134809A1 (en) * | 2012-11-13 | 2014-05-15 | Beijing Boe Display Technology Co., Ltd. | Method for manufacturing fan-out lines on array substrate |
| EP3054483A1 (en) * | 2013-09-30 | 2016-08-10 | BOE Technology Group Co., Ltd. | Array substrate, manufacturing method therefor, and display apparatus |
-
2018
- 2018-06-12 CN CN201810603588.8A patent/CN108807421B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102148259A (zh) * | 2010-10-12 | 2011-08-10 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制造方法和液晶显示器 |
| US20140134809A1 (en) * | 2012-11-13 | 2014-05-15 | Beijing Boe Display Technology Co., Ltd. | Method for manufacturing fan-out lines on array substrate |
| EP3054483A1 (en) * | 2013-09-30 | 2016-08-10 | BOE Technology Group Co., Ltd. | Array substrate, manufacturing method therefor, and display apparatus |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109712993A (zh) * | 2019-01-02 | 2019-05-03 | 南京中电熊猫平板显示科技有限公司 | 阵列基板及制造方法及显示装置 |
| CN110085520A (zh) * | 2019-05-09 | 2019-08-02 | 深圳市华星光电技术有限公司 | 薄膜电晶体及其制作方法 |
| CN110085520B (zh) * | 2019-05-09 | 2020-12-08 | 深圳市华星光电技术有限公司 | 薄膜电晶体及其制作方法 |
| US11233138B2 (en) | 2019-05-09 | 2022-01-25 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Thin film transistor and method of manufacturing same |
| CN112786618A (zh) * | 2019-11-06 | 2021-05-11 | 群创光电股份有限公司 | 半导体装置 |
| CN112071867A (zh) * | 2020-09-17 | 2020-12-11 | 惠科股份有限公司 | 主动开关阵列基板、薄膜晶体管阵列基板的制造方法 |
| CN113540126A (zh) * | 2021-07-19 | 2021-10-22 | 昆山龙腾光电股份有限公司 | 阵列基板及制作方法 |
| CN113540126B (zh) * | 2021-07-19 | 2024-03-12 | 昆山龙腾光电股份有限公司 | 阵列基板及制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108807421B (zh) | 2020-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108807421A (zh) | Tft阵列基板的制作方法及tft阵列基板 | |
| CN105161505B (zh) | 一种阵列基板及其制作方法、显示面板 | |
| WO2018184403A1 (en) | Thin-film transistor, manufacturing method thereof, array substrate and display device | |
| CN108649016A (zh) | 阵列基板的制作方法 | |
| CN106847836B (zh) | Tft基板及其制作方法 | |
| CN103117248B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN105097552A (zh) | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 | |
| CN105140276A (zh) | 薄膜晶体管制作方法及阵列基板制作方法 | |
| TWI608610B (zh) | 顯示裝置 | |
| KR20130098709A (ko) | 박막트랜지스터 기판 및 이의 제조 방법 | |
| CN109616443A (zh) | 阵列基板的制作方法及阵列基板 | |
| CN109727920A (zh) | Tft基板的制作方法及tft基板 | |
| CN106024705B (zh) | Tft基板的制作方法 | |
| CN101692439B (zh) | 薄膜晶体管数组基板的制作方法 | |
| WO2021120378A1 (zh) | 一种阵列基板及其制作方法 | |
| CN104576526B (zh) | 一种阵列基板及其制备方法和显示装置 | |
| CN113568230B (zh) | 阵列基板及制作方法、显示面板 | |
| US10134765B2 (en) | Oxide semiconductor TFT array substrate and method for manufacturing the same | |
| CN107910301B (zh) | 显示基板的制作方法、显示基板及显示装置 | |
| KR20120043404A (ko) | 표시장치 및 이의 제조방법 | |
| CN106206623B (zh) | 一种显示基板、其制作方法、显示面板及显示装置 | |
| CN100580939C (zh) | 显示器件及其制造方法 | |
| US9494837B2 (en) | Manufacturing method of TFT array substrate, TFT array substrate and display device | |
| CN109616415A (zh) | 低温多晶硅薄膜晶体管的制作方法 | |
| KR101903671B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210622 Address after: No. 338, Fangzhou Road, Suzhou Industrial Park, Suzhou, Jiangsu 215000 Patentee after: Suzhou Huaxing Optoelectronic Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before: TCL China Star Optoelectronics Technology Co.,Ltd. |