CN106847836B - Tft基板及其制作方法 - Google Patents
Tft基板及其制作方法 Download PDFInfo
- Publication number
- CN106847836B CN106847836B CN201710229766.0A CN201710229766A CN106847836B CN 106847836 B CN106847836 B CN 106847836B CN 201710229766 A CN201710229766 A CN 201710229766A CN 106847836 B CN106847836 B CN 106847836B
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- tft
- pixel electrode
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 81
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 78
- 238000000034 method Methods 0.000 claims abstract description 40
- 238000002161 passivation Methods 0.000 claims abstract description 34
- 238000012545 processing Methods 0.000 claims abstract description 23
- 230000008569 process Effects 0.000 claims abstract description 17
- 235000007164 Oryza sativa Nutrition 0.000 claims abstract description 16
- 235000009566 rice Nutrition 0.000 claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 241000209094 Oryza Species 0.000 claims description 15
- 239000010409 thin film Substances 0.000 claims description 14
- 238000005516 engineering process Methods 0.000 claims description 12
- 239000010408 film Substances 0.000 claims description 12
- 230000005611 electricity Effects 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000009826 distribution Methods 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 4
- 230000009467 reduction Effects 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 240000007594 Oryza sativa Species 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000011161 development Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 210000000988 bone and bone Anatomy 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种TFT基板及其制作方法。所述TFT基板包括：依次层叠设置的衬底基板、TFT层、钝化层、以及像素电极，其中，所述像素电极包括：主电极、以及用于将主电极电性连接到TFT层上的连接电极，所述主电极为米字型的狭缝电极，所述连接电极包括多个平行间隔排列的条状的第一分支电极、以及连接所述多个第一分支电极的第二分支电极，通过在连接电极中设置多个条状的第一分支电极，使连接电极形成与主电极相似的形状，进而主电极区域和连接电极区域在曝光时形成相似的单缝衍射，进而减少或消除3M制程中像素电极区域的光阻层厚度差异，避免显示不良，提升3M制程良率。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT基板及其制作方法。
背景技术
随着显示技术的发展，液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
通常液晶显示面板由彩膜(CF，Color Filter)基板、薄膜晶体管(TFT，Thin FilmTransistor)基板、夹于彩膜基板与薄膜晶体管基板之间的液晶(LC，Liquid Crystal)及密封胶框(Sealant)组成，其成型工艺一般包括：前段阵列(Array)制程(薄膜、黄光、蚀刻及剥膜)、中段成盒(Cell)制程(TFT基板与CF基板贴合)及后段模组组装制程(驱动IC与印刷电路板压合)。其中，前段Array制程主要是形成TFT基板，以便于控制液晶分子的运动；中段Cell制程主要是在TFT基板与CF基板之间添加液晶；后段模组组装制程主要是驱动IC压合与印刷电路板的整合，进而驱动液晶分子转动，显示图像。
现有的TFT基板的制作方法已从最初的7光罩(7Mask)技术逐渐发展到4光罩(4Mask，4M)技术，4个光罩分别用于形成：图案化的栅极、图案化的有源层和源/漏极、像素电极过孔、及图案化的像素电极，与此同时，为了进一步减化TFT基板的制作工艺，缩短生产时间，提升生产效率，3光罩技术(3Mask，3M)也已经开始在部分产品上开始使用，采用3光罩技术制作TFT基板的制程过程一般包括：在衬底基板上通过第一道光罩制程制作图案化的栅极，在所述栅极和衬底基板上覆盖栅极绝缘层，通过第二道光罩制程同时制作图案化的有源层和源/漏极，在所述有源层和源/漏极上覆盖钝化层，通过第三道光罩制程在所述钝化层上制作像素电极过孔，通过氧化铟锡剥离(ITO Lift Off)工艺制作图案化的像素电极。其中，第二道光罩与第三道光罩均为灰阶光罩(Gray Tone Mask，GTM)或半色调光罩(Half Tone Mask，HTM)。
具体地，在3光罩技术的第三道光罩制程包括：在所述钝化层上涂布光阻层，通过第三道光罩对所述光阻层进行曝光显影，去除待形成像素电极过孔处的全部光阻层，去除待形成像素电极的区域的部分光阻层，接着通过蚀刻形成像素电极过孔，进行光阻灰化，去除待形成像素电极的区域剩余光阻层，溅射像素电极薄膜，通过氧化铟锡剥离工艺剥离剩余的光阻层和多余的像素电极薄膜，形成图案化的像素电极。
然而，请参阅图1，现有的TFT基板中像素电极包括：主电极101以及连接所述主电极101和TFT的漏极201的连接电极102，所述连接电极102通过一像素电极过孔301连接TFT的漏极201，如图1所示，所述主电极101为米字型的狭缝(Silt)像素电极，而连接电极102为连续不间断的整面电极，因此，在进行对光阻层曝光显影时，主电极101处会产生单缝衍射，导致曝光显影后的待形成连接电极102的区域剩余的光阻厚度小于待形成主电极101的区域的剩余的光阻层厚度，进而导致待形成连接电极102的区域剩余的光阻层容易在后续的像素过孔刻蚀制程时被一起刻蚀掉，导致待形成连接电极102的区域失去光阻层的保护，引起制程不良。
发明内容
本发明的目的在于提供一种TFT基板，能够减少或消除3M制程过程中像素电极区域的光阻层厚度差异，避免显示不良，提升3M制程良率。
本发明的目的还在于提供一种TFT基板的制作方法，能够减少或消除3M制程过程中像素电极区域的光阻层厚度差异，避免显示不良，提升3M制程良率。
为实现上述目的，本发明提供了一种TFT基板，包括：衬底基板、设于所述衬底基板上的TFT层、设于所述TFT层上的钝化层、及设于所述钝化层上的像素电极；
所述像素电极包括：主电极、以及与所述主电极电性连接的连接电极，所述连接电极通过一贯穿所述钝化层的像素电极过孔与所述TFT层电性连接，所述主电极为米字型的狭缝电极，所述连接电极包括多个平行间隔排列的条状的第一分支电极、以及连接所述多个第一分支电极的第二分支电极。
所述TFT层包括：设于所述衬底基板上的栅极、覆盖所述栅极和衬底基板的栅极绝缘层、设于栅极上的栅极绝缘层上的有源层、间隔分布于所述栅极绝缘层上并分别与所述有源层的两端接触的源极和漏极，所述连接电极通过像素电极过孔与所述漏极电性连接。
所述第二分支电极为与各个第一分支电极的一端均相连的条状电极。
所述第二分支电极为包围所述多个第一分支电极的框型电极。
所述像素电极的材料为ITO。
本发明还提供一种TFT基板的制作方法，包括如下步骤：
步骤1、提供一衬底基板，通过第一道光罩和第二道光罩制程在所述衬底基板上形成TFT层，在所述TFT层上覆盖钝化层；
步骤2、在所述钝化层上形成光阻层，通过第三道光罩对所述光阻层进行图案化，去除待形成像素电极过孔的区域上的全部光阻层，减薄待形成像素电极区域内的光阻层的厚度；
步骤3、以剩余的光阻层为遮挡，对钝化层进行蚀刻，形成贯穿所述钝化层并暴露所述TFT层部分的像素电极过孔；
步骤4、对剩余的光阻层进行整体薄化处理，去除待形成像素电极区域内的光阻层；
步骤5、在剩余的光阻层和钝化层上形成像素电极薄膜，通过剥离工艺剥离剩余的光阻层以及位于剩余的光阻层上的像素电极薄膜，形成像素电极；
其中，所述像素电极包括：主电极、以及与所述主电极电性连接的连接电极，所述连接电极通过像素电极过孔与所述TFT层电性连接，所述主电极为米字型的狭缝电极，所述连接电极包括多个平行间隔排列的条状的第一分支电极、以及连接所述多个第一分支电极的第二分支电极。
所述步骤1具体包括：
步骤11、提供一衬底基板，在所述衬底基板上形成第一金属层，通过第一道光罩图案化所述第一金属层，形成栅极；
步骤12、在所述栅极和衬底基板上覆盖栅极绝缘层；
步骤13、在所述栅极绝缘层上形成层叠设置的半导体层及第二金属层；
步骤14、在所述第二金属层上涂布光阻，通过第二道光罩对所述光阻进行图案化，减薄待形成薄膜晶体管的沟道区上的光阻的厚度，去除待形成薄膜晶体管的区域以外的光阻；
步骤15、进行第一次蚀刻，去除没有光阻覆盖的第二金属层和半导体层；
步骤16、对剩余的光阻进行整体减薄处理，去除待形成薄膜晶体管的沟道区上的光阻；
步骤17、进行第二次蚀刻，去除待形成薄膜晶体管的沟道区上的第二金属层，形成有源层以及分别与所述有源层的两端接触的源极和漏极，得到所述TFT层；
步骤18，在所述TFT层2上覆盖钝化层3；
所述步骤3中，所述像素电极过孔5暴露所述漏极25的部分；
所述步骤5中，所述连接电极通过像素电极过孔与所述漏极电性连接；
所述步骤1和步骤2中，所述第二道光罩和第三道光罩均为灰阶光罩或半色调光罩。
第二分支电极为与各个第一分支电极的一端均相连的条状电极。
第二分支电极为包围所述多个第一分支电极的框型电极。
所述像素电极的材料为ITO。
本发明的有益效果：本发明提供了一种TFT基板，所述TFT基板包括：依次层叠设置的衬底基板、TFT层、钝化层、以及像素电极，其中，所述像素电极包括：主电极、以及用于将主电极电性连接到TFT层上的连接电极，所述主电极为米字型的狭缝电极，所述连接电极包括多个平行间隔排列的条状的第一分支电极、以及连接所述多个第一分支电极的第二分支电极，通过在连接电极中设置多个条状的第一分支电极，使连接电极形成与主电极相似的形状，进而主电极区域和连接电极区域在曝光时形成相似的单缝衍射，进而减少或消除3M制程中像素电极区域的光阻层厚度差异，避免显示不良，提升3M制程良率。本发明还提供一种TFT基板的制作方法，能够减少或消除3M制程中像素电极区域的光阻层厚度差异，避免显示不良。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为现有的TFT基板像素电极区域的示意图；
图2至图9为本发明的TFT基板的制作方法的步骤1的示意图；
图10为本发明的TFT基板的制作方法的步骤2的示意图；
图11为本发明的TFT基板的制作方法的步骤3的示意图；
图12为本发明的TFT基板的制作方法的步骤4的示意图；
图13及图14为本发明的TFT基板的制作方法的步骤5的示意图；
图15为本发明的TFT基板的第一实施例的俯视示意图；
图16为本发明的TFT基板的第二实施例的俯视示意图；
图17为本发明的TFT基板的制作方法的流程图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图14，并结合图15或图16，本发明首先提供一种TFT基板，包括：衬底基板1、设于所述衬底基板1上的TFT层2、设于所述TFT层2上的钝化层3、及设于所述钝化层3上的像素电极6；
所述像素电极6包括：主电极61、以及与所述主电极61电性连接的连接电极62，所述连接电极62通过一贯穿所述钝化层3的像素电极过孔5与所述TFT层2电性连接，所述主电极61为米字型的狭缝电极，所述连接电极62包括多个平行间隔排列的条状的第一分支电极621、以及连接所述多个第一分支电极621的第二分支电极622。
具体地，如图14所示，所述TFT层2包括：设于所述衬底基板1上的栅极21、覆盖所述栅极21和衬底基板1的栅极绝缘层22、设于栅极21上的栅极绝缘层22上的有源层23、间隔分布于所述栅极绝缘层22上并分别与所述有源层23的两端接触的源极24和漏极25，所述连接电极62通过像素电极过孔5与所述漏极25电性连接。
优选地，如图15所示，在本发明的第一实施例中，所述第二分支电极622为包围所述多个第一分支电极621的框型电极。优选地，如图16所示，在本发明的第二实施例中，所述第二分支电极622为与各个第一分支电极621的一端均相连的条状电极。可以理解的是，所述第二分支电极622还可以为其他合适的形状，只要可将多个第一分支电极621电性连接到一起即可。
具体地，所述像素电极6的材料为ITO。优选地，所述栅极21、源极24、以及漏极25的材料为铝、钼、以及铜等金属中的一种或多种的组合，所述栅极绝缘层22、以及钝化层3的材料为氧化硅(SiOx)和氮化硅(SiNx)中的一种或二者的组合。
具体地，所述米字型的狭缝电极通常包括：一十字形的龙骨电极611、包围所述龙骨电极611的矩形的边框电极612，所述龙骨电极611和边框电极612划分出四个田字型分布的区域，各个区域内的分别形成有向四个不同方向延伸的条状的像素电极分支613，各个条状的像素电极分支613之间形成有狭缝，优选地，相邻两个区域内的像素电极分支613关于该两个区域之间的龙骨电极611对称，通过该米字型的狭缝电极可将为将一个子像素划分成多个区域，并使每个区域中的液晶在施加电压后倒伏向不同的方向，从而使各个方向看到的效果趋于平均，一致，以改善液晶显示器的色偏，增加液晶显示器的视角。可以理解的是，所述米字型的狭缝电极还可以有其他改进结构，例如去掉边框电极612，只要包括向四个不同方向延伸的像素电极分支613以及位于各个条状的像素电极分支613之间的狭缝即可。
具体地，所述连接电极62中的第一分支电极621的具体线宽、以及相邻的两第一分支电极621的具体线距，可根据现有技术中主电极61和连接电极62区域产生的具体光阻层厚度差异进行调整，以尽量减小主电极61和连接电极62区域之间的光阻层厚度差异。
需要说明的是，本发明的TFT基板可采用3M技术制作，由于连接电极62和主电极61均具有相似的狭缝结构，在通过第三道光罩对光阻层进行图案化时，可在连接电极62和主电极61的区域形成相似的单缝衍射，从而减少或消除3M制程中像素电极区域的光阻层厚度差异，避免显示不良，提升3M制程良率。
基于上述TFT基板结构，请参阅图17，本发明还提供一种TFT基板的制作方法，包括如下步骤：
步骤1、请参阅图2至图9，提供一衬底基板1，通过第一道光罩和第二道光罩制程在所述衬底基板1上形成TFT层2，在所述TFT层2上覆盖钝化层3。
具体地，所述步骤1包括：
步骤11、请参阅图2，提供一衬底基板1，在所述衬底基板1上形成第一金属层，通过第一道光罩图案化所述第一金属层，形成栅极21；
步骤12、请参阅图3，在所述栅极21和衬底基板1上覆盖栅极绝缘层22；
步骤13、请参阅图4，在所述栅极绝缘层22上形成层叠设置的半导体层23’及第二金属层24’；
步骤14、请参阅图5，在所述第二金属层24’上涂布光阻26，通过第二道光罩对所述光阻26进行图案化，减薄待形成薄膜晶体管的沟道区上的光阻26的厚度，去除待形成薄膜晶体管的区域以外的光阻26；
步骤15、请参阅图6，进行第一次蚀刻，去除没有光阻26覆盖的第二金属层24’和半导体层23’；
步骤16、请参阅图7，对剩余的光阻26进行整体减薄处理，去除待形成薄膜晶体管的沟道区上的光阻26；
步骤17、请参阅图8，进行第二次蚀刻，去除待形成薄膜晶体管的沟道区上的第二金属层24’，形成有源层23以及分别与所述有源层23的两端接触的源极24和漏极25，得到所述TFT层2；
步骤18，请参阅图9，在所述TFT层2上覆盖钝化层3。
优选地，所述栅极21、源极24、以及漏极25的材料可以为铝、钼、以及铜等金属中的一种或多种的组合，所述栅极绝缘层22、以及钝化层3的材料可以为氧化硅(SiOx)和氮化硅(SiNx)中的一种或二者的组合。
所述第二道光罩为半色调光罩或灰阶光罩。
步骤2、请参阅图10，在所述钝化层3上形成光阻层4，通过第三道光罩对所述光阻层4进行图案化，去除待形成像素电极过孔的区域上的全部光阻层4，减薄待形成像素电极区域内的光阻层4的厚度。
步骤3、请参阅图11，以剩余的光阻层4为遮挡，对钝化层3进行蚀刻，形成贯穿所述钝化层3并暴露所述TFT层2部分的像素电极过孔5。
具体地，所述步骤3中，所述像素电极过孔5暴露所述漏极25的部分。
步骤4、请参阅图12，对剩余的光阻层4进行整体薄化处理，去除待形成像素电极区域内的光阻层4。
步骤5、请参阅图13和图14，在剩余的光阻层4和钝化层3上形成像素电极薄膜6’，通过剥离工艺剥离剩余的光阻层4以及位于剩余的光阻层4上的像素电极薄膜6’，形成像素电极6；
其中，请参阅图15或图16，所述像素电极6包括：主电极61、以及与所述主电极61电性连接的连接电极62，所述连接电极62通过像素电极过孔5与所述TFT层2电性连接，所述主电极61为米字型的狭缝电极，所述连接电极62包括多个平行间隔排列的条状的第一分支电极621、以及连接所述多个第一分支电极621的第二分支电极622。
具体地，所述步骤5中，所述连接电极62通过像素电极过孔5与所述漏极25电性连接。
具体地，所述像素电极6的材料为ITO。所述剥离工艺为氧化铟锡剥离(ITO LiftOff)工艺。
优选地，如图15所示，在本发明的第一实施例中，所述第二分支电极622为包围所述多个第一分支电极621的框型电极。优选地，如图16所示，在本发明的第二实施例中，所述第二分支电极622为与各个第一分支电极621的一端均相连的条状电极。可以理解的是，所述第二分支电极622还可以为其他合适的形状，只要可将多个第一分支电极621电性连接到一起即可。
具体地，所述米字型的狭缝电极通常包括：一十字形的龙骨电极611、包围所述龙骨电极611的矩形的边框电极612，所述龙骨电极611和边框电极612划分出四个田字型分布的区域，各个区域内的分别形成有向四个不同方向延伸的条状的像素电极分支613，各个条状的像素电极分支613之间形成有狭缝，优选地，相邻两个区域内的像素电极分支613关于该两个区域之间的龙骨电极611对称，通过该米字型的狭缝电极可将为将一个子像素划分成多个区域，并使每个区域中的液晶在施加电压后倒伏向不同的方向，从而使各个方向看到的效果趋于平均，一致，以改善液晶显示器的色偏，增加液晶显示器的视角。可以理解的是，所述米字型的狭缝电极还可以有其他改进结构，例如去掉边框电极612，只要包括向四个不同方向延伸的像素电极分支613以及位于各个条状的像素电极分支613之间的狭缝即可。
具体地，所述连接电极62中的第一分支电极621的具体线宽、以及相邻的两第一分支电极621的具体线距，可根据现有技术中主电极61和连接电极62区域产生的具体光阻层厚度差异进行调整，以尽量减小主电极61和连接电极62区域之间的光阻层厚度差异。
需要说明的是，由于连接电极62和主电极61均具有相似的狭缝结构，在通过步骤2中对光阻层4进行图案化时，可在连接电极62和主电极61的区域形成相似的单缝衍射，从而减少或消除3M制程中像素电极区域的光阻层厚度差异，避免显示不良，提升3M制程良率。
综上所述，本发明提供了一种TFT基板，所述TFT基板包括：依次层叠设置的衬底基板、TFT层、钝化层、以及像素电极，其中，所述像素电极包括：主电极、以及用于将主电极电性连接到TFT层上的连接电极，所述主电极为米字型的狭缝电极，所述连接电极包括多个平行间隔排列的条状的第一分支电极、以及连接所述多个第一分支电极的第二分支电极，通过在连接电极中设置多个条状的第一分支电极，使连接电极形成与主电极相似的形状，进而主电极区域和连接电极区域在曝光时形成相似的单缝衍射，进而减少或消除3M制程中像素电极区域的光阻层厚度差异，避免显示不良，提升3M制程良率。本发明还提供一种TFT基板的制作方法，能够减少或消除3M制程中像素电极区域的光阻层厚度差异，避免显示不良。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
Claims (10)
1.一种TFT基板，其特征在于，包括：衬底基板(1)、设于所述衬底基板(1)上的TFT层(2)、设于所述TFT层(2)上的钝化层(3)、及设于所述钝化层(3)上的像素电极(6)；
所述像素电极(6)包括：主电极(61)、以及与所述主电极(61)电性连接的连接电极(62)，所述连接电极(62)通过一贯穿所述钝化层(3)的像素电极过孔(5)与所述TFT层(2)电性连接，所述主电极(61)为米字型的狭缝电极，所述连接电极(62)包括多个平行间隔排列的条状的第一分支电极(621)、以及连接所述多个第一分支电极(621)的第二分支电极(622)；
所述米字型的狭缝电极包括：一十字形的龙骨电极(611)、包围所述龙骨电极(611)的矩形的边框电极(612)，所述龙骨电极(611)和边框电极(612)划分出四个田字型分布的区域，各个区域内的分别形成有向四个不同方向延伸的条状的像素电极分支(613)，各个条状的像素电极分支(613)之间形成有狭缝，相邻两个区域内的像素电极分支(613)关于该两个区域之间的龙骨电极(611)对称。
2.如权利要求1所述的TFT基板，其特征在于，所述TFT层(2)包括：设于所述衬底基板(1)上的栅极(21)、覆盖所述栅极(21)和衬底基板(1)的栅极绝缘层(22)、设于栅极(21)上的栅极绝缘层(22)上的有源层(23)、间隔分布于所述栅极绝缘层(22)上并分别与所述有源层(23)的两端接触的源极(24)和漏极(25)，所述连接电极(62)通过像素电极过孔(5)与所述漏极(25)电性连接。
3.如权利要求1所述的TFT基板，其特征在于，所述第二分支电极(622)为与各个第一分支电极(621)的一端均相连的条状电极。
4.如权利要求1所述的TFT基板，其特征在于，所述第二分支电极(622)为包围所述多个第一分支电极(621)的框型电极。
5.如权利要求1所述的TFT基板，其特征在于，所述像素电极(6)的材料为ITO。
6.一种TFT基板的制作方法，其特征在于，包括如下步骤：
步骤1、提供一衬底基板(1)，通过第一道光罩和第二道光罩制程在所述衬底基板(1)上形成TFT层(2)，在所述TFT层(2)上覆盖钝化层(3)；
步骤2、在所述钝化层(3)上形成光阻层(4)，通过第三道光罩对所述光阻层(4)进行图案化，去除待形成像素电极过孔的区域上的全部光阻层(4)，减薄待形成像素电极区域内的光阻层(4)的厚度；
步骤3、以剩余的光阻层(4)为遮挡，对钝化层(3)进行蚀刻，形成贯穿所述钝化层(3)并暴露所述TFT层(2)部分的像素电极过孔(5)；
步骤4、对剩余的光阻层(4)进行整体薄化处理，去除待形成像素电极区域内的光阻层(4)；
步骤5、在剩余的光阻层(4)和钝化层(3)上形成像素电极薄膜(6’)，通过剥离工艺剥离剩余的光阻层(4)以及位于剩余的光阻层(4)上的像素电极薄膜(6’)，形成像素电极(6)；
其中，所述像素电极(6)包括：主电极(61)、以及与所述主电极(61)电性连接的连接电极(62)，所述连接电极(62)通过像素电极过孔(5)与所述TFT层(2)电性连接，所述主电极(61)为米字型的狭缝电极，所述连接电极(62)包括多个平行间隔排列的条状的第一分支电极(621)、以及连接所述多个第一分支电极(621)的第二分支电极(622)；
所述米字型的狭缝电极包括：一十字形的龙骨电极(611)、包围所述龙骨电极(611)的矩形的边框电极(612)，所述龙骨电极(611)和边框电极(612)划分出四个田字型分布的区域，各个区域内的分别形成有向四个不同方向延伸的条状的像素电极分支(613)，各个条状的像素电极分支(613)之间形成有狭缝，相邻两个区域内的像素电极分支(613)关于该两个区域之间的龙骨电极(611)对称。
7.如权利要求6所述的TFT基板的制作方法，其特征在于，所述步骤1具体包括：
步骤11、提供一衬底基板(1)，在所述衬底基板(1)上形成第一金属层，通过第一道光罩图案化所述第一金属层，形成栅极(21)；
步骤12、在所述栅极(21)和衬底基板(1)上覆盖栅极绝缘层(22)；
步骤13、在所述栅极绝缘层(22)上形成层叠设置的半导体层(23’)及第二金属层(24’)；
步骤14、在所述第二金属层(24’)上涂布光阻(26)，通过第二道光罩对所述光阻(26)进行图案化，减薄待形成薄膜晶体管的沟道区上的光阻(26)的厚度，去除待形成薄膜晶体管的区域以外的光阻(26)；
步骤15、进行第一次蚀刻，去除没有光阻(26)覆盖的第二金属层(24’)和半导体层(23’)；
步骤16、对剩余的光阻(26)进行整体减薄处理，去除待形成薄膜晶体管的沟道区上的光阻(26)；
步骤17、进行第二次蚀刻，去除待形成薄膜晶体管的沟道区上的第二金属层(24’)，去除剩余的光阻(26)，得到有源层(23)以及分别与所述有源层(23)的两端接触的源极(24)和漏极(25)，形成所述TFT层(2)；
步骤18，在所述TFT层(2)上覆盖钝化层(3)；
所述步骤3中，所述像素电极过孔(5)暴露所述漏极(25)的部分；
所述步骤5中，所述连接电极(62)通过像素电极过孔(5)与所述漏极(25)电性连接；
所述步骤1和步骤2中，所述第二道光罩和第三道光罩均为灰阶光罩或半色调光罩。
8.如权利要求6所述的TFT基板的制作方法，其特征在于，第二分支电极(622)为与各个第一分支电极(621)的一端均相连的条状电极。
9.如权利要求6所述的TFT基板的制作方法，其特征在于，第二分支电极(622)为包围所述多个第一分支电极(621)的框型电极。
10.如权利要求6所述的TFT基板的制作方法，其特征在于，所述像素电极(6)的材料为ITO。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710229766.0A CN106847836B (zh) | 2017-04-10 | 2017-04-10 | Tft基板及其制作方法 |
| PCT/CN2017/084978 WO2018188160A1 (zh) | 2017-04-10 | 2017-05-18 | Tft基板及其制作方法 |
| US15/539,698 US10338440B2 (en) | 2017-04-10 | 2017-05-18 | TFT substrate and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710229766.0A CN106847836B (zh) | 2017-04-10 | 2017-04-10 | Tft基板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106847836A CN106847836A (zh) | 2017-06-13 |
| CN106847836B true CN106847836B (zh) | 2019-11-08 |
Family
ID=59148191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710229766.0A Active CN106847836B (zh) | 2017-04-10 | 2017-04-10 | Tft基板及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106847836B (zh) |
| WO (1) | WO2018188160A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107153324B (zh) * | 2017-06-22 | 2019-09-13 | 深圳市华星光电半导体显示技术有限公司 | 光罩结构及阵列基板制造方法 |
| CN107367873B (zh) * | 2017-09-15 | 2020-09-08 | 深圳市华星光电半导体显示技术有限公司 | 一种液晶显示面板及其像素单元 |
| CN109298570B (zh) * | 2018-10-18 | 2020-06-16 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管阵列基板及液晶显示器 |
| CN109545162A (zh) * | 2018-12-29 | 2019-03-29 | 上海中航光电子有限公司 | 阵列基板及其驱动方法、显示面板和显示装置 |
| CN109768015B (zh) * | 2019-01-29 | 2021-07-23 | 南京中电熊猫平板显示科技有限公司 | 一种阵列基板及其制造方法 |
| CN113518943B (zh) * | 2019-11-28 | 2023-05-12 | 京东方科技集团股份有限公司 | 阵列基板、调光液晶面板及显示面板 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1737673A (zh) * | 2002-04-15 | 2006-02-22 | 夏普株式会社 | 液晶显示用基板以及具有该基板的液晶显示装置 |
| CN104201152A (zh) * | 2014-06-17 | 2014-12-10 | 友达光电股份有限公司 | 制作显示面板的方法 |
| CN104617115A (zh) * | 2015-03-02 | 2015-05-13 | 深圳市华星光电技术有限公司 | Ffs型薄膜晶体管阵列基板及其制备方法 |
| CN105633016A (zh) * | 2016-03-30 | 2016-06-01 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及制得的tft基板 |
| CN106024705A (zh) * | 2016-06-01 | 2016-10-12 | 深圳市华星光电技术有限公司 | Tft基板的制作方法 |
| CN106298646A (zh) * | 2016-08-17 | 2017-01-04 | 深圳市华星光电技术有限公司 | Tft基板的制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3519275B2 (ja) * | 1998-06-12 | 2004-04-12 | シャープ株式会社 | アクティブマトリクス型液晶表示装置 |
| JP2004264652A (ja) * | 2003-03-03 | 2004-09-24 | Seiko Epson Corp | アクティブマトリクス基板、液晶装置、液晶装置の駆動方法、投射型表示装置 |
| CN104914635B (zh) * | 2015-06-25 | 2018-05-01 | 深圳市华星光电技术有限公司 | 像素电极及液晶显示面板 |
-
2017
- 2017-04-10 CN CN201710229766.0A patent/CN106847836B/zh active Active
- 2017-05-18 WO PCT/CN2017/084978 patent/WO2018188160A1/zh active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1737673A (zh) * | 2002-04-15 | 2006-02-22 | 夏普株式会社 | 液晶显示用基板以及具有该基板的液晶显示装置 |
| CN104201152A (zh) * | 2014-06-17 | 2014-12-10 | 友达光电股份有限公司 | 制作显示面板的方法 |
| CN104617115A (zh) * | 2015-03-02 | 2015-05-13 | 深圳市华星光电技术有限公司 | Ffs型薄膜晶体管阵列基板及其制备方法 |
| CN105633016A (zh) * | 2016-03-30 | 2016-06-01 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及制得的tft基板 |
| CN106024705A (zh) * | 2016-06-01 | 2016-10-12 | 深圳市华星光电技术有限公司 | Tft基板的制作方法 |
| CN106298646A (zh) * | 2016-08-17 | 2017-01-04 | 深圳市华星光电技术有限公司 | Tft基板的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106847836A (zh) | 2017-06-13 |
| WO2018188160A1 (zh) | 2018-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106847836B (zh) | Tft基板及其制作方法 | |
| CN104965366B (zh) | 阵列彩膜集成式液晶显示面板的制作方法及其结构 | |
| CN106932990B (zh) | 显示面板、显示装置及显示面板的制作方法 | |
| US9716110B2 (en) | Array substrate, method for manufacturing the same, and display device | |
| CN106298646B (zh) | Tft基板的制作方法 | |
| KR101398094B1 (ko) | 액정 디스플레이 및 어레이 기판 | |
| CN103035568B (zh) | 一种tft阵列基板及制作方法、显示装置 | |
| WO2019100502A1 (zh) | 一种薄膜晶体管液晶显示器阵列基板及其制作方法 | |
| CN105679714B (zh) | 阵列基板及其制作方法 | |
| CN106597770B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN104201152A (zh) | 制作显示面板的方法 | |
| CN103325732A (zh) | 一种coa基板及其制造方法、显示装置 | |
| KR20090125500A (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| WO2015010384A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| US10254609B2 (en) | Array substrate including pixel electrode and drain electrode in direct contact to each other, and method of manufacturing the same, display panel, and display device | |
| CN105448824B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103928400A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN109616443A (zh) | 阵列基板的制作方法及阵列基板 | |
| CN105957867A (zh) | 阵列基板母板及其制作方法、显示装置 | |
| CN103117248A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN106024705B (zh) | Tft基板的制作方法 | |
| CN101692439B (zh) | 薄膜晶体管数组基板的制作方法 | |
| CN108538859A (zh) | 阵列基板的制作方法 | |
| CN110794630A (zh) | 一种阵列基板及其制造方法 | |
| CN106206623B (zh) | 一种显示基板、其制作方法、显示面板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20171026 Address after: 518132 No. 9-2 Ming Avenue, Gongming street, Guangming District, Guangdong, Shenzhen Applicant after: Shenzhen Huaxing photoelectric semiconductor display technology Co., Ltd. Address before: 518132 9-2, Guangming Road, Guangming New District, Guangdong, Shenzhen Applicant before: Shenzhen Huaxing Optoelectronic Technology Co., Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |