CN108766972A - 薄膜晶体管及其制作方法、显示基板 - Google Patents

薄膜晶体管及其制作方法、显示基板 Download PDF

Info

Publication number
CN108766972A
CN108766972A CN201810450327.7A CN201810450327A CN108766972A CN 108766972 A CN108766972 A CN 108766972A CN 201810450327 A CN201810450327 A CN 201810450327A CN 108766972 A CN108766972 A CN 108766972A
Authority
CN
China
Prior art keywords
film
metal oxide
active layer
photoresist
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810450327.7A
Other languages
English (en)
Other versions
CN108766972B (zh
Inventor
张文林
孙建明
胡合合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810450327.7A priority Critical patent/CN108766972B/zh
Publication of CN108766972A publication Critical patent/CN108766972A/zh
Priority to US16/608,549 priority patent/US11664460B2/en
Priority to PCT/CN2019/084226 priority patent/WO2019214440A1/zh
Application granted granted Critical
Publication of CN108766972B publication Critical patent/CN108766972B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66265—Thin film bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及显示技术领域，公开了一种薄膜晶体管及其制作方法、显示基板。所述薄膜晶体管的制作方法通过降低金属氧化物材料成膜时的氧含量，能够降低成膜的方块电阻率，使其满足导电材料的要求，从而能够通过金属氧化物来制作薄膜晶体管的源电极和漏电极，使得源电极和漏电极可以与有源层由同一成膜腔室制备，省去制备源电极和漏电极的成膜设备腔室，提高了薄膜晶体管的量产效率，节约了显示基板的生产成本。

Description

薄膜晶体管及其制作方法、显示基板
技术领域
本发明涉及显示技术领域，特别是涉及一种薄膜晶体管及其制作方法、显示基板。
背景技术
金属氧化物材料因其迁移率高，越来越广泛地应用到薄膜晶体管上。但是现有的显示产品量产技术中，金属氧化物材料因其导电性问题，很难做到代替金属材料、透明导电材料等导电材料，金属电极和透明电极的制作需要独立的成膜腔室，势必会降低生产效率，增加生产成本。
发明内容
本发明提供一种薄膜晶体管及其制作方法、显示基板，用以解决金属氧化物材料无法代替导电材料，导致产品的生产效率低、生产成本高的问题。
为解决上述技术问题，本发明实施例中提供一种薄膜晶体管的制作方法，包括：
形成源电极、漏电极和有源层；
其中，形成源电极、漏电极和有源层的步骤包括：
在第一预设的氧含量氛围下，利用第一金属氧化物材料形成第一薄膜，在第二预设的氧含量氛围下，利用第二金属氧化物材料形成第二薄膜，所述第一薄膜用于形成有源层图形，所述第二薄膜用于形成源电极和漏电极，其中，所述第二预设的氧含量小于所述第一预设的氧含量。
如上所述的制作方法，其中，形成源电极、漏电极和有源层的步骤还包括：
在第二温度下对所述第二薄膜进行退火工艺。
如上所述的制作方法，其中，所述第二预设的氧含量小于或等于30％。
如上所述的制作方法，其中，所述第二预设的氧含量为30％，所述第二薄膜的厚度大于或等于
如上所述的制作方法，其中，所述第二温度位于240℃～260℃范围内。
如上所述的制作方法，其中，在第二预设的氧含量氛围下，并通入含H原子的气体，利用所述第二金属氧化物材料形成第二薄膜。
如上所述的制作方法，其中，在无氧的氛围下，通入水蒸气，利用所述第二金属氧化物材料形成第二薄膜。
如上所述的制作方法，其中，所述水蒸气的通入速度大于或等于1sccm，所述第二薄膜的厚度大于或等于
如上所述的制作方法，其中，形成源电极、漏电极和有源层的步骤还包括：
在第一温度下对所述第一薄膜进行退火工艺，所述第一温度位于300℃-420℃范围内。
如上所述的制作方法，其中，所述第一金属氧化物材料和第二金属氧化物材料选择同一金属氧化物材料。
如上所述的制作方法，其中，所述第一金属氧化物材料和第二金属氧化物材料均选择包括氧化铟镓锡和氧化铟的混合物，所述第一金属氧化物材料和第二金属氧化物材料中铟含量大于或等于50％。
如上所述的制作方法，其中，形成源电极、漏电极和有源层的步骤具体为：
在所述第一薄膜上形成所述第二薄膜；
对所述第一薄膜和第二薄膜进行一次构图工艺，形成源电极、漏电极和有源层。
如上所述的制作方法，其中，对所述第一薄膜和第二薄膜进行一次构图工艺，形成源电极、漏电极和有源层的步骤包括：
在所述第二薄膜上涂覆光刻胶，对所述光刻胶进行曝光，显影后，形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶不保留区域，所述光刻胶完全保留区域对应所述源电极和漏电极所在的区域，所述光刻胶部分保留区域对应所述源电极和漏电极之间的区域，所述光刻胶不保留区域对应其他区域；
去除光刻胶不保留区域的第一薄膜和第二薄膜；
通过灰化工艺去除所述光刻胶部分保留区域的光刻胶，然后去除所述光刻胶部分保留区域的第二薄膜；
剥离剩余的光刻胶，形成有源层、源电极和漏电极。
本发明实施例中还提供一种采用如上所述的制作方法制得的薄膜晶体管，包括有源层、源电极和漏电极，其中，所述源电极和漏电极与所述有源层的材料均选择金属氧化物材料。
本发明实施例中还提供一种显示基板，采用如上所述的薄膜晶体管。
本发明的上述技术方案的有益效果如下：
上述技术方案中，通过降低金属氧化物材料成膜工艺时的氧含量，能够降低成膜的方块电阻率，使其满足源电极和漏电极的导电性能要求，从而能够通过金属氧化物来制作源电极和漏电极，使得源电极和漏电极可以与有源层由同一成膜腔室制备，省去制备源电极和漏电极的成膜腔室，提高了产品的生产效率，降低了生产成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1表示本发明实施例中显示基板的结构示意图；
图2-图8表示本发明实施例中显示基板的制作过程示意图；
图9表示本发明实施例中形成有源层、源电极和漏电极的流程示意图；
图10表示本发明实施例中第二预设的氧含量为30％，第二薄膜的厚度为时，在不同温度下进行退火工艺与第二薄膜的方块电阻的关系示意图；
图11表示本发明实施例中第二预设氧含量为0，水蒸气的通入速率为1sccm时，第二薄膜的不同厚度与方块电阻的对应关系图；
图12表示本发明实施例中当氧化铟镓锡和氧化铟的混合物中铟含量为75％时，不同厚度的第二薄膜对应的方块电阻；
图13表示本发明实施例中第二预设的氧含量与制备第二薄膜的溅射工艺的溅射速率的关系示意图。
具体实施方式
由于金属氧化物具有较高的迁移率，越来越广泛地应用于薄膜晶体管。但是金属氧化物因其导电性问题，无法替代金属材料，导致薄膜晶体管的源电极和漏电极与有源层需要不同的成膜腔室来制作，降低了产品的生产效率，增加生产成本。
为了解决上述技术问题，本发明提供一种薄膜晶体管的制作方法，包括：
形成源电极、漏电极和有源层；
其特征在于，形成源电极、漏电极和有源层的步骤包括：
在第一预设的氧含量氛围下，利用第一金属氧化物材料形成第一薄膜，在第二预设的氧含量氛围下，利用第二金属氧化物材料形成第二薄膜，所述第一薄膜用于形成有源层图形，所述第二薄膜用于形成源电极和漏电极，其中，所述第二预设的氧含量小于所述第一预设的氧含量。
上述制作方法在制备源电极和漏电极的过程中，降低金属氧化物材料成膜工艺时的氧含量，能够降低成膜的方块电阻率，使其满足源电极和漏电极的导电性能要求，从而能够通过金属氧化物来制作薄膜晶体管的源电极和漏电极，使得源电极和漏电极可以与有源层由同一成膜腔室制备，省去制备源电极和漏电极的成膜腔室，提高了生产效率，降低了生产成本。
具体可以但并不局限于通过溅射工艺形成所述第一薄膜和第二薄膜。
所述第一金属氧化物材料和第二金属氧化物材料可以为同一种材料，也可以为不同种材料。本发明中，所述第一金属氧化物材料和第二金属氧化物材料均选择包括氧化铟镓锡和氧化铟的混合物，在第一薄膜和第二薄膜成膜的过程中，只需调整氧含量即可，不需要更换靶材，进一步提高生产效率。另外，如图10所示，第二金属氧化物材料选择包括氧化铟镓锡和氧化铟的混合物，其因为铟含量高，迁移率更高，有利于获得更低的方块电阻，满足源电极和漏电极的导电性能需求，而且还能够提升薄膜晶体管的性能。
通过设置氧化铟镓锡和氧化铟的混合物中铟含量大于或等于50％，更有利于获得更低的方块电阻，使得源电极和漏电极具有更好的导电性能。当氧化铟镓锡和氧化铟的混合物中铟含量为50％时，第二薄膜的厚度大于或等于第二薄膜的方块电阻在102以下数量级，满足源电极和漏电极的电阻需求。如图12所示，当氧化铟镓锡和氧化铟的混合物中铟含量为75％时，不同厚度的第二薄膜对应的方块电阻。在制备源电极和漏电极的过程中，成膜时的氧含量越低越好，即，所述第二预设的氧含量越低越好。因为氧含量越低，形成的第二薄膜的方块电阻越小，利用所述第二薄膜制得的源电极和漏电极的方块电阻也就越小，能够更好满足源电极和漏电极的导电性能需求。
本发明设置所述第二预设的氧含量小于或等于30％，甚至为所述第二预设的氧含量为0。
优选的，形成源电极、漏电极和有源层的步骤还包括：
在第二温度下对所述第二薄膜进行退火工艺，所述第一温度和第二温度不同。
上述步骤通过对第二薄膜进行退火工艺，能够进一步调整第二薄膜的方块电阻，使其分别满足导电材料导电性能需求。
当所述第二预设的氧含量为不同值时，可以通过调整所述第二温度，以及第二薄膜的厚度，使第二薄膜满足源电极和漏电极的导电性能需求。
例如：当所述第二预设的氧含量为30％时，所述第二薄膜的厚度大于或等于可以满足源电极和漏电极的方块电阻要求。进一步，所述第二温度位于240℃～260℃的范围内，在这个温度范围内温度下对所述第二薄膜进行退火工艺，可以使得第二薄膜的方块电阻为102以下数量级，满足源电极和漏电极的导电性能需求。优选的，所述第二温度为250℃。显然，第二薄膜的厚度越大，其方块电阻越小，可以根据实际需求设置第二薄膜的厚度。
同样，也可以在第一温度下对所述第一薄膜进行退火工艺，其中，所述第一温度可以位于300℃-420℃范围内，在使得第一薄膜满足半导体的方块电阻要求时，还能够提高有源层的性能。
本发明还可以在第二预设的氧含量氛围下，通入包含H原子的气体，如：水蒸气、氨气等，利用所述第二金属氧化物材料形成第二薄膜，由于H原子的引入，可以提供一个电子引入到金属氧化物中，导致载流子增多，电阻下降，从而能够降低第二薄膜的方块电阻，使其满足源电极和漏电极的导电性能需求。
具体可以在无氧的氛围下，通入水蒸气，利用所述第二金属氧化物材料形成第二薄膜。无氧和通入水蒸气的氛围，更有利于实现具有更小方块电阻的第二薄膜，提高源电极和漏电极的导电性能。其中，水蒸气的通入速度可以大于或等于1sccm，所述第二薄膜的厚度可以大于或等于
上述技术方案中，可以先形成第一薄膜并对第一薄膜进行退火工艺，然后再形成第二薄膜并对第二薄膜进行退火工艺，由于通过不同温度对第一薄膜和第二薄膜进行退火工艺，能够针对源电极和漏电极与有源层的方块电阻来分别选择不同的合适温度。
本发明中可以通过调整氧含量、薄膜的厚度、水蒸气的通入速度中的其中一个、其中两个或三个条件，以使得在同一温度下同时对源电极和漏电极与有源层进行退火工艺，并使得源电极和漏电极与有源层满足各自的导电性能需求。
进一步地，本发明中还可以通过一次构图工艺同时形成源电极、漏电极和有源层，以进一步提高生产效率，降低生产成本。则，形成源电极、漏电极和有源层的步骤具体为：
在所述第一薄膜上形成所述第二薄膜；
对所述第一薄膜和第二薄膜进行一次构图工艺，形成源电极、漏电极和有源层。
上述步骤中，对所述第一薄膜和第二薄膜进行一次构图工艺，形成源电极、漏电极和有源层的步骤具体可以包括：
在所述第二薄膜上涂覆光刻胶，对所述光刻胶进行曝光，显影后，形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶不保留区域，所述光刻胶完全保留区域对应所述源电极和漏电极所在的区域，所述光刻胶部分保留区域对应所述源电极和漏电极之间的区域，所述光刻胶不保留区域对应其他区域；
去除光刻胶不保留区域的第一薄膜和第二薄膜；
通过灰化工艺去除所述光刻胶部分保留区域的光刻胶，然后去除所述光刻胶部分保留区域的第二薄膜；
剥离剩余的光刻胶，形成有源层图形、源电极和漏电极。
基于同一发明构思，本发明还提供一种采用上述的制作方法制得的薄膜晶体管，包括有源层、源电极和漏电极，其中，所述源电极和漏电极与所述有源层的材料均选择金属氧化物材料，所述源电极和漏电极的方块电阻小于所述有源层的方块电阻。由于所述源电极和漏电极与所述有源层可以由同一成膜腔室制得，在制作源电极和漏电极的过程中，仅需调整成膜氛围中的氧含量，使得制得的薄膜满足源电极和漏电极的方块电阻需求即可，从而提高了产品的量产效率，降低生产成本。
本发明还提供一种显示基板及显示装置，所述显示基板采用上述的薄膜晶体管，所述显示装置采用上述的显示基板，从而提高显示产品的量产效率，降低生产成本，提高显示产品的市场竞争力。
下面将结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
本实施例中以底栅型薄膜晶体管为例来具体介绍本发明的技术方案。需要说明的是，本发明的技术方案并不局限于适用于底栅型薄膜晶体管，还适用于顶栅型薄膜晶体管，共面型薄膜晶体管。
参见图2-图4所示，本实施例中提供一种薄膜晶体管的制作方法，包括：
步骤S1、提供一基底100，当应用于显示产品上时，基底100为石英基底、玻璃基底、有机树脂基底等透明基底；
步骤S2、利用栅金属在基底100上形成栅金属薄膜，对所述栅金属薄膜进行构图工艺，形成栅电极1，参见图2所示；
具体可以利用磁控溅射设备在基底100上溅射栅金属材料。
栅金属的材料可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，可以是单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。栅金属薄膜的厚度为
步骤S3、形成覆盖栅电极1的栅绝缘层103，参见图3所示；
栅绝缘层103可以为由氮化硅、氧化硅或氮氧化硅等绝缘材料制得的单层或复合层结构。
具体通过等离子体增强化学的气相沉积法形成栅绝缘层103，其厚度为
步骤S4、在栅绝缘层103的背离栅电极1的表面上形成有源层2、源电极3和漏电极4，源电极3和漏电极4搭接在有源层2的背离栅电极1的表面上，参见图4所示。
其中，有源层2与源电极3和漏电极4的材料均选择金属氧化物材料。
结合图2和图9所示，在栅绝缘层103的背离栅电极1的表面上形成有源层2、源电极3和漏电极4的步骤包括：
在第一预设的氧含量氛围下，利用第一金属氧化物材料在栅绝缘层103的背离栅电极1的表面上形成第一薄膜101；
在第二预设的氧含量氛围下，利用第二金属氧化物材料在第一薄膜101的背离栅绝缘层103的表面上形成第二薄膜102，其中，所述第二预设的氧含量小于所述第一预设的氧含量；
对所述第一薄膜101和第二薄膜102进行一次构图工艺，形成有源层2、源电极3和漏电极4。
上述制作方法在制备源电极和漏电极的过程中，降低金属氧化物材料成膜工艺时的氧含量，能够降低成膜的方块电阻率，使其满足源电极和漏电极的导电性能要求，从而能够通过金属氧化物来制作薄膜晶体管的源电极和漏电极，使得源电极和漏电极可以与有源层由同一成膜腔室制备，提高了生产效率，降低了生产成本。而且通过一次构图工艺同时形成源电极、漏电极和有源层，能够进一步提高了生产效率，降低生产成本。
上述制作方法中，结合图3和图4所示，对所述第一薄膜101和第二薄膜102进行一次构图工艺，形成源电极3、漏电极4和有源层2的步骤具体可以包括：
在所述第二薄膜102上涂覆光刻胶200，对所述光刻胶200进行曝光，显影后，形成光刻胶完全保留区域201、光刻胶部分保留区域202和光刻胶不保留区域203，光刻胶完全保留区域201对应源电极3和漏电极4所在的区域，光刻胶部分保留区域202对应有源层2之间的区域，光刻胶不保留区域203对应其他区域；
去除光刻胶不保留区域203的第一薄膜和第二薄膜；
通过灰化工艺去除光刻胶部分保留区域202的光刻胶，然后去除光刻胶部分保留区域201的第二薄膜；
剥离剩余的光刻胶，形成有源层2、源电极3和漏电极4。
本实施例中，所述第一金属氧化物材料和第二金属氧化物材料可以均选择包括氧化铟镓锡和氧化铟的混合物，在通过成膜工艺形成第一薄膜和第二薄膜的过程中，只需调整氧含量即可，不需要更换靶材，有利于提高生产效率。另外，第二金属氧化物材料选择包括氧化铟镓锡和氧化铟的混合物，因为铟含量高，迁移率更高，有利于获得更低的方块电阻，满足源电极和漏电极的导电性能需求，而且还能够提升薄膜晶体管的性能。
其中，第一薄膜的厚度为
当所述第一金属氧化物材料和第二金属氧化物材料均选择包括氧化铟镓锡和氧化铟的混合物时，由于铟含量高，采用H2SO4+HNO4来刻蚀第一薄膜和第二薄膜，刻蚀速率为
当然，所述第一金属氧化物材料和第二金属氧化物材料也可以选择其它金属氧化物材料。所述第一金属氧化物材料和第二金属氧化物材料还可以选择不同的金属氧化物材料。
优选的，设置所述第二预设的氧含量小于或等于30％，甚至为所述第二预设的氧含量为0，因为氧含量越低，形成的第二薄膜的方块电阻越小，利用所述第二薄膜制得的源电极和漏电极的方块电阻也就越小，能够更好满足源电极和漏电极的导电性能需求。
在一个具体的实施方式中，形成源电极、漏电极和有源层的步骤还包括：
在第一温度下对所述第一薄膜进行退火工艺，在第二温度下对所述第二薄膜进行退火工艺，所述第一温度和第二温度不同。
上述步骤通过在不同温度下对第一薄膜和第二薄膜进行退火工艺，能够进一步调整第一薄膜和第二薄膜的方块电阻，使其分别满足半导体和导电材料的导电性能需求。
其中，所述第一温度可以位于300℃-420℃范围内。
可以根据所述第二预设的氧含量和第二薄膜厚度来选择合适的第二温度来对第二薄膜进行退火工艺，以使得第二薄膜的方块电阻满足源电极和漏电极的导电性能需求。例如：当所述第二预设的氧含量为30％时，所述第二薄膜的厚度大于或等于进一步，在250℃温度下对所述第二薄膜进行退火工艺，可以使得第二薄膜的方块电阻为102以下数量级，满足源电极和漏电极的导电性能需求，如图10所示。
还可以根据不同的氧含量氛围，选择合适的第二温度对第二薄膜进行退火工艺，以获取第二薄膜的厚度大于某设定值，可以满足源电极和漏电极的导电性能需求。例如：通过溅射工艺制备第二薄膜时，溅射条件为：功率:3KW，Ar的通入速率:50sccm～80sccm，压力：0.3Pa∽0.6Pa，O2的通入速率：20sccm，当在250℃温度下对第二薄膜进行退火工艺时，第二薄膜的厚度为700A左右时，其方块电阻即可满足源电极和漏电极的导电性能需求。其中，第二预设的氧含量与制备第二薄膜的溅射工艺的溅射速率的关系，如图13中的实线所示，图13中的虚线表示第二预设的氧含量与制备第二薄膜的溅射工艺的溅射速率满足某线性关系时的对应关系。
本发明还可以在第二预设的氧含量氛围下，通入包含H原子的气体，例如：水蒸气、氨气等，利用所述第二金属氧化物材料形成第二薄膜，以降低第二薄膜的方块电阻，使其满足源电极和漏电极的导电性能需求。
具体可以在无氧的氛围下，通入水蒸气，利用所述第二金属氧化物材料形成第二薄膜。无氧和通入水蒸气的氛围，更有利于实现具有更小方块电阻的第二薄膜，提高源电极和漏电极的导电性能。其中，水蒸气的通入速度可以大于或等于1sccm，所述第二薄膜的厚度可以大于或等于例如：如图11所示，在无氧的氛围下，即，第二预设的氧含量为0，且水蒸气的通入速度为1sccm，溅射成膜工艺的功率为3KW，当第二薄膜的厚度为时，其方块电阻为70Ω/□，满足透明电极的导电性能需求。通过增加水蒸气的通入速度和增加功率，可以使得第二薄膜的方块电阻满足源电极和漏电极的导电性能需求。
本实施例中还提供一种薄膜晶体管，采用上述制作方法制得，制得的薄膜晶体管的有源层、源电极和漏电极的材料均选择金属氧化物材料，所述源电极和漏电极的方块电阻大于所述有源层的方块电阻。由于所述源电极和漏电极与有源层由同一金属氧化物材料制得，因此，可以由同一成膜腔室制得，在制作源电极和漏电极的过程中，仅需调整成膜氛围中的氧含量，使得制得的薄膜满足源电极和漏电极的方块电阻需求即可，从而提高了产品的量产效率，降低生产成本。
结合图1、图5-图8所示，当本发明的技术方案应用于显示基板上时，所述显示基板的制作方法包括利用上述制作方法制备薄膜晶体管，并通过制作栅电极1的构图工艺同时制备显示基板的栅线(图中未示出)和公共信号线20，通过制作源电极3和漏电极4的构图工艺同时制备显示基板的数据线10。
所述显示基板的制作方法还包括：
步骤S5、如图5所示，依次形成覆盖薄膜晶体管的钝化层104和平坦层105，并通过第一次刻蚀工艺在平坦层105中形成第一过孔11、第二过孔12和第三过孔13，所述第一过孔11对应漏电极4所在的区域设置，第二过孔12对应公共信号线20所在的区域设置，第三过孔13对应数据线10所在的区域设置；然后通过第二次刻蚀工艺去除第一过孔11下方的钝化层104，露出漏电极4，同时去除第二过孔12下方的钝化层104，露出公共信号线20，同时还去除第三过孔13下方的钝化层104，露出数据线10，结合图6和图7所示；
钝化层104可以SiO2/SiON/SiN膜层或者其组合膜层，厚度为
具体可以通过等离子体增强化学的气相沉积法形成钝化层104，并在250-350℃的温度范围内进行退火工艺，保证TFT的特性。
平坦层105可以由有机树脂制得，其厚度为1.7-2.2μm，已提供平坦表面。
步骤S6、在平坦层105的背离钝化层104的表面上形成公共电极6以及连接电极7，公共电极6通过第二过孔12与公共信号线20电性接触，连接电极7通过第三过孔13与数据线10电性接触，结合图6和图7所示；
公共电极6由透明的金属氧化物制得，如：HIZO、ZnO、TiO2、CdSnO、MgZnO、IGO、IZO、ITO或IGZO，在形成制备公共电极6的第一透明导电薄膜时，可以降低成膜氛围中的氧含量，以降低公共电极6的方块电阻，满足透明电极的导电性能需求。
公共电极6的厚度为
步骤S7、形成覆盖公共电极6的层间绝缘层106，并通过第二次刻蚀工艺在层间绝缘层106中形成第四过孔14，以露出漏电极4，同时在层间绝缘层106中形成第五过孔17，以露出连接电极7，如图8所示；
层间绝缘层106可以为SiO2/SiON/SiN膜层或其组合膜层，厚度为
步骤S8、在层间层间绝缘层106上形成像素电极5，像素电极5通过第四过孔14与漏电极4电性接触，且像素电极5通过第五过孔15与连接电极7电性接触，像素电极5通过连接电极7与数据线10电性连接，如图1所示。
像素电极5由透明的金属氧化物制得，如：HIZO、ZnO、TiO2、CdSnO、MgZnO、IGO、IZO、ITO或IGZO，在形成制备像素电极5的第一透明导电薄膜时，可以降低成膜氛围中的氧含量，以降低像素电极5的方块电阻，满足透明电极的导电性能需求。
像素电极5的厚度为
至此完成显示基板的制作。
上述制作方法中，透明电极(包括像素电极和公共电极)、源电极、漏电极与有源层可以采用同一成膜腔室，能够极大提高生产效率，降低生产成本。在制作透明电极、源电极和漏电极的过程中，仅需调整成膜氛围中的氧含量，使得制得的薄膜满足透明电极、源电极和漏电极的方块电阻需求即可。
通过上述制得的显示基板，其透明电极、源电极、漏电极和有源层的材料均选择金属氧化物材料，可以由同一成膜腔室制得。当显示装置采用上述显示基板时，能够提高显示装置的量产效率，降低生产成本。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (15)

1.一种薄膜晶体管的制作方法，包括：
形成源电极、漏电极和有源层；
其特征在于，形成源电极、漏电极和有源层的步骤包括：
在第一预设的氧含量氛围下，利用第一金属氧化物材料形成第一薄膜，在第二预设的氧含量氛围下，利用第二金属氧化物材料形成第二薄膜，所述第一薄膜用于形成有源层，所述第二薄膜用于形成源电极和漏电极，其中，所述第二预设的氧含量小于所述第一预设的氧含量。
2.根据权利要求1所述的制作方法，其特征在于，形成源电极、漏电极和有源层的步骤还包括：
在第二温度下对所述第二薄膜进行退火工艺。
3.根据权利要求2所述的制作方法，其特征在于，所述第二预设的氧含量小于或等于30％。
4.根据权利要求3所述的制作方法，其特征在于，所述第二预设的氧含量为30％，所述第二薄膜的厚度大于或等于
5.根据权利要求4所述的制作方法，其特征在于，所述第二温度位于240℃～260℃范围内。
6.根据权利要求1所述的制作方法，其特征在于，在第二预设的氧含量氛围下，并通入含H原子的气体，利用所述第二金属氧化物材料形成第二薄膜。
7.根据权利要求6所述的制作方法，其特征在于，在无氧的氛围下，通入水蒸气，利用所述第二金属氧化物材料形成第二薄膜。
8.根据权利要求7所述的制作方法，其特征在于，所述水蒸气的通入速度大于或等于1sccm，所述第二薄膜的厚度大于或等于
9.根据权利要求1所述的制作方法，其特征在于，形成源电极、漏电极和有源层的步骤还包括：
在第一温度下对所述第一薄膜进行退火工艺，所述第一温度位于300℃-420℃范围内。
10.根据权利要求1-9任一项所述的制作方法，其特征在于，所述第一金属氧化物材料和第二金属氧化物材料为同一金属氧化物材料。
11.根据权利要求10所述的制作方法，其特征在于，所述第一金属氧化物材料和第二金属氧化物材料均选择包括氧化铟镓锡和氧化铟的混合物，所述第一金属氧化物材料和第二金属氧化物材料中铟含量大于或等于50％。
12.根据权利要求1-9任一项所述的制作方法，其特征在于，形成源电极、漏电极和有源层的步骤具体为：
在所述第一薄膜上形成所述第二薄膜；
对所述第一薄膜和第二薄膜进行一次构图工艺，形成源电极、漏电极和有源层。
13.根据权利要求12所述的制作方法，其特征在于，对所述第一薄膜和第二薄膜进行一次构图工艺，形成源电极、漏电极和有源层的步骤包括：
在所述第二薄膜上涂覆光刻胶，对所述光刻胶进行曝光，显影后，形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶不保留区域，所述光刻胶完全保留区域对应所述源电极和漏电极所在的区域，所述光刻胶部分保留区域对应所述有源层所在的区域，所述光刻胶不保留区域对应其他区域；
去除光刻胶不保留区域的第一薄膜和第二薄膜；
通过灰化工艺去除所述光刻胶部分保留区域的光刻胶，然后去除所述光刻胶部分保留区域的第二薄膜；
剥离剩余的光刻胶，形成有源层、源电极和漏电极。
14.一种采用权利要求1-13任一项所述的制作方法制得的薄膜晶体管，包括有源层、源电极和漏电极，其特征在于，所述源电极和漏电极与所述有源层的材料均选择金属氧化物材料。
15.一种显示基板，其特征在于，采用权利要求14所述的薄膜晶体管。
CN201810450327.7A 2018-05-11 2018-05-11 薄膜晶体管及其制作方法、显示基板 Active CN108766972B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810450327.7A CN108766972B (zh) 2018-05-11 2018-05-11 薄膜晶体管及其制作方法、显示基板
US16/608,549 US11664460B2 (en) 2018-05-11 2019-04-25 Thin-film transistor and method for preparing the same, display substrate and display device
PCT/CN2019/084226 WO2019214440A1 (zh) 2018-05-11 2019-04-25 薄膜晶体管及其制备方法、显示基板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810450327.7A CN108766972B (zh) 2018-05-11 2018-05-11 薄膜晶体管及其制作方法、显示基板

Publications (2)

Publication Number Publication Date
CN108766972A true CN108766972A (zh) 2018-11-06
CN108766972B CN108766972B (zh) 2021-10-22

Family

ID=64010510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810450327.7A Active CN108766972B (zh) 2018-05-11 2018-05-11 薄膜晶体管及其制作方法、显示基板

Country Status (3)

Country Link
US (1) US11664460B2 (zh)
CN (1) CN108766972B (zh)
WO (1) WO2019214440A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109873027A (zh) * 2019-02-28 2019-06-11 昆山国显光电有限公司 金属氧化物半导体薄膜晶体管及其制作方法及显示装置
WO2019214440A1 (zh) * 2018-05-11 2019-11-14 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示基板和显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020029657A1 (zh) * 2018-08-10 2020-02-13 林宏诚 一种二极管装置、显示面板及柔性显示器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100025680A1 (en) * 2007-02-02 2010-02-04 Bridgestone Corporation Thin-film transistor and method of manufacturing the same
CN102460712A (zh) * 2009-04-17 2012-05-16 株式会社普利司通 薄膜晶体管以及薄膜晶体管的制造方法
CN103745978A (zh) * 2014-01-03 2014-04-23 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
US9666719B2 (en) * 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102246123B1 (ko) 2008-09-19 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2010140919A (ja) * 2008-12-09 2010-06-24 Hitachi Ltd 酸化物半導体装置及びその製造方法並びにアクティブマトリクス基板
WO2011068033A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20120106786A (ko) * 2009-12-08 2012-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8927329B2 (en) * 2011-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor device with improved electronic properties
JP4982619B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 半導体素子の製造方法及び電界効果型トランジスタの製造方法
US9178076B2 (en) 2011-08-11 2015-11-03 Idemitsu Kosan Co., Ltd. Thin-film transistor
KR20130021607A (ko) * 2011-08-23 2013-03-06 삼성디스플레이 주식회사 저저항 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
TWI542715B (zh) * 2015-09-21 2016-07-21 友達光電股份有限公司 一種結晶氧化銦鎵鋅半導體層及薄膜電晶體的製造方法
CN106887436B (zh) * 2015-12-16 2019-10-25 鸿富锦精密工业（深圳）有限公司 薄膜晶体管阵列基板及其制备方法
US20190157429A1 (en) * 2017-11-21 2019-05-23 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Back-channel-etched tft substrate and manufacturing method thereof
TWI662330B (zh) * 2018-04-19 2019-06-11 友達光電股份有限公司 主動元件基板及其製法
CN108766972B (zh) 2018-05-11 2021-10-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100025680A1 (en) * 2007-02-02 2010-02-04 Bridgestone Corporation Thin-film transistor and method of manufacturing the same
CN102460712A (zh) * 2009-04-17 2012-05-16 株式会社普利司通 薄膜晶体管以及薄膜晶体管的制造方法
CN103745978A (zh) * 2014-01-03 2014-04-23 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019214440A1 (zh) * 2018-05-11 2019-11-14 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示基板和显示装置
US11664460B2 (en) 2018-05-11 2023-05-30 Boe Technology Group Co., Ltd. Thin-film transistor and method for preparing the same, display substrate and display device
CN109873027A (zh) * 2019-02-28 2019-06-11 昆山国显光电有限公司 金属氧化物半导体薄膜晶体管及其制作方法及显示装置

Also Published As

Publication number Publication date
WO2019214440A1 (zh) 2019-11-14
CN108766972B (zh) 2021-10-22
US11664460B2 (en) 2023-05-30
US20200220020A1 (en) 2020-07-09

Similar Documents

Publication Publication Date Title
TWI356498B (zh)
CN103140929B (zh) 错列薄膜晶体管及形成错列薄膜晶体管的方法
CN104584200B (zh) 薄膜晶体管和显示装置
WO2013013599A1 (zh) 阵列基板及其制作方法、液晶面板、显示装置
TWI504765B (zh) Cu alloy film, and a display device or an electronic device provided therewith
CN106784014A (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
CN103018977B (zh) 一种阵列基板及其制造方法
CN103456745B (zh) 一种阵列基板及其制备方法、显示装置
CN103412450A (zh) 阵列基板及其制作方法和显示装置
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
CN106783737A (zh) 阵列基板及其制造方法、显示面板、显示装置
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN105552114A (zh) 一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法
CN108766972A (zh) 薄膜晶体管及其制作方法、显示基板
CN107331709A (zh) 薄膜晶体管及其制作方法、显示基板及显示装置
CN103972110A (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
TWI251349B (en) Method of forming thin film transistor
CN103820784A (zh) 刻蚀剂组合物、金属图案的形成方法和阵列基板的制法
CN102637648A (zh) 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN102738243B (zh) 晶体管、阵列基板及其制造方法、液晶面板和显示装置
CN104362180B (zh) 一种薄膜晶体管及其制作方法、显示基板和显示装置
CN103400802B (zh) 阵列基板及其制作方法和显示装置
TW201041139A (en) Transistor, method for manufacturing transistor, and apparatus for manufacturing transistor
CN105765709B (zh) 阵列基板及其制备方法、显示面板、显示装置
CN104409516A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant