CN108664408A - 存储***及其操作方法 - Google Patents

存储***及其操作方法 Download PDF

Info

Publication number
CN108664408A
CN108664408A CN201711155477.7A CN201711155477A CN108664408A CN 108664408 A CN108664408 A CN 108664408A CN 201711155477 A CN201711155477 A CN 201711155477A CN 108664408 A CN108664408 A CN 108664408A
Authority
CN
China
Prior art keywords
read command
read
storage device
serial
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711155477.7A
Other languages
English (en)
Inventor
李硕珪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN108664408A publication Critical patent/CN108664408A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

存储***及其操作方法。一种存储***包括：存储装置；以及控制器，该控制器适用于控制存储装置以当外部读命令包括对串行读操作的请求时，通过提供串行读命令和用于串行读命令的起始物理地址来执行串行读操作，串行读命令包括连续物理地址数量信息，响应于串行读命令，存储装置设置读偏置，根据起始物理地址和连续物理地址数量信息用所设置的读偏置来读取存储在其中的数据，然后将读偏置放电。

Description

存储***及其操作方法
技术领域
本发明的示例性实施方式涉及存储***和用于操作存储***的方法。
背景技术
计算机环境范式已经变成随时随地可使用的无所不在的计算***。据此，诸如移动电话、数字相机和笔记本计算机之类的便携式电子装置的使用已经迅速增加。这些便携式电子装置通常使用具有用于存储数据的一个或更多个存储装置的存储***。存储***可以用作便携式电子装置的主存储装置或辅助存储装置。
因为存储***没有移动的部件，所以存储***提供优异的稳定性、耐用性、高信息访问速度和低能耗。具有这些优点的存储***的示例包括通用串行总线(USB)存储装置、具有各种接口的存储卡和固态驱动器(SSD)。
发明内容
本发明的实施方式针对存储***和操作存储***的方法，该存储***能够在请求读取存储在物理上连续的空间中的数据时更高效地读取数据。
根据本发明的实施方式，一种存储***可包括：存储装置；以及控制器，该控制器适用于控制存储装置以当外部读命令包括对串行读操作的请求时，通过提供串行读命令和用于串行读命令的起始物理地址来执行串行读操作。串行读命令可包括连续物理地址数量信息。响应于串行读命令，存储装置可设置读偏置，可根据起始物理地址和连续物理地址数量信息用所设置的读偏置来读取存储在其中的数据，然后将读偏置放电。
控制器还可通过将外部读命令转换成各自用于指示以页为单位执行的读操作的多条内部读命令并且通过确定与内部读命令对应的物理地址是否是连续的来确定外部读命令是否包括对串行读操作的请求，并且内部读命令的数量可大于3。
当与内部读命令对应的物理地址被确定是连续的时，控制器还可选择连续的物理地址之中的开始的物理地址作为起始物理地址。
连续物理地址数量信息可以是连续的物理地址的数量的信息。
存储装置可包括：地址计数器，该地址计数器适用于基于起始物理地址和连续物理地址数量信息来生成后续的串行地址和结束物理地址；以及读操作器，该读操作器适用于设置读偏置电平，用所设置的读偏置电平来读取存储装置的起始物理地址、后续的串行地址和结束物理地址的数据，然后将所设置的读偏置电平放电。
根据本发明的另一个实施方式，一种用于操作设置有存储装置和控制器的存储***的方法，该方法可包括以下步骤：由控制器控制存储装置以通过提供串行读命令和用于串行读命令的起始物理地址来执行串行读操作，其中，当外部读命令包括对串行读操作的请求时，串行读命令包括连续物理地址数量信息；由存储装置响应于串行读命令而设置读偏置；由存储装置根据起始物理地址和连续物理地址数量信息用所设置的读偏置来读取存储在其中的数据；以及由存储装置将读偏置放电。
该方法还可包括以下步骤：确定外部读命令是否包括对串行读操作的请求，该步骤包括将外部读命令转换成各自用于指示以页为单位执行的读操作的多条内部读命令并且确定与内部读命令对应的物理地址是否是连续的，内部读命令的数量可大于3。
该方法还包括以下步骤：在与内部读命令对应的物理地址被确定是连续的时，由控制器选择连续的物理地址之中的开始的物理地址作为起始物理地址。
连续物理地址数量信息可以是连续的物理地址的数量的信息。
读取数据可包括：基于起始物理地址和连续物理地址数量信息来生成后续的串行地址和结束物理地址；以及用所设置的读偏置电平来读取存储装置的起始物理地址、后续的串行地址和结束物理地址的数据。
附图说明
根据下面参照附图进行的详细描述，本发明的这些和其它特征和优点将对于本发明所属领域的技术人员变得显而易见，在附图中：
图1是例示根据本发明的实施方式的包括存储***的数据处理***的框图；
图2是例示图1中示出的存储***中采用的存储装置的示例性配置的示意图；
图3是例示图2中示出的存储装置中的存储块的存储单元阵列的示例性配置的电路图；
图4是例示图2中示出的存储装置的示例性三维结构的示意图；
图5例示根据本发明的实施方式的图1的存储***的其它方面；
图6例示根据本公开的实施方式的图1的存储***的操作；
图7和图8例示图5中示出的根据本发明的实施方式的存储***中的附加操作；以及
图9、图10、图11、图12、图13、图14、图15、图16和图17是示意性例示根据本发明的各种实施方式的图1中示出的数据处理***的应用示例的示图。
具体实施方式
以下，参照附图来更详细地描述本发明的各种实施方式。然而，要注意的是，本发明可在不同的其它实施方式、形式和及其变体中实施，不应当被理解为限于本文中阐述的实施方式。相反，提供所描述的实施方式以使得本公开将是彻底和完全的，并且将把本发明充分传达给本发明所属的本领域的技术人员。在整个本公开中，在本发明的各个附图和实施方式中，相似的附图标记表示相似的部分。
应当理解，虽然在本文中可使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不受这些术语限制。这些术语用于将一个元件与另一个元件区分开。因此，在不脱离本发明的精神和范围的情况下，以下描述的第一元件也可被称为第二或第三元件。
附图不一定按比例绘制，并且在某些情形下，可夸大比例，以便清楚地例示实施方式的特征。
还应当理解，当元件被称为“连接到”或“联接到”另一个元件时，它可以直接在其它元件上，连接到或联接到其它元件，或者可以存在一个或更多个中间元件。另外，还应当理解，当元件被称为“在”两个元件“之间”时，它可以是这两个元件之间的唯一元件，或者也可存在一个或更多个中间元件。
本文中使用的术语只是出于描述特定实施方式的目的，而不旨在限制本发明。如本文中使用的，除非上下文另外清楚指示，否则单数形式也旨在包括复数形式。还应当理解，术语“包括”、“包含”、“含有”、“涵盖”当在本说明书中使用时，指明所述元件的存在，而不排除存在或添加一个或更多个其它元件。如本文中使用的，术语“和/或”包括相关联的列出项中的一个或更多个的任何和全部组合。
除非另有限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本发明所属的本领域普通技术人员在查看本公开时的通常理解相同的含义。还应当理解，诸如在通用字典中定义的术语这样的术语应被解释为具有与其在本公开和相关技术背景下的含义一致的含义，并且除非本文中如此明确定义，否则不应以理想化或过度正式的含义来解释。
在下面的描述中，阐述了众多具体细节，以便对本发明提供更全面的理解。本发明可在没有这些具体细节中的一些或全部的情况下实践。在其它情形下，熟知的处理结构和/或处理没有被详细描述，以免不必要地模糊本发明。
还要注意，在某些情形下，如相关领域的技术人员将清楚的，与一个实施方式相关地描述的特征或元件可被单独地使用或者与另一个实施方式的其它特征或元件结合地使用，除非另外特别指示。
图1是例示根据本发明的实施方式的包括存储***110的数据处理***100的框图。
参照图1，数据处理***100可包括与存储***110操作性联接的主机102。
合适的主机102可包括诸如移动电话、MP3播放器和膝上型计算机之类的便携式电子装置或诸如台式计算机、游戏机、TV和投影仪之类的非便携式电子装置。
存储***110可操作以响应于主机102的请求而存储用于主机102的数据。存储***110的非限制示例可包括固态驱动器(SSD)、多媒体卡(MMC)、安全数字(SD)卡、通用存储总线(USB)装置、通用闪存(UFS)装置、紧凑型闪存(CF)卡、智能媒体卡(SMC)、个人计算机存储卡国际联盟(PCMCIA)卡和记忆棒。MMC可包括嵌入式MMC(eMMC)、缩小尺寸的MMC(RS-MMC)和微型MMC。SD卡可包括迷你SD卡和微型SD卡。
可用各种类型的存储装置来实施存储***110。存储***110中包括的存储装置的非限制示例可包括诸如DRAM动态随机存取存储器(DRAM)和静态RAM(SRAM)之类的易失性存储装置和诸如只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM)和闪存存储器之类的非易失性存储装置。闪存存储器可具有三维(3D)层叠结构。
存储***110可包括存储装置150和控制器130。存储装置150可存储用于主机120的数据，并且控制器130可控制到存储装置150中的数据存储。
控制器130和存储装置150可被集成到单个半导体装置中，该半导体装置可被包括在如上所例示的各种类型的存储***中。
存储***1000的非限制应用示例可包括计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航***、黑匣子、数字相机、数字多媒体广播(DMB)播放器、三维电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、构成数据中心的存储装置、能够在无线环境中发送/接收信息的装置、构成家庭网络的各种装置中的一种、构成计算机网络的各种电子装置中的一种、构成远程信息处理网络的各种电子装置中的一种、射频识别(RFID)装置、或构成计算***的各种组件中的一种。
存储装置150可以是非易失性存储装置，并且即使不供应电源也可以保存存储在其中的数据。存储装置150可通过写操作来存储主机102提供的数据，并且通过读操作将存储在其中的数据提供到主机102。存储装置150可包括多个存储器管芯(未示出)，每个存储器管芯包括多个平面(未示出)，每个平面包括多个存储块152至156，存储块152至156中的每个可包括多个页，并且多个页中的每个页可包括与字线联接的多个存储单元。
控制器130可响应于来自主机102的请求而控制存储装置150。例如，控制器130可将从存储装置150读取的数据提供到主机102，并且将主机102提供的数据存储到存储装置150中。为了进行该操作，控制器130可控制存储装置150的读操作、写操作、编程操作和擦除操作。
控制器130可包括全都经由内部总线操作性联接的主机接口(I/F)单元132、处理器134、纠错码(ECC)单元138、电源管理单元(PMU)140、NAND闪存控制器(NFC)142和存储器144。
主机接口单元132可被配置为处理主机102的命令和数据，并且可通过诸如通用串行总线(USB)、多媒体卡(MMC)、高速***组件互连(PCI-E)、小型计算机***接口(SCSI)、串行附接SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强型小磁盘接口(ESDI)和集成驱动电子器件(IDE)之类的各种接口协议中的一种或更多种与主机102通信。
ECC单元138可检测并且纠正从存储装置150读取的数据中包含的错误。换句话说，ECC单元138可通过在ECC编码处理期间使用的ECC码来对从存储装置150读取的数据执行纠错解码处理。根据纠错解码处理的结果，ECC单元138可输出信号，例如，纠错成功/失败信号。当错误位的数量大于可纠正错误位的阈值时，ECC单元138可不纠正错误位，并且可输出纠错失败信号。
ECC单元138可通过诸如低密度奇偶校验(LDPC)码、博斯-乔赫里-霍克文黑姆(Bose-Chaudhri-Hocquenghem，BCH)码、涡轮(turbo)码、里德-索罗门码、卷积码、递归***码(RSC)、格型编码调制(TCM)和块编码调制(BCM)之类的编码调制来执行纠错。然而，ECC单元138不限于此。ECC单元138可包括用于纠错的所有电路、模块、***或装置。
PMU 140可提供和管理控制器130的电源。
NFC 142可用作用于通过接口连接控制器130和存储装置150的存储器/存储接口，使得控制器130响应于来自主机102的请求而控制存储装置150。当存储装置150是闪存存储器或具体而言是NAND闪存存储器时，NFC 142可在处理器134的控制下，生成用于存储装置150的控制信号并且处理将被提供到存储装置150的数据。NFC 142可用作用于处理控制器130和存储装置150之间的命令和数据的接口(例如，NAND闪存接口)。具体地，NFC 142可支持控制器130和存储装置150之间的数据传送。
存储器144可用作存储***110和控制器130的工作存储器，并且存储用于驱动存储***110和控制器130的数据。控制器130可响应于来自主机102的请求而控制存储装置150来执行读操作、写操作、编程操作和擦除操作。控制器130可将从存储装置150读取的数据提供到主机102，可以将主机102提供的数据存储到存储装置150中。存储器144可存储控制器130和存储装置150执行这些操作所需的数据。
存储器144可用易失性存储器来实施。例如，可以用静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实施存储器144。存储器144可以设置在控制器130内部或外部。图1例示了设置在控制器130内部的存储器144。在一个实施方式中，可用具有在存储器144和控制器130之间传送数据的存储器接口的外部易失性存储器来实施存储器144。
处理器134可控制存储***110的总体操作。处理器134可驱动固件，以控制存储***110的整体操作。固件可以被称为闪存转换层(FTL)。
控制器130的处理器134可包括管理单元(未示出)，管理单元用于执行存储装置150的不良管理操作。管理单元可执行检查存储装置150中包括的多个存储块152至156当中的不良块的不良块管理操作，在不良块中，由于编程操作期间NAND闪存存储器的特性而出现编程失败。管理单元可将不良块的编程失败数据写入新的存储块。在具有3D层叠结构的存储装置150中，不良块管理操作可使存储装置150的使用效率和存储***110的可靠性降低。因此，需要更可靠地执行不良块管理操作。
图2是例示存储装置150的示意图。
参照图2，存储装置150可包括多个存储块0至N-1，并且块0至N-1中的每个可包括多个页，例如2M个页，页的数量可根据电路设计而变化。相应存储块0至N-1中包括的存储单元可以是存储1位数据的单层单元(SLC)或存储2位或更多位数据的多层单元(MLC)中的一个或更多个。在实施方式中，存储装置150可包括多个各自存储3位数据的三层单元(TLC)。在另一个实施方式中，存储装置150可包括多个各自存储4位数据的四层单元(QLC)。
图3是例示存储装置150中的存储块的存储单元阵列的示例性配置的电路图。
参照图3，可与包括在存储***110的存储装置150中的多个存储块152至156中的任一个对应的存储块330可包括与多条对应的位线BL0至BLm-1联接的多个单元串340。每列的单元串340可包括一个或更多个漏极选择晶体管DST和一个或更多个源极选择晶体管SST。多个存储单元MC0至MCn-1可串联连接在漏极选择晶体管DST和源极选择晶体管SST之间。在一个实施方式中，可用能够存储多位数据信息的MLC来实施存储单元晶体管MC0至MCn-1中的每个。单元串340中的每个可与多条位线BL0至BLm-1之中的对应位线电联接。例如，如图3中例示的，第一单元串与第一位线BL0联接，最后的单元串与最后的位线BLm-1联接。
虽然图3例示了NAND闪存存储单元，但是本发明不以这种方式进行限制。要注意，存储单元可以是NOR闪存存储单元或混合闪存存储单元，混合闪存存储单元包括两种或更多种组合在其中的存储单元。另外，要注意，存储装置150可以是包括作为导电浮栅作为电荷存储层的闪存存储装置或包括绝缘层作为电荷存储层的电荷捕获闪存(CTF)存储装置。
存储装置150还可包括电压供应单元310，电压供应单元310根据操作模式而提供包括编程电压、读电压和通过电压(pass voltage)的字线电压以供应到字线。可通过控制电路(未示出)来控制电压供应单元310的电压生成操作。在控制电路的控制下，电压供应单元310可选择存储单元阵列的存储块(或扇区)中的一个，选择所选择存储块的字线中的一条，并且将字线电压提供到所选择的字线和在可能需要时提供到未选择的字线。
存储装置150可包括受控制电路控制的读/写电路320。在验证/正常读操作期间，读/写电路320可以用作用于从存储单元阵列读取数据的感测放大器。在编程操作期间，读/写电路320可用作用于根据将被存储在存储单元阵列中的数据而驱动位线的写驱动器。在编程操作期间，读/写电路320可从缓冲器(未例示)接收将被存储到存储单元阵列中的数据，并且根据接收到的数据来驱动位线。读/写电路320可包括分别与列(或位线)或列对(或位线对)对应的多个页缓冲器322至326，并且页缓冲器322至326中的每个可包括多个锁存器(未例示)。
图4是例示存储装置150的示例性3D结构的示意图。
可用2D或3D存储装置来实施存储装置150。具体地，如图4中例示的，可用具有3D层叠结构的非易失性存储装置来实施存储装置150。当存储装置150具有3D结构时，存储装置150可包括各自具有3D结构(或垂直结构)的多个存储块BLK0至BLKN-1。
图5和图6是例示存器***110和存储***110的操作的其它方面的简化图。
具体地，参照图5，存储装置150可包括存储块152、读操作器500和地址计数器510。另外，存储块152可包括用于基于页来存储数据的多个页P0、P1、P2、P3、P4、P5、P6、P7、P8、P9、P10、...。
图5示出其中存储***110只包括一个存储装置150的配置，然而，要注意，这仅仅是本发明的一个实施方式，并且对于本领域技术人员而言应当清楚的是，在存储***110中可包括更多存储装置。另外，图5示出存储装置150包括一个存储块，但是这仅仅是本发明的一个实施方式，并且对于本领域技术人员而言应当清楚的是，如参照图1描述的在存储***110中可包括更多存储块。另外，被示出为包括在图1中的控制器130中的主机接口132、处理单元134、ECC单元138、电源管理单元140、NAND闪存控制器单元142和存储单元144未在图5中示出。要注意，为了便于描述起见在图5中省略了这些元件，并且它们可被包括在控制器130中。
在操作中，当决定从主机102提供的外部读命令OUT_RDCMD是用于串行读操作时，控制器130可将串行读命令SR_RDCMD和起始地址ST_ADD传送到存储装置150，然后可将从存储装置150读取的N个数据IN_RDDATA<1：N>作为输出数据OUT_RDDATA输出到主机102，其中，N是大于“3”的自然数。
控制器130可将外部读命令OUT_RDCMD转换成多条内部读命令IN_RDCMD<1：K>，这些命令各自用于在单页上执行读操作。内部读命令IN_RDCMD<1：K>的数量可取决于外部读命令OUT_RDCMD请求的读数据的大小。简言之，内部读命令IN_RDCMD<1：K>是从存储装置150基于页来读取数据的命令，可基于与外部读命令OUT_RDCMD对应的数据的大小来控制内部读命令IN_RDCMDK<1：K>的数量K。读操作的单位(例如，页)可根据***设计而变化。
当控制器130检测到有N条内部读命令IN_RDCMD<1：N>用于串行读操作时，控制器130可生成与N条内部读命令IN_RDCMD<1：N>对应的串行读命令SR_RDCMD和起始地址ST_ADD，并且将串行读命令SR_RDCMD和起始地址ST_ADD传送到存储装置150。换句话讲，控制器130可检测内部读命令IN_RDCMD<1:K>之中的请求串行读操作的N条内部读命令IN_RDCMD<1：N>，生成与检测到的N条内部读命令IN_RDCMD<1：N>对应的串行读命令SR_RDCMD和起始地址ST_ADD。并且将串行读命令SR_RDCMD和起始地址ST_ADD传送到存储装置150。
控制器130可通过分别与内部读命令IN_RDCMD<1:K>对应的物理地址来检测内部读命令IN_RDCMD<1:K>之中的用于串行读操作的N条内部读命令IN_RDCMD<1：N>。当分别与N条内部读命令IN_RDCMD<1：N>对应的物理地址是连续的时，控制器130可确定N条内部读命令IN_RDCMD<1：N>指示串行读操作。
控制器130可选择分别与N条内部读命令IN_RDCMD<1：N>对应的连续物理地址之中的开始一个物理地址作为起始地址ST_ADD。
另外，控制器130可生成与N条内部读命令IN_RDCMD<1：N>对应的串行读命令SR_RDCMD，并且可将N个连续物理地址的连续物理地址数量信息包括到串行读命令SR_RDCMD中。
响应于串行读命令SR_RDCMD、起始地址ST_ADD和连续物理地址数量信息(即，为“N”的值)，存储装置150可连续读取和输出来自N个连续物理地址中的N个页中的数据作为输出数据IN_RDDATA<1:N>。
存储装置150可通过以下步骤来读取N个数据IN_RDDATA<1:N>：执行包括设置读偏置电平的操作，然后执行读取连同串行读命令SR_RDCMD提供的起始地址ST_ADD、以及根据起始地址ST_ADD和包括在串行读命令SR_RDCMD中的连续物理地址数量信息(即，“N”的值)确定的串行地址SR_ADD<2:N-1>和结束地址END_ADD的数据的操作，然后执行放电操作。
更具体地，存储装置150可通过以下步骤来读取N个数据IN_RDDATA<1：N>并且将其输出到控制器130：基于串行读命令SR_RDCMD的信息对起始地址ST_ADD进行计数，并且通过选择页P0、P1、P2、P3、P4、P5、P6、P7、P8、P9、P10、...之中的N页来生成串行地址SR_ADD<2:N-1>和结束地址END_ADD，基于所生成的串行地址SR_ADD<2:N-1>和结束地址END_ADD，执行设置读偏置电平的操作，响应于起始地址ST_ADD来执行读操作，响应于串行地址SR_ADD<2:N-1>中的每个而执行读操作，并且在响应于结束地址END_ADD的读操作之后执行放电操作。
对于存储装置150的操作，包括在存储装置150中的地址计数器510可通过基于串行读命令SR_RDCMD的信息对起始地址ST_ADD进行计数来生成串行地址SR_ADD<2:N-1>和结束地址END_ADD。换句话讲，如以上在控制器130的操作中所描述的，串行读命令SR_RDCMD可包括与N条内部读命令IN_RDCMD<1：N>对应的N个物理地址，即关于值“N”的信息。因此，地址计数器510可以能够通过检查串行读命令SR_RDCMD的关于值“N”的信息并且对起始地址ST_ADD进行计数来生成串行地址SR_ADD<2:N-1>和结束地址END_ADD。例如，当假定“N”是8时，地址计数器510可以能够通过从起始地址ST_ADD起执行七次升序或降序计数操作来生成总共六个串行地址SR_ADD<2：N-1>和一个结束地址END_ADD。
本文中，当假定控制器130将与N条内部读命令IN_RDCMD<1：N>对应的具有连续值的N个物理地址之中的具有最小值的物理地址设置为起始地址ST_ADD时，地址计数器510可通过从起始地址ST_ADD起的升序计数操作来生成串行地址SR_ADD<2:N-1>和结束地址END_ADD。相反，当假定控制器130将与N条内部读命令IN_RDCMD<1：N>对应的连续值的N个物理地址之中的具有最小值的物理地址设置为起始地址ST_ADD时，地址计数器510可通过从起始地址ST_ADD起的降序计数操作来生成串行地址SR_ADD<2:N-1>和结束地址END_ADD。
如上所述，地址计数器510生成的串行地址SR_ADD<2:N-1>和结束地址END_ADD可与起始地址ST_ADD一起传送到读操作器500，并且用于选择包括在存储装置150中的页P0、P1、P2、P3、P4、P5、P6、P7、P8、P9、P10、...之中的N个页的操作。读操作器500可响应于串行读命令SR_RDCMD而执行设置读偏置电平的操作。此后，读操作器500可通过使用读偏置电平，从起始地址ST_ADD、串行地址SR_ADD<2:N-1>和结束地址END_ADD分别指示的N个页读取N个数据IN_RDDATA<1:N>。然后，读操作器500可执行放电操作。在读操作期间，读操作器500可不执行针对相应串行地址SR_ADD<2：N-1>和结束地址END_ADD设置读偏置电平的操作。一旦设置了读偏置电平，就通过使用所设置的单个读偏置电压，从起始地址ST_ADD、串行地址SR_ADD<2:N-1>和结束地址END_ADD分别指示的N个页中读取N个数据IN_RDDATA<1:N>。
具体地，读操作器500可响应于串行读命令SR_RDCMD而执行设置读偏置电平的操作，然后通过基于所设置的读偏置在N页之中选择符合起始地址ST_ADD的第一页来读取第一数据IN_RDDATA<1>。随后，读操作器500可通过原样使用以上设置的读偏置并顺序地选择N个页之中符合串行地址SR_ADD<2:N-1>的第二页至第N-1页中的页，来从第二页至第N-1页中顺序读取数据IN_RDDATA<2:N-1>。随后，读操作器500可通过原样使用以上设置的读偏置并且选择N个页之中的与结束地址END_ADD对应的第N页来读取第N个数据IN_RDDATA<N>，并且执行将读偏置电平放电的放电操作。
例如，如图中例示的，可假定，与从地址计数器510传送的起始地址ST_ADD、串行地址SR_ADD<2：N-1>和结束地址END_ADD对应的N个连续页的范围是从第0页至第7页P<0：7>。在这种情况下，读操作器500可响应于串行读命令SR_RDCMD而执行设置读偏置的操作，然后可通过使用所设置的读偏置来读取第一数据IN_RDDATA<1>，并且可选择与起始地址ST_ADD对应的第0页P0。随后，读操作器500可通过使用所设置的读偏置并且顺序选择根据串行地址SR_ADD<2:6>的第一页至第六页P<1:6>来顺序读取第二个数据至第七个数据IN_RDDATA<2:7>。随后，读操作器500可通过使用所设置的读偏置，选择与结束地址END_ADD对应的第7页P7并且执行将读偏置电平放电的放电操作来读取第八个数据IN_RDDATA<8>。
如上所述，当从与从地址计数器510传送的起始地址ST_ADD、串行地址SR_ADD<2:N-1>和结束地址END_ADD对应的N个连续页读取数据时，读操作器500可在针对与起始地址ST_ADD对应的第一页进行读操作之前设置读偏置，然后通过使用以上设置的读偏置，针对作为第一页至第N页的所有页执行读操作，并且在完成对第N页进行读操作的时刻，将读偏置放电。因此，在读取连续物理地址的数据的读操作期间，可使读偏置的设置和放电的操作最小化。
参照图6，可看出，在读操作器500中，执行与起始地址ST_ADD对应的读操作(用A标示)所花费的时间tRA、执行与串行地址SR_ADD<2:N-1>对应的读操作(用B标示)所花费的时间tRB以及执行与结束地址END_ADD对应的读操作(用C标示)所花费的时间tRC可不同。
例如，当由读操作器500执行与起始地址ST_ADD对应的读操作(在图6中标示为“A.与起始地址ST_ADD对应的读操作”)时，首先执行设置读偏置水平的操作(在图6中用参考标号610和620标示)，然后执行读操作(在图6中用参考标号630标示)。因此，与起始地址ST_ADD对应的读操作会花费相对长的时间(tRA)。
当由读操作器500执行具有串行地址SR_ADD<2:N-1>的读操作(在图6中标示为“B.与串行地址SR_ADD<2:N-1>对应的读操作”)时，可通过原样使用以上设置的读偏置来执行读操作(在图6中用参考标号630标示)。因此，除了读操作之外，可不必执行任何其它操作(参见630)。因此，具有串行地址SR_ADD<2：N-1>的读操作会相比于tRA花费相对短的时间(tRB)。
当在读操作器500中执行与结束地址END_ADD对应的读操作(在图6中标示为“C.与结束地址END_ADD对应的读操作”)时，可通过原样使用以上设置的读偏置来执行读操作(在图6中用参考标号630标示)，然后可执行将读偏置放电的放电操作(在图6中用参考标号640标示)。因此，与结束地址END_ADD对应的读操作会花费相对中等水平的时间(tRC)。
设置读偏置电平的操作(参见610和620)需要相对较高的功耗。因此，相比于当由读操作器500执行与串行地址SR_ADD<2:N-1>对应的读操作时或者当由读操作器500执行与结束地址END_ADD对应的读操作时，当由读操作器500执行与起始地址ST_ADD对应的读操作时的功耗相对显著更大。
图7和图8是例示由图5中示出的存储***执行的附加操作的框图。
参照图7，可看出，图7中示出的存储***110的所有构成元件是以上已经参照图5描述的那些元件。
简言之，参照图7和图8描述的是存储***110的附加操作。本文中的描述主要集中在与以上参照图5和图6描述的操作相比的操作差异。
首先，控制器130可将主机102应用的外部读命令OUT_RDCMD转换成多条内部读命令IN_RDCMD<1：K>，这些命令用于基于页来执行读操作(参见1301)。
本文中，当内部读命令IN_RDCMD<1：K>的数量小于预定数量时，所有的内部读命令IN_RDCMD<1：K>不对应于以上参照图5描述的串行读操作。
换句话讲，当内部读命令IN_RDCMD<1：K>的数量小于预定数量时，控制器130可不执行检查内部读命令IN_RDCMD<1：K>中的每个的物理地址的操作，而是可决定所有的内部读命令IN_RDCMD<1：K>不对应于串行读操作并且将所有的内部读命令IN_RDCMD<1：K>和分别与内部读命令IN_RDCMD<1：K>对应的物理地址IN_ADD<1:K>传送到存储装置150。
另外，当参照图5描述的控制器130中检查内部读命令IN_RDCMD<1：K>的信息的操作1302揭示了存在与串行读操作(生成与N条内部读命令IN_RDCMD<1：N>对应的串行读命令SR_RDCMD和起始地址ST_ADD以及将所生成的串行读命令SR_RDCMD和所生成的起始地址ST_ADD传送到存储装置150的操作)对应的N条内部读命令IN_RDCMD<1：N>。本文中，当K大于N时，这可意味着，在内部读命令IN_RDCMD<1：K>之中可存在与其物理地址不连续的内部读命令对应的内部读命令IN_RDCMD<1:K-N>。简言之，可存在内部读命令IN_RDCMD<1：K>之中的作为除了与串行读操作对应的N条内部读命令IN_RDCMD<1：N>之外的其它内部读命令的K-N条内部读命令IN_RDCMD<1:K-N>。在这种情况下，控制器130可将K-N条内部读命令IN_RDCMD<1：K-N>和与K-N条内部读命令IN_RDCMD<1：K-N>对应的K-N个物理地址传送到存储装置150(参见1305)。
本文中，与串行读操作不对应的内部读命令IN_RDCMD<1：K>或IN_RDCMD<1：N-K>可被称为不具有连续物理地址的“随机内部读命令”。另外，与随机内部读命令对应的物理地址IN_ADD<1:K>或IN_ADD<K-N>可被称为“随机物理地址”。
当随机内部读命令IN_RDCMD<1：K>或IN_RDCMD<1：N-K>和随机物理地址IN_ADD<1：K>或IN_ADD<K-N>被原样传送到存储装置150时，存储装置150内部的地址计数器510可不执行任何操作。替代地，存储装置150内部的读操作器500可执行与读操作相关的所有操作。
本文中，读操作器500执行与读操作相关的所有操作的事实意味着，读操作器500执行通用存储装置的读操作。简言之，如图8中例示的，读操作器500可执行响应于随机内部读命令IN_RDCMD<1：K>或IN_RDCMD<1:N-K>中的每条而设置读偏置电平(参见610和620)、从分别与随机物理地址IN_ADD<1：K>或IN_ADD<K-N>对应的页读取数据并且将读偏置放电(参见640)的所有操作。
因此，当执行与随机内部读命令IN_RDCMD<1：K>或IN_RDCMD<1:N-K>对应的所有读操作时，会花费比进行图6中例示的读操作所花费的时间tRA、tRB或tRC更长的时间tRD。
另外，由于读操作器500执行与读操作相关的所有操作意味着每当读操作器500执行读取操作时，都执行设置读偏置电平(参见610和620)和将读偏置放电(参见640)的操作。本文中，由于随机内部读命令IN_RDCMD<1：K>或IN_RDCMD<1：N-K>的数量是K或K-N，因此图8中例示的操作会不得不重复执行K或K-N次。
作为在读操作器500中执行与对应于随机内部读命令IN_RDCMD<1：K>或IN_RDCMD<1:N-K>的读操作相关的所有操作的结果，读操作器500可将随机数据IN_RDDATA<1:K>或IN_RDDATA<1:K-N>输出到控制器130。然后，控制器130可将随机数据IN_RDDATA<1：K>或IN_RDDATA<1：K-N>输出到主机102(参见1305)。
例如，如图7中例示的，可假定，从控制器130传送总共四条随机内部读命令IN_RDCMD<1：K>或IN_RDCMD<1：N-K>，与四条随机内部读命令IN_RDCMD<1：K>或IN_RDCMD<1：N-K>对应的随机物理地址IN_ADD<1:K>或IN_ADD<K-N>指示第0页P0、第3页P3、第6页P6和第9页P9。在这种情况下，读操作器500可执行以下操作：响应于第一随机内部读命令IN_RDCMD<1>而设置读偏置电平(参见610和620)，通过检测与第一随机物理地址IN_ADD<1>对应的第0页P0来读取第一随机数据IN_RDDATA<1>(参见630)，并且将读偏置放电(参见640)。
随后，读操作器500可执行以下操作：响应于第二随机内部读命令IN_RDCMD<2>而设置读偏置电平(参见610和620)，通过检测与第二随机物理地址IN_ADD<2>对应的第3页P3来读取第二随机数据IN_RDDATA<2>(参见630)，并且将读偏置放电(参见640)。
随后，读操作器500可执行以下操作：响应于第三随机内部读命令IN_RDCMD<3>而设置读偏置电平(参见610和620)，通过检测与第三随机物理地址IN_ADD<3>对应的第6页P6来读取第三随机数据IN_RDDATA<3>(参见630)，并且将读偏置放电(参见640)。
随后，读操作器500可执行以下操作：响应于第四随机内部读命令IN_RDCMD<4>而设置读偏置电平(参见610和620)，通过检测与第四随机物理地址IN_ADD<4>对应的第9页P9来读取第四随机数据IN_RDDATA<4>(参见630)，并且将读偏置放电(参见640)。
如上所述，当读操作器500读取与随机内部读命令IN_RDCMD<1：K>或IN_RDCMD<1：N-K>和随机物理地址IN_ADD<1：K>或IN_ADD<K-N>对应的数据时，读操作器500会必须重复执行以下操作：每当执行一个读操作(参见630)时，设置读偏置电平(参见610和620)并且将读偏置放电(参见640)。这与以上参照图5和图6描述的本发明的表征操作完全不一致的是，使设置读偏置和将读偏置放电的操作最小化。
图9至图17是示意性例示图1的数据处理***的应用示例的示图。
图9是示意性例示包括根据本实施方式的存储***的数据处理***的另一个示例的示图。图9示意性例示应用根据本实施方式的存储***的存储卡***。
参照图9，存储卡***6100可包括存储器控制器6120、存储装置6130和连接器6110。
更具体地，存储器控制器6120可连接到由非易失性存储器实施的存储装置6130，并且被配置为访问存储装置6130。例如，存储器控制器6120可被配置为控制存储装置6130的读操作、写操作、擦除操作和后台操作。存储器控制器6120可被配置为提供存储装置6130和主机之间的接口，并且驱动用于控制存储装置6130的固件。也就是说，存储器控制器6120可对应于参照图1和图5描述的存储***110的控制器130，并且存储装置6130可对应于参照图1和图5描述的存储***110的存储装置150。
因此，存储器控制器6120可包括RAM、处理单元、主机接口、存储器接口和纠错单元。存储器控制器130还可包括图5中示出的元件。
存储器控制器6120可通过连接器6110与外部装置(例如，图1的主机102)进行通信。例如，如参照图1描述的，存储器控制器6120可被配置为通过诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(多媒体卡)、***组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机***接口(SCSI)、增强型小磁盘接口(EDSI)、集成驱动器电子器件(IDE)、固件、通用闪存存储器(UFS)、WIFI和蓝牙的各种通信协议中的一种或更多种与外部装置进行通信。因此，根据本实施方式的存储***和数据处理***可被应用于有线/无线电子装置或特别地移动电子装置。
可用非易失性存储器来实现存储装置6130。例如，可用诸如可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、NAND闪存存储器、NOR闪存存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)和自旋转矩传送磁RAM(STT-RAM)之类的各种非易失性存储装置来实现存储装置6130。存储装置6130可如图5的存储装置150中一样包括多个管芯。
存储器控制器6120和存储装置6130可被集成到单个半导体装置中。例如，存储器控制器6120和存储装置6130可通过被集成到单个半导体装置中来构造固态驱动器(SSD)。另外，存储器控制器6120和存储装置6130可构造诸如PC卡(PCMCIA：个人计算机存储卡国际协会)、紧凑型闪存(CF)卡、智能媒体卡(例如，SM和SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC、MMCmicro和eMMC)、SD卡(例如，SD、迷你SD、微型SD和SDHC)和通用闪存存储器(UFS)之类的存储卡。
图10是示意性例示包括根据本实施方式的存储***的数据处理***的另一个示例的示图。
参照图10，数据处理***6200可包括具有一个或更多个非易失性存储器的存储装置6230和用于控制存储装置6230的存储器控制器6220。如参照图1所描述的，图10中例示的数据处理***6200可用作诸如存储卡(CF、SD、微型SD等)或USB装置之类的存储介质。存储装置6230可对应于图1和图5中例示的存储***110中的存储装置150，并且存储器控制器6220可对应于图1和图5中例示的存储***110中的控制器130。
存储器控制器6220可响应于主机6210的请求而控制存储装置6230上的读操作、写操作或擦除操作，并且存储器控制器6220可包括一个或更多个CPU 6221、诸如RAM 6222之类的缓冲存储器、ECC电路6223、主机接口6224和诸如NVM接口6225之类的存储器接口。
CPU 6221可控制存储装置6230上的整体操作，例如，读操作、写操作、文件***管理操作和不良页管理操作。RAM 6222可根据CPU 6221的控制进行操作，并且被用作工作存储器、缓冲存储器或高速缓存存储器。当RAM 6222被用作工作存储器时，可将CPU 6221处理的数据暂时存储在RAM 6222中。当RAM 6222被用作缓冲存储器时，RAM 6222可用于缓冲从主机6210发送到存储装置6230或从存储装置6230发送到主机6210的数据。当RAM 6222被用作高速缓存存储器时，RAM 6222可辅助低速存储装置6230进行高速操作。
ECC电路6223可对应于图1中例示的控制器130的ECC单元138。如参照图1所述，ECC电路6223可生成用于纠正从存储装置6230提供的数据的失败位或错误位的ECC(纠错码)。ECC电路6223可对提供到存储装置6230的数据执行纠错编码，由此形成具有奇偶校验位的数据。奇偶校验位可被存储在存储装置6230中。ECC电路6223可对从存储装置6230输出的数据执行纠错解码。此时，ECC电路6223可使用奇偶校验位来纠错。例如，如参照图1所述的，ECC电路6223可使用LDPC码、BCH码、涡轮码、里德-索罗门码、卷积码、RSC或诸如TCM或BCM之类的编码调制来纠错。
存储器控制器6220可通过主机接口6224向/从主机6210发送/接收数据，并且通过NVM接口6225向/从存储装置6230发送/接收数据。主机接口6224可通过PATA总线、SATA总线、SCSI、USB、PCIe或NAND接口连接到主机6210。存储器控制器6220可具有带有诸如WiFi或长期演进(LTE)之类的移动通信协议的无线通信功能。存储器控制器6220可连接到外部装置(例如，主机6210或另一个外部装置)，然后向/从外部装置发送/接收数据。具体地，因为存储器控制器6220被配置为通过各种通信协议中的一种或更多种与外部装置通信，所以根据本实施方式的存储***和数据处理***可应用于有线/无线电子装置或特别地移动电子装置。
图11是示意性例示包括根据本实施方式的存储***的数据处理***的另一个示例的示图。图11示意性例示应用根据本实施方式的存储***的SSD。
参照图11，SSD 6300可包括控制器6320和包括多个非易失性存储器的存储装置6340。控制器6320可对应于图1至图9中描述的存储***110中的控制器130，并且存储装置6340可对应于图1至图9中描述的存储***中的存储装置150。
更具体地，控制器6320可通过多个通道CH1到CHi连接到存储装置6340。控制器6320可包括一个或更多个处理器6321、缓冲存储器6325、ECC电路6322、主机接口6324和存储器接口，例如，非易失性存储器接口6326。
缓冲存储器6325可暂时存储从主机6310提供的数据或从包括在存储装置6340中的多个闪存存储器NVM提供的数据，或者暂时存储多个闪存存储器NVM的元数据，例如，包括映射表的映射数据。可用诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM之类的易失性存储器或诸如FRAM、ReRAM、STT-MRAM和PRAM之类的非易失性存储器来实施缓冲存储器6325。为了便于描述，图10例示缓冲存储器6325存在于控制器6320中。然而，缓冲存储器6325可存在于控制器6320的外部。
ECC电路6322可在编程操作期间计算将被编程到存储装置6340的数据的ECC值，在读操作期间基于ECC值对从存储装置6340读取的数据执行纠错操作，并且在失败数据恢复操作期间对从存储装置6340恢复的数据执行纠错操作。
主机接口6324可提供与外部装置(例如，主机6310)的接口功能，并且非易失性存储器接口6326可提供与通过多个通道连接的存储装置6340的接口功能。
此外，可提供应用图1至图9中描述的存储***110的多个SSD 6300，以实施数据处理***，例如，RAID(独立磁盘冗余阵列)***。此时，RAID***可包括多个SSD 6300和用于控制多个SSD 6300的RAID控制器。当RAID控制器响应于主机6310提供的写命令而执行编程操作时，RAID控制器可根据多个RAID层(也就是说，从SSD 6300中的主机6310提供的写命令的RAID层信息)来选择一个或更多个存储***或SSD 6300，并且将与写命令对应的数据输出到所选择的SSD 6300。此外，当RAID控制器响应于主机6310提供的读命令而执行读命令时，RAID控制器可根据多个RAID层(也就是说，从SSD 6300中的主机6310提供的读命令的RAID层信息)来选择一个或更多个存储***或SSD 6300，并且将从所选择的SSD 6300读取的数据提供到主机6310。
图12是示意性例示包括根据本实施方式的存储***的数据处理***的另一个示例的示图。图12示意性例示应用根据本实施方式的存储***的嵌入式多媒体卡(eMMC)。
参照图12，eMMC 6400可包括控制器6430和由一个或更多个NAND闪存存储器实施的存储装置6440。控制器6430可对应于图1至图9中描述的存储***110中的控制器130，并且存储装置6440可对应于图1至图9中描述的存储***110中的存储装置150。
更具体地，控制器6430可通过多个通道连接到存储装置6440。控制器6430可包括一个或更多个核6432、主机接口6431和存储器接口(例如，NAND接口6433)。
核6432可控制eMMC 6400的整体操作，主机接口6431可提供控制器6430和主机6410之间的接口功能，并且NAND接口6433可提供存储装置6440和控制器6430之间的接口功能。例如，主机接口6431可用作并行接口，例如，参照图1描述的MMC接口。此外，主机接口6431可用作串行接口，例如，UHS((超高速)-I/UHS-II)接口。
图13至图16是示意性例示包括根据本实施方式的存储***的数据处理***的其它示例的示图。图13至图16示意性例示应用根据本实施方式的存储***的UFS(通用闪存存储)***。
参照图13至图16，UFS***6500、6600、6700和6800可分别包括主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830。主机6510、6610、6710和6810可用作有线/无线电子装置或特别地移动电子装置的应用处理器，UFS装置6520、6620、6720和6820可用作嵌入式UFS装置，并且UFS卡6530、6630、6730和6830可用作外部嵌入式UFS装置或可移动UFS卡。
在相应UFS***6500、6600、6700和6800中的主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过UFS协议与外部装置(例如，有线/无线电子装置或特别地移动电子装置)通信，并且可用图1至图9中例示的存储***110来实施UFS装置6520、6620、6720和6820和UFS卡6530、6630、6730和6830。例如，在UFS***6500、6600、6700和6800中，UFS装置6520、6620、6720和6820可按参照图10至图12描述的数据处理***6200、SSD 6300或eMMC 6400的形式来实施，并且UFS卡6530、6630、6730和6830可按参照图9描述的存储卡***6100的形式来实施。
此外，在UFS***6500、6600、6700和6800中，主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过UFS接口(例如，MIPI(移动工业处理器接口)中的MIPI M-PHY和MIPI UniPro(统一协议))彼此通信。此外，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过除了UFS协议之外的各种协议(例如，UFD、MMC、SD、迷你SD和微型SD)彼此通信。
在图13中例示的UFS***6500中，主机6510、UFS装置6520和UFS卡6530中的每个可包括UniPro。主机6510可执行交换操作，以便与UFS装置6520和UFS卡6530进行通信。具体地，主机6510可通过链路层交换(例如，UniPro处的L3交换)与UFS装置6520或UFS卡6530进行通信。此时，UFS装置6520和UFS卡6530可通过主机6510的UniPro处的链路层交换彼此进行通信。在本实施方式中，为了便于描述，已经示例了其中一个UFS装置6520和一个UFS卡6530连接到主机6510的配置。然而，多个UFS装置和UFS卡可并联地或以星形形式连接到主机6410，并且多个UFS卡可并联地或以星形形式连接到UFS装置6520或串联地或以链形式连接到UFS装置6520。
在图14中例示的UFS***6600中，主机6610、UFS装置6620和UFS卡6630中的每个可包括UniPro，并且主机6610可通过执行交换操作的交换模块6640(例如，通过在UniPro处执行链路层交换(例如，L3交换)的交换模块6640)与UFS装置6620或UFS卡6630通信。UFS装置6620和UFS卡6630可通过UniPro处的交换模块6640的链路层交换彼此进行通信。在本实施方式中，为了便于描述，已经示例了其中一个UFS装置6620和一个UFS卡6630连接到交换模块6640的配置。然而，多个UFS装置和UFS卡可并联地或以星形形式连接到交换模块6640，并且多个UFS卡可串联地或以链形式连接到UFS装置6620。
在图15中例示的UFS***6700中，主机6710、UFS装置6620和UFS卡6630中的每个可包括UniPro，并且主机6710可通过执行交换操作的交换模块6740(例如，通过在UniPro处执行链路层交换(例如，L3交换)的交换模块6740)与UFS装置6720或UFS卡6730通信。此时，UFS装置6720和UFS卡6730可通过UniPro处的交换模块6740的链路层交换彼此进行通信，并且交换模块6740可与UFS装置6720集成为UFS装置6720内部或外部的一个模块。在本实施方式中，为了便于描述，已经示例了其中一个UFS装置6720和一个UFS卡6730连接到交换模块6740的配置。然而，各自包括交换模块6740和UFS装置6720的多个模块可并联地或者以星形形式连接到主机6710或串联地或以链形式彼此连接。此外，多个UFS卡可并联地或以星形形式连接到UFS装置6720。
在图16中例示的UFS***6800中，主机6810、UFS装置6820和UFS卡6830中的每个可包括M-PHY和UniPro。主机6820可执行交换操作，以便与主机6810和UFS卡6830进行通信。具体地，UFS装置6820可通过用于与主机6810进行通信的M-PHY和UniPro模块与用于与UFS卡6830进行通信的M-PHY和UniPro模块之间的交换操作(例如，通过目标ID(标识符)交换操作)来与主机6810或UFS卡6830进行通信，此时，主机6810和UFS卡6830可通过UFS装置6820的M-PHY和UniPro模块之间的目标ID交换彼此进行通信。在本实施方式中，为了便于描述，已经示例了其中一个UFS装置6810和一个UFS卡6830连接到UFS装置6820的配置。然而，多个UFS装置可并联地或以星形形式连接到主机6810，或串联地或以链形式连接到主机6810，并且多个UFS卡可并联地或以星形形式连接到UFS装置6820或串联地或以链形式连接到UFS装置6820。
图17是示意性例示包括根据实施方式的存储***的数据处理***的另一个示例的示图。图17是示意性例示应用根据本实施方式的存储***的用户***的示图。
参照图17，用户***6900可包括应用处理器6930、存储器模块6920、网络模块6940、存储模块6950和用户接口6910。
更具体地，应用处理器6930可驱动用户***6900中包括的组件(例如，OS)，并且包括控制用户***6900中包括的组件的控制器、接口和图形引擎。应用处理器6930可被设置为片上***(SoC)。
存储器模块6920可用作用户***6900的主存储器、工作存储器、缓冲存储器或高速缓存存储器。存储器模块6920可包括诸如DRAM、SDRAM、DDR SDRAM、DDR2SDRAM、DDR3SDRAM、LPDDR SDARM、LPDDR3SDRAM或LPDDR3SDRAM之类的易失性RAM或诸如PRAM、ReRAM、MRAM或FRAM之类的非易失性RAM。例如，可以基于POP(层叠式封装)来封装和安装应用处理器6930和存储器模块6920。
网络模块6940可与外部装置进行通信。例如，网络模块6940可不仅支持有线通信，而且支持诸如码分多址(CDMA)、全球移动通信***(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、全球微波接入互操作性(Wimax)、无线局域网(WLAN)、超宽带(UWB)、蓝牙、无线显示(WI-DI)之类的各种无线通信协议，由此与有线/无线电子装置或特别地移动电子装置进行通信。因此，根据本发明的实施方式的存储***和数据处理***可应用于有线/无线电子装置。网络模块6940可被包括在应用处理器6930中。
存储模块6950可存储数据(例如，从应用处理器6930接收的数据)，然后可将所存储的数据发送到应用处理器6930。存储模块6950可由诸如相变RAM(PRAM)、磁RAM(MRAM)、电阻式RAM(ReRAM)、NAND闪存、NOR闪存和3D NAND闪存之类的非易失性半导体存储装置来实施，并且被设置为诸如存储卡或用户***6900的外部驱动之类的可移动存储介质。存储模块6950可对应于参照图1和图5描述的存储***110。此外，存储模块6950可被实施为以上参照图11至图16描述的SSD、eMMC和UFS。
用户接口6910可包括用于向应用处理器6930输入数据或命令或者将数据输出到外部装置的接口。例如，用户接口6910可包括诸如键盘、键区、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电元件之类的用户输入接口，以及诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵型OLED(AMOLED)显示装置、LED、扬声器和电机之类的用户输出接口。
此外，当图1至图9中描述的存储***110被应用于用户***6900的移动电子装置时，应用处理器6930可控制移动电子装置的整体操作，并且网络模块6940可用作通信模块，用于控制与外部装置的有线/无线通信。用户接口6910可将处理器6930处理的数据显示在移动电子装置的显示/触摸模块上，或支持从触摸板接收数据的功能。
根据本发明的实施方式，当主机对其请求读操作的数据被发现要存储在存储***内部的物理上连续的空间中时，存储***可通过单独地生成与其对应的串行命令并且控制存储装置的操作来高效执行存储装置中的读操作。以这种方式，可以节省执行读操作所消耗的时间和功率。
虽然已经相对于特定实施方式描述了本发明，但本领域的技术人员应当清楚，在不脱离随附权利要求书限定的本分明的精神和范围的情况下，可进行各种改变和修改。
相关申请的交叉引用
本申请要求2017年3月27日提交的韩国专利申请No.10-2017-0038271的优先权，该申请的全部内容以引用方式并入本文中。

Claims (10)

1.一种存储***，该存储***包括：
存储装置；以及
控制器，该控制器适用于控制所述存储装置以当外部读命令包括对串行读操作的请求时，通过提供串行读命令和用于所述串行读命令的起始物理地址来执行所述串行读操作，
其中，所述串行读命令包括连续物理地址数量信息，
其中，响应于所述串行读命令，所述存储装置设置读偏置，根据所述起始物理地址和所述连续物理地址数量信息用所设置的读偏置来读取存储在其中的数据，然后将所述读偏置放电。
2.根据权利要求1所述的存储***，
其中，所述控制器还通过将所述外部读命令转换成各自用于指示以页为单位执行的读操作的多条内部读命令并且通过确定与所述内部读命令对应的物理地址是否是连续的来确定所述外部读命令是否包括对所述串行读操作的请求，并且
其中，所述内部读命令的数量大于3。
3.根据权利要求2所述的存储***，其中，当与所述内部读命令对应的物理地址被确定是连续的时，所述控制器还选择连续的物理地址之中的开始的物理地址作为所述起始物理地址。
4.根据权利要求3所述的存储***，其中，所述连续物理地址数量信息是所述连续的物理地址的数量的信息。
5.根据权利要求1所述的存储***，其中，所述存储装置包括：
地址计数器，该地址计数器适用于基于所述起始物理地址和所述连续物理地址数量信息来生成后续的串行地址和结束物理地址；以及
读操作器，该读操作器适用于设置读偏置电平，用所设置的读偏置电平来读取所述存储装置的所述起始物理地址、所述后续的串行地址和所述结束物理地址的数据，然后将所设置的读偏置电平放电。
6.一种用于操作设置有存储装置和控制器的存储***的方法，该方法包括以下步骤：
由所述控制器控制所述存储装置以通过提供串行读命令和用于所述串行读命令的起始物理地址来执行串行读操作，其中，当外部读命令包括对串行读操作的请求时，所述串行读命令包括连续物理地址数量信息；
由所述存储装置响应于所述串行读命令而设置读偏置；
由所述存储装置根据所述起始物理地址和所述连续物理地址数量信息用所设置的读偏置来读取存储在其中的数据；以及
由所述存储装置将所述读偏置放电。
7.根据权利要求6所述的方法，该方法还包括以下步骤：确定所述外部读命令是否包括对所述串行读操作的请求，该步骤包括：将所述外部读命令转换成各自用于指示以页为单位执行的读操作的多条内部读命令，以及确定与所述内部读命令对应的物理地址是否是连续的，
其中，所述内部读命令的数量大于3。
8.根据权利要求7所述的方法，该方法还包括以下步骤：在与所述内部读命令对应的物理地址被确定是连续的时，由所述控制器选择连续的物理地址之中的开始的物理地址作为所述起始物理地址。
9.根据权利要求8所述的方法，其中，所述连续物理地址数量信息是所述连续的物理地址的数量的信息。
10.根据权利要求6所述的方法，其中，读取所述数据的步骤包括：
基于所述起始物理地址和所述连续物理地址数量信息来生成后续的串行地址和结束物理地址；以及
用所设置的读偏置电平来读取所述存储装置的所述起始物理地址、所述后续的串行地址和所述结束物理地址的数据。
CN201711155477.7A 2017-03-27 2017-11-20 存储***及其操作方法 Pending CN108664408A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170038271A KR20180109139A (ko) 2017-03-27 2017-03-27 메모리 시스템 및 메모리 시스템의 동작방법
KR10-2017-0038271 2017-03-27

Publications (1)

Publication Number Publication Date
CN108664408A true CN108664408A (zh) 2018-10-16

Family

ID=63582811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711155477.7A Pending CN108664408A (zh) 2017-03-27 2017-11-20 存储***及其操作方法

Country Status (3)

Country Link
US (1) US20180277176A1 (zh)
KR (1) KR20180109139A (zh)
CN (1) CN108664408A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111209224A (zh) * 2018-11-21 2020-05-29 爱思开海力士有限公司 存储器***及其操作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5454098A (en) * 1992-09-28 1995-09-26 Conner Peripherals, Inc. Method of emulating access to a sequential access data storage device while actually using a random access storage device
US20060212674A1 (en) * 2005-02-07 2006-09-21 Chung Hyun-Mo Run level address mapping table and related method of construction
CN101147119A (zh) * 2005-02-16 2008-03-19 桑迪士克股份有限公司 快闪存储器中的直接数据文件存储实施技术
CN101876956A (zh) * 2009-12-15 2010-11-03 北京中星微电子有限公司 Sd卡的文件存取方法及装置
CN102610260A (zh) * 2011-01-19 2012-07-25 旺宏电子股份有限公司 一种集成电路装置
CN103455280A (zh) * 2012-05-31 2013-12-18 国际商业机器公司 用于执行存储器复制的方法和***
CN103838517A (zh) * 2012-11-23 2014-06-04 中国科学院声学研究所 一种用于传输多核处理器和磁盘阵列间数据的方法及***

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10289313B2 (en) * 2016-06-28 2019-05-14 Intel Corporation Method and apparatus for improving sequential reading in NAND flash

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5454098A (en) * 1992-09-28 1995-09-26 Conner Peripherals, Inc. Method of emulating access to a sequential access data storage device while actually using a random access storage device
US20060212674A1 (en) * 2005-02-07 2006-09-21 Chung Hyun-Mo Run level address mapping table and related method of construction
CN101147119A (zh) * 2005-02-16 2008-03-19 桑迪士克股份有限公司 快闪存储器中的直接数据文件存储实施技术
CN101876956A (zh) * 2009-12-15 2010-11-03 北京中星微电子有限公司 Sd卡的文件存取方法及装置
CN102610260A (zh) * 2011-01-19 2012-07-25 旺宏电子股份有限公司 一种集成电路装置
CN103455280A (zh) * 2012-05-31 2013-12-18 国际商业机器公司 用于执行存储器复制的方法和***
CN103838517A (zh) * 2012-11-23 2014-06-04 中国科学院声学研究所 一种用于传输多核处理器和磁盘阵列间数据的方法及***

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111209224A (zh) * 2018-11-21 2020-05-29 爱思开海力士有限公司 存储器***及其操作方法

Also Published As

Publication number Publication date
KR20180109139A (ko) 2018-10-08
US20180277176A1 (en) 2018-09-27

Similar Documents

Publication Publication Date Title
CN110399311A (zh) 存储器***及该存储器***的操作方法
CN108255739A (zh) 存储器***及其操作方法
CN108304141A (zh) 存储器***及其操作方法
CN109144408A (zh) 存储器***及其操作方法
CN107562649A (zh) 存储器***及其操作方法
CN108694096A (zh) 控制器、存储***及其操作方法
CN109656472A (zh) 存储器***及其操作方法
CN109388594A (zh) 存储器***及其操作方法
CN109521947A (zh) 存储器***以及存储器***的操作方法
CN109390003A (zh) 存储器***及其操作方法
CN108388525A (zh) 存储器***及其操作方法
CN108268212A (zh) 控制器及操作方法
CN110531922A (zh) 存储器***、控制器及其操作方法
CN110362270A (zh) 存储器***及其操作方法
CN110058797A (zh) 存储器***及其操作方法
CN110322920A (zh) 控制器及控制器的操作方法
CN108257637A (zh) 存储器***及其操作方法
CN108121665A (zh) 存储器***及其操作方法
CN109271328A (zh) 存储器***及其操作方法
CN108932203A (zh) 数据处理***和数据处理方法
CN107807887A (zh) 存储器***及其操作方法
CN108932202A (zh) 存储器***及其操作方法
CN109656749A (zh) 存储器***及其操作方法
CN108427536A (zh) 存储器***及其操作方法
CN108363547A (zh) 控制器及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181016

WD01 Invention patent application deemed withdrawn after publication