CN108511471A - 固体摄像装置、固体摄像装置的制造方法以及电子设备 - Google Patents

固体摄像装置、固体摄像装置的制造方法以及电子设备 Download PDF

Info

Publication number
CN108511471A
CN108511471A CN201810156029.7A CN201810156029A CN108511471A CN 108511471 A CN108511471 A CN 108511471A CN 201810156029 A CN201810156029 A CN 201810156029A CN 108511471 A CN108511471 A CN 108511471A
Authority
CN
China
Prior art keywords
charge
conductive
semiconductor layer
type semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810156029.7A
Other languages
English (en)
Other versions
CN108511471B (zh
Inventor
盛也
盛一也
田中俊介
长谷川琢真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Prunicus Singapore Pte Ltd
Original Assignee
Puri Ltd By Share Ltd Of Japan Nikku Dew
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Puri Ltd By Share Ltd Of Japan Nikku Dew filed Critical Puri Ltd By Share Ltd Of Japan Nikku Dew
Publication of CN108511471A publication Critical patent/CN108511471A/zh
Application granted granted Critical
Publication of CN108511471B publication Critical patent/CN108511471B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H01L27/14656—Overflow drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14887—Blooming suppression
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

提供一种固体摄像装置、固体摄像装置的制造方法以及电子设备。嵌入型光电二极管具有：基板，具有被照射光的第1基板面侧和与第1基板面侧对置的一侧的第2基板面侧(前面侧)；光电变换部，包括嵌入于基板而形成的第1导电型半导体层，且具有对所接收的光的光电变换功能及电荷蓄积功能；第2导电型分离层，形成在光电变换部的第1导电型半导体层的侧部；和一个电荷传输栅极部，能传输蓄积在光电变换部中的电荷，光电变换部在第1导电型半导体层的至少一部分包括：至少一个第2导电型半导体层，其在与基板的法线正交的方向上形成至少一个子区域，且与第1导电型半导体层具有结电容成分。由此，能增加蓄积电容，且能实现噪声降低、高灵敏度化。

Description

固体摄像装置、固体摄像装置的制造方法以及电子设备
本发明包括2017年2月24日在日本专利局提交的日本专利申请 JP2017-33802相关的主题，将其全部内容援引于此。
技术领域
本发明涉及固体摄像装置、固体摄像装置的制造方法以及电子设备。
背景技术
作为使用了检测光来产生电荷的光电变换元件的固体摄像装置(图像 传感器)，CCD(Charge Coupled Device)图像传感器、CMOS (Complementary Metal OxideSemiconductor)图像传感器已被付诸实用。
CCD图像传感器以及CMOS图像传感器作为数码照相机、摄像机、 监控用照相机、医疗用内窥镜、个人计算机(PC)、便携式电话等便携式 终端装置(移动设备)等各种电子设备的一部分而被广泛应用。
CCD图像传感器和CMOS图像传感器虽然将光电二极管用于光电变 换元件，但光电变换后的信号电荷的传输方式不同。
在CCD图像传感器中，通过垂直传输部(垂直CCD、VCCD)和水 平传输部(水平CCD、HCCD)将信号电荷传输至输出部之后变换为电信 号并进行放大。
相对于此，在CMOS图像传感器中，对按每个包括光电二极管的像素 变换后的电荷进行放大，并作为读取信号来输出。
CMOS图像传感器的各像素的构成是，例如针对一个光电二极管，作 为有源元件包括作为传输元件的传输晶体管、作为复位元件的复位晶体 管、作为源极跟随元件(放大元件)的源极跟随晶体管以及作为选择元件 的选择晶体管这四个元件(例如参照专利文献1)。
此外，在各像素也可以设置用于排出在光电二极管的蓄积期间从光电 二极管溢出的溢流电荷的溢流闸(溢流晶体管)。
传输晶体管连接在光电二极管和作为输出节点的浮动扩散层(FD： FloatingDiffusion，浮动扩散区)之间。
传输晶体管在光电二极管的电荷蓄积期间保持非导通状态，在将光电 二极管的蓄积电荷传输到浮动扩散区的传输期间，对栅极施加控制信号而 保持导通状态，将由光电二极管光电变换后的电荷传输到浮动扩散区FD。
复位晶体管连接在电源线和浮动扩散区FD之间。
复位晶体管通过对其栅极提供复位用控制信号，从而将浮动扩散区 FD的电位复位至电源线的电位。
在浮动扩散区FD连接了源极跟随晶体管的栅极。源极跟随晶体管经 由选择晶体管与垂直信号线连接，构成了像素部外的负载电路的恒定电流 源和源极跟随器。
并且，控制信号(地址信号或选择信号)被提供至选择晶体管的栅极， 选择晶体管接通。
若选择晶体管接通，则源极跟随晶体管对浮动扩散区FD的电位进行 放大并将与其电位相应的电压输出到垂直信号线。通过垂直信号线后，从 各像素输出的电压被输出到作为像素信号读取电路的列并列处理部。
此外，在各像素中，作为光电二极管(PD)，广泛使用了嵌入型光电 二极管(PinnedPhoto Diode，PPD)。
在形成光电二极管(PD)的基板表面存在悬空键等缺陷所引起的表面 能级，因此由于热能而产生很多的电荷(暗电流)，无法读取正确的信号。
在嵌入型光电二极管(PPD)中，通过将光电二极管(PD)的电荷蓄 积部嵌入到基板内，从而能够降低暗电流向信号的混入。
另外，光电二极管(PD)的灵敏度例如能够通过改变曝光时间等来变 更。
嵌入型光电二极管(PPD)如下构成，例如形成n型半导体区域，在 该n型半导体区域的表面、即与绝缘膜的界面附近，形成用于暗电流抑制 的较低的杂质浓度浓的p型半导体区域。
专利文献1：JP特开2005-223681号公报
另外，在现有的结构中，例如在像素尺寸小的情况下，通过嵌入型光 电二极管(PPD)部的像素分离p型区域和嵌入型二极管的纵向的结 (junction)以及设置于正上方的表面p+区域像素的结电容，能够高效地 蓄积电荷。
然而，在尺寸比较大且纵横比比较大，例如是3μm□程度的像素的情 况下，蓄积电荷主要限于靠近光电二极管(PD)部表面的部位中的、横向 的pn结电容(junctioncapacitance)，难以高效地增加蓄积电容。
此外，在将光电二极管(PD)部的光电变换部(层)单纯地分为多个、 例如分为两个的情况下，由于传输栅极会变成多个，因此存在电荷电压变 换部的电容增加，变换效率劣化，其结果噪声特性劣化这样的缺点。
发明内容
本发明提供一种能够增加蓄积电容的同时实现噪声降低、高灵敏度化 的固体摄像装置、固体摄像装置的制造方法以及电子设备。
本发明的第1观点的固体摄像装置具有：基板，具有第1基板面侧和 与该第1基板面侧对置的一侧的第2基板面侧；光电变换部，包括嵌入于 所述基板而形成的第1导电型半导体层，且具有对所接收的光的光电变换 功能以及电荷蓄积功能；第2导电型分离层，形成在所述光电变换部的所 述第1导电型半导体层的侧部；和一个电荷传输栅极部，能够传输蓄积在 所述光电变换部中的电荷，所述光电变换部在所述第1导电型半导体层的 至少一部分包括：至少一个第2导电型半导体层，其在与所述基板的法线 正交的方向上形成至少一个子区域，且与所述第1导电型半导体层具有结 电容成分，所述一个电荷传输栅极部能够传输蓄积在所述光电变换部的所 述子区域中的电荷。
本发明的第2观点的固体摄像装置的制造方法，具有：形成光电变换 部的步骤，所述光电变换部形成嵌入于基板的第1导电型半导体层，具有 对所接收的光的光电变换功能以及电荷蓄积功能，所述基板具有第1基板 面侧和与该第1基板面侧对置的一侧的第2基板面侧；在所述光电变换部 的所述第1导电型半导体层的侧部形成第2导电型分离层的步骤；在所述 光电变换部的所述第1导电型半导体层的至少一部分形成至少一个第2导 电型半导体层的步骤，所述第2导电型半导体层在与所述基板的法线正交 的方向上形成至少一个子区域，且与所述第1导电型半导体层具有结电容 成分；和形成一个电荷传输栅极部的步骤，所述一个电荷传输栅极部能够 传输蓄积在所述光电变换部的所述子区域中的电荷。
本发明的第3观点的电子设备，固体摄像装置；和光学***，将被摄 体像成像于所述固体摄像装置中，所述固体摄像装置具有：基板，具有第 1基板面侧和与该第1基板面侧对置的一侧的第2基板面侧；光电变换部， 包括嵌入于所述基板而形成的第1导电型半导体层，且具有对所接收的光 的光电变换功能以及电荷蓄积功能；第2导电型分离层，形成在所述光电 变换部的所述第1导电型半导体层的侧部；和一个电荷传输栅极部，能够 传输蓄积在所述光电变换部中的电荷，所述光电变换部在所述第1导电型 半导体层的至少一部分包括：至少一个第2导电型半导体层，其在与所述 基板的法线正交的方向上形成至少一个子区域，且与所述第1导电型半导 体层具有结电容成分，所述一个电荷传输栅极部能够传输蓄积在所述光电 变换部的所述子区域中的电荷。
发明效果
根据本发明，能够增加蓄积电容的同时实现噪声降低、高灵敏度化。
附图说明
图1是表示本发明的第1实施方式涉及的固体摄像装置的结构例的框 图。
图2是表示本第1实施方式涉及的像素的一例的电路图。
图3是表示本发明的第1实施方式涉及的嵌入型光电二极管(PPD) 的除了电荷传输栅极部之外的主要部分的结构例的简略剖视图。
图4是表示本发明的第1实施方式涉及的嵌入型光电二极管(PPD) 的包括电荷传输栅极部的主要部分的结构例的简略剖视图。
图5是示意性地表示本发明的第1实施方式涉及的嵌入型光电二极管 (PPD)的包括电荷传输栅极部的主要部分的布局例的图。
图6(A)以及图6(B)是用于说明通过在本第1实施方式的光电变 换部的n层(第1导电型半导体层)设置p-层(第2导电型半导体层)， 从而蓄积电容增加的理由的图。
图7(A)以及图7(B)是用于与比较例进行比较来说明本第1实施 方式的嵌入型光电二极管(PPD)中的pn结电容的图。
图8(A)以及图8(B)是表示沿着图7(A)以及图7(B)所示的 虚线所表示的切割线a-a’以及b-b’的静电势分布的图。
图9(A)以及图9(B)是表示使用两个子区域为不同尺寸(1.1μm 以及1.4μm)的嵌入型光电二极管(PPD)，实施了2D器件/过程仿真的 结果的图。
图10(A)以及图10(B)是用于与比较例进行比较来说明本第1实 施方式的嵌入型光电二极管(PPD)中与施加给n层的像素的偏置电压相 应的耗尽情况的图。
图11是与比较例进行比较来用表示出本第1实施方式的嵌入型光电 二极管(PPD)中与施加给n层的像素的偏置电压相应的耗尽情况的图。
图12是与比较例进行比较来用表示出本第1实施方式的嵌入型光电 二极管(PPD)中的像素性能特性的图。
图13是表示本第1实施方式的嵌入型光电二极管(PPD)中的频谱响 应特性的图。
图14是表示本第1实施方式的嵌入型光电二极管(PPD)中的角度响 应特性的图。
图15是表示本实施方式中的通常的像素读取动作时的快门扫描以及 读取扫描的动作定时的图。
图16(A)～图16(C)是用于说明本发明的实施方式涉及的固体摄 像装置的像素部的列输出的读取***的结构例的图。
图17是表示本发明的第1实施方式涉及的像素部以及电容可变部的 结构例的图。
图18是用于说明在本第1实施方式涉及的电容可变部应用了合并开 关(binningswitch)时的实现宽动态范围的动作的时序图。
图19是表示本发明的第2实施方式涉及的嵌入型光电二极管(PPD) 的除了电荷传输栅极部之外的主要部分的结构例的简略剖视图。
图20是表示本发明的第3实施方式涉及的嵌入型光电二极管(PPD) 的除了电荷传输栅极部之外的主要部分的结构例的简略剖视图。
图21是表示本发明的第4实施方式涉及的嵌入型光电二极管(PPD) 的除了电荷传输栅极部之外的主要部分的结构例的简略剖视图。
图22是表示本发明的第5实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的简略剖视图。
图23(A)～图23(C)是表示本发明的第6实施方式涉及的嵌入型 光电二极管(PPD)的主要部分的结构例的图。
图24(A)～图24(C)是表示本发明的第7实施方式涉及的嵌入型 光电二极管(PPD)的主要部分的结构例的图。
图25是表示本发明的第8实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的图。
图26是本发明的第9实施方式涉及的嵌入型光电二极管(PPD)的主 要部分的结构例的图。
图27是表示本发明的第10实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的图。
图28是表示本发明的第11实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的图。
图29是表示本发明的第12实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的图。
图30是表示本发明的第13实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的图。
图31是表示本发明的第14实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的图。
图32是表示本发明的第15的实施方式涉及的嵌入型光电二极管 (PPD)的主要部分的结构例的图。
图33是表示本发明的第16实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的图。
图34是表示本发明的第17实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的图。
图35是表示本发明的第18实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的图。
图36是表示本发明的第19实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的图。
图37是表示本发明的第20实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的图。
图38是表示本发明的第21实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的图。
图39是表示本发明的第22实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的图。
图40是表示本发明的第23实施方式涉及的像素部以及电容可变部的 结构例的图。
图41是对本第23实施方式涉及的电容可变部应用了合并开关时的实 现宽动态范围的动作的时序图。
图42是表示本发明的第24实施方式涉及的像素部以及电容可变部的 结构例的图。
图43是对本第24实施方式涉及的电容可变部应用了合并开关时的实 现宽动态范围的动作的时序图。
图44是用于说明本发明的实施方式涉及的固体摄像装置还能够应用 于像素共有结构的图。
图45是示意性地表示图44的2像素共有结构的布局例的图。
图46(A)以及图46(B)是用于说明本发明的实施方式涉及的固体 摄像装置能够应用于表面照射型图像传感器和背面照射型图像传感器这 两者的图。
图47是表示应用本发明的实施方式涉及的固体摄像装置的电子设备 的结构的一例的图。
具体实施方式
以下，与附图相关联地说明本发明的实施方式。
(第1实施方式)
图1是表示本发明的第1实施方式涉及的固体摄像装置的结构例的框 图。
在本实施方式中，固体摄像装置10例如由CMOS图像传感器构成。
如图1所示，该固体摄像装置10作为主要构成要素而具有：作为摄 像部的像素部20；垂直扫描电路(行扫描电路)30；读取电路(列读取电 路)40；水平扫描电路(列扫描电路)50；以及定时控制电路60。
由这些构成要素中的例如垂直扫描电路30、读取电路40、水平扫描 电路50以及定时控制电路60构成像素信号的读取部70。
在本第1实施方式中，如后面详述的那样，固体摄像装置10作为光 电变换元件而具有在像素部20中排列为矩阵状的像素(或像素部20)，并 且该像素由嵌入型光电二极管(PPD)形成。
本实施方式的嵌入型二极管(PPD)具有：基板，具有被照射光的第 1基板面侧(例如背面侧)和与第1基板面侧对置的一侧的第2基板面侧 (前面侧)；光电变换部，包括嵌入于基板而形成的第1导电型(例如在 本实施方式中为n型)半导体层(以下，有时称作n层)，具有对所接收 的光的光电变换功能以及电荷蓄积功能；第2导电型(在本实施方式中为 p型)分离层，形成在光电变换部的第1导电型半导体层(n层)的侧部； 和一个电荷传输栅极部，能够传输在光电变换部中蓄积的电荷。
并且，光电变换部在第1导电型半导体层(n层)的至少一部分，包 括在与基板的法线正交的方向(X或Y方向)上形成至少一个(一个或两 个以上)子区域且与第1导电型半导体层(n层)具有结电容成分的至少 一个第2导电型(在本实施方式中为p型)半导体层(以下，有时也称作 p层)，一个电荷传输栅极部构成为能够传输蓄积在光电变换部的子区域中的电荷。
这样，本实施方式的固体摄像装置10在嵌入型二极管(PPD)的光电 变换部中，在像素内设置多个与基板的法线正交的方向(水平方向)的pn 结部(junction part)，并设为能够通过一个电荷传输部来读取所蓄积的电 荷的结构，由此能够增加蓄积电容，同时能实现噪声降低、高灵敏度化。
此外，在本实施方式中，如后面详述的那样，固体摄像装置10中， 在像素部20排列为矩阵状的像素(或像素部20)构成为包括能够根据电 容变更信号变更浮动扩散区的电容的电容可变部。
在固体摄像装置10中，在一个电荷的蓄积期间(曝光期间)后的一 个读取期间内的给定期间，通过电容可变部来变更浮动扩散区的电容，由 此在该读取期间内切换变换增益。
在本实施方式中，读取部70构成为在一个读取期间能够进行第1变 换增益模式读取和第2变换增益模式读取，所述第1变换增益模式读取以 与电容可变部设定的第1电容相应的第1变换增益来进行像素信号的读 取，所述第2变换增益模式读取以与电容可变部设定的第2电容(不同于 第1电容)相应的第2变换增益来进行像素信号的读取。
即，本实施方式的固体摄像装置10针对在一次蓄积期间(曝光期间) 内进行了光电变换的电荷(电子)，在一个读取期间内，在像素内部切换 第1变换增益(例如高变换增益)模式和第2变换增益(低变换增益)模 式来输出信号，提供输出亮信号和暗信号这两者的动态范围宽的固体摄像 元件。
本实施方式的读取部70基本上在排出光电二极管以及浮动扩散区的 电荷的复位期间后续的蓄积期间内，进行第1变换增益模式读取和第2变 换增益模式读取。
此外，在本实施方式中，读取部70在复位期间后续的读取期间后进 行的至少一个传输期间后的读取期间内，进行第1变换增益模式读取和第 2变换增益模式读取中的至少任一方。即，有时也在传输期间后的读取期 间内，进行第1变换增益模式读取和第2变换增益模式读取这两者。
在通常的像素读取动作中，通过读取部70进行的驱动，进行快门扫 描，然后进行读取扫描，而第1变换增益模式读取(HCG)和第2变换增 益模式读取(LCG)是在读取扫描期间内进行的。
以下，说明了固体摄像装置10的各部的结构以及功能的概要后，对 嵌入型二极管(PPD)部的结构以及电容可变部的结构、与之关联的读取 处理等进行详述。
(像素部20以及像素PXL的结构)
像素部20将包括光电二极管(光电变换元件)和像素内放大器的多 个像素排列为N行×M列的二维矩阵状(matrix shape)。
图2是表示本实施方式涉及的像素的一例的电路图。
该像素PXL具有例如作为光电变换部(光电变换元件)的光电二极 管(PD)。
针对该光电二极管PD，分别具有一个作为电荷传输栅极部(传输元 件)的传输晶体管TG-Tr、作为复位元件的复位晶体管RST-Tr、作为源极 跟随元件的源极跟随晶体管SF-Tr以及作为选择元件的选择晶体管 SEL-Tr。
并且，像素PXL具有与浮动扩散区FD(Floating Diffusion；浮动扩 散层)连接且能够根据电容变更信号CS来变更浮动扩散区FD的电容的 电容可变部80。
光电二极管PD产生与入射光量相应的量的信号电荷(在此为电子) 并对其进行蓄积。
以下，针对信号电荷为电子、各晶体管为n型晶体管的情况进行说明， 但也可以是信号电荷为空穴、或者各晶体管为p型晶体管。
此外，本实施方式在多个光电二极管间共有各晶体管的情况、采用了 不具有选择晶体管的三晶体管(3Tr)像素的情况下也是有效的。
在各像素PXL中，作为光电二极管(PD)，使用嵌入型光电二极管 (PPD)。
在形成光电二极管(PD)的基板表面存在悬空键等缺陷引起的表面能 级，因此会因热能而产生很多的电荷(暗电流)，无法读取正确的信号。
在嵌入型光电二极管(PPD)中，通过将光电二极管(PD)的电荷蓄 积部嵌入到基板内，从而能够降低暗电流向信号的混入。
但是，在尺寸比较大且纵横比比较大、例如3μm□程度的像素的情况 下，蓄积电荷主要限于靠近光电二极管(PD)部(光电变换部)表面的部 位中的垂直方向(基板的法线方向：基板的深度方向)的pn结电容(结 电容)，很难高效地增加蓄积电容。
因此，本第1实施方式的固体摄像装置10在嵌入型光电二极管(PPD) 的光电变换部中，为了增大蓄积电容，对光电变换层(例如n层)进行划 分而设置了多个子区域，使得在像素内存在多个与基板的法线正交的方向 (水平方向)的pn结部(junction part)。
但是，在将光电变换层单纯分为多个、例如两个的情况下，传输栅极 会变成多个，因此电荷电压变换部的电容会增加，变换效率劣化，其结果 噪声特性会劣化。
因此，在本第1实施方式的固体摄像装置10中采用了如下结构：能 够通过一个电荷传输栅极部、即传输晶体管TG-Tr，读取蓄积在子区域中 的电荷。
由此，本第1实施方式的固体摄像装置10能够增加蓄积电容，同时 能够实现噪声降低、高灵敏度化，能够在不损害光学特性的情况下实现动 态范围的放大。
(嵌入型光电二极管(PPD)的具体的结构例)
图3是表示本发明的第1实施方式涉及的嵌入型光电二极管(PPD) 的除了电荷传输栅极部之外的主要部分的结构例的简略剖视图。
图4是表示本发明的第1实施方式涉及的嵌入型光电二极管(PPD) 的包括电荷传输栅极部的主要部分的结构例的简略剖视图。
图5是示意性地表示本发明的第1实施方式涉及的嵌入型光电二极管 (PPD)的包括电荷传输栅极部的主要部分的布局例的图。
另外，在此，用符号200表示嵌入型光电二极管(PPD)。
图3的嵌入型光电二极管(PPD)200具有半导体基板(以下，简称 为基板)210，该基板210具有被照射光L的第1基板面211侧(例如背 面侧)和与第1基板面211侧对置的一侧的第2基板面212侧(前面侧)。
嵌入型光电二极管200具有：光电变换部220，包括嵌入于基板210 而形成的第1导电型(在本实施方式中为n型)半导体层(n层)221，具 有对所接收的光的光电变换功能以及电荷蓄积功能；第2导电型(在本实 施方式中为p型)分离层230，形成在光电变换部220的n层(第1导电 型半导体层)221的侧部；和一个电荷传输栅极部240，能够传输蓄积在 光电变换部220中的电荷(参照图4、图5)。
在图3以及图4的光电变换部220中，n层(第1导电型半导体层) 221构成为在基板210的法线方向(图中的直角坐标系的Z方向)上具有 两层结构。
在本例中，在第1基板面211侧形成n--层2211，在该n--层2211的 上层侧(第2基板面212侧)形成n-层2212。
该结构为一例，也可以为单层结构，此外也可以为三层以上的层叠结 构。
并且，本第1实施方式的光电变换部220构成为，在n层(第1导电 型半导体层)221中，包括在与基板的法线正交的方向(图中的直角坐标 系的X方向)上形成至少一个(在本例中为两个)子区域SBA1、SBA2 且与n层(第1导电型半导体层)221具有结电容成分的至少一个(在本 例中为一个)p层(第2导电型半导体层，在本例中为p-层)222。
在本第1实施方式的光电变换部220中，p-层222在与基板210的法 线正交的方向X上具有给定宽度WP，在基板的法线方向Z上具有从n层 (第1导电型半导体层)221的第2基板面212侧的表面起未到达第1基 板面211侧表面的深度DP1。
在本第1实施方式的光电变换部220中，在n层(第1导电型半导体 层)221以及p型分离层230的第1基板面211侧的表面形成有第2p层(第 2导电型半导体层，在本例中为p+层)223。
在本第1实施方式的光电变换部220中，在n层(第1导电型半导体 层)221以及p-层222的第2基板面212侧的表面，形成有第2n层(第1 导电型半导体层)224。
在本第1实施方式的光电变换部220中，在第2n层(第1导电型半 导体层)224以及p型分离层230的第2基板面212侧的表面，形成有第 3p层(第2导电型半导体层，在本例中为p+层)225。
一个电荷传输栅极部240由传输晶体管TG-Tr构成。
图4的电荷传输栅极部240构成为，包括：第3n层(第1导电型半 导体层，在本例中为n+层)241，形成浮动扩散区FD，在光电变换部220 的子区域SBA1、SBA2等形成的蓄积电容中蓄积的电荷被传输到该浮动 扩散区FD；第4p层(第2导电型半导体层)242，形成在光电变换部220 的被层叠的第2n层(第1导电型半导体层)224及第3p+层(第2导电型 半导体层)225中的一方的端部与第3n+层(第1导电型半导体层)241 之间；和栅极电极(GT)244，隔着绝缘膜243至少形成在第4p层242 上。
该一个电荷传输栅极部240构成为能够传输蓄积在光电变换部220的 子区域SBA1、SBA2中的电荷。
构成电荷传输栅极部240的传输晶体管TG-Tr连接在嵌入型光电二极 管(PPD)220与浮动扩散区FD之间，通过控制信号TG来控制。
传输晶体管TG-Tr在控制信号TG为高电平(H)的期间被选择而变 成导通状态，将被光电二极管PD进行了光电变换并蓄积的电荷(电子) 传输到浮动扩散区FD。
这样，本第1实施方式的固体摄像装置10在嵌入型二极管(PPD)的 光电变换部220中，在与基板210的法线正交的方向X上形成两个子区域 SBA1、SBA2，使与基板的法线正交的方向(水平方向)X的pn结部(junction part)增加从而在像素内设置多个，并设为能够通过一个电荷传输部来读 取所蓄积的电荷的结构，由此能够增加蓄积电容，同时能够实现噪声降低、 高灵敏度化，能够在不损害光学特性的情况下实现动态范围的扩大。
在此，考察通过在本第1实施方式的光电变换部220的n层(第1导 电型半导体层)221中设置沿着与基板的法线正交的方向X形成子区域 SBA1、SBA2且与n层(第1导电型半导体层)221具有结电容成分的p- 层(第2导电型半导体层)222，从而蓄积电容增加的理由。
图6(A)以及图6(B)是用于说明通过在本第1实施方式的光电变 换部220的n层(第1导电型半导体层)221中设置p-层(第2导电型半 导体层)222，从而蓄积电容增加的理由的图。
图6(A)简略地示出了像素间距窄的嵌入型二极管(PPD)的光电变 换部220的构造，图6(B)简略地示出了像素间距宽的嵌入型二极管(PPD) 的光电变换部220的构造。
叙述通过在n层(第1导电型半导体层)221中设置p-层(第2导电 型半导体层)222，从而蓄积电容增加的理由。
一般来说，光电二极管的n区域(n层)需要完全耗尽。
耗尽电势(电压)“V”为了完全的电荷传输而需要充分低。
最大耗尽电势需要在电荷传输栅极部240的附近。
为了将蓄积电容最大化，在满足了空间电荷密度的上述条件的基础 上，需要将n区域(n层)的浓度最大化。
但是，若增加n层221的杂质量，则PD电势变深，读取电压会上升， 因此使n层221的浓度变高是有限度的。
一般来说，在p+n结模型中，以下的模型成立。
【数学式1】
Wd：耗尽层距离
∈Si：硅的介电常数
内部电压
Vapp：耗尽电压
Nd：施主浓度
通过该模型，能够导出以下内容。
如图6(A)所示，对于窄的像素间距而言，与基板210的法线正交 的方向X的耗尽层距离Wd短，因此在施主浓度Nd相同的情况下，耗尽 电压Vapp更低。
如图6(B)所示，若像素间距变宽，则耗尽电压Vapp上升，低电压 下的读取、耗尽变难。若降低掺杂剂浓度，则饱和电荷下降。
因此，通过在光电变换部220的n层(第1导电型半导体层)221中 设置p-层(第2导电型半导体层)222，从而在与基板的法线正交的方向 X上，形成具有比像素间距更短的耗尽层距离Wd的子区域SBA1、SBA2， 由此在耗尽电压Vapp更低的子区域SBA1、SBA2中能够增加蓄积电容， 同一读取电压时的饱和输出得到提高。
在此，对图3以及图4所示的本第1实施方式的嵌入型光电二极管 (PPD)200中的pn结电容所对应的蓄积电容等进行考察。
图7(A)以及图7(B)是用于与比较例进行比较来说明本第1实施 方式的嵌入型光电二极管(PPD)200中的pn结电容的图。
图7(A)是示出在与基板210的法线正交的方向X(水平方向)上 形成两个子区域SBA1、SBA2的本第1实施方式的嵌入型光电二极管(PPD)200中的pn结电容的图。
图7(B)是示出在与基板210的法线正交的方向X上不形成两个子 区域SBA1、SBA2的比较例的pn结电容的图。
在图7(A)以及图7(B)中，示意性地示出了在基板210的法线方 向Z(垂直方向)上设定的虚线a-a'上的结电容C1、C3、以及在与基板 210的法线正交的方向X上设定的虚线b-b’上的结电容C2、C2’。
从图7(A)以及图7(B)可知，如本第1实施方式的嵌入型光电二 极管(PPD)200那样，利用p层(第2导电型半导体层，在本例中为p- 层)222，在与基板210的法线正交的方向X上形成两个子区域SBA1、 SBA2，从而与未形成子区域的比较例相比较，与基板210的法线正交的 方向X上的pn结部的数量从两个增加至四个，伴随于此，pn结电容C2’ 的数量也随之增加。
通过利用该p-层222，在与基板210的法线正交的方向X上形成两个 子区域SBA1、SBA2，从而LFWC(Linear Full Well Capacity，线性满阱电 容)被提高。
该LFWC为了得到表示为(静电势，x：PPD的耗尽层中 的空间配位)的空间电荷密度，通过水平调制的p-n掺杂分布而得到。
图8(A)以及图8(B)是表示沿着图7(A)以及图7(B)所示的 虚线的切割线a-a’以及b-b’的静电势分布的图。
图8(A)示出沿着切割线a-a’的静电势分布，图8(B)示出沿着切 割线b-b’的静电势分布。
此外，在图8(A)以及图8(B)中，还示出了pn结的示意图、pn 结附近的推定空间电荷密度以及电容成分。
此外，虚线所示的曲线CS示出了比较例的特性。
根据图8(A)以及图8(B)，作为n掺杂剂的增加和垂直结电容的 结果，能够使本第1实施方式的嵌入型光电二极管(PPD)200的构造中 针对垂直方向(基板210的法线方向Z)和水平方向(与基板210的法线 正交的方向X)这两个方向的有意义的空间电荷增强可视化。
换言之，根据本第1实施方式的嵌入型光电二极管(PPD)200，如图 8(A)所示，通过p-层222，能够将n层221的浓度最佳化，同时能够将 表层部的电势最佳化。
此外，如图8(B)所示，通过p-层222能够附加电容成分。
为了确认上述的潜在的调制，使用两个子区域为不同尺寸(1.1μm以 及1.4μm)的嵌入型光电二极管(PPD)，实施了2D器件/过程仿真。
图9(A)以及图9(B)是表示使用两个子区域为不同尺寸(1.1μm 以及1.4μm)的嵌入型光电二极管(PPD)实施了2D器件/过程仿真的结 果的图。
图9(A)示出基于仿真的静电势分布，图9(B)示出掺杂分布模型。 另外，在此，在模型中应用p-层222的深度具有达到p+层223的深度的 器件。
该仿真启示了：为了抑制使电荷移动变得困难的读取电压Vpin以及 潜在的变位(profile shift)这两者，需要在更大的像素内，如本第1实施 方式的嵌入型光电二极管(PPD)200那样，利用p层(第2导电型半导 体层，在本例中为p-层)222，在与基板210的法线正交的方向X上形成 两个子区域SBA1、SBA2。
根据仿真，确认了耗尽电压的上升和峰值电势向更深的方向偏移。
即，若像素尺寸变大，则难以在电势峰值变深的方向上维持传输特性， 并且难以使表面n层变浓来维持电容，但是通过如本第1实施方式的嵌入 型光电二极管(PPD)200那样，利用p-层(第2导电型半导体层)222， 在n层221中在与基板210的法线正交的方向X上形成两个子区域SBA1、 SBA2，能够维持特性。
图10(A)以及图10(B)是用于与比较例进行比较来说明本第1实 施方式的嵌入型光电二极管(PPD)200中与施加给n层221的像素的偏 置电压相应的耗尽情况的图。
图10(A)是表示在与基板210的法线正交的方向X(水平方向)上 形成两个子区域SBA1、SBA2的本第1实施方式的嵌入型光电二极管 (PPD)200中与施加给n层221的像素的偏置电压相应的耗尽情况的图。
图10(B)是表示在与基板210的法线正交的方向X上不形成两个子 区域SBA1、SBA2的比较例的与施加给n层221的像素的偏置电压相应 的耗尽情况的图。
图11是与比较例进行比较用表来示出本第1实施方式的嵌入型光电 二极管(PPD)200中与施加给n层221的像素的偏置电压相应的耗尽情 况的图。
从图10(A)、图10(B)以及图11可知，通过如本第1实施方式的 嵌入型光电二极管(PPD)200那样，利用p层(第2导电型半导体层， 在本例中为p-层)222在与基板210的法线正交的方向X上形成两个子区 域SBA1、SBA2，与未形成子区域的比较例相比较，即使是低的偏置电压 也能够实现完全耗尽。
相对于此，在比较例中，无论偏置电压是低、中、高中的哪一种电平 都只能实现部分耗尽，很难实现完全耗尽。
图12是与比较例进行比较用表来示出本第1实施方式的嵌入型光电 二极管(PPD)200中的像素性能特性的图。
从图12可知，本第1实施方式的嵌入型光电二极管(PPD)200中， 关于LFWC的性能、响应性以及暗噪声，与比较例相比较，具有良好的特 性。特别是，关于LFWC的性能，本第1实施方式的嵌入型光电二极管 (PPD)200显著优于比较例。
图13是表示本第1实施方式的嵌入型光电二极管(PPD)200中的频 谱响应特性的图。
图14是表示本第1实施方式的嵌入型光电二极管(PPD)200中的角 度响应特性的图。
如图13以及图14所示，尽管形成了嵌入型光电二极管(PPD)200 中的p层222，但没有发现量子效率、角度响应的均匀性等重要光学性能 的下降。
在图13的频谱响应中，在波长520nm下可得到77％的峰值量子效率。
图14示出了拜耳排列中的绿色像素的角度响应，水平方向和垂直方 向这两个方向的角度响应没有显著差别，两者都良好。
这样，对于本第1实施方式的固体摄像装置10而言，在嵌入型二极 管(PPD)200的光电变换部220中，在与基板210的法线正交的方向X 上形成两个子区域SBA1、SBA2，使与基板的法线正交的方向(水平方向) X的pn结部(结部)增加而在像素内设置多个，并设为能够通过一个电 荷传输部读取所蓄积的电荷的结构，由此能够增加蓄积电容，同时能实现 噪声降低、高灵敏度化，能够在不损害光学特性的情况下实现动态范围的 扩大。
以上，对本第1实施方式的嵌入型光电二极管(PPD)200中的构造、 特性、效果进行了详述。
在此，返回图2的像素的说明。
复位晶体管RST-Tr连接在电源线VRst与浮动扩散区FD之间，通过 控制信号RST来控制。
另外，复位晶体管RST-Tr也可以构成为连接在电源线VDD与浮动扩 散区FD之间，通过控制信号RST来控制。
复位晶体管RST-Tr在控制信号RST为H电平的期间被选择而变成导 通状态，将浮动扩散区FD复位至电源线VRst(或VDD)的电位。
另外，在本第1实施方式中，如后所述，电可以构成为作为电容可变 部80而使用的第1合并晶体管(binning transistor)(81n，81n+1)同时具 有作为复位元件的功能。
并且，也可以采用如下结构：经由第1合并晶体管(81n，81n+1)连 接的多个(在本例中为两个)像素的全部像素中，共有在复位期间PR内 排出浮动扩散区FD的电荷的第1合并晶体管(81n+1)所构成的复位元件。
源极跟随晶体管SF-Tr和选择晶体管SEL-Tr串联连接在电源线VDD 与垂直信号线LSGN之间。
在源极跟随晶体管SF-Tr的栅极连接浮动扩散区FD，通过控制信号 SEL控制选择晶体管SEL-Tr。
选择晶体管SEL-Tr在控制信号SEL为H电平的期间被选择而变成导 通状态。由此，源极跟随晶体管SF-Tr向垂直信号线LSGN输出将浮动扩 散区FD的电荷以与电荷量(电位)相应的增益变换为电压信号的列输出 的读取信号VSL。
例如，传输晶体管TG-Tr、复位晶体管RST-Tr以及选择晶体管SEL-Tr 的各栅极以行单位被连接，因此针对一行的各像素同时并行地进行这些动 作。
在像素部20配置有N行×M列的像素PXL，因此各控制线LSEL、LRST、LTG分别有N条，垂直信号线LSGN有M条。
在图1中，将各控制线LSEL、LRST、LTG表示为一条行扫描控制线。
垂直扫描电路30根据定时控制电路60的控制在快门行以及读取行通 过行扫描控制线进行像素的驱动。
此外，垂直扫描电路30根据地址信号输出进行信号的读取的读取行 和对蓄积在光电二极管PD中的电荷进行复位的快门行的行地址的行选择 信号。
如上所述，在通常的像素读取动作中，通过读取部70的垂直扫描电 路30所进行的驱动，进行快门扫描，然后进行读取扫描。
图15A以及图15B是表示本实施方式中的通常的像素读取动作时的 快门扫描以及读取扫描的动作定时的图。
对选择晶体管SEL-Tr的接通(导通)、断开(非导通)进行控制的控 制信号SEL在快门扫描期间PSHT被设定为L电平，选择晶体管SEL-Tr 被保持在非导通状态，在读取扫描期间PRDO被设定为H电平，选择晶 体管SEL-Tr被保持在导通状态。
并且，在快门扫描期间PSHT，在控制信号RST为H电平的期间内给 定期间控制信号TG被设定为H电平，通过复位晶体管RST-Tr以及传输 晶体管TG-Tr将光电二极管PD以及浮动扩散区FD复位。
在读取扫描期间PRDO，控制信号RST被设定为H电平，通过复位 晶体管RST-Tr将浮动扩散区FD复位，在该复位期间PR后的读取期间 PRD1内读取复位状态的信号。
在读取期间PRD1后，在给定期间内，控制信号TG被设定为H电平， 通过传输晶体管TG-Tr向浮动扩散区FD传输光电二极管PD的蓄积电荷， 在该传输期间PT后的读取期间PRD2读取与所蓄积的电子(电荷)相应 的信号。
另外，在本第1实施方式的通常的像素读取动作中，蓄积期间(曝光 期间)EXP作为一例是如下期间：如图15B所示，在快门扫描期间PSHT 对光电二极管PD以及浮动扩散区FD进行复位并将控制信号TG切换为L 电平之后，直到为了结束读取扫描期间PRDO的传输期间PT而将控制信 号TG切换为L电平为止的期间。
读取电路40包括与像素部20的各列输出对应地配置的多个列信号处 理电路(未图示)，也可以构成为能够由多个列信号处理电路进行列并行 处理。
读取电路40可以构成为包括相关双采样(CDS：Correlated Double Sampling)电路、ADC(模数转换器；AD转换器)、放大器(AMP)、采 样保持(S/H)电路等。
这样，例如如图16(A)所示，读取电路40也可以构成为包括将像 素部20的各列输出的读取信号VSL变换为数字信号的ADC41。
或者，例如如图16B所示，读取电路40也可以配置对像素部20的各 列输出的读取信号VSL进行放大的放大器(AMP)42。
此外，例如如图16(C)所示，读取电路40也可以配置对像素部20 的各列输出的读取信号VSL进行采样、保持的采样保持(S/H)电路43。
水平扫描电路50对由读取电路40的ADC等多个列信号处理电路处 理后的信号进行扫描并在水平方向上传输该信号，并输出到未图示的信号 处理电路。
定时控制电路60生成像素部20、垂直扫描电路30、读取电路40、水 平扫描电路50等的信号处理所需的定时信号。
以上，对固体摄像装置10各部分的结构以及功能的概要进行了说明。
接着，对本第1实施方式涉及的电容可变部80的结构、与之关联的 读取处理等进行详述。
在本第1实施方式中，电容可变部80应用合并开关(合并晶体管) 而构成。
图17是表示本发明的第1实施方式涉及的像素部以及电容可变部的 结构例的图。
在本第1实施方式中，电容可变部80并非由电容器构成，而是由第1 合并开关81n以及第1合并开关81n+1构成，第1合并开关81n连接(配 置)于在列方向上相邻的两个像素PCXLn、PXLn+1的浮动扩散区FD间 形成的布线WR，第1合并开关81n+1连接在像素PXLn+1的浮动扩散区 FD与电源线VDD之间。
在本第1实施方式中，根据电容变更信号BINn、BINn+1来接通或断 开第1合并开关81n、81n+1，从而将所连接的浮动扩散区FD数量切换为 一个或多个，对读取对象像素的浮动扩散区FD的电容进行变更，对所读 取的像素PXLn或PXLn+1的浮动扩散区FD的变换增益进行切换。
在本第1实施方式中，第1合并开关81(…，n-1，n，n+1，…)例 如由n沟道的MOS(NMOS)晶体管形成。
在以下的说明中，有时也将合并开关称作合并晶体管。
在本第1实施方式中，由一列全部像素…PXLn-1、PXLn、PXLn+1、… 共有复位元件，例如一列的一端侧的像素PXL0(图17中未图示)的浮动 扩散区FD和靠近一列的另一端侧的像素PXLN-1形成的电源线VDD(图 17中未图示)之间经由在布线WR上与各像素对应并级联连接而形成的 第1合并晶体管(开关)…81n-1、81n、81n+1…被连接，与第1合并开 关间的布线WR上的节点…、NDn-1、NDn、NDn+1、…相对应的像素…、 PXLn-1、PXLn、PXLn+1、…的浮动扩散区FD被连接。
在第1实施方式中，作为最另一端侧的未图示的第1合并晶体管(开 关)81N-1起到共有的复位元件的作用。
通过这种结构，根据本第1实施方式，能够灵活地切换浮动扩散区FD 的连接数量，动态范围的扩展性优异。此外，由于像素内的晶体管数量少， 因此能够提高PD开口率，并提高光电变换灵敏度、饱和电子数。
此外，如上所述，在各像素PXL的嵌入型光电二极管(PPD)200的 光电变换部220中，为了使蓄积电容增大，利用p-层222划分作为光电变 换层的n层221而设置了多个子区域SBA1、SBA2，使得与基板的法线正 交的方向(水平方向)的pn结部(junction part)在像素内存在多个。
这样，各像素PXL的嵌入型光电二极管(PPD)200通过利用p层(第 2导电型半导体层，在本例中为p-层)222，在与基板210的法线正交的方 向X上形成两个子区域SBA1、SBA2，从而即使是低偏置电压，也能够 实现完全耗尽。
并且，在本第1实施方式的固体摄像装置10中，能够通过一个电荷 传输部即传输晶体管TG-Tr来读取蓄积在子区域中的电荷。
由此，能够增加蓄积电容，同时能实现噪声降低、高灵敏度化，能够 在不损害光学特性的情况下实现动态范围的扩大。
接着，与图18相关联地说明在本第1实施方式涉及的电容可变部中 应用了合并开关(合并晶体管)时的实现宽动态范围的动作。
图18是用于说明在本第1实施方式涉及的电容可变部中应用了合并 开关(合并晶体管)时的实现宽动态范围的动作的时序图。
在本第1实施方式中，通过将在读取像素的列方向上与两端的像素对 应的电容变更信号设为L电平，从而设为非复位状态。
例如，通过将在读取像素PXLn的列方向上与两端的像素PXLn-1， PXLn+1对应的电容变更信号BINn-1、BINn+1设为L电平，从而设为非 复位状态。
此外，例如通过将在读取像素PXLn+1的列方向上与两端的像素 PXLn、PXLn+2(未图示)对应的电容变更信号BINn、BINn+2(未图示) 设为L电平，从而设为非复位状态。
不过，这是一例，在连接的浮动扩散区的数量变多的情况下，不将真 正相邻的像素所对应的电容变更信号BIN设为L电平，而是根据其连接方 式将相隔多个(两个或其以上)行的像素所对应的电容变更信号BIN设为 L电平，由此设为非复位状态。
在读取扫描期间PRDO，如图18所示，为了选择像素阵列中的某一 行、例如第n行，将与该被选择的行的各像素PXLn连接的控制信号SEL 设定为H电平，从而像素PXLn的选择晶体管SEL-Tr变成导通状态。
在该选择状态下，在复位期间PR11，所有的第1合并晶体管81n-1、 81n、81n+1在电容变更信号BINn-1、BINn、BINn+1作为复位信号而变 成H电平的期间被选择，变成导通状态，各浮动扩散区FD被复位至电源 线VDD的电位。
在该复位期间PR11经过后，电容变更信号BINn-1、BINn+1被切换 为L电平，第1合并晶体管81n-1、81n+1被切换为非导通状态。
另一方面，电容变更信号BINn被保持为H电平不变，第1合并晶体 管81n被保持在导通状态。
第1合并晶体管81n-1、81n+1被切换为非导通状态，第1合并晶体 管81n被保持在导通状态，从而复位期间PR11结束，像素PXLn的浮动 扩散区FD的电容(电荷量)被变更为从第1电容增加至第2电容。
并且，直到传输期间PT11开始未知的期间变成读取复位状态时的像 素信号的第1读取期间PRD11。
在开始第1读取期间PRD11之后的时刻t1，在电容变更信号BINn被 保持在H电平的状态下，通过读取部70，进行以浮动扩散区FD的电容(电 荷量)被变更为第2电容的低变换增益(第2变换增益)读取像素信号的 第1低变换增益模式读取LCG11。
此时，在各像素PXLn中，通过源极跟随晶体管SF-Tr，浮动扩散区 FD的电荷以与电荷量(电位)相应的增益被变换为电压信号，作为列输 出的读取信号VSL(LCG11)被输出至垂直信号线LSGN，并被供给至读 取电路40，然后例如被保持。
在第1读取期间PRD11内，在时刻t1进行第1低变换增益模式读取 LCG11之后，电容变更信号BINn被切换为L(低电平)，浮动扩散区FD 的电容(电荷量)被变更为从第2电容减少至第1电容。
然后，在时刻t2，通过读取部70，进行以浮动扩散区FD的电容(电 荷量)被变更后的高变换增益(第1变换增益)读取像素信号的第1高变 换增益模式读取HCG11。
此时，在各像素PXLn中，通过源极跟随晶体管SF-Tr，浮动扩散区 FD的电荷以与电荷量(电位)相应的增益被变换为电压信号，作为列输 出的读取信号VSL(HCG11)被输出至垂直信号线LSGN，并被供给至读 取电路40，然后例如被保持。
在此，第1读取期间PRD11结束，变成第1传输期间PT11。另外， 此时，在第1传输期间PT11经过后的大致下一个第2传输期间PT12即将 开始为止的给定期间内，电容变更信号BINn被保持为L电平不变。
在第1传输期间PT11，传输晶体管TG-Tr在控制信号TG为H电平 的期间被选择，变成导通状态，由光电二极管PD进行光电变换并被蓄积 的电荷(电子)被传输到浮动扩散区FD。
在该第1传输期间PT11经过后(传输晶体管TG-Tr为非导通状态)， 变成读取与光电二极管PD进行光电变换并蓄积的电荷相对应的像素信号 的第2读取期间PRD12。
在第2读取期间PRD12开始后的时刻t3，在电容变更信号BINn被设 定为L电平的状态下，通过读取部70，进行以浮动扩散区FD的电容(电 荷量)被设定为第1电容的高变换增益(第1变换增益)读取像素信号的 第2高变换增益模式读取HCG12。
此时，在各像素PXLn中，通过源极跟随晶体管SF-Tr，浮动扩散区 FD的电荷以与电荷量(电位)相应的增益被变换为电压信号，作为列输 出的读取信号VSL(HCG12)被输出至垂直信号线LSGN，并被供给至读 取电路40，然后例如被保持。
在第2读取期间PRD12，在时刻t3进行第2高变换增益模式读取 HCG12之后，电容变更信号BINn被切换为H电平，浮动扩散区FD的电 容(电荷量)被变更为从第1电容增加至第2电容。
与该电容变更大致并行地变成第2传输期间PT12。另外，此时，电 容变更信号BINn在第2传输期间PT12经过后也被保持在H电平不变。
在第2传输期间PT12，传输晶体管TG-Tr在控制信号TG为高电平(H) 的期间被选择，变成导通状态，由光电二极管PD进行光电变换并蓄积的 电荷(电子)被传输至浮动扩散区FD。
在该第2传输期间PT12经过后(传输晶体管TG-Tr为非导通状态)， 变成进一步读取与光电二极管PD进行光电变换并蓄积的电荷相对应的像 素信号的第3读取期间PRD13。
在第3读取期间PRD13开始后的时刻t4，在电容变更信号BINn被保 持在H电平的状态下，通过读取部70，进行以浮动扩散区FD的电容(电 荷量)被设定为第2电容的低变换增益(第2变换增益)读取像素信号的 第2低变换增益模式读取LCG12。
此时，在各像素PXLn中，通过源极跟随晶体管SF-Tr，浮动扩散区 FD的电荷以与电荷量(电位)相应的增益被变换为电压信号，作为列输 出的读取信号VSL(LCG12)被输出至垂直信号线LSGN，并被供给至读 取电路40，然后例如被保持。
并且，例如在构成读取部70的一部分的读取电路40中，取第2高变 换增益模式读取HCG12的读取信号VSL(HCG12)与第1高变换增益模 式读取HCG11的读取信号VSL(HCG11)之间的差分{VSL(HCG12) -VSL(HCG11)}，进行CDS处理。
同样地，在读取电路40中，取第2低变换增益模式读取LCG12的读 取信号VSL(LCG12)与第1低变换增益模式读取LCG11的读取信号VSL (LCG11)之间的差分{VSL(LCG12)-VSL(LCG11)}，进行CDS处 理。
接着，如图18所示，为了选择像素阵列中的第n行的下一行、例如 第n+1行，取代第n行，与该被选择的第n+1行的各像素PXLn+1连接的 控制信号SEL被设定为H电平，像素PXLn的选择晶体管SEL-Tr变成导 通状态。
此时，电容变更信号BINn被保持在第n行访问时的H电平不变。
然后，在该选择状态下，在复位期间PR12，所有的第1合并晶体管 81n-1、81n、81n+1在电容变更信号BINn-1、BINn、BINn+1作为复位信 号变成H电平的期间被选择，变成导通状态，各浮动扩散区FD被复位至 电源线VDD的电位。
在该复位期间PR12经过后，电容变更信号BINn被切换为L电平， 第1合并晶体管81n被切换为非导通状态。
另一方面，电容变更信号BINn+1、BINn-1被保持在H电平不变，第 1合并晶体管81n+1、81n-1被保持在导通状态。
第1合并晶体管81n被切换为非导通状态，第1合并晶体管81n+1、 81n-1被保持在导通状态，从而复位期间PR12结束，像素PXLn+1的浮动 扩散区FD的电容(电荷量)被变换为从第1电容增加至第2电容。
并且，直到传输期间PT13开始为止的期间变成读取复位状态时的像 素信号的第1读取期间PRD14。
在开始第1读取期间PRD14之后的时刻t1，在电容变更信号BINn+1 被保持在H电平的状态下，通过读取部70，进行以浮动扩散区FD的电容 (电荷量)被变更为第2电容的低变换增益(第2变换增益)读取像素信 号的第1低变换增益模式读取LCG13。
此时，在各像素PXLn+1中，通过源极跟随晶体管SF-Tr，浮动扩散 区FD的电荷以与电荷量(电位)相应的增益被变换为电压信号，作为列 输出的读取信号VSL(LCG13)被输出至垂直信号线LSGN，并被供给至 读取电路40，然后例如被保持。
在第1读取期间PRD14中，在时刻t1进行第1低变换增益模式读取 LCG13之后，电容变更信号BINn+1被切换为L(低电平)，浮动扩散区 FD的电容(电荷量)被变更为从第2电容减少至第1电容。
然后，在时刻t2，通过读取部70，进行以浮动扩散区FD的电容(电 荷量)被变更的高变换增益(第1变换增益)读取像素信号的第1高变换 增益模式读取HCG13。
此时，在各像素PXLn+1中，通过源极跟随晶体管SF-Tr，浮动扩散 区FD的电荷以与电荷量(电位)相应的增益被变换为电压信号，作为列 输出的读取信号VSL(HCG13)被输出至垂直信号线LSGN，并被供给至 读取电路40，然后例如被保持。
在此，第1读取期间PRD14结束，变成第1传输期间PT13。另外， 此时，在第1传输期间PT13经过后的大致下一个第2传输期间PT14即将 开始为止的给定期间内，电容变更信号BINn+1被保持在L电平不变。
在第1传输期间PT13，传输晶体管TG-Tr在控制信号TG为H电平 的期间被选择，变成导通状态，由光电二极管PD进行光电变换并蓄积的 电荷(电子)被传输到浮动扩散区FD。
在该第1传输期间PT13经过后(传输晶体管TG-Tr为非导通状态)， 变成读取与光电二极管PD进行光电变换并蓄积的电荷相对应的像素信号 的第2读取期间PRD15。
在第2读取期间PRD15开始后的时刻t3，在电容变更信号BINn+1 被设定为L电平的状态下，通过读取部70，进行以浮动扩散区FD的电容 (电荷量)被设定为第1电容的高变换增益(第1变换增益)读取像素信 号的第2高变换增益模式读取HCG14。
此时，在各像素PXLn+1中，通过源极跟随晶体管SF-Tr，浮动扩散 区FD的电荷以与电荷量(电位)相应的增益被变换为电压信号，作为列 输出的读取信号VSL(HCG14)被输出至垂直信号线LSGN，并被供给至 读取电路40，然后例如被保持。
在第2读取期间PRD15，在时刻t3进行第2高变换增益模式读取 HCG14之后，电容变更信号BINn+1被切换为H电平，浮动扩散区FD的 电容(电荷量)被变更为从第1电容增加至第2电容。
与该电容变更大致并行地，变成第2传输期间PT14。另外，此时， 电容变更信号BINn+1在第2传输期间PT14经过后也被保持在H电平不 变。
在第2传输期间PT14，传输晶体管TG-Tr在控制信号TG为H电平 的期间被选择，变成导通状态，由光电二极管PD进行光电变换并蓄积的 电荷(电子)被传输至浮动扩散区FD。
在该第2传输期间PT14经过后(传输晶体管TG-Tr为非导通状态)， 变成进一步读取与光电二极管PD进行光电变换并蓄积的电荷相对应的像 素信号的第3读取期间PRD16。
在第3读取期间PRD16开始后的时刻t4，在电容变更信号BINn+1 被保持在H电平的状态下，通过读取部70，进行以浮动扩散区FD的电容 (电荷量)被设定为第2电容后的低变换增益(第2变换增益)读取像素 信号的第2低变换增益模式读取LCG14。
此时，在各像素PXLn中，通过源极跟随晶体管SF-Tr，浮动扩散区 FD的电荷以与电荷量(电位)相应的增益被变换为电压信号，作为列输 出的读取信号VSL(LCG14)被输出至垂直信号线LSGN，并被供给至读 取电路40，然后例如被保持。
并且，例如在构成读取部70的一部分的读取电路40中，取第2高变 换增益模式读取HCG14的读取信号VSL(HCG14)与第1高变换增益模 式读取HCG13的读取信号VSL(HCG13)之间的差分{VSL(HCG14) -VSL(HCG13)}，进行CDS处理。
同样地，在读取电路40中，取第2低变换增益模式读取LCG14的读 取信号VSL(LCG14)与第1低变换增益模式读取LCG13的读取信号VSL (LCG13)之间的差分{VSL(LCG14)-VSL(LCG13)}，进行CDS处 理。
如以上说明，在本第1实施方式的固体摄像装置10中，嵌入型光电 二极管(PPD)200具有：基板210，具有被照射光L的第1基板面211 侧(例如背面侧)和与第1基板面211侧对置的一侧的第2基板面212侧 (前面侧)；光电变换部220，包括嵌入于基板210而形成的第1导电型的 n层221，且具有对所接收的光的光电变换功能以及电荷蓄积功能；第2 导电型的p型分离层230，形成在光电变换部220的第1导电型半导体层、 即n层221的侧部；和一个电荷传输栅极部240，能够传输蓄积在光电变 换部220中的电荷。
并且，本第1实施方式的固体摄像装置10在嵌入型光电二极管(PPD) 200的光电变换部220中，为了使蓄积电容增大，利用p-层222对作为光 电变换层的n层221进行划分，设置了多个子区域SBA1、SBA2，使得与 基板的法线正交的方向(X或Y方向)的pn结部(结部)在像素内存在 多个。
这样，本第1实施方式的嵌入型光电二极管(PPD)200利用p层(第 2导电型半导体层，在本例中为p-层)222，在与基板210的法线正交的方 向X上形成两个子区域SBA1、SBA2，从而与不形成子区域的比较例相 比较，即使是低偏置电压也能够实现完全耗尽。
但是，在将光电变换层单纯划分为多个、例如两个的情况下，由于传 输栅极变成多个，因此电荷电压变换部的电容会增加，变换效率劣化，其 结果噪声特性会劣化。
因此，在本第1实施方式的固体摄像装置10中，采用了能够通过一 个电荷传输栅极部即传输晶体管TG-Tr读取蓄积在子区域中的电荷的结 构。
由此，根据本第1实施方式的固体摄像装置10，能够增加蓄积电容， 同时能实现噪声降低、高灵敏度化，能够在不损害光学特性的情况下实现 动态范围的扩大。
此外，根据本第1实施方式，针对在一次蓄积期间(曝光期间)进行 了光电变换的电荷(电子)，在像素内部，在一个读取期间内对高变换增 益模式和低变换增益模式进行切换来输出信号，能够输出亮信号和暗信号 这两者，能够消除高变换增益模式以及低变换增益模式时的复位噪声，能 够抑制运动物体失真的产生，同时能够实现宽动态范围化，进而能够获得 可实现高画质的效果。
另外，根据本第1实施方式，能够灵活地切换浮动扩散区FD的连接 数量，动态范围的扩展性优异。此外，由于像素内的晶体管数量少，因此 能够提高PD开口率，能够提高光电变换灵敏度、饱和电子数。
(第2实施方式)
图19是表示本发明的第2实施方式涉及的嵌入型光电二极管(PPD) 的除了电荷传输栅极部之外的主要部分的结构例的简略剖视图。
本第2实施方式的嵌入型光电二极管(PPD)200A与第1实施方式的 嵌入型光电二极管(PPD)200(图3)的不同点如下。
在第1实施方式的嵌入型光电二极管(PPD)200的光电变换部220 中，第2导电型的p层(在图3的例子中为p-层)222在与基板210的法 线正交的方向X上具有给定宽度WP，在基板的法线方向Z上具有从n层 (第1导电型半导体层)221的第2基板面212侧的表面起未到达第1基 板面211侧的表面的深度DP1。
相对于此，在本第2实施方式的嵌入型光电二极管(PPD)200A的光 电变换部220A中，第2导电型的p层(在图3的例子中为p-层)222A在 与基板210的法线正交的方向X上具有给定宽度WP，在基板的法线方向 Z上具有从n层(第1导电型半导体层)221的第2基板面212侧的表面 起到达第1基板面211侧的表面的深度DP2。
因此，在光电变换部220A中，n层221的子区域SBA1、SBA2通过 p层222被划分为两个区域。
另外，在图19的例子中，n层221被表示为n-层的单层构造。
根据本第2实施方式，能够获得与上述的第1实施方式相同的效果。
(第3实施方式)
图20是表示本发明的第3实施方式涉及的嵌入型光电二极管(PPD) 的除了电荷传输栅极部之外的主要部分的结构例的简略剖视图。
本第3实施方式的嵌入型光电二极管(PPD)200B与第1实施方式的 嵌入型光电二极管(PPD)200(图3)的不同点如下。
在第1实施方式的嵌入型光电二极管(PPD)200的光电变换部220 中，第2导电型的p层(在图3的例子中为p-层)222在与基板210的法 线正交的方向X上具有给定宽度WP，在基板的法线方向Z上具有从n层 (第1导电型半导体层)221的第2基板面212侧的表面起未到达第1基 板面211侧的表面的深度DP1。
相对于此，在本第3实施方式的嵌入型光电二极管(PPD)200B的光 电变换部220B中，第2导电型的p层(在图3的例子中为p-层)222B在 与基板210的法线正交的方向X上具有给定宽度WP，在基板的法线方向 Z上具有从n层(第1导电型半导体层)221的第2基板面212侧的表面 起未到达第1基板面211侧的表面且比DP1还浅的深度DP3(＜DPI)。
另外，在图20的例子中，n层221被表示为n-层的单层构造。
根据本第3实施方式，能够获得与上述的第1实施方式相同的效果。
(第4实施方式)
图21是表示本发明的第4实施方式涉及的嵌入型光电二极管(PPD) 的除了电荷传输栅极部之外的主要部分的结构例的简略剖视图。
本第4实施方式的嵌入型光电二极管(PPD)200C与第2实施方式的 嵌入型光电二极管(PPD)200A(图19)的不同点如下。
在第2实施方式的嵌入型光电二极管(PPD)200A的光电变换部220A 中，在n层(第1导电型半导体层)221中，利用一个p层222，在与基 板的法线正交的方向X上形成了两个子区域SBA1、SBA2。
相对于此，在本第4实施方式的嵌入型光电二极管(PPD)200C的光 电变换部220C中，在n层(第1导电型半导体层)221中，利用两个p 层222-1、222-2，在与基板的法线正交的方向X上形成了三个子区域SBA1、 SBA2、SBA3。
根据本第4实施方式，能够获得与上述的第1以及第2实施方式相同 的效果。
(第5实施方式)
图22是表示本发明的第5实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的简略剖视图。
本第5实施方式的嵌入型光电二极管(PPD)200D与第1实施方式的 嵌入型光电二极管(PPD)200(图3)的不同点如下。
在第1实施方式的嵌入型光电二极管(PPD)200的光电变换部220 中，第2导电型的p层(在图3的例子中为p-层)222在与基板210的法 线正交的方向X上具有给定宽度WP，在基板的法线方向Z上具有从n层 (第1导电型半导体层)221的第2基板面212侧的表面起未到达第1基 板面211侧的表面的深度DP1。
并且，在n层(第1导电型半导体层)221中，利用p层222，在与 基板的法线正交的方向X上形成了两个子区域SBA1、SBA2。
相对于此，在本第5实施方式的嵌入型光电二极管(PPD)200D的光 电变换部220D中，第2导电型的p层(在图3的例子中为p-层)222D在 基板210的法线方向Z上具有给定宽度WP2，在与基板的法线正交的方 向X上具有在与p型分离层230之间形成一个子区域SBA4的长度LP1。
另外，在图22的例子中，n层221被表示为n-层的单层构造。
根据本第5实施方式，能够获得与上述的第1实施方式相同的效果。
(第6实施方式)
图23(A)～图23(C)是表示本发明的第6实施方式涉及的嵌入型 光电二极管(PPD)的主要部分的结构例的图。
图23(A)是示意性的表示平面布局的图，图23(B)是主要部分的 简略剖视图，图23(C)是表示光电二极管的电势分布的图。
本第6实施方式的嵌入型光电二极管(PPD)200E与第2实施方式的 嵌入型光电二极管(PPD)200A(图19)的不同点如下。
在本第6实施方式的嵌入型光电二极管(PPD)200E的光电变换部 220E中，在n层221内局部地形成有俯视时呈矩形形状的p层222E，与 周边部或作为读取部的电荷传输栅极部240E分离开来形成p层222E。
在图23(A)～图23(C)的例子中，通过在n层221内局部地形成 矩形形状的p层222E，从而在与基板210的法线正交的方向X上形成有 两个子区域SBA1、SBA2，并且在与基板210的法线正交的方向Y上形 成有一个子区域SBA5。
此外，电荷传输栅极部240E的栅极电极的形状在俯视下形成为朝向 电荷传输方向(电荷读取方向)逐渐变宽的梯形形状。
在本第6实施方式的嵌入型光电二极管(PPD)200E的光电变换部220E中，在光电变换部220E内形成有p层222E，且在光电变换部2220E 内三维地形成有pn结部。此外，因被分割而缩小的像素间距，光电二极 管的电势峰值变浅。
通过该构造，同一读取电压(Vpin)时的饱和输出提高。
这样，根据本第6实施方式，与上述的第1～第5实施方式同样地， 能够提高n层221的饱和输出，能够抑制耗尽电压和混色的增加。
(第7实施方式)
图24(A)～图24(C)是表示本发明的第7实施方式涉及的嵌入型 光电二极管(PPD)的主要部分的结构例的图。
图24(A)是示意性地表示平面布局的图，图24(B)是主要部分的 简略剖视图，图24(C)是表示光电二极管的电势分布的图。
本第7实施方式的嵌入型光电二极管(PPD)200F与第6实施方式的 嵌入型光电二极管(PPD)200E(图23(A)～图23(C))的不同点如下。
在本第7实施方式的嵌入型光电二极管(PPD)200F的光电变换部 220F中，在n层221内，进一步在光电二极管的电势最深的位置，形成有 注入了反极性的硼等杂质的反离子注入(Implantation，以下称作反注入) 部226F(-1，-2)。
在本例中，反注入部226F在基板210的法线方向Z上形成在n层221 与n层224的边界部，并且在与基板210的法线正交的方向X上形成在p 层222E的形成位置与p型分离层230的形成位置的中间区域。
反注入部226F基本上在俯视下呈矩形形状，但与p层222的缘部e1、 e2、电荷传输栅极部240F的缘部e3、e4对置的部分11、12、13、14形成 为与这些缘部平行。
利用该反注入部226F，均匀地设定光电二极管的光电变换部220F的 底部分的深度(加深周边部的电势)，从而同一读取电压(Vpin)时的饱 和输出进一步提高。
这样，根据本第7实施方式，能够进一步提高n层221的饱和输出， 能够抑制耗尽电压和混色的增加。
(第8实施方式)
图25是表示本发明的第8实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的图。
本第8实施方式的嵌入型光电二极管(PPD)200G与第6实施方式的 嵌入型光电二极管(PPD)200E(图23)的不同点如下。
在本第8实施方式的嵌入型光电二极管(PPD)200G的光电变换部 220G中，在n层221内，局部地形成有矩形形状的p层222G，并且形成 至与基板210的法线正交的方向Y的端部TA1、TA2。
并且，p层222G在与基板210的法线正交的方向Y的端部区域(p 层222G的周边部或作为读取部的电荷传输栅极部240G的区域)TA1、TA2 中将离子注入浓度形成得较低。
根据本第8实施方式，与上述的第6实施方式同样地，能够提高n层 221的饱和输出，能够抑制耗尽电压和混色的增加。
(第9实施方式)
图26是表示本发明的第9实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的图。
本第9实施方式的嵌入型光电二极管(PPD)200H与第8实施方式的 嵌入型光电二极管(PPD)200G(图25)的不同点如下。
在本第9实施方式的嵌入型光电二极管(PPD)200H的光电变换部 220H中，在n层221内，进一步在光电二极管的电势最深的位置，形成 有注入了反极性的硼等杂质的反注入部226H(-1，-2)。
在本例中，反注入部226H在与基板210的法线正交的方向X上，形 成在p层222G的形成位置与p型分离层230的形成位置的中间区域，且 稍微靠近p层222G的形成位置侧。
反注入部226H基本上在俯视下呈矩形形状，但与p层222G的缘部 e1、e2、电荷传输栅极部240G的缘部e3、e4对置的部分11、12、13、14 形成为与这些缘部平行。
利用该反注入部226H，均匀地设定光电二极管的光电变换部220H的 底部分的深度(加深周边部的电势)，从而同一读取电压(Vpin)时的饱 和输出进一步提高。
这样，根据本第9实施方式，能够进一步提高n层221的饱和输出， 能够抑制耗尽电压和混色的增加。
(第10实施方式)
图27是表示本发明的第10实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的图。
本第10实施方式的嵌入型光电二极管(PPD)200I与第6实施方式 的嵌入型光电二极管(PPD)200E(图23)的不同点如下。
在本第10实施方式的嵌入型光电二极管(PPD)200I的光电变换部 220I中，在n层221内，局部地形成有矩形形状的p层222I，且形成至与 基板210的法线正交的方向Y的端部TA1、TA2。
并且，p层222I在与基板210的法线正交的方向Y的端部区域(p层 222I的周边部或作为读取部的电荷传输栅极部240I的区域)TA1、TA2中 将宽度形成得较窄。
根据本第10实施方式，与上述的第6实施方式同样地，能够提高n 层221的饱和输出，能够抑制耗尽电压和混色的增加。
(第11实施方式)
图28是表示本发明的第11实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的图。
本第11实施方式的嵌入型光电二极管(PPD)200J与第10实施方式 的嵌入型光电二极管(PPD)200I(图27)的不同点如下。
在本第11实施方式的嵌入型光电二极管(PPD)200J的光电变换部 220J中，在n层221内，进一步在光电二极管的电势最深的位置，形成有 注入了反极性的硼等杂质的反注入部226J(-1，-2)。
在本例中，反注入部226J在与基板210的法线正交的方向X上，形 成在p层222I的形成位置和p型分离层230的形成位置的中间区域，且稍 微靠近p层222I的形成位置侧。
反注入部226J基本上在俯视下呈矩形形状，但与p层222I的缘部e1、e2、电荷传输栅极部240I的缘部e3、e4对置的部分11、12、13、14形成为 与这些缘部平行。
利用该反注入部226J，均匀地设定光电二极管的光电变换部220J的 底部分的深度(加深周边部的电势)，从而同一读取电压(Vpin)时的饱 和输出进一步提高。
这样，根据本第11实施方式，能够进一步提高n层221的饱和输出， 能够抑制耗尽电压和混色的增加。
(第12实施方式)
图29是表示本发明的第12实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的图。
本第12实施方式的嵌入型光电二极管(PPD)200K与第6实施方式 的嵌入型光电二极管(PPD)200E(图23)的不同点如下。
在本第12实施方式的嵌入型光电二极管(PPD)200K的光电变换部 220K中，在n层221内，局部地形成有矩形形状的p层222K，且形成至 与基板210的法线正交的方向Y的端部TA1、TA2。
并且，朝向与基板210的法线正交的方向Y的端部区域(p层222K 的周边部或作为读取部的电荷传输栅极部240K的区域)TA1、TA2，p层 222K形成为锥状或者宽度阶段性地变窄。
根据本第12实施方式，能够与上述的第6实施方式同样地，提高n 层221的饱和输出，能够抑制耗尽电压和混色的增加。
(第13实施方式)
图30是表示本发明的第13实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的图。
本第13实施方式的嵌入型光电二极管(PPD)200L与第10实施方式 的嵌入型光电二极管(PPD)200K(图29)的不同点如下。
在本第13实施方式的嵌入型光电二极管(PPD)200L的光电变换部 220L中，在n层221内，进一步在光电二极管的电势最深的位置，形成 有注入了反极性的硼等杂质的反注入部226L(-1，-2)。
在本例中，反注入部226L在与基板210的法线正交的方向X上，形 成在p层222L的形成位置与p型分离层230的形成位置的中间区域。
反注入部226L基本上在俯视下呈矩形形状，但与p层222K的缘部 e1、e2、e3、e4、电荷传输栅极部240I的缘部e5、e6对置的部分11、12、 13、14、15、16形成为与这些缘部平行。
利用该反注入部226L，通过均匀地设定光电二极管的光电变换部 220L的底部分的深度(加深周边部的电势)，从而同一读取电压(Vpin) 时的饱和输出进一步提高。
这样，根据本第13实施方式，能够进一步提高n层221的饱和输出， 能够抑制耗尽电压和混色的增加。
(第14实施方式)
图31是表示本发明的第14实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的图。
本第14实施方式的嵌入型光电二极管(PPD)200M与第6实施方式 的嵌入型光电二极管(PPD)200E(图23)的不同点如下。
在本第14实施方式的嵌入型光电二极管(PPD)200M的光电变换部 220M中，在n层221内，局部地形成有矩形形状的p层222M，且形成至 与基板210的法线正交的方向Y的端部TA1、TA2。
并且，从与基板210的法线正交的方向Y的端部区域(p层222M的 周边部)TA1朝向作为读取部的电荷传输栅极部2401的端部区域TA2，p 层222M形成为锥状或者宽度阶段性地变窄。
根据本第14实施方式，与上述的第6实施方式同样地，能够提高n 层221的饱和输出，能够抑制耗尽电压和混色的增加。
(第15实施方式)
图32是表示本发明的第15实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的图。
本第15实施方式的嵌入型光电二极管(PPD)200N与第14实施方式 的嵌入型光电二极管(PPD)200M(图31)的不同点如下。
在本第15实施方式的嵌入型光电二极管(PPD)200N的光电变换部 220N中，在n层221内，进一步在光电二极管的电势最深的位置，形成 有注入了反极性的硼等杂质的反注入部226N(-1，-2)。
在本例中，反注入部226N在与基板210的法线正交的方向X上，形 成在p层222M的形成位置与p型分离层230的形成位置的中间区域。
反注入部226N基本上在俯视下呈矩形形状，但与p层222M的缘部 e1、e2、电荷传输栅极部240I的缘部e3、e4对置的部分11、12、13、14形 成为与这些缘部平行。
利用该反注入部226N，均匀地设定光电二极管的光电变换部220N的 底部分的深度(加深周边部的电势)，从而同一读取电压(Vpin)时的饱 和输出进一步提高。
这样，根据本第15实施方式，能够进一步提高n层221的饱和输出， 能够抑制耗尽电压和混色的增加。
(第16实施方式)
图33是表示本发明的第16实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的图。
本第16实施方式的嵌入型光电二极管(PPD)200O与第6实施方式 的嵌入型光电二极管(PPD)200E(图23)的不同点如下。
在本第16实施方式的嵌入型光电二极管(PPD)200O的光电变换部 220O中，在n层221内，局部地形成有细长且矩形形状的p层222O，并 且形成至与基板210的法线正交的方向Y的端部TA1。
并且，从与基板210的法线正交的方向Y的端部区域(p层222O的 周边部)TA1开始形成有p层222O，且将其宽度形成得较窄，使得与作 为读取部的电荷传输栅极部240I的端部区域TA2分离。
根据本第16实施方式，与上述的第6实施方式同样地，能够提高n 层221的饱和输出，且能够抑制耗尽电压和混色的增加。
(第17实施方式)
图34是表示本发明的第17实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的图。
本第17实施方式的嵌入型光电二极管(PPD)200P与第16实施方式 的嵌入型光电二极管(PPD)200O(图33)的不同点如下。
在本第17实施方式的嵌入型光电二极管(PPD)200P的光电变换部 220P中，在n层221内，进一步在光电二极管的电势最深的位置，形成有 注入了反极性的硼等杂质的反注入部226P(-1，-2)。
在本例中，反注入部226P在与基板210的法线正交的方向X上，形 成在p层222O的形成位置与p型分离层230的形成位置的中间区域。
反注入部226P基本上在俯视下呈矩形形状，与p层222O的缘部e1、 e2、电荷传输栅极部240I的缘部e3、e4对置的部分11、12、13、14形成为 与这些缘部平行。
利用该反注入部226P，均匀地设定光电二极管的光电变换部220P的 底部分的深度(加深周边部的电势)，从而同一读取电压(Vpin)时的饱 和输出进一步提高。
这样，根据本第17实施方式，能够进一步提高n层221的饱和输出， 能够抑制耗尽电压和混色的增加。
(第18实施方式)
图35是表示本发明的第18实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的图。
本第18实施方式的嵌入型光电二极管(PPD)200Q与第16实施方式 的嵌入型光电二极管(PPD)200O(图33)的不同点如下。
在本第18实施方式的嵌入型光电二极管(PPD)200O的光电变换部 220Q中，在n层221内，局部地形成有细长且矩形形状的p层222Q，并 且形成至与基板210的法线正交的方向Y的端部TA1、TA2。
并且，p层222Q从与基板210的法线正交的方向Y的端部区域(p 层222Q的周边部)TA1到作为读取部的电荷传输栅极部240Q的端部区 域TA2为止将宽度形成得较窄，并且在作为读取部的电荷传输栅极部240Q 的端部区域TA2中将离子注入浓度形成得较低。
根据本第18实施方式，与上述的第16实施方式同样地，能够提高n 层221的饱和输出，能够抑制耗尽电压和混色的增加。
(第19实施方式)
图36是表示本发明的第19实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的图。
本第19实施方式的嵌入型光电二极管(PPD)200R与第18实施方式 的嵌入型光电二极管(PPD)200Q(图35)的不同点如下。
在本第19实施方式的嵌入型光电二极管(PPD)200R的光电变换部 220R中，在n层221内，进一步在光电二极管的电势最深的位置，形成 有注入了反极性的硼等杂质的反注入部226R(-1，-2)。
在本例中，反注入部226R在与基板210的法线正交的方向X上，形 成在p层222Q的形成位置与p型分离层230的形成位置的中间区域，并 且稍微靠近p层222P的形成位置侧。
反注入部226R基本上在俯视下呈矩形形状，但与p层222Q的缘部 e1、e2、电荷传输栅极部240Q的缘部e3、e4对置的部分11、12、13、14 形成为与这些缘部平行。
利用该反注入部226R，均匀地设定光电二极管的光电变换部220R的 底部分的深度(加深周边部的电势)，从而同一读取电压(Vpin)时的饱 和输出进一步提高。
这样，根据本第19实施方式，能够进一步提高n层221的饱和输出， 能够抑制耗尽电压和混色的增加。
(第20实施方式)
图37是表示本发明的第20实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的图。
本第20实施方式的嵌入型光电二极管(PPD)200S与第6实施方式 的嵌入型光电二极管(PPD)200E(图23)的不同点如下。
在本第20实施方式的嵌入型光电二极管(PPD)200S的光电变换部 220S中，在n层221内，局部地形成有矩形形状的p层222S，并且形成 至与基板210的法线正交的方向Y的端部TA1、TA2。
并且，p层222S在与基板210的法线正交的方向Y的端部区域(作 为读取部的电荷传输栅极部240S的区域)TA2中将宽度形成得较窄。
根据本第20实施方式，与上述的第6实施方式同样地，能够提高n 层221的饱和输出，且能够抑制耗尽电压和混色的增加。
(第21实施方式)
图38是表示本发明的第21实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的图。
本第21实施方式的嵌入型光电二极管(PPD)200T与第20实施方式 的嵌入型光电二极管(PPD)200S(图37)的不同点如下。
在本第21实施方式的嵌入型光电二极管(PPD)200T的光电变换部 220T中，在n层221内，进一步在光电二极管的电势最深的位置，形成 有注入了反极性的硼等杂质的反注入部226T(-1，-2)。
在本例中，反注入部226T在与基板210的法线正交的方向X上，形 成在p层222S的形成位置与p型分离层230的形成位置的中间区域，并 且稍微靠近p层222S的形成位置侧。
反注入部226T基本上在俯视下呈矩形形状，但与p层222S的缘部 e1、e2、电荷传输栅极部240S的缘部e3、e4对置的部分11、12、13、14 形成为与这些缘部平行。
利用该反注入部226T，均匀地设定光电二极管的光电变换部220T的 底部分的深度(加深周边部的电势)，从而同一读取电压(Vpin)时的饱 和输出进一步提高。
这样，根据本第21实施方式，能够进一步提高n层221的饱和输出， 能够抑制耗尽电压和混色的增加。
(第22实施方式)
图39是表示本发明的第22实施方式涉及的嵌入型光电二极管(PPD) 的主要部分的结构例的图。
本第22实施方式的嵌入型光电二极管(PPD)200U与第6实施方式 的嵌入型光电二极管(PPD)200E(图23)的不同点如下。
在本第22实施方式的嵌入型光电二极管(PPD)200U的光电变换部 220U中，在n层221内，局部地形成有矩形形状的p层222U-1、222U-2、 222U-3。
不过，p层222U-1、222U-2、222U-3选择性地形成在作为读取部的 电荷传输栅极部240I的区域TA2以外的区域。
根据本第22实施方式，与上述的第6实施方式同样地，能够提高n 层221的饱和输出，且能够抑制耗尽电压和混色的增加。
(第23实施方式)
图40是表示本发明的第23实施方式涉及的像素部以及电容可变部的 结构例的图。
本第23实施方式的电容可变部80A与第1实施方式的电容可变部80 的不同点如下。
在本第23实施方式中，除了在布线WR上级联连接且与各像素对应 地形成的第1合并晶体管(合并开关)81n-1、81n、81n+1之外，在各像 素PXLn-1、PXLn、PXLn+1的浮动扩散区FD与布线WR的节点NDn-1、 NDn、NDn+1之间，还连接有例如由NMOS晶体管形成的第2合并晶体 管(合并开关)82n-1、82n、82n+1。
第1合并晶体管81n-1、81n、81n+1分别根据第1电容变更信号 BIN1n-1、BIN1n、BIN1n+1被选择性地接通、断开，第2合并晶体管82n-1、 82n、82n+1分别根据第2电容变更信号BIN2n-1、BIN2n、BIN2n+1被选 择性地接通、断开。
在本实施方式中，如图41所示，第1电容变更信号BIN1n-1、BIN1n、 BIN1n+1和第2电容变更信号BIN2n-1、BIN2n、BIN2n+1形成对，在相 同时刻(相位)被切换为H电平、L电平。
在这种结构中，第1合并晶体管81n-1、81n、81n+1用于相邻的FD 布线WR的连接及切断。
第2合并晶体管82n-1、82n、82n+1配置在各像素PXLn-1、PXLn、 PXLn+1的传输晶体管TG-Tr的附近，在高变换增益模式下，用于将浮动 扩散区FD节点的寄生电容最小化。
图41是在本第23实施方式涉及的电容可变部中应用了合并开关时的 实现宽动态范围的动作的时序图。
本第23实施方式的动作，基本上除了将与读取像素、例如像素PXLn 的上侧相邻的像素PXLn+1的第1及第2电容变更信号BIN1n+1、BIN2n+1 在与读取像素PXLn的第1及第2电容变更信号BIN1n、BIN2n相同的时 刻(相位)切换为H电平、L电平以外，进行与前述的第1实施方式相同 的动作。
因此，省略说明第23实施方式的动作的详情。
根据本第23实施方式，能够获得与上述的第1实施方式相同的效果。
进而，根据本第23实施方式，在高变换增益模式下，能够将浮动扩 散区FD节点的寄生电容最小化。
(第24实施方式)
图42是表示本发明的第24实施方式涉及的像素部以及电容可变部的 结构例的图。
图43是在本第24实施方式涉及的电容可变部中应用了合并开关时的 实现宽动态范围的动作的时序图。
本第24实施方式的电容可变部80B与第23实施方式的电容可变部 80A的不同点如下。
在本第24实施方式中，在各像素PXLn-1，PXLn、PXLn+1的第1合 并晶体管81n-1、81n、81n+1与上侧的相邻像素的连接部和电源线VDD 之间，连接有溢漏(OFD)栅极83n-1、83n、83n+1。
OFD栅极83n-1、83n、83n+1向电源线(端子)排出溢流电子，使得 在高亮度时从光电二极管PD溢出到浮动扩散区FD的电子(电荷)不会 漏到相邻像素。
此外，通过将OFD栅极83n-1、83n、83n+1的电压设定得比第1电 容变更信号BIN1n-1、BIN1n、BIN1n+1以及第2电容变更信号BIN2n-1、 BIN2n、BIN2n+1的L电平的电压高，从而能够防止因从光电二极管PD 溢出的电子(电荷)导致相邻像素的浮动扩散区FD的电位下降的情况。
此外，如图43所示，也可以将OFD栅极83n-1、83n、83n+1用于复 位。相对于具备复位元件和合并开关的结构，与浮动扩散区FD节点连接 的元件数量少，因此高变换增益时的特性优异。
(应用例)
图44是用于说明本发明的实施方式涉及的固体摄像装置还能够应用 于像素共有结构的图。
图45是示意性地表示图44的2像素共有结构的布局例的图。
如图44以及图45所示，上述的本实施方式的固体摄像装置10还能 够应用于在多个(在本例中为两个)光电二极管PDa、Pdb中共有一个浮 动扩散区FD的像素共有结构中。
另外，在图45的例子中，作为一例，采用了图21的第4实施方式的 嵌入型光电二极管(PPD)200C的光电变换部220C的结构。即，在n层 (第1导电型半导体层)221中，利用两个p层222-1、222-2，在与基板 的法线正交的方向X上形成了三个子区域SBA1、SBA2、SBA3。
图46(A)以及图46(B)是用于说明本发明的实施方式涉及的固体 摄像装置能够应用于表面照射型图像传感器和背面照射型图像传感器这 两者的图。
图46(A)示出表面照射型图像传感器的简略构成，图46(B)示出 背面照射型图像传感器的简略构成。
在图46(A)以及图46(B)中，符号91表示微透镜阵列，符号92 表示彩色滤波器组，符号93表示布线层，符号94表示硅基板。
如图46(A)以及图46(B)所示，上述的本实施方式的固体摄像装 置10能够应用于表面照射型图像传感器(FSI)和背面照射型图像传感器 (BSI)这两者。
以上说明的固体摄像装置10能够作为摄像器件而应用于数码照相机、 摄像机、便携式终端、或者监控用照相机、医疗用内窥镜用照相机等电子 设备中。
图47是表示搭载了应用本发明的实施方式涉及的固体摄像装置的照 相机***的电子设备的结构的一例的图。
如图47所示，本电子设备100具有能够应用本实施方式涉及的固体 摄像装置10的CMOS图像传感器110。
进而，电子设备100具有向该CMOS图像传感器110的像素区域引导 入射光(对被摄体像进行成像)的光学***(透镜等)120。
电子设备100具有对CMOS图像传感器110的输出信号进行处理的信 号处理电路(PRC)130。
信号处理电路130对CMOS图像传感器110的输出信号实施规定的信 号处理。
信号处理电路130处理后的图像信号作为动态图像而映在由液晶显示 器等构成的监视器上，或者还能够输出到打印机，此外能够直接记录到存 储卡等记录介质等中，能采用各种方式。
如上所述，作为CMOS图像传感器110，通过搭载前述的固体摄像装 置10，能够提供高性能、小型、低成本的照相机***。
并且，能够实现使用于照相机的设置要件包括安装尺寸、可连接的缆 线根数、缆线长度、设置高度等制约的用途中的、例如监控用照相机、医 疗用内窥镜用照相机等电子设备。

Claims (20)

1.一种固体摄像装置，具有：
基板，具有第1基板面侧和与该第1基板面侧对置的一侧的第2基板面侧；
光电变换部，包括嵌入于所述基板而形成的第1导电型半导体层，且具有对所接收的光的光电变换功能以及电荷蓄积功能；
第2导电型分离层，形成在所述光电变换部的所述第1导电型半导体层的侧部；和
一个电荷传输栅极部，能够传输蓄积在所述光电变换部中的电荷，
所述光电变换部在所述第1导电型半导体层的至少一部分包括：至少一个第2导电型半导体层，其在与所述基板的法线正交的方向上形成至少一个子区域，且与所述第1导电型半导体层具有结电容成分，
所述一个电荷传输栅极部能够传输蓄积在所述光电变换部的所述子区域中的电荷。
2.根据权利要求1所述的固体摄像装置，其中，
所述第2导电型半导体层，
在与所述基板的法线正交的方向上具有给定宽度，
在所述基板的法线方向上，具有从所述第1导电型半导体层的所述第2基板面侧或所述第1基板面侧的表面未到达所述第1基板面侧或所述第2基板面侧的表面的深度。
3.根据权利要求1所述的固体摄像装置，其中，
所述第2导电型半导体层，
在与所述基板的法线正交的方向上具有给定宽度，
在所述基板的法线方向上，具有从所述第1导电型半导体层的所述第2基板面侧或所述第1基板面侧的表面到达所述第1基板面侧或所述第2基板面侧的表面的深度。
4.根据权利要求1所述的固体摄像装置，其中，
所述第2导电型半导体层，
在所述基板的法线方向上具有给定宽度，
在与所述基板的法线正交的方向上，具有在与所述第2导电型分离层之间形成至少一个所述子区域的长度。
5.根据权利要求1所述的固体摄像装置，其中，
在所述第1导电型半导体层的所述第1基板面侧的表面形成有第2的第2导电型半导体层。
6.根据权利要求1所述的固体摄像装置，其中，
在所述第1导电型半导体层的所述第2基板面侧的表面形成有第2的第1导电型半导体层。
7.根据权利要求6所述的固体摄像装置，其中，
在所述第2的第1导电型半导体层的所述第2基板面侧的表面形成有第3的第2导电型半导体层。
8.根据权利要求7所述的固体摄像装置，其中，
所述电荷传输栅极部包括：
第3的第1导电型半导体层，形成对蓄积在所述光电变换部中的电荷进行传输的浮动扩散区；
第4的第2导电型半导体层，形成在被层叠的所述第2的第1导电型半导体层以及所述第3的第2导电型半导体层的一个端部与所述第3的第1导电型半导体层之间；和
栅极电极，隔着绝缘膜至少形成在所述第4的第2导电型半导体层上。
9.根据权利要求1所述的固体摄像装置，其中，
所述第2导电型半导体层，
局部地形成于所述第1导电型半导体层，在位于周边部以及所述电荷传输栅极部的至少任一方的区域中，离子注入浓度不同于其他区域。
10.根据权利要求1所述的固体摄像装置，其中，
所述第2导电型半导体层，
局部地形成于所述第1导电型半导体层，在位于周边部以及所述电荷传输栅极部的至少任一方的区域中，形状不同于其他区域。
11.根据权利要求1所述的固体摄像装置，其中，
所述第2导电型半导体层，
局部地形成于所述第1导电型半导体层，在位于周边部以及所述电荷传输栅极部的至少任一方的区域中，与所述周边部以及所述电荷传输栅极区域分离。
12.根据权利要求1所述的固体摄像装置，其中，
所述第1导电型半导体层包括注入了极性与第1导电型相反的第2导电型的杂质的反离子注入部。
13.根据权利要求12所述的固体摄像装置，其中，
所述反离子注入部形成在所述光电变换部的电势变深的位置处。
14.根据权利要求12所述的固体摄像装置，其中，
所述反离子注入部中，至少与所述第2导电型半导体层的缘部以及所述电荷传输栅极部的缘部对置的缘部形成为与所述第2导电型半导体层的缘部以及所述电荷传输栅极部的缘部平行。
15.根据权利要求1所述的固体摄像装置，其中，
该固体摄像装置具有配置了像素的像素部，
所述像素包括：
所述光电变换部，在蓄积期间对通过光电变换生成的电荷进行蓄积；
所述电荷传输栅极部，能够在传输期间传输蓄积在所述光电变换部中的电荷；
浮动扩散区，通过所述电荷传输栅极部来传输蓄积在所述光电变换部中的电荷；
源极跟随元件，将所述浮动扩散区的电荷以与电荷量相应的增益变换为电压信号；和
电容可变部，能够根据电容变更信号变更所述浮动扩散区的电容，
在针对所述蓄积期间的一个读取期间内的给定期间，通过所述电容可变部变更所述浮动扩散区的电容，在该一个所述读取期间内切换变换增益，
所述电容可变部，
包括：合并开关，至少连接在相邻的两个所述像素的所述浮动扩散区之间，根据所述电容变更信号被选择性地接通、断开，
对所连接的浮动扩散区数量进行切换，对所读取的所述像素的所述浮动扩散区的变换增益进行切换。
16.根据权利要求15所述的固体摄像装置，其中，
在经由所述合并开关连接的多个像素的全部像素中，共有在复位期间排出所述浮动扩散区的电荷的复位元件。
17.根据权利要求15所述的固体摄像装置，其中，
所述电容可变部包括：
第1合并开关，连接于相邻的两个所述像素的所述浮动扩散区之间的布线，根据第1电容变更信号被选择性地接通、断开；和
第2合并开关，连接在比所述第1合并开关更靠所述电荷传输栅极部侧的布线与所述浮动扩散区之间，根据第2电容变更信号被选择性地接通、断开。
18.根据权利要求17所述的固体摄像装置，其中，
所述电容可变部具有与所述第1合并开关连接且排出从所述浮动扩散区溢出的电荷的溢流闸。
19.一种固体摄像装置的制造方法，包括：
形成光电变换部的步骤，所述光电变换部形成嵌入于基板的第1导电型半导体层，具有对所接收的光的光电变换功能以及电荷蓄积功能，所述基板具有第1基板面侧和与该第1基板面侧对置的一侧的第2基板面侧；
在所述光电变换部的所述第1导电型半导体层的侧部形成第2导电型分离层的步骤；
在所述光电变换部的所述第1导电型半导体层的至少一部分形成至少一个第2导电型半导体层的步骤，所述第2导电型半导体层在与所述基板的法线正交的方向上形成至少一个子区域，且与所述第1导电型半导体层具有结电容成分；和
形成一个电荷传输栅极部的步骤，所述一个电荷传输栅极部能够传输蓄积在所述光电变换部的所述子区域中的电荷。
20.一种电子设备，具有：
固体摄像装置；和
光学***，将被摄体像成像于所述固体摄像装置中，
所述固体摄像装置具有：
基板，具有第1基板面侧和与该第1基板面侧对置的一侧的第2基板面侧；
光电变换部，包括嵌入于所述基板而形成的第1导电型半导体层，且具有对所接收的光的光电变换功能以及电荷蓄积功能；
第2导电型分离层，形成在所述光电变换部的所述第1导电型半导体层的侧部；和
一个电荷传输栅极部，能够传输蓄积在所述光电变换部中的电荷，
所述光电变换部在所述第1导电型半导体层的至少一部分包括：至少一个第2导电型半导体层，其在与所述基板的法线正交的方向上形成至少一个子区域，且与所述第1导电型半导体层具有结电容成分，
所述一个电荷传输栅极部能够传输蓄积在所述光电变换部的所述子区域中的电荷。
CN201810156029.7A 2017-02-24 2018-02-23 固体摄像装置、固体摄像装置的制造方法以及电子设备 Active CN108511471B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-033802 2017-02-24
JP2017033802A JP7121468B2 (ja) 2017-02-24 2017-02-24 固体撮像装置、固体撮像装置の製造方法、および電子機器

Publications (2)

Publication Number Publication Date
CN108511471A true CN108511471A (zh) 2018-09-07
CN108511471B CN108511471B (zh) 2022-10-18

Family

ID=63245374

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810156029.7A Active CN108511471B (zh) 2017-02-24 2018-02-23 固体摄像装置、固体摄像装置的制造方法以及电子设备

Country Status (3)

Country Link
US (1) US10332928B2 (zh)
JP (1) JP7121468B2 (zh)
CN (1) CN108511471B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10630918B2 (en) * 2016-01-30 2020-04-21 Pixart Imaging Inc. Image sensing circuit and method capable of obtaining higher image brightness dynamic range
US11330206B2 (en) * 2016-01-30 2022-05-10 Pixart Imaging Inc. Image sensing circuit and method capable of obtaining higher image brightness dynamic range
US10559614B2 (en) * 2018-03-09 2020-02-11 Semiconductor Components Industries, Llc Dual conversion gain circuitry with buried channels
FR3086799B1 (fr) * 2018-09-27 2021-09-17 Commissariat Energie Atomique Capteur d'images rapide a regroupement de pixels
EP3879571A4 (en) * 2018-11-06 2022-01-19 Sony Semiconductor Solutions Corporation IMAGING ELEMENT AND ELECTRONIC DEVICE
CN109979955B (zh) * 2019-04-03 2021-06-18 上海华力微电子有限公司 一种半导体结构及其制造方法
KR20220025853A (ko) 2019-06-28 2022-03-03 퀀텀-에스아이 인코포레이티드 광학적 및 전기적 2차 경로 제거
KR20210013388A (ko) 2019-07-24 2021-02-04 삼성전자주식회사 이미지 센서
JP2023501225A (ja) * 2019-10-31 2023-01-18 クアンタム－エスアイ インコーポレイテッド 改良されたドレインを備えるピクセル
KR20210053599A (ko) 2019-11-04 2021-05-12 에스케이하이닉스 주식회사 이미지 센싱 장치 및 그 제조 방법
WO2022054494A1 (ja) * 2020-09-08 2022-03-17 ソニーセミコンダクタソリューションズ株式会社 光検出装置
CN117957659A (zh) * 2021-11-19 2024-04-30 华为技术有限公司 一种固态成像设备以及一种电子装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1146078A (zh) * 1995-05-29 1997-03-26 松下电子工业株式会社 固体摄象器件及其制造方法
US20010015435A1 (en) * 1999-02-09 2001-08-23 Sony Corporation Method for producing solid-state image-sensing device
JP2006217410A (ja) * 2005-02-04 2006-08-17 Tohoku Univ 光センサおよび固体撮像装置
CN101359675A (zh) * 2007-08-03 2009-02-04 夏普株式会社 固态图像捕获装置及其制造方法和电子信息装置
JP2010016114A (ja) * 2008-07-02 2010-01-21 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2010118538A (ja) * 2008-11-13 2010-05-27 Toshiba Corp 固体撮像装置
JP2011159756A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、及び電子機器
CN102280462A (zh) * 2010-06-14 2011-12-14 索尼公司 固态摄像器件及其制造方法和摄像装置
CN102693989A (zh) * 2011-03-23 2012-09-26 索尼公司 固体摄像装置、固体摄像装置的制造方法以及电子设备
CN103219347A (zh) * 2012-01-18 2013-07-24 佳能株式会社 图像拾取设备以及图像拾取***
CN104377215A (zh) * 2013-08-15 2015-02-25 索尼公司 摄像元件和摄像装置
JP2016092035A (ja) * 2014-10-29 2016-05-23 株式会社東芝 固体撮像装置及び固体撮像装置の製造方法
JP2016111082A (ja) * 2014-12-03 2016-06-20 ルネサスエレクトロニクス株式会社 撮像装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274454A (ja) * 1998-03-19 1999-10-08 Canon Inc 固体撮像装置及びその形成方法
US7786543B2 (en) * 2002-08-27 2010-08-31 E-Phocus CDS capable sensor with photon sensing layer on active pixel circuit
US7122408B2 (en) * 2003-06-16 2006-10-17 Micron Technology, Inc. Photodiode with ultra-shallow junction for high quantum efficiency CMOS image sensor and method of formation
JP4391843B2 (ja) 2004-02-06 2009-12-24 オリンパス株式会社 固体撮像装置
JP4752193B2 (ja) * 2004-05-19 2011-08-17 ソニー株式会社 固体撮像素子
JP4530747B2 (ja) * 2004-07-16 2010-08-25 富士通セミコンダクター株式会社 固体撮像装置及びその製造方法
US7812381B2 (en) * 2005-01-24 2010-10-12 Samsung Electronics Co., Ltd. Image sensor with light receiving region having different potential energy according to wavelength of light and electronic product employing the same
KR20080016259A (ko) * 2006-08-18 2008-02-21 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
US7888266B2 (en) * 2008-06-26 2011-02-15 International Business Machines Corporation Band gap modulated optical sensor
US9570489B2 (en) * 2011-07-12 2017-02-14 Sony Corporation Solid state imaging device having impurity concentration on light receiving surface being greater or equal to that on opposing surface
JP5743837B2 (ja) * 2011-10-07 2015-07-01 キヤノン株式会社 光電変換装置、撮像装置および撮像システム
US8883544B2 (en) * 2012-05-04 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an image device
JP2014165286A (ja) * 2013-02-23 2014-09-08 Nikon Corp フォトダイオード、固体撮像素子及び撮像装置
JP6238546B2 (ja) * 2013-04-08 2017-11-29 キヤノン株式会社 光電変換装置および撮像システム
US9093573B2 (en) * 2013-09-09 2015-07-28 Semiconductor Components Industries, Llc Image sensor including temperature sensor and electronic shutter function
JP6355311B2 (ja) * 2013-10-07 2018-07-11 キヤノン株式会社 固体撮像装置、その製造方法及び撮像システム
JP2017004985A (ja) * 2013-11-08 2017-01-05 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP2015153772A (ja) * 2014-02-10 2015-08-24 株式会社東芝 固体撮像装置
KR102268714B1 (ko) * 2014-06-23 2021-06-28 삼성전자주식회사 이미지 센서 및 이의 제조 방법
JP6668600B2 (ja) * 2015-03-19 2020-03-18 セイコーエプソン株式会社 固体撮像素子及びその製造方法
JP5897752B1 (ja) * 2015-05-14 2016-03-30 ブリルニクスジャパン株式会社 固体撮像装置およびその駆動方法、電子機器
JP6641114B2 (ja) * 2015-07-29 2020-02-05 キヤノン株式会社 固体撮像装置およびその製造方法
KR102437162B1 (ko) * 2015-10-12 2022-08-29 삼성전자주식회사 이미지 센서
JP6706481B2 (ja) * 2015-11-05 2020-06-10 ソニーセミコンダクタソリューションズ株式会社 撮像素子
KR102466415B1 (ko) * 2016-01-20 2022-11-15 삼성전자주식회사 이미지 센서
KR102589016B1 (ko) * 2016-08-25 2023-10-16 삼성전자주식회사 반도체 소자

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1146078A (zh) * 1995-05-29 1997-03-26 松下电子工业株式会社 固体摄象器件及其制造方法
US20010015435A1 (en) * 1999-02-09 2001-08-23 Sony Corporation Method for producing solid-state image-sensing device
JP2006217410A (ja) * 2005-02-04 2006-08-17 Tohoku Univ 光センサおよび固体撮像装置
CN101359675A (zh) * 2007-08-03 2009-02-04 夏普株式会社 固态图像捕获装置及其制造方法和电子信息装置
JP2010016114A (ja) * 2008-07-02 2010-01-21 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2010118538A (ja) * 2008-11-13 2010-05-27 Toshiba Corp 固体撮像装置
JP2011159756A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、及び電子機器
CN102280462A (zh) * 2010-06-14 2011-12-14 索尼公司 固态摄像器件及其制造方法和摄像装置
CN102693989A (zh) * 2011-03-23 2012-09-26 索尼公司 固体摄像装置、固体摄像装置的制造方法以及电子设备
CN103219347A (zh) * 2012-01-18 2013-07-24 佳能株式会社 图像拾取设备以及图像拾取***
CN104377215A (zh) * 2013-08-15 2015-02-25 索尼公司 摄像元件和摄像装置
JP2016092035A (ja) * 2014-10-29 2016-05-23 株式会社東芝 固体撮像装置及び固体撮像装置の製造方法
JP2016111082A (ja) * 2014-12-03 2016-06-20 ルネサスエレクトロニクス株式会社 撮像装置

Also Published As

Publication number Publication date
US20180247969A1 (en) 2018-08-30
JP2018139269A (ja) 2018-09-06
US10332928B2 (en) 2019-06-25
JP7121468B2 (ja) 2022-08-18
CN108511471B (zh) 2022-10-18

Similar Documents

Publication Publication Date Title
CN108511471A (zh) 固体摄像装置、固体摄像装置的制造方法以及电子设备
CN105895650B (zh) 固体摄像装置以及电子设备
TWI466541B (zh) 光感測器及固態攝影裝置
Fossum et al. A review of the pinned photodiode for CCD and CMOS image sensors
KR100954942B1 (ko) 4-방향 공유 픽셀 상의 2-방향 공유 저장 게이트 제공 방법및 장치
US7728277B2 (en) PMOS pixel structure with low cross talk for active pixel image sensors
KR101385014B1 (ko) 반도체 소자 및 고체 촬상 장치
US6927089B2 (en) CMOS imager and method of formation
CN104253952B (zh) 固态成像装置及其驱动方法以及电子设备
US7517717B2 (en) Wide dynamic range sensor having a pinned diode with multiple pinned voltages
JP4499819B2 (ja) 固体撮像装置
KR100851495B1 (ko) Ｊｆｅｔ 및 수직적으로 집적된 리셋 다이오드를 갖는이미지 센서의 소형 픽셀
CN101123670B (zh) 光学传感器和固体成像器件
US7612392B2 (en) Image sensor with a gate electrode between the photoelectric conversion region and the charge detection region, the gate electrode comprising p-type and n-type regions adjacent to one another and method of fabricating the same
US20090045319A1 (en) Optical Sensor, Solid-State Imaging Device, and Operating Method of Solid-State Imaging Device
KR20020042508A (ko) 고체 촬상 장치
KR20100090189A (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 고체 촬상 장치의 구동 방법, 전자 기기
JP2006217410A5 (zh)
TW201119017A (en) Solid-state imaging device, manufacturing method of the same, and electronic apparatus
CN101388360B (zh) 图像传感器及其制造方法
JP7455525B2 (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
WO2022038908A1 (ja) 固体撮像素子及び電子機器
JP2010056345A (ja) 増幅型固体撮像装置
CN103515405B (zh) 固态成像器件和电子设备
US20120104464A1 (en) P-pixel cmos imagers using ultra-thin silicon on insulator substrates (utsoi)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210207

Address after: Grand Cayman Islands

Applicant after: Brillnics Inc.

Address before: Tokyo, Japan

Applicant before: Brillnics Japan Inc.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210618

Address after: 79 Anson Road, Singapore

Applicant after: Prunicus Singapore Pte. Ltd.

Address before: Grand Cayman Islands

Applicant before: Brillnics Inc.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant