TWI732509B - 電子封裝件 - Google Patents

電子封裝件 Download PDF

Info

Publication number
TWI732509B
TWI732509B TW109111268A TW109111268A TWI732509B TW I732509 B TWI732509 B TW I732509B TW 109111268 A TW109111268 A TW 109111268A TW 109111268 A TW109111268 A TW 109111268A TW I732509 B TWI732509 B TW I732509B
Authority
TW
Taiwan
Prior art keywords
electronic
electronic package
component
item
scope
Prior art date
Application number
TW109111268A
Other languages
English (en)
Other versions
TW202139375A (zh
Inventor
蔡宗賢
蔡明汎
林建成
楊超雅
陳嘉揚
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW109111268A priority Critical patent/TWI732509B/zh
Priority to CN202010333902.2A priority patent/CN113496966A/zh
Application granted granted Critical
Publication of TWI732509B publication Critical patent/TWI732509B/zh
Publication of TW202139375A publication Critical patent/TW202139375A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一種電子封裝件係包括：一承載結構、複數設於該承載結構上並電性連接該承載結構之電子元件、一形成於該承載結構上之包覆層、以及一嵌埋於該包覆層中之片狀功能件，且藉由該包覆層具有至少一外露該功能件之穿孔，使該功能件只需靠近該電子元件周圍即可散熱，而無需結合該電子元件，以增加該承載結構上之散熱區域。

Description

電子封裝件
本發明係有關一種封裝結構，尤指一種具散熱功效之電子封裝件。
隨著近年來可攜式電子產品的蓬勃發展，各類相關產品逐漸朝向高密度、高性能以及輕、薄、短、小之趨勢發展，其中，應用於該可攜式電子產品之各態樣的半導體封裝結構也因而配合推陳出新，以期能符合輕薄短小與高密度的要求。
第1圖係為習知半導體封裝件1的剖視示意圖。該半導體封裝件1係於一線路結構10之上、下兩側設置半導體元件11與被動元件11’，再以封裝膠體(molding compound)14包覆該些半導體元件11與被動元件11’，並使該線路結構10之接點(I/O)100外露出該封裝膠體14，之後形成複數銲球13於該些接點100上，以於後續製程中，該半導體封裝件1透過該銲球13接置如電路板之電子裝置(圖略)。
惟，習知半導體封裝件1中，該半導體元件11與被動元件11’在運作時會隨之產生大量的熱能，且包覆該半導體元件11與被動元件11’之封裝膠體14係為一種導熱係數僅0.8Wm-1k-1之不良傳熱材質(即熱量之逸 散效率不佳)，因而無法有效逸散所產生之熱量，故會造成該半導體元件11與被動元件11’之損害或造成產品信賴性問題。
因此，如何克服上述習知技術之問題，實已成為目前業界亟待克服之難題。
鑑於上述習知技術之種種缺失，本發明提供一種電子封裝件，係包括：承載結構；電子元件，係設於該承載結構上並電性連接該承載結構；包覆層，係形成於該承載結構上；以及片狀功能件，係嵌埋於該包覆層中，其中，該包覆層係具有至少一對應該功能件之穿孔。
前述之電子封裝件中，該承載結構係具有相對之第一側與第二側，且該電子元件係配置於該第一側及/或第二側上。
前述之電子封裝件中，該承載結構係配置有複數該電子元件，且該功能件具有至少一立設於該承載結構上之支撐部，其擋隔於複數該電子元件之其中二者之間。
前述之電子封裝件中，該功能件係為金屬件。例如，該功能件係為散熱件及/或屏蔽件。
前述之電子封裝件中，該功能件係具有本體部及至少一設於該本體部上之支撐部，且該本體部藉由該支撐部堆疊於該承載結構上。例如，該支撐部係為柱狀或牆狀。
前述之電子封裝件中，該功能件復外露於該包覆層之側面。
前述之電子封裝件中，復包括形成於該包覆層上之屏蔽層。例如，該屏蔽層復延伸至該穿孔中。或者，該穿孔中係形成有填充材。進一步，該屏蔽層係接觸該功能件。
前述之電子封裝件中，復包括形成於該承載結構上之導電元件。
前述之電子封裝件中，復包括堆疊於該承載結構上之支撐架。
由上可知，本發明之電子封裝件中，主要藉由該功能件嵌埋於該包覆層內，且外露於該些穿孔，因而該功能件只需靠近發熱源(如該電子元件周圍)而無需結合該電子元件，即可散熱，以增加該承載結構之散熱區域，故相較於習知技術，當該電子元件在運作時產生大量的熱能時，該功能件能有效逸散該承載結構及其上電子元件所產生之熱量，因而能避免該電子元件之損害或造成產品信賴性問題。
1:半導體封裝件
10:線路結構
100:接點
11:半導體元件
11’:被動元件
13:銲球
14:封裝膠體
2,2’,2”,3,4,5:電子封裝件
2a,2a’,3a,4a,5a:電子組件
20:承載結構
20a:第一側
20b:第二側
200:線路層
21:第一電子元件
210,220:導電凸塊
22,22’,22”:第二電子元件
23:導電元件
24:第二包覆層
24a:第一表面
24b:第二表面
24c:側面
240:穿孔
25:支撐架
250:電性接觸墊
250a,251a,26a:表面
251:結合墊
26:第一包覆層
27:功能件
27a:導電材
270:本體部
271,271’,371:支撐部
28,28’:結合層
29:屏蔽層
290:填充材
h:高度
L:距離
S:切割路徑
第1圖係為習知半導體封裝件之製法之剖面示意圖。
第2A至2D圖係為本發明之電子封裝件之製法之剖面示意圖。
第2A’圖係為第2A圖之局部上視示意圖。
第2C’圖係為第2C圖之局部上視示意圖。
第2D’圖係為第2D圖之另一製法之剖視示意圖。
第2D”圖係為第2D圖之另一實施例之剖視示意圖。
第3至5圖係為第2D圖之其它實施例之剖視示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「下」、「第一」、「第二」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2D圖係為本發明之電子封裝件2之製法之剖面示意圖。
如第2A圖所示，提供一電子組件2a，且設置一片狀功能件27於該電子組件2a上。
於本實施例中，該電子組件2a係包含有一承載結構20以及設於該承載結構20上之導電元件23、第一電子元件21與第二電子元件22,22’,22”。
所述之承載結構20係具有相對之第一側20a(如下側)與第二側20b(如上側)。於本實施例中，該承載結構20係為如具有核心層與線路結構之封裝基板(substrate)或無核心層(coreless)之線路結構，其具有複數線路層200，如扇出(fan out)型重佈線路層(redistribution layer，簡稱RDL)。應可理解地，該承載結構20亦可為其它可供承載如晶片等電子元件之承載單元，例如導線架(lead frame)，並不限於上述。
所述之第一電子元件21係設於該承載結構20之第一側20a上。於本實施例中，該第一電子元件21係為主動元件、被動元件或其二者組合等，其中，該主動元件係例如半導體晶片，且該被動元件係例如電阻、電容及電感。例如，該第一電子元件21係藉由複數如銲錫材料之導電凸塊210以覆晶方式設於該第一側20a之線路層200上並電性連接該線路層200，且以底膠(圖略)或後述之第一包覆層26包覆該些導電凸塊210；或者，該第一電子元件21可藉由複數銲線(圖略)以打線方式電性連接該第一側20a之線路層200。然而，有關該第一電子元件21電性連接該承載結構20之方式不限於上述。
所述之第二電子元件22,22’,22”係設於該承載結構20之第二側20b上。於本實施例中，該第二電子元件22,22’,22”係為主動元件、被動元件或其二者組合等，其中，該主動元件(如圖所示之第二電子元件22)係例如半導體晶片，且該被動元件(如圖所示之第二電子元件22’,22”)係例如電阻、電容及電感。例如，該第二電子元件22係藉由複數如銲錫材料之導電凸塊220以覆晶方式設於該第二側20b之線路層200上並電性連接該線路層200，且以底膠(圖略)或後述之第二包覆層24包覆該些導電凸塊 220；或者，該第二電子元件22可藉由複數銲線(圖略)以打線方式電性連接該第二側20b之線路層200；亦或，該第二電子元件22’,22”可直接接觸該第二側20b之線路層200。然而，有關該第二電子元件22,22’,22”電性連接該承載結構20之方式不限於上述。
所述之導電元件23係設於該承載結構20之第一側20a之線路層200上。於本實施例中，該導電元件23係為銲球(solder ball)或金屬柱，並無特別限制。
再者，該電子組件2a復包含有一支撐架25，其例如為導線架(lead frame)，係具有複數相分離之電性接觸墊250與至少一結合墊251，以令各該電性接觸墊250結合各該導電元件23，且該第一電子元件21藉由一結合層28結合至該結合墊251上。例如，該結合層28係例如為薄膜(film)、環氧樹脂(epoxy)或熱介面材料(thermal interface material，簡稱TIM)。
又，該電子組件2a復包含一第一包覆層26，其形成於該承載結構20之第一側20a與該支撐架25之間，以令該第一包覆層26包覆該第一電子元件21、導電凸塊210與導電元件23，並使該些電性接觸墊250與該結合墊251之部分表面外露出該第一包覆層26，以藉由該些電性接觸墊250接置如電路板之電子裝置(圖未示)。例如，該些電性接觸墊250之表面250a與該結合墊251之表面251a齊平該第一包覆層26之表面26a。具體地，形成該第一包覆層26之材質係為聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(epoxy)或封裝材(molding compound)，但不限於上述)。
所述之功能件27係設於該承載結構20之第二側20b上，且具有一本體部270及複數設於該本體部270下側之支撐部271,271’。
於本實施例中，該功能件27係為金屬片結構，如散熱片，其板片狀本體部270係以下側藉由另一結合層28’結合至該第二電子元件22上，且該支撐部271,271’(如第2A’圖所示之柱狀或牆狀)係以如銲錫或導電膠之導電材27a結合於該承載結構20之第二側20b上。例如，該結合層28’係例如為薄膜(film)、環氧樹脂(epoxy)或熱介面材料(thermal interface material，簡稱TIM)。具體地，該支撐部271,271’係立設於該承載結構20之第二側20b上並電性連接該第二側20b之線路層200及接地該承載結構20，且該支撐部271,271’可依需求位於各該第二電子元件22,22’,22”周圍。
再者，該本體部270與該支撐部271,271’係為一體成形之銅片結構；或者，如第3圖所示，可用銲錫材作為柱狀支撐部371，使該本體部270與支撐部371係為非一體成形。
如第2B圖所示，形成一第二包覆層24於該承載結構20之第二側20b上，以包覆該第二電子元件22,22’,22”、導電凸塊220與該功能件27。
於本實施例中，形成該第二包覆層24之材質係為聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(epoxy)或封裝材(molding compound)，但不限於上述。例如，該第一包覆層26之材質與該第二包覆層24之材質可相同或不相同。具體地，該第二包覆層24係具有相對之第一表面24a與第二表面24b，且該第二包覆層24係以其第二表面24b結合該承載結構20之第二側20b。
再者，於沿如第2A圖所示之切割路徑S進行切單製程後，該本體部270將外露於該第二包覆層24之側面24c，其中，該第二包覆層24之側面24c係鄰接該第二包覆層24之第一表面24a與第二表面4b。
如第2C圖所示，形成複數穿孔240於該第二包覆層24之第一表面24a上，以令該功能件27之部分表面外露於該些穿孔240。
於本實施例中，該穿孔240係呈長條狀或長方形開孔，如第2C’圖所示，以令該功能件27之本體部270之部分表面外露於該些穿孔240。
如第2D圖所示，形成一屏蔽層29於該第二包覆層24之第一表面24a與側面24c上以接觸該本體部270，且該屏蔽層29復延伸至該穿孔240中以接觸該本體部270。
於本實施例中，該屏蔽層29係為金屬材，其以濺鍍方式形成之，且未填滿該穿孔240。然而，於其它實施例中，該屏蔽層29可以濺鍍銅材之方式填滿該穿孔240；或者，如第2D’圖所示之電子封裝件2’，將如金屬材(如金屬膏或其它製程金屬材)或絕緣材之填充材290填入該穿孔240中，以填滿該穿孔240。
因此，本發明之電子封裝件2,2’中，主要藉由將該功能件27以彎折片結構形式嵌埋於該第二包覆層24內，且該支撐部271,271’,371連接該承載結構20，並使該本體部270外露於該些穿孔240，故該功能件27只需靠近發熱源(如該第二電子元件22’,22”周圍)而無需結合該第二電子元件22’,22”，即可散熱，因而能增加該承載結構20之第二側20b上之散熱區域。例如，該第二電子元件22”之高度h較高，如第2D圖所示，其上方並無 本體部270遮蔽，但該牆狀支撐部271’(如第2A’圖所示)及該本體部270可靠近該第二電子元件22”周圍，以達到散熱之目的。
再者，藉由該穿孔240之設計，該本體部270無需齊平該第二包覆層24之第一表面24a，即可散熱，故該支撐部271,271’,371之高度(或如第2D圖所示之本體部270與該承載結構20之第二側20b之間的距離L)能大幅縮短，因而能縮短該功能件27之導熱路徑，以加速散熱。
又，藉由該些支撐部271,271’,371設於該些第二電子元件22之間，以產生夾層狀態，因而能強化各該第二電子元件22之間的電磁干擾(Electromagnetic Interference，簡稱EMI)屏蔽(shielding)的效果。
另外，有關電子組件2a之態樣繁多，並不限於上述。例如，第2D”圖所示之電子組件2a’，其承載結構20之第一側20a作為植球側，僅配置導電元件23，以供接置如電路板之電子裝置(圖未示)；或者，如第3圖所示之電子封裝件3，其電子組件3a未設有支撐架25；亦或，如第4圖所示之電子封裝件4，其電子組件4a之承載結構20之第二側20b上未設有主動元件(第二電子元件22)；甚至於，如第5圖所示之電子封裝件5，其電子組件5a未設有支撐架25，且該承載結構20之第二側20b上也未設有主動元件(第二電子元件22)。
本發明復提供一種電子封裝件2,2’,2”,3,4,5，係包括：一承載結構20、第一電子元件21及/或第二電子元件22,22’,22”、第二包覆層24以及一片狀功能件27。
所述之第一電子元件21及/或第二電子元件22,22’,22”係設於該承載結構20上並電性連接該承載結構20。
所述之第二包覆層24係形成於該承載結構20上。
所述之片狀功能件27係嵌埋於該第二包覆層24中，其中，該第二包覆層24係具有至少一外露該功能件27之穿孔240。
於一實施例中，該承載結構20係具有相對之第一側20a與第二側20b，且該第二電子元件22係配置於該第二側20b上，而該第一側20a上可依需求配置一包覆該第一電子元件21之第一包覆層26；或者，該第二包覆層24亦可包覆該第二電子元件22,22’,22”。
於一實施例中，該承載結構20係配置有複數該第二電子元件22,22’,22”，且該功能件27係具有至少一立設於該承載結構20上之支撐部271,271’,371，其擋隔於複數該第二電子元件22,22’,22”之其中二者之間。
於一實施例中，該功能件27係為金屬件。例如，該功能件27係為散熱件及/或屏蔽件。
於一實施例中，該功能件27係具有一本體部270及至少一設於該本體部270下側之支撐部271,271’,371，且該本體部270藉由該支撐部271,271’,371堆疊於該承載結構20上。
於一實施例中，所述之電子封裝件2,2’,2”,3,4,5復包括一形成於該第二包覆層24上之屏蔽層29。例如，該屏蔽層29復延伸至該穿孔240中。或者，如第2D’圖所示，該穿孔240中係形成有填充材290。亦或，該屏蔽層29係接觸該功能件27。
於一實施例中，所述之電子封裝件2”,3,5復包括至少一形成於該承載結構20上之導電元件23，以作為I/O接點，俾供結合一如電路板之電子裝置。進一步，可將該導電元件23埋設於該第一包覆層26中並部分外 露於該第一包覆層26之表面26a，以作為I/O接點，俾供結合一如電路板之電子裝置。
於一實施例中，所述之電子封裝件2,2’,4復包括一堆疊於該承載結構20上且嵌埋於該第一包覆層26中之支撐架25，其部分外露於該第一包覆層26之表面26a，以作為I/O接點(如電性接觸墊250)，俾供結合一如電路板之電子裝置。
綜上所述，本發明之電子封裝件2,2’,2”,3,4,5，係藉由功能件27之設計，以提供散熱之功能，故相較於習知技術，當該第一電子元件21與第二電子元件22,22’,22”在運作時產生大量的熱能時，該功能件27能有效逸散該承載結構20及其上電子元件所產生之熱量，因而能避免該第一電子元件21與第二電子元件22,22’,22”之損害或造成產品信賴性問題。
再者，藉由該功能件27之設計，以提供屏蔽之功能，因而能強化各該第二電子元件22之間的電磁干擾(Electromagnetic Interference，簡稱EMI)屏蔽(shielding)的效果。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2”:電子封裝件
2a’:電子組件
20:承載結構
20a:第一側
20b:第二側
200:線路層
22,22’,22”:第二電子元件
23:導電元件
24:第二包覆層
24a:第一表面
24b:第二表面
24c:側面
240:穿孔
27:功能件
29:屏蔽層
290:填充材

Claims (14)

  1. 一種電子封裝件，係包括：承載結構；電子元件，係設於該承載結構上並電性連接該承載結構；包覆層，係形成於該承載結構上；以及片狀功能件，係嵌埋於該包覆層中並環繞該電子元件，且該包覆層具有至少一對應該功能件之穿孔。
  2. 一種電子封裝件，係包括：承載結構；電子元件，係設於該承載結構上並電性連接該承載結構；包覆層，係形成於該承載結構上；以及片狀功能件，係嵌埋於該包覆層中並外露於該包覆層之側面，且該包覆層具有至少一對應該功能件之穿孔。
  3. 如申請專利範圍第1或2項所述之電子封裝件，其中，該承載結構係具有相對之第一側與第二側，且該電子元件係配置於該第一側及/或第二側上。
  4. 如申請專利範圍第1或2項所述之電子封裝件，其中，該承載結構係配置有複數該電子元件，且該功能件具有至少一立設於該承載結構上之支撐部，以令該支撐部擋隔於複數該電子元件之其中二者之間。
  5. 如申請專利範圍第1或2項所述之電子封裝件，其中，該功能件係為金屬件。
  6. 如申請專利範圍第5項所述之電子封裝件，其中，該功能件係為散熱件及/或屏蔽件。
  7. 如申請專利範圍第1或2項所述之電子封裝件，其中，該功能件係具有本體部及至少一設於該本體部上之支撐部，且該本體部藉由該支撐部堆疊於該承載結構上。
  8. 如申請專利範圍第7項所述之電子封裝件，其中，該支撐部係為柱狀或牆狀。
  9. 如申請專利範圍第1或2項所述之電子封裝件，復包括形成於該包覆層上之屏蔽層。
  10. 如申請專利範圍第9項所述之電子封裝件，其中，該屏蔽層復延伸至該穿孔中。
  11. 如申請專利範圍第9項所述之電子封裝件，其中，該穿孔中係形成有填充材。
  12. 如申請專利範圍第9項所述之電子封裝件，其中，該屏蔽層係接觸該功能件。
  13. 如申請專利範圍第1或2項所述之電子封裝件，復包括形成於該承載結構上之導電元件。
  14. 如申請專利範圍第1或2項所述之電子封裝件，復包括堆疊於該承載結構上之支撐架。
TW109111268A 2020-04-01 2020-04-01 電子封裝件 TWI732509B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109111268A TWI732509B (zh) 2020-04-01 2020-04-01 電子封裝件
CN202010333902.2A CN113496966A (zh) 2020-04-01 2020-04-24 电子封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109111268A TWI732509B (zh) 2020-04-01 2020-04-01 電子封裝件

Publications (2)

Publication Number Publication Date
TWI732509B true TWI732509B (zh) 2021-07-01
TW202139375A TW202139375A (zh) 2021-10-16

Family

ID=77911360

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109111268A TWI732509B (zh) 2020-04-01 2020-04-01 電子封裝件

Country Status (2)

Country Link
CN (1) CN113496966A (zh)
TW (1) TWI732509B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI800416B (zh) * 2022-06-24 2023-04-21 矽品精密工業股份有限公司 電子封裝件及其製法
TWI826091B (zh) * 2022-11-01 2023-12-11 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201613049A (en) * 2014-09-30 2016-04-01 Siliconware Precision Industries Co Ltd Semiconductor package and method of manufacture
US20180064809A1 (en) * 2015-03-11 2018-03-08 The Board Of Regents Of The University Of Texas System Anti-dc-hil antibodies for cancer diagnosis, prognosis and therapy
TW201814876A (zh) * 2016-09-30 2018-04-16 矽品精密工業股份有限公司 電子封裝結構及其製法
TW201832324A (zh) * 2017-02-16 2018-09-01 矽品精密工業股份有限公司 封裝結構及其製法
US20180315715A1 (en) * 2017-04-28 2018-11-01 Siliconware Precision Industries Co., Ltd. Electronic package and method for fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201613049A (en) * 2014-09-30 2016-04-01 Siliconware Precision Industries Co Ltd Semiconductor package and method of manufacture
US20180064809A1 (en) * 2015-03-11 2018-03-08 The Board Of Regents Of The University Of Texas System Anti-dc-hil antibodies for cancer diagnosis, prognosis and therapy
TW201814876A (zh) * 2016-09-30 2018-04-16 矽品精密工業股份有限公司 電子封裝結構及其製法
TW201832324A (zh) * 2017-02-16 2018-09-01 矽品精密工業股份有限公司 封裝結構及其製法
US20180315715A1 (en) * 2017-04-28 2018-11-01 Siliconware Precision Industries Co., Ltd. Electronic package and method for fabricating the same

Also Published As

Publication number Publication date
TW202139375A (zh) 2021-10-16
CN113496966A (zh) 2021-10-12

Similar Documents

Publication Publication Date Title
US10741500B2 (en) Electronic package
TWI590392B (zh) 電子封裝件及其製法
US9907186B1 (en) Electronic package structure and method for fabricating the same
TWI652787B (zh) 電子封裝件及其製法
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US20220406734A1 (en) Flip-chip packaging substrate and method for fabricating the same
TWI434629B (zh) 半導體封裝結構及其製法
TWI611542B (zh) 電子封裝結構及其製法
TWI451543B (zh) 封裝結構及其製法暨封裝堆疊式裝置
TW201603215A (zh) 封裝結構及其製法
TWI740305B (zh) 電子封裝件及其製法
US11610850B2 (en) Electronic package and fabrication method thereof
US20230420420A1 (en) Carrying substrate, electronic package having the carrying substrate, and methods for manufacturing the same
TWI732509B (zh) 電子封裝件
CN111725146A (zh) 电子封装件及其制法
TWI706523B (zh) 電子封裝件
TWI733142B (zh) 電子封裝件
TWI610402B (zh) 電子封裝結構及其製法
TWI645518B (zh) 封裝結構及其製法
TW201327769A (zh) 半導體封裝件及其製造方法
TWI691041B (zh) 電子封裝件及其封裝基板與製法
TW202220139A (zh) 電子封裝件及其線路結構
TWI634629B (zh) 電子封裝件及其製法
US12051641B2 (en) Electronic package and manufacturing method thereof
US20230111192A1 (en) Electronic package and manufacturing method thereof