CN108417633B - 半导体装置、半导体装置的制造方法、逆变器电路、驱动装置、车辆以及升降机 - Google Patents

半导体装置、半导体装置的制造方法、逆变器电路、驱动装置、车辆以及升降机 Download PDF

Info

Publication number
CN108417633B
CN108417633B CN201710766839.XA CN201710766839A CN108417633B CN 108417633 B CN108417633 B CN 108417633B CN 201710766839 A CN201710766839 A CN 201710766839A CN 108417633 B CN108417633 B CN 108417633B
Authority
CN
China
Prior art keywords
semiconductor device
bonded
silicon oxide
oxide layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710766839.XA
Other languages
English (en)
Other versions
CN108417633A (zh
Inventor
清水达雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN108417633A publication Critical patent/CN108417633A/zh
Application granted granted Critical
Publication of CN108417633B publication Critical patent/CN108417633B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L15/00—Methods, circuits, or devices for controlling the traction-motor speed of electrically-propelled vehicles
    • B60L15/007—Physical arrangements or structures of drive train converters specially adapted for the propulsion motors of electric vehicles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L50/00—Electric propulsion with power supplied within the vehicle
    • B60L50/50—Electric propulsion with power supplied within the vehicle using propulsion power supplied by batteries or fuel cells
    • B60L50/51—Electric propulsion with power supplied within the vehicle using propulsion power supplied by batteries or fuel cells characterised by AC-motors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L2210/00—Converter types
    • B60L2210/40—DC to AC converters
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61C—LOCOMOTIVES; MOTOR RAILCARS
    • B61C17/00—Arrangement or disposition of parts; Details or accessories not otherwise provided for; Use of control gear and control systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61C—LOCOMOTIVES; MOTOR RAILCARS
    • B61C3/00—Electric locomotives or railcars
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B66—HOISTING; LIFTING; HAULING
    • B66B—ELEVATORS; ESCALATORS OR MOVING WALKWAYS
    • B66B11/00—Main component parts of lifts in, or associated with, buildings or other structures
    • B66B11/04—Driving gear ; Details thereof, e.g. seals
    • B66B11/043—Driving gear ; Details thereof, e.g. seals actuated by rotating motor; Details, e.g. ventilation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/64—Electric machine technologies in electromobility
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/72—Electric energy management in electromobility

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Transportation (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Sustainable Development (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及半导体装置、半导体装置的制造方法、逆变器电路、驱动装置、车辆以及升降机。提供一种半导体装置，该半导体装置能够降低碳化硅层与氧化硅层之间的界面能级密度，提高性能。实施方式的半导体装置具备：碳化硅层；以及氧化硅层，位于碳化硅层之上，包含磷(P)、砷(As)、锑(Sb)以及铋(Bi)的群中的至少一种元素，上述至少一种元素的至少一部分通过单键结合而与3个氧结合并通过双键结合而与1个氧结合。

Description

半导体装置、半导体装置的制造方法、逆变器电路、驱动装置、 车辆以及升降机
关联申请的引用
本申请以日本专利申请2017－021945(申请日：2017年2月9日)为基础，从该申请享受优先的利益。本申请通过参照该申请，包含该申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置、半导体装置的制造方法、逆变器电路、驱动装置、车辆以及升降机。
背景技术
作为下一代的半导体器件用的材料，期待碳化硅(SiC)。碳化硅与硅(Si)相比具有带隙为3倍、击穿电场强度约为10倍、热传导率约为3倍这样的优良的物性。如果活用该特性，则能够实现低损耗且能够进行高温动作的半导体器件。
但是，例如在使用碳化硅来形成MOSFET(Metal Oxide Semiconductor FieldEffect Transistor，金属氧化物半导体场效应晶体管)的情况下，存在载流子的移动度下降的问题。认为载流子的移动度的下降是由于存在于碳化硅层与作为栅极绝缘层的氧化硅层之间的界面能级(interface state)的密度高而引起的。
发明内容
本发明所要解决的课题在于提供一种半导体装置，该半导体装置能够降低碳化硅层与氧化硅层之间的界面能级密度，提高性能。
实施方式的半导体装置具备：碳化硅层；以及氧化硅层，位于所述碳化硅层之上，包含磷(P)、砷(As)、锑(Sb)以及铋(Bi)的群中的至少一种元素，所述至少一种元素的至少一部分通过单键结合而与3个氧结合并通过双键结合而与1个氧结合。
根据上述结构，提供能够降低碳化硅层与氧化硅层之间的界面能级密度并提高性能的半导体装置。
附图说明
图1是示出第1实施方式的半导体装置的示意剖面图。
图2A、2B、2C是第1实施方式的氧化硅层的说明图。
图3是示出第1实施方式的终止元素的浓度分布的一个例子的图。
图4是第1实施方式的半导体装置的制造方法的工序流程图。
图5A、5B、5C是第1实施方式的作用以及效果的说明图。
图6A、6B、6C是第1实施方式的作用以及效果的说明图。
图7是第2实施方式的氧化硅层的说明图。
图8是第2实施方式的作用以及效果的说明图。
图9是示出第3实施方式的半导体装置的示意剖面图。
图10是第4实施方式的驱动装置的示意图。
图11是第5实施方式的车辆的示意图。
图12是第6实施方式的车辆的示意图。
图13是第7实施方式的升降机的示意图。
符号说明
14：漂移层(碳化硅层)；16：p阱区域(碳化硅层)；28：氧化硅层；30：栅极电极；100：MOSFET(半导体装置)；150：逆变器电路；300：驱动装置；400：车辆；500：车辆；600：升降机。
具体实施方式
以下，参照附图，说明本发明的实施方式。此外，在以下的说明中，对同一部件等附加同一符号，关于已说明过一遍的部件等，适当地省略其说明。
另外，在以下的说明中，n+、n、n－以及p+、p、p－的标记表示各导电类型下的杂质浓度的相对的高低。即，n+表示n型的杂质浓度比n相对高，n－表示n型的杂质浓度比n相对低。另外，p+表示p型的杂质浓度比p相对高，p－表示p型的杂质浓度比p相对低。此外，还存在将n+型、n－型简记为n型，将p+型、p－型简记为p型的情况。
(第1实施方式)
本实施方式的半导体装置具备：碳化硅层；以及氧化硅层，位于碳化硅层之上，包含磷(P)、砷(As)、锑(Sb)以及铋(Bi)的群中的至少一种元素，至少一种元素的至少一部分通过单键结合而与3个氧结合并通过双键结合而与1个氧结合。
图1是示出作为本实施方式的半导体装置的MOSFET的示意剖面图。MOSFET100通过离子注入而形成p阱和源极区域，是双注入MOSFET(Double Implantation MOSFET，DIMOSFET)。另外，MOSFET100是将电子作为载流子的n沟道型的MOSFET。
该MOSFET100具备碳化硅基板12、漂移层14(碳化硅层)、p阱区域16(碳化硅层)、源极区域18、p阱接触区域20、氧化硅层28、栅极电极30、层间绝缘膜32、源极电极34以及漏极电极36。
碳化硅基板12例如是n+型的4H－SiC基板。碳化硅基板12例如包含氮(N)作为n型杂质。碳化硅基板12的n型杂质的杂质浓度例如为1×1018cm-3以上且1×1020cm-3以下。
碳化硅基板12的表面例如是相对于(0001)面倾斜0度以上且8度以下的面。(0001)面被称为硅面。碳化硅基板12的背面例如是相对于(000－1)面倾斜0度以上且8度以下的面。(000－1)面被称为碳面。
漂移层14设置在碳化硅基板12的表面上。漂移层14是n－型的碳化硅层。漂移层14例如包含氮作为n型杂质。
漂移层14的n型杂质的杂质浓度例如为5×1015cm-3以上且2×1016cm-3以下。漂移层14例如是通过外延生长而形成在碳化硅基板12上的SiC外延生长层。
漂移层14的表面也是相对于硅面倾斜0度以上且8度以下的面。漂移层14的厚度例如是5μm以上且100μm以下。
p阱区域16设置于漂移层14的一部分表面。p阱区域16是p型的碳化硅区域。p阱区域16例如包含铝(Al)作为p型杂质。p阱区域16的p型杂质的杂质浓度例如为5×1015cm-3以上且1×1017cm-3以下。
p阱区域16的深度例如为0.4μm以上且0.8μm以下。p阱区域16作为MOSFET100的沟道区域发挥功能。
p阱区域16的表面也是相对于硅面倾斜0度以上且8度以下的面。
源极区域18设置于p阱区域16的一部分表面。源极区域18是n+型的碳化硅层。源极区域18例如包含磷(P)作为n型杂质。源极区域18的n型杂质的杂质浓度例如为1×1018cm-3以上且1×1022cm-3以下。
源极区域18的深度比p阱区域16的深度浅。源极区域18的深度例如为0.2μm以上且0.4μm以下。
p阱接触区域20设置于p阱区域16的一部分表面。p阱接触区域20设置在源极区域18的侧方。p阱接触区域20是p+型的碳化硅区域。
p阱接触区域20例如包含铝作为p型杂质。p阱接触区域20的p型杂质的杂质浓度例如为1×1018cm-3以上且1×1022cm-3以下。
p阱接触区域20的深度比p阱区域16的深度浅。p阱接触区域20的深度例如为0.2μm以上且0.4μm以下。
氧化硅层28设置在漂移层14以及p阱区域16之上。氧化硅层28设置于p阱区域16与栅极电极30之间。氧化硅层28连续地形成于漂移层14以及p阱区域16的表面。
氧化硅层28的厚度例如为10nm以上且100nm以下。氧化硅层28作为MOSFET100的栅极绝缘层发挥功能。
在氧化硅层28中，包含磷(P)、砷(As)、锑(Sb)以及铋(Bi)的群中的至少一种元素。以下，将该元素称为终止元素(termination element)。氧化硅层28中的终止元素的至少一部分通过单键结合而与3个氧结合并通过双键结合而与1个氧结合。
在氧化硅层28中，也可以包含除了终止元素以外的不可避免的杂质。
图2A、2B、2C是本实施方式的氧化硅层28的说明图。图2A、2B、2C是示出氧化硅层28中的终止元素的结合状态的图。在图2A、2B、2C，例示出终止元素为磷(P)的情况。
如图2A、图2B、图2C中的箭头所示，氧化硅层28中的磷(P)的至少一部分通过单键结合而与3个氧结合并通过双键结合而与1个氧结合。
图2A示出与氧双键结合的磷和与羟基结合的硅原子成对的构造。另外，图2B示出与氧双键结合的磷和与氢结合的硅成对的构造。另外，图2C示出与氧双键结合的磷和与氧双键结合的磷成对的构造。
也可以是代替图2B的氢而与氧双键结合的磷和与氟(F)结合的硅成对的构造。
例如，在终止元素之中，通过单键结合而与3个氧结合并通过双键结合而与1个氧结合的终止元素所占的比例多于与4个氧单键结合的终止元素所占的比例。例如，在终止元素之中，通过单键结合而与3个氧结合并通过双键结合而与1个氧结合的终止元素所占的比例为与4个氧单键结合的终止元素所占的比例的10倍以上。例如，在终止元素之中，通过单键结合而与3个氧结合并通过双键结合而与1个氧结合的终止元素的比例为90％以上。
例如能够通过X射线光电子能谱(X－ray Photoelectron Spectroscopy：XPS)来判定在氧化硅层28中是否存在通过单键结合而与3个氧结合并通过双键结合而与1个氧结合的终止元素。
在终止元素之中，例如，通过X射线光电子能谱来比较通过单键结合而与3个氧结合并通过双键结合而与1个氧结合的终止元素所引起的光电子的计数的数和与4个氧单键结合的终止元素所引起的光电子的计数的数，从而能够判断通过单键结合而与3个氧结合并通过双键结合而与1个氧结合的终止元素所占的比例、与4个氧单键结合的终止元素所占的比例以及它们的大小关系。
图3是示出本实施方式的终止元素的浓度分布的一个例子的图。
终止元素在漂移层14(碳化硅层)以及p阱区域16(碳化硅层)与氧化硅层28之间的界面偏析。终止元素的浓度分布的波峰存在于上述界面附近。氧化硅层28中的终止元素的浓度例如随着远离上述界面而减少。氧化硅层28中的终止元素的浓度例如也可以在层整体上是与上述界面大致相同的浓度。但是，为了使氧化硅层28中的终止元素的浓度在层整体上成为与上述界面大致相同的浓度，需要对厚的膜进行处理。因此，在臭氧处理等中会花费相当多的成本(特别是时间变长，根据情况会升温)。此时，界面被氧化的可能性增加。因此，优选仅进行界面附近的处理即可的构造。
终止元素置换了漂移层14以及p阱区域16的最上层的硅或者碳。由于置换了最上层的原子，所以终止元素与碳化硅层进行三配位。换言之，终止元素处于碳化硅的晶格的硅或者碳的位置。也就是说，终止元素与碳化硅层的碳进行三配位，或者与碳化硅层的硅进行三配位。
氧化硅层28中的终止元素的浓度例如为1×1018cm-3以上且5×1021cm-3以下。
例如能够通过二次离子质谱法(Secondary Ion Mass Spectroscopy：SIMS)测定氧化硅层28中的终止元素以及其它元素的浓度以及分布。
氧化硅层28例如含有氢。在终止元素处于图2A、图2B的构造时，氧化硅层28含有氢。氢的浓度例如为终止元素的浓度的80％以上且120％以下。
氧化硅层28中的厚度方向的氢的分布与终止元素的分布实质上一致。例如能够通过二次离子质谱法测定氧化硅层28中的氢的厚度方向的浓度以及分布。
例如，氧化硅层28中的第1位置处的氢的浓度为第1位置处的终止元素的80％以上且120％以下。第1位置例如位于氧化硅层28的从层厚方向的两个端部起排除了层厚的10％的区域内。
栅极电极30设置在氧化硅层28之上。在栅极电极30与漂移层14以及p阱区域16之间设置氧化硅层28。
作为栅极电极30，例如能够应用包含n型杂质或者p型杂质的多晶硅。
层间绝缘膜32形成在栅极电极30上。层间绝缘膜32例如为氧化硅膜。
源极电极34电连接于源极区域18和p阱接触区域20。源极电极34还作为对p阱区域16提供电位的p阱电极发挥功能。
源极电极34例如通过Ni(镍)的阻挡金属层与阻挡金属层上的铝的金属层的层叠而构成。镍的阻挡金属层与碳化硅层也可以反应而形成镍硅化物(NiSi、Ni2Si等)。镍的阻挡金属层与铝的金属层也可以通过反应而形成合金。
漏极电极36设置在碳化硅基板12的与漂移层14相反的一侧，即背面侧。漏极电极36例如为镍。镍也可以与碳化硅基板12反应而形成镍硅化物。
此外，在本实施方式中，n型杂质例如为氮、磷。作为n型杂质，还能够应用砷(As)或者锑(Sb)。
另外，在本实施方式中，p型杂质例如为铝。作为p型杂质，还能够应用硼(B)、镓(Ga)、铟(In)。
接下来，说明本实施方式的半导体装置的制造方法。
在本实施方式的半导体装置的制造方法中，在碳化硅层之上形成氧化硅层，该氧化硅层包含磷(P)、砷(As)、锑(Sb)以及铋(Bi)的群中的至少一种元素，在非氧化性气氛中进行第1热处理，在包含臭氧的气氛中以比第1热处理低的温度进行第2热处理，在包含氢的气氛中进行第3热处理。
图4是本实施方式的半导体装置的制造方法的工序流程图。
如图4所示，半导体装置的制造方法具备漂移层形成(步骤S100)、p型杂质离子注入(p阱)(步骤S102)、n型杂质离子注入(源极)(步骤S104)、p型杂质离子注入(p阱接触)(步骤S106)、活化退火(步骤S108)、PSG膜形成(步骤S110)、TEOS膜形成(步骤S112)、致密化退火(第1热处理)(步骤S114)、臭氧处理(第2热处理)(步骤S116)、形成气体退火(第3热处理)(步骤S118)、栅极电极形成(步骤S120)、层间绝缘膜形成(步骤S122)、源极电极形成(步骤S124)以及漏极电极形成(步骤S126)。
首先，准备n+型的碳化硅基板12。碳化硅基板12例如为4H－SiC。碳化硅基板12例如为碳化硅晶片。
碳化硅基板12包含氮作为n型杂质。碳化硅基板12的n型杂质的杂质浓度例如为1×1018cm-3以上且1×1020cm-3以下。碳化硅基板12的厚度例如为350μm。碳化硅基板12也可以在形成背面的漏极电极之前薄膜化到90μm左右。
在步骤S100中，在碳化硅基板12的硅面上通过外延生长法形成漂移层14。漂移层14为4H－SiC。
漂移层14包含氮作为n型杂质。漂移层14的n型杂质的杂质浓度例如为5×1015cm-3以上且2×1016cm-3以下。漂移层14的厚度例如为5μm以上且100μm以下。
在步骤S102中，首先，通过基于光刻法和蚀刻的图案化，形成第1掩模材料。然后，将第1掩模材料用作离子注入掩模，将作为p型杂质的铝离子注入到漂移层14。通过离子注入形成p阱区域16。
在步骤S104中，首先，通过基于光刻法和蚀刻的图案化，形成第2掩模材料。然后，将第2掩模材料用作离子注入掩模，将作为n型杂质的氮离子注入到漂移层14，形成源极区域18。
在步骤S106中，通过基于光刻法和蚀刻的图案化，形成第3掩模材料。将第3掩模材料用作离子注入掩模，将作为p型杂质的铝离子注入到漂移层14，形成p阱接触区域20。
在步骤S108中，进行用于p型杂质和n型杂质的活化的活化退火。该退火例如将氩(Ar)气用作气氛气体，利用加热温度为1750℃、加热时间为30分钟这样的条件。
在步骤S110，在漂移层14以及p阱区域16上形成PSG(Phospho Silicate Glass，磷硅酸盐玻璃)膜。PSG膜为包含磷的氧化硅膜。PSG膜中的磷为终止元素。
PSG膜例如通过CVD(Chemical Vapor Deposition，化学气相沉积)法形成。PSG膜的膜厚例如为3nm以上且10nm以下。
在步骤S112中，在PSG膜上形成TEOS(Tetraethyl Orthosilicate，正硅酸四乙酯)膜。TEOS膜是将TEOS形成为源极气体的氧化硅膜。TEOS膜的膜厚例如为10nm以上且100nm以下。
在步骤S114中，进行致密化退火(第1热处理)。在非氧化性气氛中，例如氮气气氛中进行致密化退火。致密化退火的温度例如为900℃以上且1100℃以下。
通过致密化退火，PSG膜以及TEOS膜成为高密度。另外，通过致密化退火，PSG膜中的磷(P)置换漂移层14以及p阱区域16表面的硅或者碳。
致密化退火后的PSG膜和TEOS膜成为氧化硅层28。
在步骤S116中，进行臭氧处理(第2热处理)。在包含臭氧的气氛中，例如包含臭氧和氮的气氛中进行臭氧处理。臭氧处理的温度比致密化退火的温度低。臭氧处理的温度例如为100℃以上且700℃以下。
在步骤S118，进行形成气体退火(第3热处理)。形成气体退火为包含氢气和氮的气氛。形成气体退火的温度例如为200℃以上且450℃以下。也可以代替形成气体而在100％氢的气氛中进行热处理。
在步骤S120中，在氧化硅层28上形成栅极电极30。栅极电极30例如为包含n型杂质或者p型杂质的多晶硅。
在步骤S122中，在栅极电极30上形成层间绝缘膜32。层间绝缘膜32例如是氧化硅膜。
在步骤S124中，形成源极电极34。源极电极34形成在源极区域18以及p阱接触区域20上。例如通过镍(Ni)和铝(Al)的溅射而形成源极电极34。
在步骤S126中，形成漏极电极36。漏极电极36形成在碳化硅基板12的背面侧。例如通过镍的溅射而形成漏极电极36。
在步骤S126中，为了降低源极电极34与漏极电极36的接触电阻，进行退火。例如在氩气气氛中以400℃以上且1000℃以下的温度进行退火。
通过以上的制造方法而形成图1所示的MOSFET100。
接下来，说明本实施方式的作用以及效果。
在本实施方式的MOSFET100中，终止元素置换碳化硅层的表面的硅或者碳，从而界面能级降低。另外，扩散到栅极绝缘层中的终止元素与氧双键结合，从而栅极绝缘层中的间隙内能级(intra gap state)降低。因此，实现具有高的移动度的MOSFET100。另外，不易产生阈值电压的变动，实现具有高的可靠性的MOSFET100。以下，进行详述。
在使用碳化硅形成MOSFET的情况下，存在载流子的移动度劣化的问题。认为碳化硅层与栅极绝缘层之间的界面能级、栅极绝缘层中的能级引起载流子的移动度的劣化。
另外，在使用碳化硅形成MOSFET的情况下，存在产生阈值电压的变动的问题。特别在作为栅极绝缘层而使用氧化硅层的情况下，认为存在于氧化硅层的带隙中的间隙内能级引起阈值电压的变动。
例如，在BTI(Bias Temperature Instability，偏压温度不稳定性)试验中，MOSFET的阈值电压变动。BTI试验是在高温状态下对栅极电极施加电场来评价特性变动的试验。认为这是因为由于电场而移动的电荷被由栅极绝缘层中的终止元素形成的陷阱能级捕获。
最初，考察碳化硅层与栅极绝缘层之间的界面能级。例如，认为在沟道移动的电子被捕获到碳化硅层与栅极绝缘层之间的界面能级，从而MOSFET的载流子的移动度劣化。
认为碳化硅层与栅极绝缘层之间的界面能级是由碳化硅层的最上层的硅或者碳的悬空键产生的。
在本实施方式的MOSFET100中，漂移层14以及p阱区域16的最上层的、具有悬空键的硅或者具有悬空键的碳被终止元素置换。因此，悬空键减少。因此，抑制MOSFET100的载流子的移动度的劣化。
为了降低碳化硅层与栅极绝缘层之间的界面能级而导入的终止元素的一部分还扩散到栅极绝缘层中。为了降低碳化硅层与栅极绝缘层之间的界面能级，需要一定量以上的终止元素。过剩的终止元素不可避免地扩散到栅极绝缘层中。扩散的终止元素在栅极绝缘层中形成电荷的陷阱能级。
图5A、5B、5C是本实施方式的作用以及效果的说明图。图5A、5B、5C是示出比较方式的氧化硅层中的终止元素的结合状态的图。在图5A、5B、5C，例示出终止元素为磷(P)的情况。
如图5A、图5B、图5C中的箭头所示，氧化硅层的磷(P)置换了氧化硅层的硅。换言之，磷处于硅的位置。
在图5A的构造中，磷放出电子而形成正的固定电荷。磷还成为电荷的陷阱能级。
在图5B的构造中，磷形成孤立电子对。磷成为电荷的陷阱能级。另外，与磷邻接的硅形成悬空键。硅成为电荷的陷阱能级。
在图5C的构造中，磷形成孤立电子对。磷成为电荷的陷阱能级。另外，与磷邻接的硅也被磷置换，形成孤立电子对，成为电荷的陷阱能级。
在经过了典型的热工序的情况下，氧化硅层中的磷具有图5A、图5B、图5C所示的构造。特别是图5A的构造在能量上最稳定。
因此，氧化硅层中的磷形成固定电荷，或者形成电荷的陷阱能级。因此，发生MOSFET的移动度的下降，或者发生MOSFET的阈值电压的变动。
本实施方式的MOSFET100的氧化硅层28中的磷具有图2A、2B、2C所示的结合状态。即，通过单键结合而与3个氧结合并通过双键结合而与1个氧结合。因此，磷为电中性，也不具有孤立电子对。因此，在氧化硅层28中不形成固定电荷、电荷的陷阱能级。因此，抑制MOSFET的移动度的下降，抑制MOSFET的阈值电压的变动。
图6A、6B、6C是本实施方式的作用以及效果的说明图。示出通过本实施方式的制造方法而氧化硅层28中的磷通过单键结合而与3个氧结合并通过双键结合而与1个氧结合的过程。示出氧化硅层28的磷从图5A的构造转变为图2A的构造的过程。
对具有图6A的构造的包含磷的氧化硅层28进行臭氧处理。于是，从臭氧分解出的高能的原子状态的氧与磷结合，如图6B所示，形成两个氧在磷与硅之间结合的构造。两个氧在磷与硅之间结合的构造被称为过氧构造。
臭氧(O3)例如与氧等离子体、氧自由基相比，氧化硅层28中的扩散距离长。因此，认为上述过氧构造的生成效率变高。
对具有图6B的构造的包含磷的氧化硅层28进行形成气体退火。于是，如图6C所示，磷通过双键结合而与1个氧结合，并且与硅结合的氧与氢结合而成为羟基。
磷成为通过单键结合而与3个氧结合并通过双键结合而与1个氧结合的构造，在氧化硅层28中不形成固定电荷、电荷的陷阱能级。
图2A的构造在能量上比图5A的构造稳定。图2A的构造具有比图5A的构造约低3eV的能量。
同样地，通过臭氧处理和形成气体退火，在氧化硅层28的磷为图5B的构造的情况下转变为图2B的构造。另外，在氧化硅层28的磷为图5C的构造的情况下转变为图2C的构造。
因此，即使磷处于图5A、图5B、图5C中的任意构造，也能够通过臭氧处理和形成气体退火而无害化。
从抑制移动度的下降、阈值电压的变动的观点来看，在终止元素之中，期望通过单键结合而与3个氧结合并通过双键结合而与1个氧结合的终止元素所占的比例多于与4个氧单键结合的终止元素所占的比例。即，优选为图2A、图2B、图2C所示的终止元素的构造比图5A所示的终止元素的构造多。
例如，在终止元素之中，优选为通过单键结合而与3个氧结合并通过双键结合而与1个氧结合的终止元素所占的比例为与4个氧单键结合的终止元素所占的比例的10倍以上，更优选为100倍以上。
另外，从抑制移动度的下降、阈值电压的变动的观点来看，在终止元素之中，优选为通过单键结合而与3个氧结合并通过双键结合而与1个氧结合的终止元素的比例为90％以上，更优选为95％以上。
氧化硅层28中的终止元素的浓度例如优选为1×1018cm-3以上且5×1021cm-3以下，更优选为1×1019cm-3以上且1×1021cm-3以下。当低于上述范围时，有可能无法实现界面处的充分的终止、无法抑制移动度的下降。另外，当超过上述范围时，有可能无法使终止元素充分无害化，无法抑制移动度的下降、阈值电压的变动。
氧化硅层28包含氢，优选为氢的浓度为终止元素的浓度的80％以上且120％以下，更优选为90％以上且110％以下。在终止元素处于图2A、图2B的状态时，氧化硅层28含有氢，终止元素与氢的比率为1：1，所以氧化硅层28中的终止元素的浓度与氢的浓度实质上相同。
在本实施方式中，以作为终止元素的供给源而堆积PSG膜的情况为例进行了说明，但还能够代替PSG膜而使用在包含磷酰氯(POCl3)的气氛中使磷扩散到氧化硅膜而成的膜。
致密化退火的温度，即第1热处理的温度优选为900℃以上且1100℃以下。当低于上述范围时，有可能无法实现氧化硅层28的充分的高密度化。另外当超过上述范围时，终止元素向碳化硅层、氧化硅层28的扩散有可能过度进展。
臭氧处理时的温度，即第2热处理的温度优选为100℃以上且700℃以下。当低于上述范围时，氧化硅层28中的终止元素的无害化有可能变得不充分。另外，当超过上述范围时，碳化硅层的氧化有可能过度进展。
在本实施方式中，以终止元素为磷(P)的情况为例进行了说明，但作为终止元素，即使使用砷(As)、锑(Sb)或者铋(Bi)也能够得到与磷同样的作用、效果。
以上，根据本实施方式，利用终止元素使界面能级终止。另外，使氧化硅层28中的终止元素无害化。而且，抑制MOSFET100的载流子的移动度的下降。另外，抑制MOSFET100的阈值电压的变动。因此，实现特性提高的MOSFET100。
(第2实施方式)
本实施方式的半导体装置除了氧化硅层包含硼(B)、铝(Al)、镓(Ga)、钪(Sc)、钇(Y)以及稀土(La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)的群中的至少一种元素这点以外，与第1实施方式相同。以下，关于与第1实施方式重复的内容，省略描述。
参照图1说明本实施方式的MOSFET。本实施方式的MOSFET中，氧化硅层28包含硼(B)、铝(Al)、镓(Ga)、钪(Sc)、钇(Y)以及稀土(La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)的群中的至少一种元素(以下还称为追加元素)。
图7是本实施方式的氧化硅层28的说明图。图7是示出氧化硅层28中的追加元素的结合状态的图。在图7中，例示出终止元素为磷(P)、追加元素为硼(B)的情况。
作为终止元素的磷置换硅，通过单键结合而与3个氧结合并通过双键结合而与1个氧结合。另一方面，硼置换硅，和与氧双键结合的磷成对而存在。
在本实施方式的半导体装置的制造方法中，代替第1实施方式的PSG膜，例如使用对PSG膜施加了硼的PBSG(Phospho Boro Silicate Glass，硼磷硅玻璃)膜。
图8是本实施方式的半导体装置的作用以及效果的说明图的。图8是示出比较方式的氧化硅层中的终止元素与追加元素的结合状态的图。
在图8的构造中，磷放出电子而形成正的固定电荷。另外，硼吸收电子而形成负的固定电荷。磷以及硼成为电荷的陷阱能级。
能够通过臭氧处理和形成气体退火使图8的构造成为图7所示的构造。在图7所示的构造中，磷成为通过单键结合而与3个氧结合并通过双键结合而与1个氧结合的状态，为电中性。另外，硼也成为与3个氧结合的状态，为电中性。因此，在氧化硅层28中不形成固定电荷、电荷的陷阱能级。
另外，PBSG膜与PSG膜相比，熔点低，流动性高。因此，基于终止元素的界面的终止效率提高。另外，能够以比PSG膜低的温度进行界面的终止。
在氧化硅层28中，当硼相比于磷过剩时，有可能过剩的硼形成固定电荷，或者成为电荷的陷阱能级。因此，氧化硅层28中的硼的浓度优选为比磷的浓度低。
在本实施方式中，以终止元素为磷(P)的情况为例进行了说明，但作为终止元素，即使使用砷(As)、锑(Sb)或者铋(Bi)也能够得到与磷同样的作用、效果。另外，作为追加元素，以硼(B)为例进行了说明，但作为追加元素，即使使用铝(Al)、镓(Ga)、钪(Sc)、钇(Y)或者稀土(La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)也能够得到与硼同样的作用、效果。
以上，根据本实施方式，利用终止元素使界面能级终止。另外，使氧化硅层28中的终止元素无害化。与第1实施方式同样地，或者比第1实施方式更加抑制MOSFET的载流子的移动度的下降。另外，抑制MOSFET的阈值电压的变动。因此，实现特性提高的MOSFET。
(第3实施方式)
本实施方式的半导体装置在设置MOSFET的终止区域这点上与第1实施方式不同。关于与第1实施方式重复的内容，省略描述。
图9是示出作为本实施方式的半导体装置的MOSFET的结构的示意剖面图。MOSFET200具备元件区域、设置于元件区域的周围的终止区域。终止区域具备提高MOSFET200的耐压的功能。
在元件区域，例如第1实施方式的MOSFET100配置为单位单元(Unit cell)。
终止区域具备p型的RESURF区域60(碳化硅层)、p+型的接触区域62、p型的保护环区域64(碳化硅层)、氧化硅层28、场氧化膜33。氧化硅层28设置于p型的RESURF区域60以及p型的保护环区域64的表面与场氧化膜33之间。
氧化硅层28的结构与第1实施方式相同。场氧化膜33例如为氧化硅膜。
在MOSFET200截止时，在RESURF区域60、保护环区域64、以及保护环区域64之间的漂移层14(碳化硅层)形成耗尽层，从而MOSFET200的耐压提高。
但是，当在RESURF区域60以及保护环区域64与场氧化膜33之间的界面存在界面能级、或者在氧化硅层28中存在间隙内能级时，电荷被捕获到界面能级、间隙内能级。有可能由于被捕获的电荷的电场而不能形成所期望的耗尽层。在该情况下，MOSFET200的耐压劣化。
根据本实施方式，利用终止元素使界面能级终止。另外，使氧化硅层28中的终止元素无害化。因此，形成所期望的耗尽层，实现耐压稳定的MOSFET200。
(第4实施方式)
本实施方式的逆变器电路以及驱动装置是具备第1实施方式的半导体装置的驱动装置。
图10是本实施方式的驱动装置的示意图。驱动装置300具备马达140和逆变器电路150。
逆变器电路150包括将第1实施方式的MOSFET100作为开关元件的3个半导体模块150a、150b、150c。通过并联地连接3个半导体模块150a、150b、150c，从而实现具备3个交流电压的输出端子U、V、W的三相的逆变器电路150。利用从逆变器电路150输出的交流电压来驱动马达140。
根据本实施方式，具备特性提高的MOSFET100，从而逆变器电路150以及驱动装置300的特性提高。
(第5实施方式)
本实施方式的车辆是具备第1实施方式的半导体装置的车辆。
图11是本实施方式的车辆的示意图。本实施方式的车辆400是铁路车辆。车辆400具备马达140和逆变器电路150。
逆变器电路150包括将第1实施方式的MOSFET100作为开关元件的3个半导体模块。通过并联地连接3个半导体模块，从而实现具备3个交流电压的输出端子U、V、W的三相的逆变器电路150。利用从逆变器电路150输出的交流电压来驱动马达140。利用马达140来使车辆400的车轮90旋转。
根据本实施方式，具备特性提高的MOSFET100，从而车辆400的特性提高。
(第6实施方式)
本实施方式的车辆是具备第1实施方式的半导体装置的车辆。
图12是本实施方式的车辆的示意图。本实施方式的车辆500为汽车。车辆500具备马达140和逆变器电路150。
逆变器电路150包括将第1实施方式的MOSFET100作为开关元件的3个半导体模块。通过并联地连接3个半导体模块，从而实现具备3个交流电压的输出端子U、V、W的三相的逆变器电路150。
利用从逆变器电路150输出的交流电压来驱动马达140。利用马达140来使车辆500的车轮90旋转。
根据本实施方式，具备特性提高的MOSFET100，从而车辆500的特性提高。
(第7实施方式)
本实施方式的升降机是具备第1实施方式的半导体装置的升降机。
图13是本实施方式的升降机(电梯)的示意图。本实施方式的升降机600具备轿厢610、配重612、钢丝绳614、曳引机616、马达140以及逆变器电路150。
逆变器电路150包括将第1实施方式的MOSFET100作为开关元件的3个半导体模块。通过并联地连接3个半导体模块，从而实现具备3个交流电压的输出端子U、V、W的三相的逆变器电路150。
利用从逆变器电路150输出的交流电压来驱动马达140。利用马达140来使曳引机616旋转，使轿厢610升降。
根据本实施方式，具备特性提高的MOSFET100，从而升降机600的特性提高。
以上，在第1至第3实施方式中，作为碳化硅的晶体构造，以4H－SiC的情况为例进行了说明，但本发明还能够应用于6H－SiC、3C－SiC等其它晶体构造的碳化硅。
另外，在第1至第3实施方式中，以在碳化硅的硅面设置氧化硅层28的情况为例进行了说明，但当在碳化硅的其它面，例如碳面、a面、m面、(0－33－8)面等设置氧化硅层28的情况下也能够应用本发明。
另外，在第1实施方式中，以n沟道型的平面型的MOSFET为例进行了说明，但对于n沟道型的沟槽型的MOSFET也能够应用本发明。在沟槽侧面中，a面、m面、(0－33－8)面等为代表性的方位。a面、m面是与Si面、C面垂直的面。(0－33－8)面是相对于(0001)面在<1－100>方向上倾斜54.7°的面。该晶体面方位是与Si的晶体中的Si(001)对应的晶体面。
另外，对于n沟道型的IGBT(Insulated Gate Bipolar Transistor)也能够应用本发明。
另外，不限于n沟道型，对于p沟道型的MOSFET或者IGBT也能够应用本发明。
另外，在第4至第7实施方式中，以将本发明的半导体装置应用于车辆、电梯的情况为例进行了说明，但还能够将本发明的半导体装置例如应用于太阳能发电***的功率调节器等。
说明了本发明的若干实施方式，但这些实施方式是作为例子提示的，并未意图限定发明的范围。这些新的半导体装置、半导体装置的制造方法、逆变器电路、驱动装置、车辆以及升降机的实施方式能够以其它各种各样的方式被实施，能够在不脱离发明的要旨的范围进行种种省略、置换、变更。这些实施方式、其变形包含于发明的范围、要旨，并且包含于权利要求书所记载的发明以及与其均等的范围。
此外，能够将上述的实施方式总结为以下的技术方案。
技术方案1
一种半导体装置，具备：
碳化硅层；以及
氧化硅层，位于所述碳化硅层之上，包含磷(P)、砷(As)、锑(Sb)以及铋(Bi)的群中的至少一种元素，所述至少一种元素的至少一部分通过单键结合而与3个氧结合并通过双键结合而与1个氧结合。
技术方案2
根据技术方案1所记载的半导体装置，其中，
在所述至少一种元素之中，通过单键结合而与3个氧结合并通过双键结合而与1个氧结合的元素所占的比例多于与4个氧单键结合的元素所占的比例。
技术方案3
根据技术方案2所记载的半导体装置，其中，
在所述至少一种元素之中，通过单键结合而与3个氧结合并通过双键结合而与1个氧结合的元素所占的比例为与4个氧单键结合的元素所占的比例的10倍以上。
技术方案4
根据技术方案1至3中的任意一项所记载的半导体装置，其中，
在所述至少一种元素之中，通过单键结合而与3个氧结合并通过双键结合而与1个氧结合的元素的比例为90％以上。
技术方案5
根据技术方案1至4中的任意一项所记载的半导体装置，其中，
所述至少一种元素的浓度为1×1018cm-3以上且5×1021cm-3以下。
技术方案6
根据技术方案1至5中的任意一项所记载的半导体装置，其中，
所述氧化硅层包含氢，所述氢的浓度为所述至少一种元素的浓度的80％以上且120％以下。
技术方案7
根据技术方案1至6中的任意一项所记载的半导体装置，其中，
处于所述氧化硅层的从层厚方向的两个端部起排除了层厚的10％的区域的第1位置处的氢的浓度为所述第1位置处的所述至少一种元素的浓度的80％以上且120％以下。
技术方案8
根据技术方案1至7中的任意一项所记载的半导体装置，其中，
所述氧化硅层包含硼(B)、铝(Al)、镓(Ga)、钪(Sc)、钇(Y)以及稀土(La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)的群中的至少一种元素。
技术方案9
根据技术方案1至8中的任意一项所记载的半导体装置，其中，
还具备栅极电极，所述氧化硅层位于该栅极电极与所述碳化硅层之间。
技术方案10
一种逆变器电路，其中，
所述逆变器电路具备技术方案1至9中的任意一项所记载的半导体装置。
技术方案11
一种驱动装置，其中，
所述驱动装置具备技术方案1至9中的任意一项所记载的半导体装置。
技术方案12
一种车辆，其中，
所述车辆具备技术方案1至9中的任意一项所记载的半导体装置。
技术方案13
一种升降机，其中，
所述升降机具备技术方案1至9中的任意一项所记载的半导体装置。
技术方案14
一种半导体装置的制造方法，
在碳化硅层之上形成氧化硅层，该氧化硅层包含磷(P)、砷(As)、锑(Sb)以及铋(Bi)的群中的至少一种元素，
在非氧化性气氛中进行第1热处理，
在包含臭氧的气氛中以比所述第1热处理低的温度进行第2热处理，
在包含氢的气氛中进行第3热处理。
技术方案15
根据技术方案14所记载的半导体装置的制造方法，其中，
所述第2热处理的温度为100℃以上且700℃以下。

Claims (15)

1.一种半导体装置，具备：
碳化硅层；以及
氧化硅层，位于所述碳化硅层之上，包含磷(P)、砷(As)、锑(Sb)以及铋(Bi)的群中的至少一种元素和与羟基结合的硅，所述至少一种元素的至少一部分通过单键结合而与3个氧结合并通过双键结合而与1个氧结合，
形成所述至少一种元素的至少一部分和所述与羟基结合的硅成对的构造。
2.根据权利要求1所述的半导体装置，其中，
在所述至少一种元素之中，通过单键结合而与3个氧结合并通过双键结合而与1个氧结合的元素所占的比例多于与4个氧单键结合的元素所占的比例。
3.根据权利要求2所述的半导体装置，其中，
在所述至少一种元素之中，通过单键结合而与3个氧结合并通过双键结合而与1个氧结合的元素所占的比例为与4个氧单键结合的元素所占的比例的10倍以上。
4.根据权利要求1所述的半导体装置，其中，
在所述至少一种元素之中，通过单键结合而与3个氧结合并通过双键结合而与1个氧结合的元素的比例为90％以上。
5.根据权利要求1所述的半导体装置，其中，
所述至少一种元素的浓度为1×1018cm-3以上且5×1021cm-3以下。
6.根据权利要求1所述的半导体装置，其中，
所述氧化硅层包含氢，所述氢的浓度为所述至少一种元素的浓度的80％以上且120％以下。
7.根据权利要求1所述的半导体装置，其中，
处于所述氧化硅层的从层厚方向的两个端部起排除了层厚的10％的区域的第1位置处的氢的浓度为所述第1位置处的所述至少一种元素的浓度的80％以上且120％以下。
8.根据权利要求1所述的半导体装置，其中，
还具备栅极电极，所述氧化硅层位于该栅极电极与所述碳化硅层之间。
9.一种半导体装置，具备：
碳化硅层；以及
氧化硅层，位于所述碳化硅层之上，包含磷(P)、砷(As)、锑(Sb)以及铋(Bi)的群中的至少一种第1元素和硼(B)、铝(Al)、镓(Ga)、钪(Sc)、钇(Y)以及稀土(La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)的群中的至少一种第2元素，
在所述至少一种第1元素的至少一部分通过单键结合而与3个氧结合并通过双键结合而与1个氧结合，
形成所述至少一种第1元素的至少一部分与所述第2元素成对的构造。
10.一种逆变器电路，其中，
所述逆变器电路具备权利要求1至9中的任意一项所述的半导体装置。
11.一种驱动装置，其中，
所述驱动装置具备权利要求1至9中的任意一项所述的半导体装置。
12.一种车辆，其中，
所述车辆具备权利要求1至9中的任意一项所述的半导体装置。
13.一种升降机，其中，
所述升降机具备权利要求1至9中的任意一项所述的半导体装置。
14.一种半导体装置的制造方法，
在碳化硅层之上形成氧化硅层，该氧化硅层包含磷(P)、砷(As)、锑(Sb)以及铋(Bi)的群中的至少一种元素，
在非氧化性气氛中进行第1热处理，
在包含臭氧的气氛中以比所述第1热处理低的温度进行第2热处理，
在包含氢的气氛中进行第3热处理。
15.根据权利要求14所述的半导体装置的制造方法，其中，
所述第2热处理的温度为100℃以上且700℃以下。
CN201710766839.XA 2017-02-09 2017-08-31 半导体装置、半导体装置的制造方法、逆变器电路、驱动装置、车辆以及升降机 Active CN108417633B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-021945 2017-02-09
JP2017021945A JP6692306B2 (ja) 2017-02-09 2017-02-09 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Publications (2)

Publication Number Publication Date
CN108417633A CN108417633A (zh) 2018-08-17
CN108417633B true CN108417633B (zh) 2021-09-03

Family

ID=63037998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710766839.XA Active CN108417633B (zh) 2017-02-09 2017-08-31 半导体装置、半导体装置的制造方法、逆变器电路、驱动装置、车辆以及升降机

Country Status (3)

Country Link
US (1) US10580874B2 (zh)
JP (1) JP6692306B2 (zh)
CN (1) CN108417633B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7023818B2 (ja) * 2018-09-19 2022-02-22 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、および昇降機
US11600724B2 (en) * 2020-09-24 2023-03-07 Wolfspeed, Inc. Edge termination structures for semiconductor devices
US20240079237A1 (en) 2022-08-29 2024-03-07 Stmicroelectronics S.R.L. Method of manufacturing ohmic contacts of an electronic device, with thermal budget optimization

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1264171A (zh) * 1998-12-16 2000-08-23 日本电气株式会社 一种制造半导体器件的方法
JP2005136386A (ja) * 2003-10-09 2005-05-26 Matsushita Electric Ind Co Ltd 炭化珪素−酸化物積層体，その製造方法及び半導体装置
CN1679149A (zh) * 2002-08-30 2005-10-05 克里公司 SiO2/SiC 结构中界面态的氮钝化
JP4823952B2 (ja) * 2007-03-26 2011-11-24 三菱電機株式会社 半導体装置の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3497773A (en) * 1967-02-20 1970-02-24 Westinghouse Electric Corp Passive circuit elements
JPH0362968A (ja) * 1989-07-31 1991-03-19 Fujitsu Ltd 半導体装置の製造方法
JPH05347298A (ja) * 1992-03-27 1993-12-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US5259925A (en) * 1992-06-05 1993-11-09 Mcdonnell Douglas Corporation Method of cleaning a plurality of semiconductor devices
US20040183202A1 (en) * 2003-01-31 2004-09-23 Nec Electronics Corporation Semiconductor device having copper damascene interconnection and fabricating method thereof
JP2007033330A (ja) * 2005-07-28 2007-02-08 Fujitsu Media Device Kk 角速度センサ
JP5010222B2 (ja) * 2006-09-21 2012-08-29 株式会社東芝 不揮発性半導体記憶装置
US8017522B2 (en) * 2007-01-24 2011-09-13 International Business Machines Corporation Mechanically robust metal/low-κ interconnects
US7572708B1 (en) * 2007-03-08 2009-08-11 National Semiconductor Corporation Utilization of doped glass on the sidewall of the emitter window in a bipolar transistor structure
US20120024176A1 (en) * 2010-08-02 2012-02-02 Vistaprint Technologies Limited Printer pallet for flat printing of multiple target image areas on 3-dimensional object
JP5272496B2 (ja) * 2008-04-25 2013-08-28 信越半導体株式会社 シリコンウェーハの酸化膜形成方法
US7955940B2 (en) * 2009-09-01 2011-06-07 International Business Machines Corporation Silicon-on-insulator substrate with built-in substrate junction
JP5610492B2 (ja) 2009-12-16 2014-10-22 国立大学法人 奈良先端科学技術大学院大学 ＳｉＣ半導体素子およびその作製方法
US9117817B2 (en) * 2012-09-14 2015-08-25 Auburn University Semiconductor devices including polar insulation layer capped by non-polar insulation layer
US9219122B2 (en) * 2013-03-13 2015-12-22 Global Power Technologies Group, Inc. Silicon carbide semiconductor devices
US9266717B2 (en) * 2013-03-15 2016-02-23 Versana Micro Inc Monolithically integrated multi-sensor device on a semiconductor substrate and method therefor
JP6251738B2 (ja) * 2013-05-23 2017-12-20 株式会社日立製作所 半導体ガスセンサ
JP6025007B2 (ja) 2013-07-11 2016-11-16 富士電機株式会社 炭化ケイ素半導体装置の製造方法
CN106133915B (zh) * 2014-09-09 2020-04-07 富士电机株式会社 半导体装置及半导体装置的制造方法
US9580623B2 (en) * 2015-03-20 2017-02-28 Shin-Etsu Chemical Co., Ltd. Patterning process using a boron phosphorus silicon glass film
JP6526549B2 (ja) * 2015-03-24 2019-06-05 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US9716146B2 (en) * 2015-12-15 2017-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure and method with solid phase diffusion
JP6692265B2 (ja) 2016-09-16 2020-05-13 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1264171A (zh) * 1998-12-16 2000-08-23 日本电气株式会社 一种制造半导体器件的方法
CN1679149A (zh) * 2002-08-30 2005-10-05 克里公司 SiO2/SiC 结构中界面态的氮钝化
JP2005136386A (ja) * 2003-10-09 2005-05-26 Matsushita Electric Ind Co Ltd 炭化珪素−酸化物積層体，その製造方法及び半導体装置
JP4823952B2 (ja) * 2007-03-26 2011-11-24 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US10580874B2 (en) 2020-03-03
CN108417633A (zh) 2018-08-17
JP2018129420A (ja) 2018-08-16
JP6692306B2 (ja) 2020-05-13
US20180226474A1 (en) 2018-08-09

Similar Documents

Publication Publication Date Title
JP6602263B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6692265B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7326227B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6552950B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US9673315B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
US9685551B2 (en) Semiconductor device and inverter circuit
US11621167B2 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP2016181671A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US20230387216A1 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
US10714610B2 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
US10217811B1 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP6667809B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
CN108417633B (zh) 半导体装置、半导体装置的制造方法、逆变器电路、驱动装置、车辆以及升降机
JP2022048927A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US20230197790A1 (en) Method for manufacturing semiconductor device, semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP7005847B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7072148B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US20220310791A1 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant