CN108400127A - 制造电容器的方法 - Google Patents

制造电容器的方法 Download PDF

Info

Publication number
CN108400127A
CN108400127A CN201810185928.XA CN201810185928A CN108400127A CN 108400127 A CN108400127 A CN 108400127A CN 201810185928 A CN201810185928 A CN 201810185928A CN 108400127 A CN108400127 A CN 108400127A
Authority
CN
China
Prior art keywords
layer
hole
interconnection
depth
hole interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810185928.XA
Other languages
English (en)
Inventor
武聪伶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yungu Guan Technology Co Ltd
Original Assignee
Yungu Guan Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yungu Guan Technology Co Ltd filed Critical Yungu Guan Technology Co Ltd
Priority to CN201810185928.XA priority Critical patent/CN108400127A/zh
Publication of CN108400127A publication Critical patent/CN108400127A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请涉及显示技术领域，尤其涉及一种制造电容器的方法，可包括：制备包括有至少两层金属层的复合层衬底；在所述复合层衬底中分别形成具有不同深度的互连通孔；于所述互连通孔中填充金属材料形成互连线，以与所述至少两层金属层构成所述电容器。上述制造电容器的方法，通过两次刻蚀工艺在复合层衬底中分别形成具有不同深度的互连通孔，以有效避免较浅的互联通孔过刻蚀而使得所制备的电容器出现诸如漏电等缺陷，从而有效降低其所形成的显示屏出现诸如亮点、亮线等问题的概率。

Description

制造电容器的方法
技术领域
本发明涉及半导体器件技术领域，特别是涉及一种制造电容器的方法。
背景技术
电容器可用于存储电荷，其被广泛的应用于诸如AMOLED(Active-matrix organiclight emitting diode，有源矩阵有机发光二极体)等显示器件的像素驱动电路中。
目前，在制备电容器的过程中，由于所形成的ILD(Interlayer Dielectric，层间介质)孔的深度不同，在互连通孔的刻蚀步骤中，同时进行深孔和浅孔的刻蚀工艺时会导致浅孔的过刻蚀，从而使得所制备的电容器出现诸如漏电等缺陷，从而使得其所形成的显示屏出现诸如亮点、亮线等问题。
发明内容
基于此，有必要针对上述技术问题提供了一种制造电容器的方法，以避免较浅的互连通孔出现过刻蚀而引起电容器漏电。
一种制造电容器的方法，可包括：
制备包括有至少两层金属层的复合层衬底；
在所述复合层衬底中分别形成具有不同深度的互连通孔；
于所述互连通孔中填充金属材料形成互连线，以与所述至少两层金属层构成所述电容器。
上述制造电容器的方法中，通过两次刻蚀工艺在复合层衬底中分别形成具有不同深度的互连通孔，以有效避免较浅的互联通孔过刻蚀而使得所制备的电容器出现诸如漏电等缺陷，从而有效降低其所形成的显示屏出现诸如亮点、亮线等问题的概率。
在一个可选的实施例中，所述制备包括有至少两层金属层的复合层衬底的步骤，包括：
于硅基底上依次制备叠置的第一金属层、绝缘层、第二金属和层间介质层；
其中，所述绝缘层覆盖所述第一金属层的表面，所述第二金属层部分覆盖所述绝缘层的上表面，所述层间介质层覆盖所述第二金属层的表面及所述绝缘层暴露的表面。
在一个可选的实施例中，所述在所述复合层衬底中形成具有不同深度的互连通孔的步骤，包括：
依次刻蚀所述层间介质层、所述绝缘层至所述第一金属层的上表面形成第一互连通孔；
刻蚀所述层间介质层至所述第二金属层的上表面形成第二互连通孔；
其中，所述第一互连通孔的深度大于所述第二互连通孔的深度。
在一个可选的实施例中，所述在所述复合层衬底中形成具有不同深度的互连通孔的步骤，还包括：
依次刻蚀所述层间介质层、所述绝缘层、所述第一金属层至所述硅基底的上表面形成第三互连通孔；
其中，所述第三互连通孔的深度大于所述第一互连通孔的深度。
在一个可选的实施例中，所述在所述复合层衬底中形成具有不同深度的互连通孔的步骤，包括：
刻蚀所述层间介质层形成互连浅通孔；所述互连浅通孔包括位于所述绝缘层被所述第二金属层所暴露区域的上方的第一互连浅通孔，以及从所述层间介质层的上表面贯通至所述第二金属层上表面的第二互连浅通孔；
对所述第一互连浅通孔的底部进行刻蚀，以贯穿所述绝缘层至所述第一金属层的上表面形成第一互连通孔；
其中，将所述第二互连浅通孔作为第二互连通孔，且所述第一互连通孔的深度大于所述第二互连通孔的深度。
在一个可选的实施例中，所述互连浅通孔还包括位于所述硅基底被所述第一金属层所暴露区域的上方的第三互连浅通孔；所述在所述复合层衬底中形成具有不同深度的互连通孔的步骤，还包括：
对所述第三互连浅通孔的底部进行刻蚀并贯穿所述层间介质层至所述硅基底形成第三互连通孔；
其中，所述第三互连通孔的深度大于所述第一互连通孔的深度。
本申请还提供了一种制造电容器的方法，可包括：
制备包括有至少两层金属层的复合层衬底；
于所述复合层衬底的上表面制备保护层，且所述保护层中设置有具有不同深度的掩膜孔；
以所述保护层为掩膜对所述复合层衬底进行刻蚀工艺，以在所述复合层衬底中对应所述掩膜孔的位置形成具有不同深度的互连通孔。
上述制造电容器的方法，通过利用在保护层中形成具有不同深度的掩膜孔，并以该保护层为掩膜进行刻蚀工艺，以在复合层衬底中形成具有不同深度的互连通孔时，来有效避免较浅的互联通孔过刻蚀而使得所制备的电容器出现诸如漏电等缺陷，从而有效降低其所形成的显示屏出现诸如亮点、亮线等问题的概率。
在一个可选的实施例中，所述制备包括有至少两层金属层的复合层衬底的步骤，包括：
于硅基底上依次制备叠置的第一金属层、绝缘层、第二金属和层间介质层；
其中，所述绝缘层覆盖所述第一金属层的表面，所述第二金属层部分覆盖所述绝缘层的上表面，所述层间介质层覆盖所述第二金属层的表面及所述绝缘层暴露的表面。
在一个可选的实施例中，所述于所述复合层衬底的上表面制备保护层，且所述保护层中设置有具有不同深度的掩膜孔的步骤，包括：
于所述复合层衬底的上表面涂覆光刻胶，经曝光、显影后去除多余的光刻胶形成设置有具有不同深度的掩膜孔的所述保护层。
在一个可选的实施例中，所述掩膜孔包括第一掩膜孔、第二掩膜孔和第三掩膜孔；所述以所述保护层为掩膜对所述复合层衬底进行刻蚀工艺，以在所述复合层衬底中对应所述掩膜孔的位置形成具有不同深度的互连通孔的步骤，包括：
以所述保护层为掩膜对所述复合层衬底进行刻蚀工艺，对应所述第一掩膜孔的位置依次刻蚀所述层间介质层、所述绝缘层至所述第一金属层的上表面形成第一互连通孔，
对应所述第二掩膜孔的位置刻蚀所述层间介质层至所述第二金属层的上表面形成第二互连通孔，以及
对应所述第三掩膜孔的位置依次刻蚀所述层间介质层、所述绝缘层、所述第一金属层至所述硅基底的上表面形成第三互连通孔；
其中，所述第一掩膜孔的深度大于所述第二掩膜孔的深度，所述第三掩膜孔的深度大于所述第一掩膜孔的深度，所述第一互连通孔的深度大于所述第二互连通孔的深度，所述第三互连通孔的深度大于所述第一互连通孔的深度。
在一个可选的实施例中，所述制备包括有至少两层金属层的复合层衬底的步骤可包括：
于硅基底上依次制备叠置的第一金属层、绝缘层、第二金属和层间介质层；
其中，所述绝缘层覆盖所述第一金属层的表面，所述第二金属层部分覆盖所述绝缘层的上表面，所述层间介质层覆盖所述第二金属层的表面及所述绝缘层暴露的表面。
在一个可选的实施例中，所述于所述复合层衬底的上表面制备保护层，且所述保护层中设置有具有不同深度的掩膜孔的步骤可包括：
于所述复合层衬底的上表面涂覆光刻胶，经曝光、显影后去除多余的光刻胶形成设置有具有不同深度的掩膜孔的所述保护层。
在一个可选的实施例中，所述掩膜孔包括第一掩膜孔、第二掩膜孔和第三掩膜孔；所述以所述保护层为掩膜对所述复合层衬底进行刻蚀工艺，以在所述复合层衬底中对应所述掩膜孔的位置形成具有不同深度的互连通孔的步骤可包括：
以所述保护层为掩膜对所述复合层衬底进行刻蚀工艺，对应所述第一掩膜孔的位置依次刻蚀所述层间介质层、所述绝缘层至所述第一金属层的上表面形成第一互连通孔，
对应所述第二掩膜孔的位置刻蚀所述层间介质层至所述第二金属层的上表面形成第二互连通孔，以及
对应所述第三掩膜孔的位置依次刻蚀所述层间介质层、所述绝缘层、所述第一金属层至所述硅基底的上表面形成第三互连通孔；
其中，所述第一掩膜孔的深度大于所述第二掩膜孔的深度，所述第三掩膜孔的深度大于所述第一掩膜孔的深度，所述第一互连通孔的深度大于所述第二互连通孔的深度，所述第三互连通孔的深度大于所述第一互连通孔的深度。
附图说明
图1-8是一个实施例中制备电容器的方法的流程结构示意图；
图9-12是另一个实施例中制备电容器的方法的流程结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
一种制造电容器的方法，可应用于制备诸如AMOLED等显示器件的像素驱动电路中的电容器等元件，该方法可包括以下步骤：
步骤S11，可制备一复合层衬底作为本实施方法的基础结构，且该复合层衬底中包括相互绝缘且部分重叠的至少两层金属层。
具体的，可在一硅基底上依次制备第一金属层(M1)、绝缘层(CI)、第二金属层(M2)和层间介质层(ILD)等叠置的复合层结构，进而形成上述的复合层衬底。上述的第一金属层可用以作为电容器的下极板，第二金属层用以作为电容器的上极板，绝缘层则用以将上述的第一金属层和第二金属层进行绝缘隔离。其中，第一金属层设置在硅基底的上表面，绝缘层覆盖在第一金属层的表面，第二金属层则可用部分覆盖在绝缘层上，层间介质层则可覆盖在第二金属层和绝缘层暴露的表面。
步骤S12，于上述的复合层衬底中分别形成具有不同深度的互连通孔。
具体的，可对上述的复合层衬底分步骤进行刻蚀，以在复合层衬底中分别形成具有不同深度的互连通孔。例如，可采用第一刻蚀工艺，依次刻蚀上述的层间介质层、绝缘层至第一金属层的上表面以形成第一互连通孔；可采用第二刻蚀工艺，刻蚀层间介质层至第二金属层的上表面形成第二互连通孔；其中，第一互连通孔的深度大于第二互连通孔的深度，即上述的第一互连通孔形成在不同的位置处，且第一刻蚀工艺与第二刻蚀工艺之间的顺序可根据具体的实际需要进行调整。
具体地，可先进行第一刻蚀工艺，以在上述的复合层衬底上形成第一互连通孔后，再进行第二刻蚀工艺，且在进行第二刻蚀工艺时可采用诸如硬掩膜等将所形成的第一互连通孔予以遮蔽，进而避免第二刻蚀工艺对第一互连通孔造成不利的影响；由于，根据互连通孔的深度不同，采用不同的刻蚀工艺进行分步制备，从而可有效避免诸如深度较浅的互连通孔出现过刻蚀的情况，同时也能避免因顾忌深度较浅的互连通孔出现过刻蚀而使得深度较深的互连通孔刻蚀力度不够，使得其无法满足工艺需求等缺陷。
另外，由于在形成电容器时还需形成贯穿至硅基底的第三互连通孔，即可采用第三刻蚀工艺，依次刻蚀层间介质层、绝缘层、第一金属层至硅基底的上表面以形成第三互连通孔，且该第三互连通孔的深度大于第一互连通孔的深度。其中，该第三刻蚀工艺也是与上述的第一刻蚀工艺及第二刻蚀工艺相互独立的，且该第一刻蚀工艺、第二刻蚀工艺和第三刻蚀工艺可按照具体的需求按照预定的顺序进行，且在进行当前的刻蚀工艺时，对于在其后要进行的刻蚀工艺以及在其前已经形成的互连通孔均不会产生不利影响。例如，可先进行第三刻蚀工艺形成第三互连通孔，在进行第一刻蚀工艺形成第一互连通孔，最后在进行第二刻蚀工艺形成第二互连通孔，即可根据互连通孔的深度按照从大至小的顺序依次进行，以便于工艺参数的调整及互连浅通孔的过刻蚀；在进行第三刻蚀工艺时，可以用硬掩膜(如光刻胶)来遮蔽用以制备第一互连通孔和第二互连通孔的区域，而在进行第二刻蚀工艺时，则可利用硬掩膜或掩膜版遮蔽已经制备的第三互连通孔和用以制备第二互连通孔的区域等措施，以避免不同的刻蚀工艺步骤之间产生不利的影响。
步骤S13，在上述的互连通孔中填充金属材料，来形成用以分别连接上述金属层的互连线，进而构成上述的电容器。
具体的，可在上述所形成的互连通孔中充满金属金属材料并经诸如平坦化工艺形成用以连接上述第一金属层和第二金属层及硅基底的互连线，进而构成上述的电容器。
在另一个可选的实施例中，上述步骤S12还可具体包括：
首先，采用第四刻蚀工艺在上述的硅基底中形成互连浅通孔。该互连浅通孔可包括位于绝缘层被第二金属层所暴露区域的上方的第一互连浅通孔、从层间介质层的上表面贯通至第二金属层上表面的第二互连浅通孔和位于硅基底被第一金属层所暴露区域的上方的第三互连浅通孔；即根据互连浅通孔所在位置不同而将部分互连浅通孔依次包括第一互连浅通孔、第二互连浅通孔和第三互连浅通孔。其中，第一互连浅通孔可用以制备贯通至第一金属层的上述第一互连通孔，第二互连浅通孔则为贯通至第二金属层的互连浅通孔(即上述的第二互连通孔)，而第三互连浅通孔可用以制备贯通硅基底的上述第三互连通孔。
其次，采用第五刻蚀工艺，对第一互连浅通孔的底部再次进行刻蚀并贯穿绝缘层至第一金属层的上表面形成第一互连通孔。
另外，还可采用第六刻蚀工艺，对第三互连浅通孔的底部进行刻蚀并贯穿层间介质层至硅基底形成第三互连通孔。
其中，上述的第五刻蚀工艺与第六刻蚀工艺之间的顺序也可根据具体的实际需要进行调整，即基于第四刻蚀工艺所形成的部分互连浅通孔的基础上，选择性的进行第五刻蚀工艺或第六刻蚀工艺，进而形成上述的第二互连通孔或第三互连通孔，在避免浅互连通孔过刻蚀的同时，还能进一步节省刻蚀时间。
在另一个可选的实施例中，为了进一步的减少刻蚀时间，可基于第四刻蚀工艺所形成的部分互连浅通孔的基础上，对第一互连浅通孔和第三互连浅通孔同步进行第五刻蚀工艺，然后再单独的对第三互连浅通孔进行第六刻蚀工艺；由于第三刻蚀工艺已经对第三互连浅通孔进行了部分刻蚀，进而可进一步减小后续第六刻蚀工艺所消耗的时间。
需要注意的是，在本申请的实施例中，第一互连通孔所形成的互连线仅与第一金属层电连接，而与第二金属层及硅基底绝缘；第二互连通孔所形成的互连线仅与第二金属层电连接，而与第一金属层及硅基底绝缘；第三互连通孔所形成的互连线仅与硅基底电连接，而与第一金属层及第二金属层绝缘。
图1-8是一个实施例中制备电容器的方法的流程结构示意图；如图1～8所示，制备电容器的方法，基于LTPS(Low Temperature Poly-Silicon，低温多晶硅)工艺，该方法可包括以下步骤：
在硅基底(如P-Si)11之上依次制备第一金属层(M1)12、绝缘层(CI)13、第二金属层(M2)14和层间介质层(ILD)15，进而形成上述的复合层衬底，即图1所示的结构。第一金属层12是部分覆盖硅基底11的上表面，而绝缘层13则覆盖第一金属层12的表面以及硅基底11暴露的表面，第二金属层14部分覆盖位于第一金属层12的上方的绝缘层13的上表面，而层间介质层15则覆盖第二金属层14的表面以及绝缘层13暴露的表面。其中，绝缘层13可为氮化硅膜，而层间介质层15则可为氮化硅与氧化硅的复合膜层。
基于图1所示结构的基础上，在层间介质层15的上表面涂覆光刻胶，并进行曝光、显影工艺(Photo，光刻工艺)，去除多余的光刻胶，形成如图2中所示的光阻层16，且该光阻层16中形成有掩膜孔161(即光刻图形)。
基于图2所示结构的基础上，以光阻层16为掩膜，进行第三刻蚀工艺，如采用诸如干法刻蚀(Dry etch)等工艺，通过掩膜孔161依次刻蚀层间介质层15、绝缘层13至硅基底11的上表面或之中，并采用诸如灰化等工艺将该光阻层16予以去除(stripper)，以形成如图3中所示的第三互连通孔171。
基于图3所示结构的基础上，再次涂覆光刻胶以覆盖层间介质层15的上表面并填充第三互连通孔171，继续曝光、显影工艺，去除多余的光刻胶，形成如图5中所示的光阻层16，且此时的光阻层16中形成有掩膜孔162。
基于图4所示结构的基础上，以光阻层16为掩膜，进行第一刻蚀工艺，如采用诸如干法刻蚀(Dry etch)等工艺，通过掩膜孔162依次刻蚀层间介质层15、绝缘层13至第一金属层12的上表面或之中，并采用诸如灰化等工艺将该光阻层16予以去除(stripper)，以形成如图5中所示的第一互连通孔172。其中，在进行该步骤时，由于第三互连通孔171之中填充光阻且位于其上方也覆盖有光阻，故在进行第一刻蚀工艺时，光阻16会阻挡第三互连通孔171不受到第一刻蚀工艺的影响。
基于图5所示结构的基础上，再次涂覆光刻胶以覆盖层间介质层15的上表面并填充第一互连通孔172和第三互连通孔171，继续曝光、显影工艺，去除多余的光刻胶，形成如图6中所示的光阻层16，且此时的光阻层16中形成有掩膜孔163。
基于图6所示结构的基础上，以光阻层16为掩膜，进行第二刻蚀工艺，如采用诸如干法刻蚀(Dry etch)等工艺，通过掩膜孔163刻蚀层间介质层15至第二金属层14的上表面或之中，并采用诸如灰化等工艺将该光阻层16予以去除(stripper)，以形成如图7中所示的第二互连通孔173。其中，在进行该步骤时，由于第三互连通孔171、第一互连通孔172之中均填充有光阻且位于其上方也均覆盖有光阻，故在进行第二刻蚀工艺时，光阻16会阻挡第三互连通孔171和第一互连通孔172不受到第二刻蚀工艺的影响。
基于图7所示结构的基础上，于上述的第三互连通孔171、第一互连通孔172和第二互连通孔173中填充金属材料，并经平坦化处理(PLA)后，形成如图8所示的第三金属层(M3)18。其中，该第三金属层18通过上述第三互连通孔171、第一互连通孔172和第二互连通孔173所形成的连接线依次对应的分别与硅基底11、第一金属层12和第二金属层14进行连接，从而形成电容器结构。
在本实施例中，通过分步的刻蚀工艺分别形成具有不同深度的互连通孔，并可优先的进行深孔的刻蚀，即依次进行第三互连通孔171、第一互连通孔172和第二互连通孔173的刻蚀，且第三互连通孔171的深度＞第一互连通孔172的深度＞第二互连通孔173的深度，从而能够有效避免因进行深度较深的互连通孔的刻蚀时所导致深度较浅的互连通孔的过刻蚀缺陷。
需要注意的是，上述的第一刻蚀工艺、第二刻蚀工艺以及第三刻蚀工艺的顺序及参数可依据实际需求进行适应性调整，只要其不会对在前及在后所制备的互连通孔造成诸如过刻蚀等不利影响即可。
在另一个可选的实施例中，还可通过在掩膜中形成不同深度的掩膜孔来制造电容器，即一种制造电容器的方法可包括以下步骤：
步骤S21，制备包括有至少两层金属层的复合层衬底。
具体的，于硅基底上依次制备叠置的第一金属层、绝缘层、第二金属和层间介质层；即绝缘层覆盖第一金属层的表面，第二金属层部分覆盖绝缘层的上表面，层间介质层覆盖第二金属层的表面及所述绝缘层暴露的表面。
步骤S22，于复合层衬底的上表面制备保护层，且保护层中设置有具有不同深度的掩膜孔。
具体的，于上述复合层衬底的上表面(即层间介质层的上表面)涂覆光刻胶，经曝光、显影后去除多余的光刻胶形成设置有具有不同深度的掩膜孔的保护层。
步骤S23，以保护层为掩膜对复合层衬底进行刻蚀工艺，以在复合层衬底中对应所述掩膜孔的位置形成具有不同深度的互连通孔。
具体的，以保护层为掩膜对复合层衬底进行刻蚀工艺，对应第一掩膜孔的位置依次刻蚀层间介质层、绝缘层至第一金属层的上表面形成第一互连通孔，对应第二掩膜孔的位置刻蚀层间介质层至第二金属层的上表面形成第二互连通孔，以及对应第三掩膜孔的位置依次刻蚀层间介质层、绝缘层、第一金属层至硅基底的上表面形成第三互连通孔。其中，第一掩膜孔的深度大于第二掩膜孔的深度，第三掩膜孔的深度大于第一掩膜孔的深度，第一互连通孔的深度大于第二互连通孔的深度，第三互连通孔的深度大于第一互连通孔的深度。
步骤S24，在上述的互连通孔中填充金属材料形成用以分别连接上述金属层的互连线，进而构成上述的电容器。
具体的，可在上述所形成的互连通孔中充满金属金属材料并经诸如平坦化工艺等，来形成用以连接上述第一金属层和第二金属层及硅基底的互连线，进而构成上述的电容器。
在本实施例中，通过利用在保护层中形成具有不同深度的掩膜孔，并以该保护层为掩膜进行刻蚀工艺，进而在复合层衬底中形成具有不同深度的互连通孔时，能有效避免因深度较浅的互联通孔过刻蚀而使得所制备的电容器出现诸如漏电等缺陷，从而有效降低其所形成的显示屏出现诸如亮点、亮线等问题的概率。
图9-12是另一个实施例中制备电容器的方法的流程结构示意图。如图9-12所示，一种制备电容器的方法可包括以下步骤：
在硅基底(如P-Si)11之上依次制备第一金属层(M1)12、绝缘层(CI)13、第二金属层(M2)14和层间介质层(ILD)15，进而形成上述的复合层衬底，并在层间介质层15的上表面涂覆光刻胶，并进行曝光、显影工艺(Photo，光刻工艺)，去除多余的光刻胶，形成如图9中所示的光阻层16，且该光阻层16中形成有具有不同深度的掩膜孔，例如第二掩膜孔261、第一掩膜孔262和第三掩膜孔263。其中，第三掩膜孔263贯穿光阻26至层间介质层15的上表面，第一掩膜孔262和第二掩膜孔263的底部均残留有光阻，且第一掩膜孔262的底部均残留光阻的厚度小于第二掩膜孔263的底部均残留光阻的厚度(即第二掩膜孔261的深度＜第一掩膜孔262的深度＜第三掩膜孔263的深度)。
基于图9所示结构的基础上，可以利用光阻层26作为掩膜，进行一步刻蚀工艺，可同时对应形成图12所示的第三互连通孔271、第一互连通孔272和第二互连通孔273；当然，也可采用多步刻蚀工艺，分别制备第三互连通孔271、第一互连通孔272和第二互连通孔273。
例如，如图9-12所示，可先基于图9所示结构的基础上，以光阻层26为掩膜，进行刻蚀工艺时：
首先，通过第三掩膜孔261可直接刻蚀层间介质层15，而由于在第二掩膜孔261和第一掩膜孔263的底部残留有部分光阻，故而在第一掩膜孔262和第二掩膜孔263所对应的位置处的层间介质层15均受到遮蔽保护。但是，随着刻蚀工艺的进行，通过第三掩膜孔261刻蚀至层间介质层15之中，同时将第一掩膜孔262底部残留的光阻予以去除(即此时第一掩膜孔262贯穿光阻至层间介质层的上表面)，但由于第二掩膜孔263底部残留的光阻较多，故也只是去除第二掩膜孔263底部部分残留的光阻(即此时第二掩膜孔263依然未贯穿光阻)，进而形成图10所示的结构。
其次，基于图10所示结构的基础上，通过第一掩膜孔262可直接刻蚀层间介质层15，而通过第三掩膜孔261则可继续对层间介质层15进行刻蚀，并在第二掩膜孔263底部残留的光阻均予以去除时，通过第一掩膜孔262已刻蚀至层间介质层15之中，而通过第三掩膜孔261则刻蚀至层间介质层15之中的较深处，甚至可能已经刻蚀至绝缘层13之中。继续刻蚀工艺，即可通过第二掩膜孔263刻蚀层间绝缘层15至第一金属层14的上表面，通过第一掩膜孔262依次刻蚀层间介质层15、绝缘层13至第二金属层12的上表面，通过第三掩膜孔261依次刻蚀层间介质层15、绝缘层13至硅基底11的上表面，进而形成图11所示的结构。
之后，基于图11所示结构的基础上，可采用灰化工艺去除上述的光阻26同时形成贯穿层间绝缘层15至第一金属层14的上表面的第二互连通孔273，依次贯穿刻蚀层间介质层15、绝缘层13至第二金属层12的上表面的第一互连通孔272，以及依次贯穿刻蚀层间介质层15、绝缘层13至硅基底11的上表面的第三互连通孔271，即图12所示的结构。
最后，可参见图8所示，于上述的第三互连通孔271、第一互连通孔272和第二互连通孔273中填充金属材料，并经平坦化处理(PLA)后，形成如图8所示的第三金属层(M3)18。其中，该第三金属层18通过上述第三互连通孔271、第一互连通孔272和第二互连通孔273所形成的连接线依次对应的分别与硅基底11、第一金属层12和第二金属层14进行连接，从而形成电容器结构。
上述的实施例中，通过在诸如光阻等硬掩膜中形成具有不同深度的掩膜孔，进而在后续采用一步或多个刻蚀形成深度较深的互连通孔时，使得残留在掩膜孔底部的光阻能够有效的保护深度较浅的互连通孔发生过刻蚀，从而避免以过刻蚀而造成的电容器漏电等缺陷的产生，
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种制造电容器的方法，其特征在于，包括：
制备包括有至少两层金属层的复合层衬底；
在所述复合层衬底中分别形成具有不同深度的互连通孔；
于所述互连通孔中填充金属材料形成互连线，以与所述至少两层金属层构成所述电容器。
2.根据权利要求1所述的方法，其特征在于，所述制备包括有至少两层金属层的复合层衬底的步骤，包括：
于硅基底上依次制备叠置的第一金属层、绝缘层、第二金属和层间介质层；
其中，所述绝缘层覆盖所述第一金属层的表面，所述第二金属层部分覆盖所述绝缘层的上表面，所述层间介质层覆盖所述第二金属层的表面及所述绝缘层暴露的表面。
3.根据权利要求2所述的方法，其特征在于，所述在所述复合层衬底中形成具有不同深度的互连通孔的步骤，包括：
依次刻蚀所述层间介质层、所述绝缘层至所述第一金属层的上表面形成第一互连通孔；
刻蚀所述层间介质层至所述第二金属层的上表面形成第二互连通孔；
其中，所述第一互连通孔的深度大于所述第二互连通孔的深度。
4.根据权利要求3所述的方法，其特征在于，所述在所述复合层衬底中形成具有不同深度的互连通孔的步骤，还包括：
依次刻蚀所述层间介质层、所述绝缘层、所述第一金属层至所述硅基底的上表面形成第三互连通孔；
其中，所述第三互连通孔的深度大于所述第一互连通孔的深度。
5.根据权利要求2所述的方法，其特征在于，所述在所述复合层衬底中形成具有不同深度的互连通孔的步骤，包括：
刻蚀所述层间介质层形成互连浅通孔；所述互连浅通孔包括位于所述绝缘层被所述第二金属层所暴露区域的上方的第一互连浅通孔，以及从所述层间介质层的上表面贯通至所述第二金属层上表面的第二互连浅通孔；
对所述第一互连浅通孔的底部进行刻蚀，以贯穿所述绝缘层至所述第一金属层的上表面形成第一互连通孔；
其中，将所述第二互连浅通孔作为第二互连通孔，且所述第一互连通孔的深度大于所述第二互连通孔的深度。
6.根据权利要求5所述的方法，其特征在于，所述互连浅通孔还包括位于所述硅基底被所述第一金属层所暴露区域的上方的第三互连浅通孔；所述在所述复合层衬底中形成具有不同深度的互连通孔的步骤，还包括：
对所述第三互连浅通孔的底部进行刻蚀并贯穿所述层间介质层至所述硅基底形成第三互连通孔；
其中，所述第三互连通孔的深度大于所述第一互连通孔的深度。
7.一种制造电容器的方法，其特征在于，包括：
制备包括有至少两层金属层的复合层衬底；
于所述复合层衬底的上表面制备保护层，且所述保护层中设置有具有不同深度的掩膜孔；
以所述保护层为掩膜对所述复合层衬底进行刻蚀工艺，以在所述复合层衬底中对应所述掩膜孔的位置形成具有不同深度的互连通孔。
8.根据权利要求7所述的方法，其特征在于，所述制备包括有至少两层金属层的复合层衬底的步骤，包括：
于硅基底上依次制备叠置的第一金属层、绝缘层、第二金属和层间介质层；
其中，所述绝缘层覆盖所述第一金属层的表面，所述第二金属层部分覆盖所述绝缘层的上表面，所述层间介质层覆盖所述第二金属层的表面及所述绝缘层暴露的表面。
9.根据权利要求8所述的方法，其特征在于，所述于所述复合层衬底的上表面制备保护层，且所述保护层中设置有具有不同深度的掩膜孔的步骤，包括：
于所述复合层衬底的上表面涂覆光刻胶，经曝光、显影后去除多余的光刻胶形成设置有具有不同深度的掩膜孔的所述保护层。
10.根据权利要求9所述的方法，其特征在于，所述掩膜孔包括第一掩膜孔、第二掩膜孔和第三掩膜孔；所述以所述保护层为掩膜对所述复合层衬底进行刻蚀工艺，以在所述复合层衬底中对应所述掩膜孔的位置形成具有不同深度的互连通孔的步骤，包括：
以所述保护层为掩膜对所述复合层衬底进行刻蚀工艺，对应所述第一掩膜孔的位置依次刻蚀所述层间介质层、所述绝缘层至所述第一金属层的上表面形成第一互连通孔，
对应所述第二掩膜孔的位置刻蚀所述层间介质层至所述第二金属层的上表面形成第二互连通孔，以及
对应所述第三掩膜孔的位置依次刻蚀所述层间介质层、所述绝缘层、所述第一金属层至所述硅基底的上表面形成第三互连通孔；
其中，所述第一掩膜孔的深度大于所述第二掩膜孔的深度，所述第三掩膜孔的深度大于所述第一掩膜孔的深度，所述第一互连通孔的深度大于所述第二互连通孔的深度，所述第三互连通孔的深度大于所述第一互连通孔的深度。
CN201810185928.XA 2018-03-07 2018-03-07 制造电容器的方法 Pending CN108400127A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810185928.XA CN108400127A (zh) 2018-03-07 2018-03-07 制造电容器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810185928.XA CN108400127A (zh) 2018-03-07 2018-03-07 制造电容器的方法

Publications (1)

Publication Number Publication Date
CN108400127A true CN108400127A (zh) 2018-08-14

Family

ID=63092487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810185928.XA Pending CN108400127A (zh) 2018-03-07 2018-03-07 制造电容器的方法

Country Status (1)

Country Link
CN (1) CN108400127A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504178A (zh) * 2019-06-28 2019-11-26 新昌县厚泽科技有限公司 一种离子探测器及其制备方法
CN111092106A (zh) * 2019-11-28 2020-05-01 云谷（固安）科技有限公司 一种显示面板及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101587838A (zh) * 2008-05-23 2009-11-25 中芯国际集成电路制造(北京)有限公司 在电介质层上形成孔的方法
CN103094185A (zh) * 2011-10-31 2013-05-08 无锡华润上华科技有限公司 接触孔的形成方法
CN103972044A (zh) * 2013-02-01 2014-08-06 中芯国际集成电路制造(上海)有限公司 Mim电容器的制备方法以及半导体器件的制备方法
CN104658962A (zh) * 2013-11-19 2015-05-27 中芯国际集成电路制造(上海)有限公司 通孔的形成方法
CN105045002A (zh) * 2015-09-09 2015-11-11 深圳市华星光电技术有限公司 Psva型液晶显示面板及其制作方法
CN105161450A (zh) * 2015-07-30 2015-12-16 上海华力微电子有限公司 一种双浅沟槽隔离形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101587838A (zh) * 2008-05-23 2009-11-25 中芯国际集成电路制造(北京)有限公司 在电介质层上形成孔的方法
CN103094185A (zh) * 2011-10-31 2013-05-08 无锡华润上华科技有限公司 接触孔的形成方法
CN103972044A (zh) * 2013-02-01 2014-08-06 中芯国际集成电路制造(上海)有限公司 Mim电容器的制备方法以及半导体器件的制备方法
CN104658962A (zh) * 2013-11-19 2015-05-27 中芯国际集成电路制造(上海)有限公司 通孔的形成方法
CN105161450A (zh) * 2015-07-30 2015-12-16 上海华力微电子有限公司 一种双浅沟槽隔离形成方法
CN105045002A (zh) * 2015-09-09 2015-11-11 深圳市华星光电技术有限公司 Psva型液晶显示面板及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504178A (zh) * 2019-06-28 2019-11-26 新昌县厚泽科技有限公司 一种离子探测器及其制备方法
CN111092106A (zh) * 2019-11-28 2020-05-01 云谷（固安）科技有限公司 一种显示面板及其制备方法
CN111092106B (zh) * 2019-11-28 2022-07-08 云谷（固安）科技有限公司 一种显示面板及其制备方法

Similar Documents

Publication Publication Date Title
KR20160143261A (ko) 비휘발성 메모리 소자 및 그의 제조 방법
KR100739252B1 (ko) 반도체 소자의 제조 방법
CN108400127A (zh) 制造电容器的方法
KR20080001587A (ko) 반도체 소자의 제조방법
KR100905830B1 (ko) 반도체 소자 및 그의 제조 방법
KR20040086701A (ko) 반도체 소자의 메탈 라인 형성 방법
KR20120003715A (ko) 매립게이트를 구비한 반도체 장치 제조방법
US20080057694A1 (en) Method for manufacturing semiconductor device
KR100800823B1 (ko) Ｍｉｍ 커패시터를 갖는 반도체 소자의 배선 제조 방법
KR20100013948A (ko) 반도체 소자 및 그 제조 방법
KR100833425B1 (ko) 반도체 소자의 제조방법
KR20090066912A (ko) 반도체 소자의 제조방법
WO2014038643A1 (ja) 半導体装置およびその製造方法
KR100576414B1 (ko) 반도체 소자의 랜딩 비아 제조 방법
JP2000003883A (ja) 半導体装置の製造方法
KR100532981B1 (ko) 반도체소자 식각방법
KR100583099B1 (ko) 반도체소자의 금속배선 형성방법
KR100929289B1 (ko) 반도체 소자의 제조방법
KR20050062915A (ko) 반도체 소자의 캐패시터 제조 방법
KR20050067568A (ko) 반도체소자의 메탈콘택 제조 방법
KR20030002749A (ko) 반도체 소자의 제조 방법
KR20080095654A (ko) 반도체 소자의 금속배선 형성 방법
KR20090103006A (ko) 반도체 소자의 제조 방법
KR20020002957A (ko) 반도체 소자의 제조 방법
KR20100076307A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180814

RJ01 Rejection of invention patent application after publication