CN108390657B - 一种基于有源电感的宽带模拟均衡器集成电路 - Google Patents

一种基于有源电感的宽带模拟均衡器集成电路 Download PDF

Info

Publication number
CN108390657B
CN108390657B CN201810210689.9A CN201810210689A CN108390657B CN 108390657 B CN108390657 B CN 108390657B CN 201810210689 A CN201810210689 A CN 201810210689A CN 108390657 B CN108390657 B CN 108390657B
Authority
CN
China
Prior art keywords
nmos transistor
capacitor
resistor
amplifier
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810210689.9A
Other languages
English (en)
Other versions
CN108390657A (zh
Inventor
黄果池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuzhou oslet Electronic Technology Co.,Ltd.
Original Assignee
Fujian Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Normal University filed Critical Fujian Normal University
Priority to CN201810210689.9A priority Critical patent/CN108390657B/zh
Publication of CN108390657A publication Critical patent/CN108390657A/zh
Application granted granted Critical
Publication of CN108390657B publication Critical patent/CN108390657B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks

Landscapes

  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

本发明公开一种基于有源电感的宽带模拟均衡器集成电路，其包括主放大器、辅放大器和低通滤波放大器，主放大器为采用有源电感做负载的差分放大器，有源电感提供传输方程中的零点，主放大器作为主放大通路用于对高频信号的增益进行补偿；辅放大器和低通滤波放大器构成前馈通路，该前馈通路用于抑制高频信号和放大低频信号。本发明的均衡器采用有源电感做负载用以增强信号的高频增益；采用前馈低通滤波放大器通路来抑制信号的低频增益，因此可有效提高均衡器的工作带宽。

Description

一种基于有源电感的宽带模拟均衡器集成电路
技术领域
本发明涉及电子技术领域，尤其涉及一种基于有源电感的宽带模拟均衡器集成电路。
背景技术
随着现代信息技术的高速发展，人们对信号传输的速度要求越来越高，高速信号在电子***之间、电子模块之间、电路板之间以及芯片之间的传输越来越频繁。但是，由于高频信号在传输电缆、PCB板甚至芯片级的键合线上的衰减远远大于低频信号的衰减，结果造成信号中不同频率的信号分量有不同信号衰减，当信号的传输速率越高时，这种高频信号与低频信号之间的衰减差异就越明显。
传统的模拟均衡器电路通常通过对传输方程中的零点位置进行调节以实现对均衡器高频增益的控制，一般实施方法有多种，如改变可变电容(varactor)值，控制电容阵列，调整放大器偏置电流等。传统的实施方式只是对高频增益进行补偿，而没有对低频增益进行控制，因而具有一定的局限性，很难使均衡器能够胜任速率在10Gbps以上的信号传输。
发明内容
本发明的目的在于克服现有技术的不足，提供一种基于有源电感的宽带模拟均衡器集成电路。
本发明采用的技术方案是：
一种基于有源电感的宽带模拟均衡器集成电路，其包括主放大器、辅放大器和低通滤波放大器，主放大器为采用有源电感做负载的差分放大器，有源电感提供传输方程中的零点，主放大器作为主放大通路用于对高频信号的增益进行补偿；辅放大器和低通滤波放大器构成前馈通路，该前馈通路用于抑制高频信号和放大低频信号；
主放大器包括有源电感、电流源和两个晶体管，模拟信号的两个输入端分别连接低通滤波放大器的两个输入端，低通滤波放大器的两个输出端连接辅放大器的两个输入端，辅放大器的两个输出端分别对应连接有源电感的两个输出端，有源电感的每个输出端分别与一个晶体管的漏极连接，每个晶体管的栅极分别与模拟信号的一个输入端连接，两个晶体管的源极共同连接电流源的一端，电流源的另一端接地，电流源用于调整主放大器的增益及带宽。
进一步地，所述主放大器包括可变电流源Ib1、NMOS晶体管N1～N4、电容C1、电容C2、电阻R1和电阻R2；NMOS晶体管N3、电容C1和电阻R1构成一个有源电感，作为主放大器输出端ON的负载；NMOS晶体管N4、电容C2和电阻R2构成另一个有源电感，作为主放大器输出端OP的负载；
NMOS晶体管N3的源极作为主放大器输出端ON，NMOS晶体管N3的栅极分别连接电容C1和电阻R1的一端，NMOS晶体管N3的漏极连接电源VDD；电容C1的另一端连接NMOS晶体管N3的源极；电阻R1的另一端接电源VGG；
NMOS晶体管N4的源极作为主放大器的另一输出端OP；NMOS晶体管N4的栅极连接电容C2和电阻R2的一端，NMOS晶体管N4的漏极接电源VDD；电容C2的另一端连接NMOS晶体管N4的源极；电阻R2的另一端接电源VGG；
NMOS晶体管N4的源极连接NMOS晶体管N2的漏极；
NMOS晶体管N3的源极连接NMOS晶体管N1的漏极；
NMOS晶体管N1的栅极连接模拟信号的输入端INP，NMOS晶体管N2的栅极连接模拟信号的输入端INN；
NMOS晶体管N1和NMOS晶体管N2的源极共同连接电流源Ib1输出端Nd0；电流源Ib1的另一端接地。
进一步地，所述辅放大器包括可变电流源Ib2、NMOS晶体管N5和NMOS晶体管N6，电流源Ib2一端接地，电流源Ib2的另一端分别连接NMOS晶体管N5和NMOS晶体管N6的源极；NMOS晶体管N5的栅极连接低通滤波放大器的输出端ON1，NMOS晶体管N5的漏极连接主放大器的输出端ON；NMOS晶体管N6的栅极连接低通滤波放大器的输出端OP1，NMOS晶体管N6的漏极连接主放大器的输出端OP。
进一步地，所述低通滤波放大器包括可变电流源Ib3、NMOS晶体管N7、NMOS晶体管N8、电容C3、电容C4、电阻R3和电阻R4，电流源Ib3一端接地，电流源Ib3另一端连接NMOS晶体管N7和NMOS晶体管N8的源极；NMOS晶体管N7的栅极连接模拟信号输入端INP，NMOS晶体管N7的漏极作为低通滤波放大器的输出端ON1；NMOS晶体管N8的栅极连接模拟信号输入端INN，NMOS晶体管N8的漏极作为低通滤波放大器的输出端OP1；电容C3的一端连接NMOS晶体管N7的漏极，电容C3的另一端接电源VDD；电阻R3一端连接NMOS晶体管N7的漏极，电阻R3的另一端连接电源VDD；电容C4的一端连接NMOS晶体管N8的漏极，电容C4的另一端连接电源VDD；电阻R4的一端连接NMOS晶体管N8的漏极，电阻R4的另一端连接电源VDD；电容C3和电阻R3构成一个低通负载阻抗；电容C4和电阻R4构成另一个低通负载阻抗。
进一步地，所述主放大器的每个有源电感的阻抗为：
Figure BDA0001597176300000021
其中，gm为NMOS晶体管N3的夸导，R为电阻R1的电阻值，Ctot为电容C1与NMOS晶体管N3的Cgs之和；或者gm为NMOS晶体管N4的夸导，R为电阻R2的电阻值，Ctot为电容C2与NMOS晶体管N4的Cgs之和；
由式(1)可见，每个有源电感的阻抗产生一个极点和零点，该零点用做高频增益补偿。
进一步地，所述低通负载阻抗表示为：
Figure BDA0001597176300000031
其中，R34为电阻R3的电阻值，C34为电容C3的电容值；或者R34为电阻R4的电阻值，C34为电容C4的电容值；
由式(2)可知，该阻抗呈现低通滤波特性。
进一步地，所述宽带模拟均衡器的传输函数表示为：
F(s)＝(-gm2ZRC)-(-gm1ZL)+(-gm0ZL)＝(gm2gm1ZRC-gm0)ZL (3)
其中，当ZL表示NMOS晶体管N3、电容C1和电阻R1构成的有源电感且ZRC表示电容C3和电阻R3构成的低通负载阻抗时，gm0为NMOS晶体管N1的夸导，gm1为NMOS晶体管N5的夸导，gm2为NMOS晶体管N7的夸导；当ZL表示NMOS晶体管N4、电容C2和电阻R2构成的有源电感且ZRC表示电容C4和电阻R4构成的低通负载阻抗时，gm0为NMOS晶体管N2的夸导，gm1为NMOS晶体管N6的夸导，gm2为NMOS晶体管N8的夸导。
本发明采用以上技术方案，由主放大器构成的主要放大通路，主放大器是一个采用有源电感做负载的差分放大器，有源电感可提供传输方程中的零点，对高频信号的增益进行补偿。低通滤波放大器和辅放大器构成了信号的前馈通路，抑制高频信号，放大低频信号，该前馈通路信号最后连接到主放大器的输出节点上，与主放大器的输出信号相作用，但由于前馈通路输出信号与主放大器的输出信号在相位上相差180度，因此，两路通路信号在主放大器的输出节点上实现了低频信号分量相减。由于主放大器的负载是一个基于有源电感网络的阻抗，具有促进高频增益的作用。本发明的电路结构通过两个通路分别对信道中的高频分量进行增益补偿和低频信号进行增益抑制，从而可以显著提高均衡器的工作带宽。本发明的均衡器采用有源电感做负载用以增强信号的高频增益；采用前馈低通滤波放大器通路来抑制信号的低频增益，因此可有效提高均衡器的工作带宽。
附图说明
以下结合附图和具体实施方式对本发明做进一步详细说明；
图1为本发明一种基于有源电感的宽带模拟均衡器集成电路的电路框图；
图2为本发明一种基于有源电感的宽带模拟均衡器集成电路的结构示意图。
具体实施方式
如图1或2所示，本发明公开了一种基于有源电感的宽带模拟均衡器集成电路，其包括主放大器、辅放大器和低通滤波放大器，主放大器为采用有源电感做负载的差分放大器，有源电感提供传输方程中的零点，主放大器作为主放大通路用于对高频信号的增益进行补偿；辅放大器和低通滤波放大器构成前馈通路，该前馈通路用于抑制高频信号和放大低频信号；
主放大器包括有源电感、电流源和两个晶体管，模拟信号的两个输入端分别连接低通滤波放大器的两个输入端，低通滤波放大器的两个输出端连接辅放大器的两个输入端，辅放大器的两个输出端分别对应连接有源电感的两个输出端，有源电感的每个输出端分别与一个晶体管的漏极连接，每个晶体管的栅极分别与模拟信号的一个输入端连接，两个晶体管的源极共同连接电流源的一端，电流源的另一端接地，电流源用于调整主放大器的增益及带宽。
进一步地，所述主放大器包括可变电流源Ib1、NMOS晶体管N1～N4、电容C1、电容C2、电阻R1和电阻R2；NMOS晶体管N3、电容C1和电阻R1构成一个有源电感，作为主放大器输出端ON的负载；NMOS晶体管N4、电容C2和电阻R2构成另一个有源电感，作为主放大器输出端OP的负载；
NMOS晶体管N3的源极作为主放大器输出端ON，NMOS晶体管N3的栅极分别连接电容C1和电阻R1的一端，NMOS晶体管N3的漏极连接电源VDD；电容C1的另一端连接NMOS晶体管N3的源极；电阻R1的另一端接电源VGG；
NMOS晶体管N4的源极作为主放大器的另一输出端OP；NMOS晶体管N4的栅极连接电容C2和电阻R2的一端，NMOS晶体管N4的漏极接电源VDD；电容C2的另一端连接NMOS晶体管N4的源极；电阻R2的另一端接电源VGG；
NMOS晶体管N4的源极连接NMOS晶体管N2的漏极；
NMOS晶体管N3的源极连接NMOS晶体管N1的漏极；
NMOS晶体管N1的栅极连接模拟信号的输入端INP，NMOS晶体管N2的栅极连接模拟信号的输入端INN；
NMOS晶体管N1和NMOS晶体管N2的源极共同连接电流源Ib1输出端Nd0；电流源Ib1的另一端接地。
进一步地，所述辅放大器包括可变电流源Ib2、NMOS晶体管N5和NMOS晶体管N6，电流源Ib2一端接地，电流源Ib2的另一端分别连接NMOS晶体管N5和NMOS晶体管N6的源极；NMOS晶体管N5的栅极连接低通滤波放大器的输出端ON1，NMOS晶体管N5的漏极连接主放大器的输出端ON；NMOS晶体管N6的栅极连接低通滤波放大器的输出端OP1，NMOS晶体管N6的漏极连接主放大器的输出端OP。
进一步地，所述低通滤波放大器包括可变电流源Ib3、NMOS晶体管N7、NMOS晶体管N8、电容C3、电容C4、电阻R3和电阻R3，电流源Ib3一端接地，电流源Ib3另一端连接NMOS晶体管N7和NMOS晶体管N8的源极；NMOS晶体管N7的栅极连接模拟信号输入端INP，NMOS晶体管N7的漏极作为低通滤波放大器的输出端ON1；NMOS晶体管N8的栅极连接模拟信号输入端INN，NMOS晶体管N8的漏极作为低通滤波放大器的输出端OP1；电容C3的一端连接NMOS晶体管N7的漏极，电容C3的另一端接电源VDD；电阻R3一端连接NMOS晶体管N7的漏极，电阻R3的另一端连接电源VDD；电容C4的一端连接NMOS晶体管N8的漏极，电容C4的另一端连接电源VDD；电阻R4的一端连接NMOS晶体管N8的漏极，电阻R4的另一端连接电源VDD；电容C3和电阻R3构成一个低通负载阻抗；电容C4和电阻R4构成另一个低通负载阻抗。
进一步地，所述主放大器的每个有源电感的阻抗为：
Figure BDA0001597176300000051
其中，gm为NMOS晶体管N3的夸导，R为电阻R1的电阻值，Ctot为电容C1与NMOS晶体管N3的Cgs之和；或者gm为NMOS晶体管N4的夸导，R为电阻R2的电阻值，Ctot为电容C2与NMOS晶体管N4的Cgs之和；
由式(1)可见，每个有源电感的阻抗产生一个极点和零点，该零点用做高频增益补偿。
进一步地，所述低通负载阻抗表示为：
Figure BDA0001597176300000052
其中，R34为电阻R3的电阻值，C34为电容C3的电容值；或者R34为电阻R4的电阻值，C34为电容C4的电容值；
由式(2)可知，该阻抗呈现低通滤波特性。
进一步地，所述宽带模拟均衡器的传输函数表示为：
F(s)＝(-gm2ZRC)(-gm1ZL)+(-gm0ZL)＝(gm2gm1ZRC-gm0)ZL (3)
其中，当ZL表示NMOS晶体管N3、电容C1和电阻R1构成的有源电感且ZRC表示电容C3和电阻R3构成的低通负载阻抗时，gm0为NMOS晶体管N1的夸导，gm1为NMOS晶体管N5的夸导，gm2为NMOS晶体管N7的夸导；当ZL表示NMOS晶体管N4、电容C2和电阻R2构成的有源电感且ZRC表示电容C4和电阻R4构成的低通负载阻抗时，gm0为NMOS晶体管N2的夸导，gm1为NMOS晶体管N6的夸导，gm2为NMOS晶体管N8的夸导。
本发明采用以上技术方案，由主放大器构成的主要放大通路，主放大器是一个采用有源电感做负载的差分放大器，有源电感可提供传输方程中的零点，对高频信号的增益进行补偿。低通滤波放大器和辅放大器构成了信号的前馈通路，抑制高频信号，放大低频信号，该前馈通路信号最后连接到主放大器的输出节点上，与主放大器的输出信号相作用，但由于前馈通路输出信号与主放大器的输出信号在相位上相差180度，因此，两路通路信号在主放大器的输出节点上实现了低频信号分量相减。由于主放大器的负载是一个基于有源电感网络的阻抗，具有促进高频增益的作用。本发明的电路结构通过两个通路分别对信道中的高频分量进行增益补偿和低频信号进行增益抑制，从而可以显著提高均衡器的工作带宽。本发明的均衡器采用有源电感做负载用以增强信号的高频增益；采用前馈低通滤波放大器通路来抑制信号的低频增益，因此可有效提高均衡器的工作带宽。

Claims (7)

1.一种基于有源电感的宽带模拟均衡器集成电路，其特征在于：其包括主放大器、辅放大器和低通滤波放大器，主放大器为采用有源电感做负载的差分放大器，有源电感提供传输方程中的零点，主放大器作为主放大通路用于对高频信号的增益进行补偿；辅放大器和低通滤波放大器构成前馈通路，该前馈通路用于抑制高频信号和放大低频信号；
主放大器包括有源电感、电流源和两个晶体管，模拟信号的两个输入端分别连接低通滤波放大器的两个输入端，低通滤波放大器的两个输出端连接辅放大器的两个输入端，辅放大器的两个输出端分别对应连接有源电感的两个输出端，有源电感的每个输出端分别与一个晶体管的漏极连接，每个晶体管的栅极分别与模拟信号的一个输入端连接，两个晶体管的源极共同连接电流源的一端，电流源的另一端接地，电流源用于调整主放大器的增益及带宽。
2.根据权利要求1所述的一种基于有源电感的宽带模拟均衡器集成电路，其特征在于：所述主放大器包括可变电流源Ib1、NMOS晶体管N1～N4、电容C1、电容C2、电阻R1和电阻R2；NMOS晶体管N3、电容C1和电阻R1构成一个有源电感，作为主放大器输出端ON的负载；NMOS晶体管N4、电容C2和电阻R2构成另一个有源电感，作为主放大器输出端OP的负载；
NMOS晶体管N3的源极作为主放大器输出端ON，NMOS晶体管N3的栅极分别连接电容C1和电阻R1的一端，NMOS晶体管N3的漏极连接电源VDD；电容C1的另一端连接NMOS晶体管N3的源极；电阻R1的另一端接电源VGG；
NMOS晶体管N4的源极作为主放大器的另一输出端OP；NMOS晶体管N4的栅极连接电容C2和电阻R2的一端，NMOS晶体管N4的漏极接电源VDD；电容C2的另一端连接NMOS晶体管N4的源极；电阻R2的另一端接电源VGG；
NMOS晶体管N4的源极连接NMOS晶体管N2的漏极；
NMOS晶体管N3的源极连接NMOS晶体管N1的漏极；
NMOS晶体管N1的栅极连接模拟信号的输入端INP，NMOS晶体管N2的栅极连接模拟信号的输入端INN；
NMOS晶体管N1和NMOS晶体管N2的源极共同连接电流源Ib1输出端NdO；电流源Ib1的另一端接地。
3.根据权利要求2所述的一种基于有源电感的宽带模拟均衡器集成电路，其特征在于：所述辅放大器包括可变电流源Ib2、NMOS晶体管N5和NMOS晶体管N6，电流源Ib2一端接地，电流源Ib2的另一端分别连接NMOS晶体管N5和NMOS晶体管N6的源极；NMOS晶体管N5的栅极连接低通滤波放大器的输出端ON1，NMOS晶体管N5的漏极连接主放大器的输出端ON；NMOS晶体管N6的栅极连接低通滤波放大器的输出端OP1，NMOS晶体管N6的漏极连接主放大器的输出端OP。
4.根据权利要求3所述的一种基于有源电感的宽带模拟均衡器集成电路，其特征在于：所述低通滤波放大器包括可变电流源Ib3、NMOS晶体管N7、NMOS晶体管N8、电容C3、电容C4、电阻R3和电阻R4，电流源Ib3一端接地，电流源Ib3另一端连接NMOS晶体管N7和NMOS晶体管N8的源极；NMOS晶体管N7的栅极连接模拟信号输入端INP，NMOS晶体管N7的漏极作为低通滤波放大器的输出端ON1；NMOS晶体管N8的栅极连接模拟信号输入端INN，NMOS晶体管N8的漏极作为低通滤波放大器的输出端OP1；电容C3的一端连接NMOS晶体管N7的漏极，电容C3的另一端接电源VDD；电阻R3一端连接NMOS晶体管N7的漏极，电阻R3的另一端连接电源VDD；电容C4的一端连接NMOS晶体管N8的漏极，电容C4的另一端连接电源VDD；电阻R4的一端连接NMOS晶体管N8的漏极，电阻R4的另一端连接电源VDD；电容C3和电阻R3构成一个低通负载阻抗；电容C4和电阻R4构成另一个低通负载阻抗。
5.根据权利要求4所述的一种基于有源电感的宽带模拟均衡器集成电路，其特征在于：所述主放大器的每个有源电感的阻抗为：
Figure FDA0002999860790000022
其中，gm为NMOS晶体管N3的跨导，R为电阻R1的电阻值，Ctot为电容C1与NMOS晶体管N3的Cgs之和；或者gm为NMOS晶体管N4的跨导，R为电阻R2的电阻值，Ctot为电容C2与NMOS晶体管N4的Cgs之和；
由式(1)可见，每个有源电感的阻抗产生一个极点和零点，该零点用做高频增益补偿。
6.根据权利要求5所述的一种基于有源电感的宽带模拟均衡器集成电路，其特征在于：所述低通负载阻抗表示为：
Figure FDA0002999860790000021
其中，R34为电阻R3的电阻值，C34为电容C3的电容值；或者R34为电阻R4的电阻值，C34为电容C4的电容值；
由式(2)可知，该阻抗呈现低通滤波特性。
7.根据权利要求6所述的一种基于有源电感的宽带模拟均衡器集成电路，其特征在于：所述宽带模拟均衡器的传输函数表示为：
F(s)＝(-gm2ZRC)(-gm1ZL，i)+(-gm0ZL，i)＝(gm2gm1ZRC-gm0)ZL，i (3)
其中，当ZL，i表示NMOS晶体管N3、电容C1和电阻R1构成的有源电感且ZRC表示电容C3和电阻R3构成的低通负载阻抗时，gm0为NMOS晶体管N1的跨导，gm1为NMOS晶体管N5的跨导，gm2为NMOS晶体管N7的跨导；当ZL，i表示NMOS晶体管N4、电容C2和电阻R2构成的有源电感且ZRC表示电容C4和电阻R4构成的低通负载阻抗时，gm0为NMOS晶体管N2的跨导，gm1为NMOS晶体管N6的跨导，gm2为NMOS晶体管N8的跨导。
CN201810210689.9A 2018-03-14 2018-03-14 一种基于有源电感的宽带模拟均衡器集成电路 Active CN108390657B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810210689.9A CN108390657B (zh) 2018-03-14 2018-03-14 一种基于有源电感的宽带模拟均衡器集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810210689.9A CN108390657B (zh) 2018-03-14 2018-03-14 一种基于有源电感的宽带模拟均衡器集成电路

Publications (2)

Publication Number Publication Date
CN108390657A CN108390657A (zh) 2018-08-10
CN108390657B true CN108390657B (zh) 2021-06-01

Family

ID=63067322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810210689.9A Active CN108390657B (zh) 2018-03-14 2018-03-14 一种基于有源电感的宽带模拟均衡器集成电路

Country Status (1)

Country Link
CN (1) CN108390657B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7880568B2 (en) * 2007-09-17 2011-02-01 Oracle America, Inc. Equalizer system having a tunable active inductor
US8222967B1 (en) * 2009-12-22 2012-07-17 Altera Corporation Receiver equalizer circuitry having wide data rate and input common mode voltage ranges
CN106656883A (zh) * 2016-12-22 2017-05-10 桂林电子科技大学 一种低频增益分段可调的线性均衡器
CN107070824A (zh) * 2016-02-10 2017-08-18 恩智浦美国有限公司 通***均衡器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7880568B2 (en) * 2007-09-17 2011-02-01 Oracle America, Inc. Equalizer system having a tunable active inductor
US8222967B1 (en) * 2009-12-22 2012-07-17 Altera Corporation Receiver equalizer circuitry having wide data rate and input common mode voltage ranges
CN107070824A (zh) * 2016-02-10 2017-08-18 恩智浦美国有限公司 通***均衡器
CN106656883A (zh) * 2016-12-22 2017-05-10 桂林电子科技大学 一种低频增益分段可调的线性均衡器

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
0.18μm CMOS工艺的高速前馈均衡器(FFE)设计;高剑;《万方数据知识服务平台》;20140918;全文 *
10-Gb/s Limiting Amplifier and Laser/Modulator Driver in 0.18μm CMOS Technology;Sherif Galal 等;《IEEE JOURNAL OF SOLID-STATE CIRCUITS》;20031231;第38卷(第12期);全文 *
A Low-Power Miniature 20 Gb/s Passive/Active Hybrid Equalizer in 90 nm CMOS;Chi-Chou Lee 等;《IEEE MICROWAVE AND WIRELESS COMPONENTS LETTERS》;20151031;第25卷(第10期);全文 *
带占空比校正的高速时钟接收电路研究与设计;丁永峰;《万方数据知识服务平台》;20180208;全文 *
张明科. 基于纳米工艺的高速自适应均衡技术的研究与实现.《万方数据知识服务平台》.2017, *

Also Published As

Publication number Publication date
CN108390657A (zh) 2018-08-10

Similar Documents

Publication Publication Date Title
US9203351B2 (en) Offset cancellation with minimum noise impact and gain-bandwidth degradation
US10243531B1 (en) Apparatus and method for centrally controlling common mode voltages for a set of receivers
KR102073367B1 (ko) 버퍼 증폭기 및 버퍼 증폭기를 포함하는 트랜스 임피던스 증폭기
US20060088087A1 (en) Adaptive equalizer with passive and active stages
WO2017071002A1 (en) Combined low and high frequency continuous-time linear equalizers
CN108183696B (zh) 一种低压高速可编程均衡电路
GB2415339A (en) A negative impedance receiver equaliser
JP2007305762A (ja) レーザダイオードの駆動回路
CN106656883B (zh) 一种低频增益分段可调的线性均衡器
US9118286B2 (en) DC offset cancellation circuit
KR20080016470A (ko) 레벨 변환기 및 반도체 디바이스
US7697601B2 (en) Equalizers and offset control
US6784749B1 (en) Limiting amplifier with active inductor
JP2009212729A (ja) アクティブインダクタおよび差動アンプ回路
JP2014175763A (ja) 可変利得増幅回路
TW202029658A (zh) 高速全雙工收發器
US7695085B2 (en) Variable gain amplifier having variable gain DC offset loop
CN109194326B (zh) 一种提高线性稳压电源电源抑制比的电路
US6980055B2 (en) CMOS differential buffer circuit
CN103379063A (zh) 线性均衡器
JP5308243B2 (ja) 可変ゲイン回路
CN108390657B (zh) 一种基于有源电感的宽带模拟均衡器集成电路
JPH07240640A (ja) 半導体差動増幅器
US8773199B2 (en) Compensation technique for feedback amplifiers
US20200412316A1 (en) Low-voltage high-speed programmable equalization circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211013

Address after: 350000 room 03, 5th floor, Xinya building, 121 Dongjie street, Gulou District, Fuzhou City, Fujian Province

Patentee after: Fuzhou oslet Electronic Technology Co.,Ltd.

Address before: 350108 science and technology office, Fujian Normal University, Minhou Town, Minhou Town, Fujian

Patentee before: Fujian Normal University