CN109244128B - 一种半封闭式屏蔽栅iegt器件结构及其制作方法 - Google Patents
一种半封闭式屏蔽栅iegt器件结构及其制作方法 Download PDFInfo
- Publication number
- CN109244128B CN109244128B CN201811332631.8A CN201811332631A CN109244128B CN 109244128 B CN109244128 B CN 109244128B CN 201811332631 A CN201811332631 A CN 201811332631A CN 109244128 B CN109244128 B CN 109244128B
- Authority
- CN
- China
- Prior art keywords
- conductive type
- semi
- groove
- type
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 48
- 229920005591 polysilicon Polymers 0.000 claims abstract description 32
- 210000000746 body region Anatomy 0.000 claims abstract description 26
- 230000003647 oxidation Effects 0.000 claims abstract description 21
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 65
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体器件的制造技术领域，涉及一种半封闭式屏蔽栅IEGT器件结构，半导体基板包括第一导电类型漂移层，在第一导电类型漂移层内的上部设有第二导电类型体区、沟槽及第一导电类型发射极，第二导电类型体区、第一导电类型发射极均与沟槽一侧邻接，在沟槽内设有被第一氧化层和第二氧化层一侧包裹的多晶硅栅极、位于第一氧化层外侧的半包围多晶硅栅极的半封闭式屏蔽栅，半封闭式屏蔽栅被第二氧化层包裹，第二氧化层紧贴沟槽内壁；本发明器件通过在多晶硅栅极外面设置有半包围的半封闭式屏蔽栅，能够有效消除器件在开启和关断时产生的横向感应电流，避免了栅极电压过冲的现象，减小了寄生电容，同时加快了开关速度，减小了开关损耗。
Description
技术领域
本发明涉及一种功率半导体器件及其制造方法，尤其是一种半封闭式屏蔽栅IEGT器件结构及其制作方法，属于半导体器件的制造技术领域。
背景技术
IGBT(Insulated Gate Bipolar Transistor)，绝缘栅双极型晶体管，是由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件,兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点，是集高频率、高耐压、低通态压降和简单的驱动电路为一体的新型电力半导体器件，广泛的应用于中高压领域。随着当今世界能源危机愈来紧迫以及环保意识的提高,节能高效、驱动简单的产品成为市场发展的新趋势。由于IGBT的各种突出优点,各国功率半导体器件厂商都在努力研发,希望进一步提高IGBT的耐压和通流能力以便应用在更高的电压领域。
电子注入增强型栅极晶体管IEGT(Injection Enhancement Gate Transistor是由IGBT发展而来的，如图1所示，为现有IEGT器件单个元胞的剖视结构示意图，IEGT利用dummy区的设计，使大量的空穴在dummy区中堆积起来，为了达到电荷平衡，会引发发射极的电子注入增强效应（Injection Enhancement），载流子数量的增加使器件的电导调制效应增强，通态压降大大下降，同时改善了漂移区内的载流子分布平衡，优化了器件的开关以及稳态特性。
目前，稳定性，开关损耗和可靠性是对功率器件的关键考验。在正常工作状态下，IEGT利用了dummy区的结构使大量的空穴载流子流入dummy区中，在开启时，这部分载流子在dummy区的表面横向移动，形成了表面横向电流，与栅极底部形成了一定的电势差。这样的电势差在栅极中产生了感应电流，流过栅极等效电阻，增强了栅极电压，出现了栅极电压过冲。同样的，在关断时刻，dummy区中的大量空穴载流子需要流出形成表面横向电流，在栅极中引起栅极电压增加，导致器件无法正常关断，形成振荡。以上两种情况都极易引起功率器件瞬间电压变化过大而导致的失效。
另一方面，dummy区增加了栅极与漏极的接触面积，这样的设计会导致米勒电容的过大，米勒电容影响了器件的开关速度，进一步会影响器件的开关损耗。
故而，亟需一种可靠性更好、开关损耗更小的IEGT结构，以克服现有技术所存在的不足。
发明内容
本发明的目的是克服现有技术中存在的不足，提出了一种半封闭式屏蔽栅IEGT器件结构及其制作方法，通过在多晶硅栅极外面设置有半包围的半封闭式屏蔽栅，且半封闭式屏蔽栅接零电位，半封闭式屏蔽栅的存在能够有效消除器件在开启和关断时产生的横向感应电流，避免了栅极电压过冲的现象，保证器件正常开启和关断，同时加快了开关速度，减小了开关损耗。为实现以上技术目的，本发明的技术方案是：一种半封闭式屏蔽栅IEGT器件结构，包括有源区，所述有源区包括若干个相互并联的器件元胞单元，所述器件元胞单元包括半导体基板，在所述器件元胞单元截面方向上，所述半导体基板包括第一导电类型漂移层，在所述第一导电类型漂移层内的上部设有第二导电类型体区、沟槽及位于第二导电类型体区内上部的第一导电类型发射极，所述第二导电类型体区、第一导电类型发射极均与沟槽一侧邻接，其特征在于，在所述沟槽内设有被第一氧化层和第二氧化层一侧包裹的多晶硅栅极、位于第一氧化层外侧的半包围多晶硅栅极的半封闭式屏蔽栅，所述半封闭式屏蔽栅被第二氧化层包裹，所述第二氧化层11紧贴沟槽13内壁。
进一步地，所述半封闭式屏蔽栅分布在多晶硅栅极远离第一导电类型发射极的一侧及其下方，且所述多晶硅栅极远离第一导电类型发射极的一侧与第一导电类型漂移层间依次通过第一氧化层、半封闭式屏蔽栅、第二氧化层间隔。
进一步地，在所述第一导电类型漂移层上依次覆盖有氧化保护层、发射极金属，所述发射极金属与所述第二导电类型体区、第一导电类型发射极欧姆接触，所述半封闭式屏蔽栅与发射极金属电连接。
进一步地，在所述第一导电类型漂移层下方依次设有第一导电类型截止层、第二导电类型集电极及集电极金属，所述集电极金属与第二导电类型集电极欧姆接触。
进一步地，所述第二氧化层紧贴多晶硅栅极的一侧为栅氧化层。
为了进一步实现以上技术目的，本发明还提出一种半封闭式屏蔽栅IEGT器件结构的制造方法，其特征在于，包括如下步骤：
第一步：选取半导体基板，所述半导体基板包括第一导电类型漂移层，采用刻蚀工艺，对所述第一导电类型漂移层的上表面进行刻蚀得到若干个沟槽；
第二步：在沟槽内，通过氧化形成第二氧化层，并在沟槽内继续生长多晶硅，所述多晶硅填满沟槽；
第三步：采用刻蚀工艺，对沟槽内的多晶硅进行刻蚀，在沟槽的一侧刻蚀得到内沟槽，同时在沟槽的下方及另一侧得到半封闭式屏蔽栅；
第四步：在内沟槽内，通过氧化形成第一氧化层，并在其中继续生长多晶硅并填满内沟槽，在内沟槽内得到多晶硅栅极；
第五步；使用光刻工艺，在第一导电类型漂移层表面选择性注入第二导电类型杂质并推阱，形成第二导电类型体区；
第六步：使用光刻工艺，在第一导电类型漂移层表面选择性注入第一导电类型杂质，高温推阱后得到第一导电类型发射极，然后沉积氧化保护层；
第七步：采用刻蚀工艺，选择性地对氧化保护层、第一导电类型发射极进行刻蚀，至露出第二导电类型体区；
第八步：在器件正面沉积金属铝，形成发射极金属；
第九步：在器件背面依次注入第一导电类型杂质、第二导电类型杂质，分别形成第一导电类型截止层、第二导电类型集电极；
第十步：在所述第二导电类型集电极上沉积金属铝，形成集电极金属，完成制造半封闭式屏蔽栅IEGT。
进一步地，对于N型屏蔽栅IEGT器件，所述第一导电类型为N型导电，所述第二导电类型为P型导电；对于P型屏蔽栅IEGT器件，所述第一导电类型为P型导电，所述第二导电类型为N型导电。
与传统沟槽栅IGBT器件相比，本发明具有以下优点：
1）本发明通过在多晶硅栅极外面设置有半包围的半封闭式屏蔽栅，同时将半封闭式屏蔽栅电连接至N型发射极（即连接至零电位），在器件开启过程中，多晶硅栅极家正向电压，半封闭式屏蔽栅接零电位，当dummy区（N型漂移层位于沟槽一侧的区域）有横向电流流过的时候，且当感应电流从半封闭式屏蔽栅中流过时会被消除，因此，不会影响到被隔离的多晶硅栅极上的电压情况，避免了横向电流产生的栅极电压变化，消除了栅极电压过冲的现象；同样器件在关断过程中，横向电流从半封闭式屏蔽栅中流过时同样会被消除，使得器件拥有更高的抗集电极电压震荡对栅极影响的能力，保证器件正常关断；
2）由于半封闭式屏蔽栅隔离了栅极（即多晶硅栅极）和集电极，因此，减小了栅极与集电极的接触面积，进而大大降低了米勒电容（Cgd），开关速度更快，开关损耗更小。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为现有的IEGT器件元胞单元的剖视结构示意图。
图2为本发明实施例1中形成沟槽后的剖视结构示意图。
图3为本发明实施例1中形成第一氧化层和多晶硅填满沟槽的剖视结构示意图。
图4为本发明实施例1中形成内沟槽和半封闭式屏蔽栅的剖视结构示意图。
图5为本发明实施例1中形成第二氧化层和多晶硅栅极的剖视结构示意图。
图6为本发明实施例1中形成P型体区的剖视结构示意图。
图7为本发明实施例1中形成N型发射极和氧化保护层的剖视结构示意图。
图8为本发明实施例1中刻蚀N型发射极和氧化保护层的剖视结构示意图。
图9为本发明实施例1中形成发射极金属的剖视结构示意图。
图10为本发明实施例1中形成N型截止层、P型集电极及集电极金属的剖视结构示意图。
附图标记说明：1、P型集电极；2、N型截止层； 3、N型漂移层；4、N型发射极；5、P型体区；6、多晶硅栅极；7、第一氧化层；8、保护氧化层；9、发射极金属；10、半封闭式屏蔽栅；11、第二氧化层；12、集电极金属；13、沟槽；14、内沟槽。
具体实施方式
下面结合具体附图和实施例，以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
实施例1以N型半封闭式屏蔽栅IEGT为例，对本发明作进一步说明，所述第一导电类型为N型，所述第二导电类型为P型；
如附图10所示，一种N型半封闭式屏蔽栅IEGT器件结构，包括有源区，所述有源区包括若干个相互并联的器件元胞单元，所述器件元胞单元包括半导体基板，在所述器件元胞单元截面方向上，自下而上依次设置集电极金属12、P型集电极1、N型截止层2、N型漂移层3，在所述N型漂移层3内的上部设有P型体区5、沟槽13及位于P型体区5内上部的N型发射极4，所述P型体区5、N型发射极4均与沟槽13一侧邻接，沟槽13的另一侧为dummy区（即空穴载流子注入区），在所述沟槽13内设有被第一氧化层7和第二氧化层11一侧包裹的多晶硅栅极6、位于第一氧化层7外侧的半包围多晶硅栅极6的半封闭式屏蔽栅10，所述半封闭式屏蔽栅10被第二氧化层11包裹，所述第二氧化层11紧贴沟槽13内壁；所述第二氧化层11紧贴多晶硅栅极6的一侧为栅氧化层；
所述半封闭式屏蔽栅10分布在多晶硅栅极6远离N型发射极4的一侧及其下方，且所述多晶硅栅极6远离N型发射极4的一侧与N型漂移层3间依次通过第一氧化层7、半封闭式屏蔽栅10、第二氧化层11间隔，所述多晶硅栅极6与半封闭式屏蔽栅10间通过第一氧化层7隔离；
在所述N型漂移层3上依次覆盖有氧化保护层8、发射极金属9，所述发射极金属9与所述P型体区5、N型发射极4欧姆接触，所述半封闭式屏蔽栅10与发射极金属9电连接，所述多晶硅栅极6与发射极金属9间通过氧化保护层8隔离；
在所述N型漂移层3下方依次设有N型截止层2、P型集电极1及集电极金属12，所述集电极金属12与P型集电极1欧姆接触。
本发明实施例1的一种N型半封闭式屏蔽栅IEGT器件结构的制造方法，包括如下步骤：
如图2所示，第一步：选取半导体基板，所述半导体基板包括N型漂移层3，采用刻蚀工艺，对所述N型漂移层3的上表面进行刻蚀得到若干个沟槽13；
如图3所示，第二步：在沟槽13内，通过氧化形成第二氧化层11，并在沟槽13内继续生长多晶硅，所述多晶硅填满沟槽13；
如图4所示，第三步：采用刻蚀工艺，对沟槽13内的多晶硅进行刻蚀，在沟槽13的一侧刻蚀得到内沟槽14，同时在沟槽13的下方及另一侧得到半封闭式屏蔽栅10；
如图5所示，第四步：在内沟槽14内，通过氧化形成第一氧化层7，并在其中继续生长多晶硅并填满内沟槽14，在内沟槽14内得到多晶硅栅极6；
如图6所示，第五步；使用光刻工艺，在N型漂移层3表面选择性注入P型杂质并推阱，形成P型体区5，所述P型体区5位于沟槽13的一侧且邻接；
如图7所示，第六步：使用光刻工艺，在N型漂移层3表面选择性注入N型杂质，高温推阱后得到N型发射极4，然后沉积氧化保护层8；此时N型发射极4位于P型体区5内，且与沟槽13邻接；
如图8所示，第七步：采用刻蚀工艺，选择性对氧化保护层8、N型发射极4进行刻蚀，至露出P型体区5，得到用于引出栅极和发射极的金属接触孔；
这里还可以再次使用光刻工艺，在P型体区5表面选择性注入P型杂质，形成用于改善金属与P型体区5间欧姆接触的P型阱区；
如图9所示，第八步：在器件正面沉积金属铝，金属铝填满金属接触孔，形成用于引出发射极的发射极金属9；
如图10所示，第九步：在器件背面依次注入N型杂质、P型杂质，分别形成N型截止层2、P型集电极1，此为本领域技术人员所熟知的，不再赘述；
第十步：在所述P型集电极1上沉积金属铝，形成用于引出集电极的集电极金属12，完成制造半封闭式屏蔽栅IEGT。
本发明通过在多晶硅栅极6外面设置有半包围的半封闭式屏蔽栅10，同时将半封闭式屏蔽栅10电连接至N型发射极9（即连接至零电位）；在器件开启过程中，多晶硅栅极6加正向电压，半封闭式屏蔽栅10接零电位，当dummy区（N型漂移层3位于沟槽13一侧的区域）有横向电流流过的时候，且当感应电流从半封闭式屏蔽栅10中流过时会被消除，因此，不会影响到被隔离的多晶硅栅极6上的电压情况，避免了横向电流产生的栅极电压变化，消除了栅极电压过冲的现象；同样器件在关断过程中，横向电流从半封闭式屏蔽栅10中流过时同样会被消除，使得器件拥有更高的抗集电极电压震荡对栅极影响的能力，保证器件正常关断；
此外，由于半封闭式屏蔽栅10隔离了栅极（即多晶硅栅极6）和集电极，因此，减小了栅极与集电极的接触面积，进而大大降低了米勒电容（Cgd），开关速度更快，开关损耗更小。
以上对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。
Claims (5)
1.一种半封闭式屏蔽栅IEGT器件结构，包括有源区，所述有源区包括若干个相互并联的器件元胞单元，所述器件元胞单元包括半导体基板，在所述器件元胞单元截面方向上，所述半导体基板包括第一导电类型漂移层（3），在所述第一导电类型漂移层（3）内的上部设有第二导电类型体区（5）、沟槽（13）及位于第二导电类型体区（5）内上部的第一导电类型发射极（4），所述第二导电类型体区（5）、第一导电类型发射极（4）均与沟槽（13）一侧邻接，其特征在于，在所述沟槽（13）内设有被第一氧化层（7）和第二氧化层（11）一侧包裹的多晶硅栅极（6）、位于第一氧化层（7）外侧的半包围多晶硅栅极（6）的半封闭式屏蔽栅（10），所述半封闭式屏蔽栅（10）被第二氧化层（11）包裹，所述第二氧化层（11）紧贴沟槽（13）内壁；
所述半封闭式屏蔽栅（10）分布在多晶硅栅极（6）远离第一导电类型发射极（4）的一侧及其下方，且所述多晶硅栅极（6）远离第一导电类型发射极（4）的一侧与第一导电类型漂移层（3）间依次通过第一氧化层（7）、半封闭式屏蔽栅（10）、第二氧化层（11）间隔；
在所述第一导电类型漂移层（3）上依次覆盖有氧化保护层（8）、发射极金属（9），所述发射极金属（9）与所述第二导电类型体区（5）、第一导电类型发射极（4）欧姆接触，所述半封闭式屏蔽栅（10）与发射极金属（9）电连接。
2.根据权利要求1所述的一种半封闭式屏蔽栅IEGT器件结构，其特征在于，在所述第一导电类型漂移层（3）下方依次设有第一导电类型截止层（2）、第二导电类型集电极（1）及集电极金属（12），所述集电极金属（12）与第二导电类型集电极（1）欧姆接触。
3.根据权利要求1所述的一种半封闭式屏蔽栅IEGT器件结构，其特征在于，所述第二氧化层（11）紧贴多晶硅栅极（6）的一侧为栅氧化层。
4.根据权利要求1所述的一种半封闭式屏蔽栅IEGT器件结构及其制造方法，其特征在于，对于N型屏蔽栅IEGT器件，所述第一导电类型为N型导电，所述第二导电类型为P型导电；对于P型屏蔽栅IEGT器件，所述第一导电类型为P型导电，所述第二导电类型为N型导电。
5.一种半封闭式屏蔽栅IEGT器件结构的制造方法，其特征在于，包括如下步骤：
第一步：选取半导体基板，所述半导体基板包括第一导电类型漂移层（3），采用刻蚀工艺，对所述第一导电类型漂移层（3）的上表面进行刻蚀得到若干个沟槽（13）；
第二步：在沟槽（13）内，通过氧化形成第二氧化层（11），并在沟槽（13）内继续生长多晶硅，所述多晶硅填满沟槽（13）；
第三步：采用刻蚀工艺，对沟槽（13）内的多晶硅进行刻蚀，在沟槽（13）的一侧刻蚀得到内沟槽（14），同时在沟槽（13）的下方及另一侧得到半封闭式屏蔽栅（10）；所述半封闭式屏蔽栅（10）分布在多晶硅栅极（6）远离第一导电类型发射极（4）的一侧及其下方，且所述多晶硅栅极（6）远离第一导电类型发射极（4）的一侧与第一导电类型漂移层（3）间依次通过第一氧化层（7）、半封闭式屏蔽栅（10）、第二氧化层（11）间隔；
第四步：在内沟槽（14）内，通过氧化形成第一氧化层（7），并在其中继续生长多晶硅并填满内沟槽（14），在内沟槽（14）内得到多晶硅栅极（6）；
第五步；使用光刻工艺，在第一导电类型漂移层（3）表面选择性注入第二导电类型杂质并推阱，形成第二导电类型体区（5）；
第六步：使用光刻工艺，在第一导电类型漂移层（3）表面选择性注入第一导电类型杂质，高温推阱后得到第一导电类型发射极（4），然后沉积氧化保护层（8）；
第七步：采用刻蚀工艺，选择性地对氧化保护层（8）、第一导电类型发射极（4）进行刻蚀，至露出第二导电类型体区（5）；
第八步：在器件正面沉积金属铝，形成发射极金属（9）；
第九步：在器件背面依次注入第一导电类型杂质、第二导电类型杂质，分别形成第一导电类型截止层（2）、第二导电类型集电极（1）；
第十步：在所述第二导电类型集电极（1）上沉积金属铝，形成集电极金属（12），完成制造半封闭式屏蔽栅IEGT。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811332631.8A CN109244128B (zh) | 2018-11-09 | 2018-11-09 | 一种半封闭式屏蔽栅iegt器件结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811332631.8A CN109244128B (zh) | 2018-11-09 | 2018-11-09 | 一种半封闭式屏蔽栅iegt器件结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109244128A CN109244128A (zh) | 2019-01-18 |
| CN109244128B true CN109244128B (zh) | 2024-03-12 |
Family
ID=65077818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811332631.8A Active CN109244128B (zh) | 2018-11-09 | 2018-11-09 | 一种半封闭式屏蔽栅iegt器件结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109244128B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4220733A4 (en) * | 2020-09-24 | 2024-04-03 | BYD Semiconductor Company Limited | SEMICONDUCTOR CELL STRUCTURE, IGBT CELL STRUCTURE AND MANUFACTURING METHOD THEREFOR AND SEMICONDUCTOR STRUCTURE |
| CN116153989A (zh) * | 2021-11-23 | 2023-05-23 | 无锡华润华晶微电子有限公司 | Iegt结构及其制作方法 |
| CN117650164A (zh) * | 2023-10-31 | 2024-03-05 | 海信家电集团股份有限公司 | 半导体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105789290A (zh) * | 2016-04-26 | 2016-07-20 | 电子科技大学 | 一种沟槽栅igbt器件及其制造方法 |
| CN107799582A (zh) * | 2017-10-20 | 2018-03-13 | 电子科技大学 | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 |
| CN107799587A (zh) * | 2017-10-20 | 2018-03-13 | 电子科技大学 | 一种逆阻型igbt及其制造方法 |
| CN208819888U (zh) * | 2018-11-09 | 2019-05-03 | 无锡新洁能股份有限公司 | 一种半封闭式屏蔽栅iegt器件结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8441046B2 (en) * | 2010-10-31 | 2013-05-14 | Alpha And Omega Semiconductor Incorporated | Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances |
| US10211333B2 (en) * | 2017-04-26 | 2019-02-19 | Alpha And Omega Semiconductor (Cayman) Ltd. | Scalable SGT structure with improved FOM |
-
2018
- 2018-11-09 CN CN201811332631.8A patent/CN109244128B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105789290A (zh) * | 2016-04-26 | 2016-07-20 | 电子科技大学 | 一种沟槽栅igbt器件及其制造方法 |
| CN107799582A (zh) * | 2017-10-20 | 2018-03-13 | 电子科技大学 | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 |
| CN107799587A (zh) * | 2017-10-20 | 2018-03-13 | 电子科技大学 | 一种逆阻型igbt及其制造方法 |
| CN208819888U (zh) * | 2018-11-09 | 2019-05-03 | 无锡新洁能股份有限公司 | 一种半封闭式屏蔽栅iegt器件结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109244128A (zh) | 2019-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110797403B (zh) | 一种rc-igbt半导体装置 | |
| CN104916670B (zh) | 半导体装置 | |
| CN106653836B (zh) | 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法 | |
| CN108767000B (zh) | 一种绝缘栅双极型半导体器件及其制造方法 | |
| JP5790214B2 (ja) | 横型の絶縁ゲート型バイポーラトランジスタ | |
| CN109244128B (zh) | 一种半封闭式屏蔽栅iegt器件结构及其制作方法 | |
| CN102723363B (zh) | 一种vdmos器件及其制作方法 | |
| CN108321193B (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| JP6809586B2 (ja) | 半導体装置 | |
| CN112038401A (zh) | 一种绝缘栅双极性晶体管结构及其制备方法 | |
| CN102254942A (zh) | 新型阶梯栅结构igbt及其制造方法 | |
| CN110690278B (zh) | 一种绝缘栅双极型晶体管及其制备方法 | |
| CN205231070U (zh) | Igbt器件 | |
| CN105489644A (zh) | Igbt器件及其制作方法 | |
| CN108899363B (zh) | 能降低导通压降和关断损耗的沟槽栅igbt器件 | |
| CN109065620B (zh) | 一种具有低米勒电容的igbt器件 | |
| JP2013145903A (ja) | 半導体装置 | |
| CN104779279A (zh) | 一种能抑制负阻效应的rc-igbt | |
| CN105633140B (zh) | 一种双层部分soi ligbt器件及其制造方法 | |
| CN104795438A (zh) | 一种能抑制负阻效应的sa-ligbt | |
| CN208570614U (zh) | 一种绝缘栅双极型半导体器件 | |
| CN208835068U (zh) | 高可靠性深沟槽功率mos器件 | |
| CN108389899A (zh) | Rc-igbt器件及其工艺方法 | |
| CN208819888U (zh) | 一种半封闭式屏蔽栅iegt器件结构 | |
| CN214588866U (zh) | 低电容igbt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |