CN108365018B - 一种横向氮化镓功率整流器件及其制作方法 - Google Patents

一种横向氮化镓功率整流器件及其制作方法 Download PDF

Info

Publication number
CN108365018B
CN108365018B CN201810133885.0A CN201810133885A CN108365018B CN 108365018 B CN108365018 B CN 108365018B CN 201810133885 A CN201810133885 A CN 201810133885A CN 108365018 B CN108365018 B CN 108365018B
Authority
CN
China
Prior art keywords
groove
barrier layer
etching
etching groove
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810133885.0A
Other languages
English (en)
Other versions
CN108365018A (zh
Inventor
康玄武
刘新宇
黄森
王鑫华
魏珂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201810133885.0A priority Critical patent/CN108365018B/zh
Publication of CN108365018A publication Critical patent/CN108365018A/zh
Application granted granted Critical
Publication of CN108365018B publication Critical patent/CN108365018B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种横向氮化镓功率整流器件,包括衬底,缓冲层,势垒层,以及钝化介质层,其中:势垒层的两端分别具有第一刻蚀凹槽和第二刻蚀凹槽,钝化介质层在靠近第一刻蚀凹槽的一端具有与第一刻蚀凹槽相邻的第三凹槽,第三凹槽的深度达到势垒层的表面,在第一刻蚀凹槽和第三凹槽内形成有阳极结构,在第二刻蚀凹槽内形成有阴极结构。本发明还提供一种横向氮化镓功率整流器件的制作方法。本发明能够避免阳极的刻蚀或者注入损伤,提高二极管的可靠性和寿命。

Description

一种横向氮化镓功率整流器件及其制作方法
技术领域
本发明涉及半导体工艺技术领域,尤其涉及一种横向氮化镓功率整流器件及其制作方法。
背景技术
现代科技对半导体功率器件的体积,可靠性,耐压,功耗等方面不断提出更高的要求。随着晶体管特征尺寸的缩小,由于短沟道效应等物理规律和制作成本的限制,主流硅基材料与CMOS技术正发展到10纳米工艺节点而很难继续提升。氮化镓具有较宽的禁带宽度,高热导率、强原子键、化学稳定性好、工作温度高、击穿电压高、抗辐照能力强等性质,适用于光电子、高温大功率器件和高频微波器件等应用。所以氮化镓被认为是新一代集成电路半导体材料,具有广阔的应用前景。
二极管在电力电子领域具有极其重要的地位,顺向偏压允许电流由单一方向通过二极管,逆向偏压阻断电流由反方向通过二极管,因此通常作为整流使用。肖特基二极管(Schottky Barrier Diode,SBD)是以金、银、铝、铂等贵金属为正极,以N型半导体为负极,利用二者接触面上形成的势垒具有整流特性而制成的金属-半导体器件,具有开关频率高和正向压降低的优点。
传统的AlGaN或GaN肖特基二极管(SBD)的阳极肖特基金属通常直接淀积在势垒层的表面,导通时电子不仅需克服肖特基势垒,还需流经高阻的势垒层,使得其开启电压较大。为降低AlGaN或GaN异质结二极管的开启电压与导通电阻,各种新型阳极结构的二极管不断出现,并取得了较大突破。但各种新型阳极结构多数均采用刻蚀势垒层并注入或淀积介质层的方法制备二极管阳极结构,生产工艺较为复杂,且可靠性有待提高。
因此,亟需设计一种新型横向结构的氮化镓功率整流器件及其制作方法,在降低二极管开启电压与导通电阻的基础上,避免二极管阳极结构的刻蚀,提高器件寿命及可靠性。
发明内容
本发明提供的横向氮化镓功率整流器件及其制作方法,能够针对现有技术的不足,采用薄势垒外延片刻蚀以及图形化淀积法,避免常规氮化镓二极管的阳极刻蚀损伤,降低工艺复杂程度。
第一方面,本发明提供一种横向氮化镓功率整流器件,包括衬底,位于所述衬底表面的缓冲层,位于所述缓冲层表面的势垒层,以及位于所述势垒层的表面的钝化介质层,其中:
所述势垒层的两端分别具有第一刻蚀凹槽和第二刻蚀凹槽,所述钝化介质层在靠近所述第一刻蚀凹槽的一端具有与所述第一刻蚀凹槽相邻的第三凹槽,所述第三凹槽的深度达到所述势垒层的表面,在所述第一刻蚀凹槽和所述第三凹槽内形成有阳极结构,在所述第二刻蚀凹槽内形成有阴极结构。
可选地,上述第一刻蚀凹槽和所述第三凹槽中淀积有阳极金属。
可选地,上述第一刻蚀凹槽中淀积有第一阳极金属,所述第三凹槽中淀积有第二阳极金属。
可选地,上述阳极金属的材质为Ti、Al、Ni、TiN等欧姆合金。
可选地,上述势垒层的材料为AlGaN或GaN。
可选地,上述第一刻蚀凹槽和所述第二刻蚀凹槽的刻蚀深度为所述势垒层的厚度的1/5-2/3。
可选地,上述钝化介质层的材料为SiN、AlN、SiO2或者Al2O3等。
另一方面,本发明提供一种上述氮化硅功率整流器件的制作方法,其中包括:
步骤一:提供外延片,所述外延片从底而上依次包括衬底、缓冲层、势垒层和钝化介质层;
步骤二:对所述钝化介质层进行第一次打开并刻蚀所述势垒层,在所述势垒层的两端分别形成第一刻蚀凹槽和第二刻蚀凹槽;
步骤三:对所述钝化介质层进行第二次打开,定义所述器件的肖特基区域,形成与所述第一刻蚀凹槽相邻的第三凹槽;
步骤四:在所述第一刻蚀凹槽和所述第三凹槽中淀积阳极金属,在所述第二刻蚀凹槽中淀积阴极金属。
可选地,上述步骤四中在所述第一刻蚀凹槽中淀积阳极金属和在所述第二刻蚀凹槽中淀积阴极金属的步骤可以位于所述步骤三之前。
可选地,上述阳极金属和所述阴极金属的金属结构相同。
本发明提供的横向氮化镓功率整流器件及其制作方法,能够免除常规GaN基功率二极管中制备阳极结构的复杂工艺,避免阳极的刻蚀或者注入损伤,提高二极管的可靠性,延长寿命,并且与CMOS技术兼容,适于氮化镓基功率二极管的产业应用。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为本发明一实施例提供的横向氮化镓功率整流器件的整体结构示意图;
图2为本发明另一实施例提供的横向氮化镓功率整流器件的整体结构示意图;
图3A-3D为本发明一实施例提供的横向氮化镓功率整流器件的制作步骤结构图;
图4为本发明一实施例提供的横向氮化镓功率整流器件的制作方法流程图;
图5A-5E为本发明另一实施例提供的横向氮化镓功率整流器件的制作步骤结构图;
图6为本发明另一实施例提供的横向氮化镓功率整流器件的制作方法流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
第一方面,本发明提供一种横向氮化镓功率整流器件,包括衬底、位于衬底表面的缓冲层、位于缓冲层表面的势垒层,势垒层的两端具有第一刻蚀凹槽和第二刻蚀凹槽,在第一刻蚀凹槽和第二刻蚀凹槽之间的势垒层的表面具有钝化介质层,钝化介质层在靠近第一刻蚀凹槽的一端具有与第一刻蚀凹槽相邻的第三凹槽,第三凹槽的深度达到势垒层的表面。在第一刻蚀凹槽、第三凹槽内形成有阳极结构,在第二刻蚀凹槽内形成有阴极结构。
图1示出了本发明一个实施例提供的横向氮化镓功率整流器件的整体结构示意图。如图所示,横向氮化镓功率整流器件包括衬底100,所述衬底100的材料包括但不限于硅、碳化硅、蓝宝石或者金刚石等。
在衬底100的表面生长有缓冲层101,用于缓解衬底100材料与势垒层102材料之间的物理与化学性能差异。典型的,缓冲层101的材料优选使用晶格与势垒层102材料相近、热膨胀系数介于衬底100和势垒层102之间、且化学稳定性较好的材料,例如AlN。优选的,缓冲层101可以包括多层高温和低温AlN缓冲层。
在缓冲层101的表面形成有势垒层102,势垒层102的材料包括但不限于AlGaN或者GaN。具体的,在本实施例中,AlGaN势垒层102的厚度为3-10nm,Al的组分比例为1%-40%。
在势垒层102的表面形成有钝化介质层103。钝化介质层103的材料包括但不限于SiN、AlN、SiO2或者Al2O3。典型的,钝化介质层103可以通过原位介质或者PVD、LPCVD、PECVD、ALD等方法沉积而成。
在势垒层102的第一端具有在AlGaN势垒层中深入刻蚀的第一刻蚀凹槽,典型的,第一刻蚀凹槽采用干法或者湿法刻蚀形成,刻蚀深度为2nm-5nm。在钝化层103与第一刻蚀凹槽相邻的一端打开有第三凹槽,第三凹槽的深度为从钝化层103的表面到势垒层102的表面,第一刻蚀凹槽和第三凹槽相邻形成L形凹槽,L形凹槽中填充有阳极金属107。
在势垒层102的第二端具有在AlGaN势垒层中深入刻蚀的第二刻蚀凹槽,典型的,第二刻蚀凹槽采用干法或者湿法刻蚀形成,刻蚀深度为2nm-5nm。在第二刻蚀凹槽内,填充有阴极金属108。
图2示出了本发明另一实施例提供的横向氮化镓功率整流器件的整体结构示意图。如图所示,横向氮化镓功率整流器件包括衬底100,所述衬底100的材料包括但不限于硅、碳化硅、蓝宝石或者金刚石等。
在衬底100的表面生长有缓冲层101,用于缓解衬底100材料与势垒层102材料之间的物理与化学性能差异。典型的,缓冲层101的材料优选使用晶格与势垒层102材料相近、热膨胀系数介于衬底100和势垒层102之间、且化学稳定性较好的材料,例如AlN。优选的,缓冲层101可以包括多层高温和低温AlN缓冲层。
在缓冲层101的表面形成有势垒层102,势垒层102的材料包括但不限于AlGaN或者GaN。具体的,在本实施例中,AlGaN势垒层102的厚度为3-10nm,Al的组分比例为1%-40%。
在势垒层102的表面形成有钝化介质层103。钝化介质层103的材料包括但不限于SiN、AlN、SiO2或者Al2O3。典型的,钝化介质层103可以通过原位介质或者PVD、LPCVD、PECVD、ALD等方法沉积而成。
在势垒层102的第一端具有在AlGaN势垒层中深入刻蚀的第一刻蚀凹槽,典型的,第一刻蚀凹槽采用干法或者湿法刻蚀形成,刻蚀深度为2nm-5nm。在钝化层103与第一刻蚀凹槽相邻的一端打开有第三凹槽,第三凹槽的深度为从钝化层103的表面到势垒层102的表面。第一刻蚀凹槽中填充有第一阳极金属1071,第三凹槽内填充有第二阳极金属1072。
在势垒层102的第二端具有在AlGaN势垒层中深入刻蚀的第二刻蚀凹槽,典型的,第二刻蚀凹槽采用干法或者湿法刻蚀形成,刻蚀深度为2nm-5nm。在第二刻蚀凹槽内,填充有阴极金属108。
本发明实施例提供的横向氮化镓功率整流器件,阳极结构未经刻蚀和注入造成的损伤,并且与CMOS工艺兼容,可靠性高,器件寿命长,适于氮化镓基功率二极管的产业应用。
另一方面,本发明提供了一种横向氮化镓功率整流器件的制作方法,包括步骤一:提供外延片,所述外延片从底而上依次包括衬底、缓冲层、AlGaN势垒层和钝化介质层;步骤二:对钝化介质层进行第一次打开并刻蚀AlGaN势垒层,在AlGaN势垒层的两端分别形成第一刻蚀凹槽和第二刻蚀凹槽;步骤三:对钝化介质层进行第二次打开,定义肖特基区域,形成与所述第一刻蚀凹槽相邻的第三凹槽;步骤四:在所述第一刻蚀凹槽和第三凹槽中淀积阳极金属,在所述第二刻蚀凹槽中淀积阴极金属。其中,步骤四中在所述第一刻蚀凹槽中淀积阳极金属和在所述第二刻蚀凹槽中淀积阴极金属的步骤可以位于所述步骤三之前。
图3A-3D示出了本发明一个实施例提供的横向氮化镓功率整流器件的制作步骤结构图。
如图3A所示,提供带有AlGaN势垒层102的外延片。其中包括衬底100,缓冲层101、势垒层102和钝化介质层103。衬底100的材料包括但不限于硅、碳化硅、蓝宝石或者金刚石等。缓冲层101的材料优选使用AlN。在缓冲层101的表面有势垒层102,势垒层102的材料包括但不限于AlGaN或者GaN。具体的,在本实施例中,AlGaN势垒层102的厚度为3-10nm,Al的组分比例为1%-40%。在势垒层102的表面形成有钝化介质层103。钝化介质层103的材料包括但不限于SiN、AlN、SiO2或者Al2O3。典型的,钝化介质层103可以通过原位介质或者PVD、LPCVD、PECVD、ALD等方法沉积而成。
如图3B所示,对钝化介质层103进行一次打开并刻蚀AlGaN势垒层102。如图所示,可以采用干法或者湿法对器件进行刻蚀。典型的,AlGaN势垒层102的刻蚀深度为2-5nm。在AlGaN势垒层102的一端形成第一刻蚀凹槽10701,在另一端形成第二刻蚀凹槽1080。
如图3C所示,对器件涂覆掩膜,并通过光照图形化,定义肖特基区域。进一步打开钝化介质层103,形成第三凹槽10702。第三凹槽10702与第一刻蚀凹槽10701相邻,共同形成剖面L型空间,用于淀积阳极金属。
如图3D所示,在第一刻蚀凹槽10701和第三凹槽10702形成的空间中淀积阳极金属107,在第二刻蚀凹槽1080形成的空间中淀积阴极金属108。典型的,阳极和阴极金属为Ti、Al、Ni、TiN等欧姆合金。
图4示出了本发明一个实施例提供的横向氮化镓功率整流器件的制作方法流程图。如图所示,S41表示提供外延片,所述外延片从底而上依次包括衬底、缓冲层、AlGaN势垒层和钝化介质层;S42表示对钝化介质层进行第一次打开并刻蚀AlGaN势垒层,在AlGaN势垒层的两端分别形成第一刻蚀凹槽和第二刻蚀凹槽,具体的,可以使用干法或湿法刻蚀AlGaN势垒层;S43表示对钝化介质层进行第二次打开,定义肖特基区域,形成与所述第一刻蚀凹槽相邻的第三凹槽;S44表示在所述第一刻蚀凹槽和第三凹槽中淀积阳极金属,在所述第二刻蚀凹槽中淀积阴极金属。
图5A-5E示出了本发明另一个实施例提供的横向氮化镓功率整流器件的制作步骤结构图。
如图5A所示,提供带有AlGaN势垒层102的外延片。其中包括衬底100,缓冲层101、势垒层102和钝化介质层103。衬底100的材料包括但不限于硅、碳化硅、蓝宝石或者金刚石等。缓冲层101的材料优选使用AlN。在缓冲层101的表面有势垒层102,势垒层102的材料包括但不限于AlGaN或者GaN。具体的,在本实施例中,AlGaN势垒层102的厚度为3-10nm,Al的组分比例为1%-40%。在势垒层102的表面形成有钝化介质层103。钝化介质层103的材料包括但不限于SiN、AlN、SiO2或者Al2O3。典型的,钝化介质层103可以通过原位介质或者PVD、LPCVD、PECVD、ALD等方法沉积而成。
如图5B所示,对钝化介质层103进行一次打开并刻蚀AlGaN势垒层102。如图所示,可以采用干法或者湿法对器件进行刻蚀。典型的,AlGaN势垒层102的刻蚀深度为2-5nm。在AlGaN势垒层102的一端形成第一刻蚀凹槽10710,在另一端形成第二刻蚀凹槽1080。
如图5C所示,在第一刻蚀凹槽10710形成的空间中淀积第一阳极金属1071,在第二刻蚀凹槽1080形成的空间中淀积阴极金属108。典型的,第一阳极和阴极金属的材质为Ti、Al、Ni、TiN等欧姆合金。
如图5D所示,对器件涂覆掩膜,并通过光照图形化,定义肖特基区域。进一步打开钝化介质层103,形成第三凹槽10720。第三凹槽10720与第一阳极金属1071相邻,用于淀积第二阳极金属1072。
如图5E所示,在第三凹槽10720中淀积第二阳极金属1072。典型的,第二阳极金属的材质为Ti、Al、Ni、TiN等欧姆合金。
图6示出了本发明另一个实施例提供的横向氮化镓功率整流器件的制作方法流程图。如图所示,S61表示提供外延片,所述外延片从底而上依次包括衬底、缓冲层、AlGaN势垒层和钝化介质层;S62表示对钝化介质层进行第一次打开并刻蚀AlGaN势垒层,在AlGaN势垒层的两端分别形成第一刻蚀凹槽和第二刻蚀凹槽,具体的,可以使用干法或湿法刻蚀AlGaN势垒层;S63表示在所述第一刻蚀凹槽淀积第一阳极金属,并在所述第二刻蚀凹槽中淀积阴极金属;S64表示对钝化介质层进行第二次打开,定义肖特基区域,形成与所述第一刻蚀凹槽相邻的第三凹槽;S65表示在所述第三凹槽中淀积第二阳极金属。
本发明实施例提供的横向氮化镓功率整流器件制作方法,能够免除常规GaN基功率二极管中制备阳极结构的复杂工艺,避免阳极的刻蚀或者注入损伤,从而提高器件的可靠性和寿命。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。

Claims (6)

1.一种横向氮化镓功率整流器件,包括衬底,位于所述衬底表面的缓冲层,位于所述缓冲层表面的势垒层,以及位于所述势垒层的表面的钝化介质层,其特征在于:
所述势垒层的两端分别具有第一刻蚀凹槽和第二刻蚀凹槽,所述钝化介质层在靠近所述第一刻蚀凹槽的一端具有与所述第一刻蚀凹槽相邻的第三凹槽,所述第一刻蚀凹槽在势垒层中深入刻蚀,所述第三凹槽的深度达到所述势垒层的表面,所述第三凹槽定义肖特基区域,第一刻蚀凹槽和第三凹槽相邻形成L形凹槽,在所述第一刻蚀凹槽和所述第三凹槽内形成有阳极结构,在所述第二刻蚀凹槽内形成有阴极结构;
所述势垒层的厚度为3-10nm;所述第一刻蚀凹槽中淀积有第一阳极金属,所述第三凹槽中淀积有第二阳极金属;所述阳极金属和所述阴极金属的金属结构相同;
所述缓冲层包括多层高温和低温AlN缓冲层;所述第一阳极金属、阴极金属和第二阳极金属的材质为Ti、Al、Ni、TiN欧姆合金;所述第一阳极金属和第二阳极金属的材质相同;
所述第一刻蚀凹槽和所述第二刻蚀凹槽的刻蚀深度为所述势垒层的厚度的1/5-2/3。
2.根据权利要求1所述的横向氮化镓功率整流器件,其特征在于,所述第一刻蚀凹槽和所述第三凹槽中淀积有阳极金属。
3.根据权利要求1所述的横向氮化镓功率整流器件,其特征在于,所述势垒层的材料为AlGaN或GaN。
4.根据权利要求1所述的横向氮化镓功率整流器件,其特征在于,所述钝化介质层的材料为SiN、AlN、SiO2或者Al2O3等。
5.一种根据权利要求1所述的横向氮化镓功率整流器件的制作方法,其特征在于,用于制备如权利要求1至4任一项所述的氮化硅功率整流器件,所述制备方法包括:
步骤一:提供外延片,所述外延片从底而上依次包括衬底、缓冲层、势垒层和钝化介质层;其中,所述势垒层的厚度为3-10nm;
步骤二:对所述钝化介质层进行第一次打开并刻蚀所述势垒层,在所述势垒层的两端分别形成第一刻蚀凹槽和第二刻蚀凹槽;
步骤三:对所述钝化介质层进行第二次打开,定义所述器件的肖特基区域,形成与所述第一刻蚀凹槽相邻的第三凹槽;
步骤四:在所述第一刻蚀凹槽和所述第三凹槽中淀积阳极金属,在所述第二刻蚀凹槽中淀积阴极金属;其中,所述第一刻蚀凹槽中淀积有第一阳极金属,所述第三凹槽中淀积有第二阳极金属;所述阳极金属和所述阴极金属的金属结构相同。
6.根据权利要求5所述的横向氮化镓功率整流器件的制作方法,其特征在于,所述步骤四中在所述第一刻蚀凹槽中淀积阳极金属和在所述第二刻蚀凹槽中淀积阴极金属的步骤位于所述步骤三之前。
CN201810133885.0A 2018-02-07 2018-02-07 一种横向氮化镓功率整流器件及其制作方法 Active CN108365018B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810133885.0A CN108365018B (zh) 2018-02-07 2018-02-07 一种横向氮化镓功率整流器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810133885.0A CN108365018B (zh) 2018-02-07 2018-02-07 一种横向氮化镓功率整流器件及其制作方法

Publications (2)

Publication Number Publication Date
CN108365018A CN108365018A (zh) 2018-08-03
CN108365018B true CN108365018B (zh) 2022-10-25

Family

ID=63005540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810133885.0A Active CN108365018B (zh) 2018-02-07 2018-02-07 一种横向氮化镓功率整流器件及其制作方法

Country Status (1)

Country Link
CN (1) CN108365018B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102308390A (zh) * 2008-12-10 2012-01-04 特兰斯夫公司 半导体异质结构二极管

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166639A (ja) * 2007-01-04 2008-07-17 Sharp Corp 整流素子およびそれを用いた電力変換装置
CN101752430B (zh) * 2010-01-06 2011-11-09 南京大学 一种场板结构的氮化镓基肖特基二极管
US8981528B2 (en) * 2012-11-16 2015-03-17 Vishay General Semiconductor Llc GaN-based Schottky diode having partially recessed anode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102308390A (zh) * 2008-12-10 2012-01-04 特兰斯夫公司 半导体异质结构二极管

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Current transport mechanism of AlGaN/GaN;Yao Yao et al;《Japanese Journal of Applied Physics》;20141231;第54卷(第1期);第1页第1段-第5页第2段,图1 *
Yao Yao et al.Current transport mechanism of AlGaN/GaN.《Japanese Journal of Applied Physics》.2014,第54卷(第1期), *

Also Published As

Publication number Publication date
CN108365018A (zh) 2018-08-03

Similar Documents

Publication Publication Date Title
CN110034186B (zh) 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
TWI416740B (zh) 氮化鎵異質結肖特基二極體
CN103003948B (zh) 二极管
US10707322B2 (en) Semiconductor devices and methods for fabricating the same
JP6308478B2 (ja) 一部が凹んだアノードを有するGaN系ショットキーダイオード
CN107978642B (zh) 一种GaN基异质结二极管及其制备方法
CN102623498A (zh) 半导体元件
US20070051938A1 (en) Semiconductor device
CN108258035B (zh) 一种GaN基增强型场效应器件及其制作方法
JP2016501442A (ja) デュアルメタルの、一部が凹んだ電極を有する、GaN系ショットキーダイオード
CN104332504A (zh) 一种GaN基异质结肖特基二极管器件及其制作方法
CN110729346A (zh) 一种低导通电阻高耐压能力的宽禁带半导体整流器件
CN210640256U (zh) 一种氮化镓功率器件
JP5074742B2 (ja) ショットキーバリアダイオード
CN106449773B (zh) GaN基肖特基二极管结构及其制作方法
CN110400776A (zh) 一种功率芯片及其制备方法
CN111129166B (zh) 氧化镓基半导体结构及其制备方法
TWI693716B (zh) 半導體裝置及其製造方法
CN108365017A (zh) 一种横向氮化镓功率整流器件及其制作方法
CN108365018B (zh) 一种横向氮化镓功率整流器件及其制作方法
CN110416318A (zh) 一种氮化镓基二极管结构及其制备方法
CN112670339A (zh) 一种氮化镓功率器件及其制造方法
CN108198758B (zh) 一种垂直结构的氮化镓功率二极管器件及其制作方法
CN105810756B (zh) 一种混合pin肖特基二极管及其制备方法
CN108831932A (zh) 一种氮化镓横向mis-肖特基混合阳极二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant