CN110400776A - 一种功率芯片及其制备方法 - Google Patents

一种功率芯片及其制备方法 Download PDF

Info

Publication number
CN110400776A
CN110400776A CN201910589553.8A CN201910589553A CN110400776A CN 110400776 A CN110400776 A CN 110400776A CN 201910589553 A CN201910589553 A CN 201910589553A CN 110400776 A CN110400776 A CN 110400776A
Authority
CN
China
Prior art keywords
hemt
layer
sbd
anode
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910589553.8A
Other languages
English (en)
Inventor
陈道坤
敖利波
史波
曾丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN201910589553.8A priority Critical patent/CN110400776A/zh
Publication of CN110400776A publication Critical patent/CN110400776A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及电子芯片技术领域，公开一种功率芯片及其制备方法。在衬底的一侧表面形成沟道层和势垒层，通过隔离工艺形成一个SBD有源区和一个HEMT有源区；在势垒层上形成芯片器件层，芯片器件层包括SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极、第一金属层、阳极焊盘和阴极焊盘，SBD阴极与HEMT源极通过第一金属层电连接，SBD阳极和HEMT栅极与阳极焊盘电连接，HEMT漏极与阴极焊盘电连接；在芯片器件层上形成表面钝化介质层，并通过构图工艺在表面钝化介质层上形成过孔以露出阳极焊盘和阴极焊盘。本申请实施例可同时实现低开启电压和高反向耐压，降低封装难度，减小芯片寄生效应，提高电路工作效率。

Description

一种功率芯片及其制备方法
技术领域
本发明涉及电子芯片技术领域，特别涉及一种功率芯片及其制备方法。
背景技术
GaN基二极管是重要的功率元器件之一，具有低开启电压、低导通压降、高导通电流和电流密度等优势，被广泛关注和研究。但受限于肖特基势垒，难以同时实现低开启电压和高反向耐压。为了解决这个问题，现有的一种GaN基二极管的结构示意图如图1所示，该GaN基二极管主要采用了低压硅肖特基势垒二极管(Si SBD)和高压耗尽型氮化镓异质结的高电子迁移率晶体管(GaN HEMT)级联结构，但是这种GaN基二极管通过焊线连接Si SBD和GaN HEMT芯片，增加寄生效应的同时增大了封装复杂性和难度，影响GaN基二极管的性能及可靠性。
发明内容
本发明提供了一种功率芯片及其制备方法，上述功率芯片可以同时实现低开启电压和高反向耐压，降低封装复杂性和难度，且减小了芯片的寄生效应，从而提高了电路的工作效率。
为达到上述目的，本发明提供以下技术方案：
一种功率芯片的制备方法，包括：
在衬底的一侧表面依次形成沟道层和势垒层，并通过隔离工艺在所述势垒层和沟道层之上形成一个肖特基势垒二极管SBD有源区和一个高电子迁移率晶体管HEMT有源区；
在所述势垒层上形成芯片器件层，芯片器件层包括SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极、第一金属层、阳极焊盘和阴极焊盘，其中，所述SBD阳极、SBD阴极位于SBD有源区，所述HEMT源极、HEMT漏极、HEMT栅极位于HEMT有源区，其中，所述SBD阴极与HEMT源极通过第一金属层电连接，所述SBD阳极和HEMT栅极与阳极焊盘电连接，所述HEMT漏极与阴极焊盘电连接；
在所述芯片器件层上形成表面钝化介质层，并通过构图工艺在所述表面钝化介质层上形成过孔以露出所述阳极焊盘和阴极焊盘。
上述功率芯片的制备方法中，在一个衬底上形成一个肖特基势垒二极管SBD有源区和一个高电子迁移率晶体管HEMT有源区，在势垒层上形成芯片器件层，芯片器件层包括SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极、第一金属层、阳极焊盘和阴极焊盘，其中，所述SBD阳极、SBD阴极位于SBD有源区，所述HEMT源极、HEMT漏极、HEMT栅极位于HEMT有源区，从而形成一个功率芯片，在该功率芯片的制备方法中，用于组成级联的两个芯片直接制作在一个衬底上，可以同时实现低开启电压和高反向耐压，且降低了功率芯片的封装难度。并在制作过程中通过布局实现了将芯片的SBD阴极与HEMT源极通过第一金属层电连接，SBD阳极和HEMT栅极与阳极焊盘电连接，HEMT漏极与阴极焊盘电连接，取代了现有技术中芯片之间通过焊线连接的连接方式，避免了过多焊线增加寄生效应，提高了电路的工作效率。
可选的，在所述势垒层上形成芯片器件层，包括：
在所述势垒层背离所述沟道层一侧形成SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极；
形成第一介质层以覆盖所述SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极，并在所述第一介质层上形成与SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极一一对应的第一过孔；
在第一介质层上形成第一金属层，并通过构图工艺形成第一金属层的图案，第一金属层的图案中，第一金属层与各所述第一过孔相对的部位沉入所述第一过孔内，且SBD阴极与HEMT源极通过所述第一金属层电连接；
在所述第一金属层背离所述第一介质层一侧形成第二介质层，并在所述第二介质层上形成与所述SBD阳极、HEMT栅极和HEMT漏极一一对应的第二过孔；
在第二介质层上形成第二金属层，并通过构图工艺形成第二金属层的图案，第二金属层的图案中，第二金属层形成阳极焊盘和阴极焊盘，且第二金属层与各所述第二过孔相对应的部分沉入所述第二过孔内，且SBD阳极和HEMT栅极通过阳极焊盘电连接，HEMT漏极与阴极焊盘电连接；
沉积表面钝化介质层，并通过构图工艺露出阳极焊盘和阴极焊盘。
可选的，在所述势垒层背离所述沟道层一侧形成SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极，包括：
在势垒层背离沟道层一侧形成欧姆金属层，并通过构图工艺形成SBD阴极、HEMT源极以及HEMT漏极的图形，并通过退火形成SBD阴极、HEMT源极以及HEMT漏极；
在势垒层背离所述沟道层一侧形成肖特基金属层，并通过构图工艺形成SBD阳极以及HEMT栅极的图形。
可选的，所述隔离工艺包括台面刻蚀工艺，刻蚀深度为100-500nm。
可选的，所述隔离工艺包括离子注入工艺，离子注入深度为100-500nm。
本发明还提供一种功率芯片，包括：
衬底；
形成于所述衬底一侧表面的沟道层和势垒层，所述沟道层和势垒层之上包括两个有源区，其中，一个有源区为肖特基势垒二极管SBD有源区，另一个为高电子迁移率晶体管HEMT有源区；
形成于所述势垒层背离所述沟道层一侧的芯片器件层，所述芯片器件层包括SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极、第一金属层、阳极焊盘和阴极焊盘，其中，所述SBD阳极、SBD阴极位于SBD有源区，所述HEMT源极、HEMT漏极、HEMT栅极位于HEMT有源区，其中，所述SBD阴极与HEMT源极通过第一金属层电连接，所述SBD阳极和HEMT栅极与阳极焊盘电连接，所述HEMT漏极与阴极焊盘电连接；
形成于所述芯片器件层背离所述衬底一侧的表面钝化介质层，所述表面钝化介质层上设有过孔以露出所述阳极焊盘和阴极焊盘。
可选的，所述芯片器件层包括：
形成于势垒层背离所述沟道层一侧的SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极；
形成于覆盖所述SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极的第一介质层，所述第一介质层设有与所述SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极一一对应的第一过孔；
形成于第一介质层上的第一金属层，所述第一金属层与各所述第一过孔对应的部位沉入各所述第一过孔，且所述SBD阴极与HEMT源极通过所述第一金属层电连接；
形成于所述第一金属层背离所述第一介质层一侧的第二介质层，所述第二介质层设有与SBD阳极、HEMT栅极和HEMT漏极一一对应的第二过孔；
形成于第二介质层上的第二金属层，所述第二金属层形成阳极焊盘和阴极焊盘，其中，第二金属层与各所述第二过孔相对应的部分沉入各所述第二过孔内，且SBD阳极和HEMT栅极通过阳极焊盘电连接，HEMT漏极与阴极焊盘电连接。
可选的，所述势垒层背离所述沟道层一侧的SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极中：
所述SBD阴极、HEMT漏极和HEMT源极的材料为欧姆金属材料，包括但不限于Ti或Al或其组合，且沿垂直于所述衬底的方向；
所述SBD阳极、HEMT栅极的材料为肖特基金属材料，包括但不限于Ni/Au或Ni/Pt金属叠层。
可选的，还包括设置于所述衬底与所述沟道层之间的缓冲层以及设置于所述势垒层和所述沟道层之间的AlN层。
附图说明
图1为一种现有GaN基二极管的结构示意图；
图2为本申请实施例提供的一种功率芯片制作方法的流程示意图；
图3a-图3e为本申请实施例提供的功率芯片制作方法中GaN基二极管的结构变化示意图；
图标：
1-衬底；2-GaN沟道层；3-势垒层；4-离子注入隔离区；5-SBD阳极；6-SBD阴极；7-HEMT源极；8-HEMT栅极；9-HEMT漏极；10-阳极焊盘；11-阴极焊盘；12-第一金属层；13-第二金属层；14-第一介质层；15-第二介质层；16-表面钝化介质层；17-缓冲层；18-肖特基势垒二极管SBD有源区；19-高电子迁移率晶体管HEMT有源区。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图2和图3a以及图3e，本发明提供一种功率芯片的制备方法，包括：
步骤S101：在衬底1的一侧表面依次形成沟道层2和势垒层3，并通过隔离工艺在所述势垒层3和沟道层2之上形成一个肖特基势垒二极管SBD有源区18和一个高电子迁移率晶体管HEMT有源区19；具体的，如图3a中所示，肖特基势垒二极管SBD有源区18和高电子迁移率晶体管HEMT有源区19之间的区域为隔离区4。
步骤S102：在所述势垒层3上形成芯片器件层，如图3e所示，芯片器件层包括SBD阳极5、SBD阴极6、HEMT源极7、HEMT漏极9、HEMT栅极8、第一金属层12、阳极焊盘10和阴极焊盘11，其中，所述SBD阳极5、SBD阴极6位于SBD有源区18，所述HEMT源极7、HEMT漏极9、HEMT栅极8位于HEMT有源区19，其中，所述SBD阴极6与HEMT源极7通过第一金属层12电连接，所述SBD阳极5和HEMT栅极8与阳极焊盘10电连接，所述HEMT漏极与阴极焊盘电连接11；
步骤S103：在所述芯片器件层上形成表面钝化介质层16，并通过构图工艺在所述表面钝化介质层16上形成过孔以露出所述阳极焊盘10和阴极焊盘11。
上述功率芯片的制备方法中，在一个衬底1上形成一个肖特基势垒二极管SBD有源区18和一个高电子迁移率晶体管HEMT有源区19，在势垒层3上形成芯片器件层，芯片器件层包括SBD阳极5、SBD阴极6、HEMT源极7、HEMT漏极9、HEMT栅极8、第一金属层12、阳极焊盘10和阴极焊盘11，其中，所述SBD阳极5、SBD阴极6位于SBD有源区18，所述HEMT源极7、HEMT漏极9、HEMT栅极8位于HEMT有源区19，从而形成一个功率芯片，在该功率芯片的制备方法中，用于组成级联的两个芯片直接制作在一个衬底上，可以同时实现低开启电压和高反向耐压，且降低了功率芯片的封装难度。并在制作过程中通过布局实现了将芯片的SBD阴极6与HEMT源极7通过第一金属层12电连接，SBD阳极5和HEMT栅极8与阳极焊盘10电连接，HEMT漏极9与阴极焊盘11电连接，避免了过多焊线增加寄生效应，提高了电路的工作效率。
本发明实施例的一种功率芯片可为GaN基功率二极管，参与级联的两个芯片可以是GaN SBD和GaN HEMT，可以同时实现低开启电压和高反向耐压。
具体的，上述步骤S101中，衬底1的材料可以是SiC、Si、蓝宝石、AlN或GaN衬底。
具体的，上述步骤S102中，在所述势垒层3上形成芯片器件层，包括：
如图3b所示，在所述势垒层3背离所述沟道层2一侧形成SBD阳极5、SBD阴极6、HEMT源极7、HEMT漏极9、HEMT栅极8；
形成第一介质层14以覆盖所述SBD阳极5、SBD阴极6、HEMT源极7、HEMT漏极9、HEMT栅极8，并在所述第一介质层14上形成与SBD阳极5、SBD阴极6、HEMT源极7、HEMT漏极9、HEMT栅极8一一对应的第一过孔；
在第一介质层14上形成第一金属层12，并通过构图工艺形成第一金属层12的图案，第一金属层12的图案中，第一金属层12与各所述第一过孔相对的部位沉入所述第一过孔内，且SBD阴极6与HEMT源极7通过所述第一金属层12电连接，如图3c所示；
在所述第一金属层12背离所述第一介质层14一侧形成第二介质层15，并在所述第二介质层15上形成与所述SBD阳极5、HEMT栅极8和HEMT漏极9一一对应的第二过孔；
在第二介质层15上形成第二金属层13，并通过构图工艺形成第二金属层13的图案，第二金属层13的图案中，第二金属层13形成阳极焊盘10和阴极焊盘11，且第二金属层13与各所述第二过孔相对应的部分沉入各所述第二过孔内，且SBD阳极5和HEMT栅极8通过阳极焊盘10电连接，HEMT漏极9与阴极焊盘11电连接，如图3d所示；
具体的，上述步骤S103中，沉积表面钝化介质层16，并通过构图工艺露出阳极焊盘10和阴极焊盘11，如图3e所示。
示例的，在SBD阴极6、HEMT源极7、HEMT漏极9的制作过程中，沉积欧姆金属层后，通过构图工艺图案化处理形成SBD阴极6、HEMT源极7、HEMT漏极9，并通过快速退火形成欧姆接触。在SBD阳极5和HEMT栅极8的制作过程中，沉积肖特基金属层，并通过构图工艺图案化处理形成SBD阳极5和HEMT栅极8。通过构图工艺刻蚀表面钝化介质层16，露出阳极焊盘10和阴极焊盘11用于芯片焊线。
示例的，所述沟道层2的厚度为50-500nm，所述势垒层3的厚度为10-30nm，势垒层3的材料可以是AlGaN，其中Al组分为5％-30％。
可选的，欧姆金属层的材料可以是Ti或Al或其组合，欧姆金属层的厚度为50-200nm，肖特基金属层的材料可以是Ni/Au、Ni/Pt等，肖特基金属层的厚度为50-500nm。
可选的，所述第一介质层14、第二介质层15以及表面钝化介质层16的材料可以是为SiN、SiO2、SiON或其任意组合，所述第一金属层12和第二金属13层的材料可以是Al、Ti/Al、或TiN/Al。
具体的，上述步骤S101中，隔离工艺包括台面刻蚀工艺，刻蚀深度为100-500nm。
具体的，上述步骤S101中，隔离工艺包括离子注入工艺，离子注入深度为100-500nm。
上述刻蚀深度和离子注入深度超过功率芯片中二维电子气沟道深度，以将不同的有源区电学隔离。
本发明还提供一种功率芯片，如图3e所示包括：
衬底1；
形成于所述衬底1一侧表面的沟道层2和势垒层3，所述沟道层2和所述势垒层3之上包括两个有源区，其中，一个有源区为肖特基势垒二极管SBD有源区18，另一个为高电子迁移率晶体管HEMT有源区19；
形成于所述势垒层3背离所述沟道层2一侧的芯片器件层，所述芯片器件层包括SBD阳极5、SBD阴极6、HEMT源极7、HEMT漏极9、HEMT栅极8、第一金属层12、阳极焊盘10和阴极焊盘11，其中，所述SBD阳极5、SBD阴极6位于SBD有源区18，所述HEMT源极7、HEMT漏极9、HEMT栅极8位于HEMT有源区19，其中，所述SBD阴极6与HEMT源极7通过第一金属层12电连接，所述SBD阳极5和HEMT栅极8与阳极焊盘10电连接，所述HEMT漏极9与阴极焊盘11电连接；
形成于所述芯片器件层背离所述衬底1一侧的表面钝化介质层16，所述表面钝化介质层16上设有过孔以露出所述阳极焊盘10和阴极焊盘11。
上述功率芯片的制备方法中，在一个衬底1上形成一个肖特基势垒二极管SBD有源区18和一个高电子迁移率晶体管HEMT有源区19，在势垒层3上形成芯片器件层，芯片器件层包括SBD阳极5、SBD阴极6、HEMT源极7、HEMT漏极9、HEMT栅极8、第一金属层12、阳极焊盘10和阴极焊盘11，其中，所述SBD阳极5、SBD阴极6位于SBD有源区18，所述HEMT源极7、HEMT漏极9、HEMT栅极8位于HEMT有源区19，从而形成一个功率芯片，在该功率芯片的制备方法中，用于组成级联的两个芯片直接制作在一个衬底上，可以同时实现低开启电压和高反向耐压，且降低了功率芯片的封装难度。并在制作过程中通过布局实现了将芯片的SBD阴极6与HEMT源极7通过第一金属层12电连接，SBD阳极5和HEMT栅极8与阳极焊盘10电连接，HEMT漏极9与阴极焊盘11电连接，避免了过多焊线增加寄生效应，提高了电路的工作效率。
本发明实施例的一种功率芯片可为GaN基功率二极管，参与级联的两个芯片可以是GaN SBD和GaN HEMT，可以同时实现低开启电压和高反向耐压。
具体的，所述芯片器件层包括：
形成于势垒层3背离所述沟道层2一侧的SBD阳极5、SBD阴极6、HEMT源极7、HEMT漏极9、HEMT栅极8；
形成于覆盖所述SBD阳极5、SBD阴极6、HEMT源极7、HEMT漏极9、HEMT栅极8的第一介质层14，所述第一介质层14设有与所述SBD阳极5、SBD阴极6、HEMT源极7、HEMT漏极9、HEMT栅极8一一对应的第一过孔；
形成于第一介质层14上的第一金属层12，所述第一金属层12与各所述第一过孔对应的部位沉入各所述第一过孔，且所述SBD阴极5与HEMT源极7通过所述第一金属层12电连接；
形成于所述第一金属层12背离所述第一介质层14一侧的第二介质层15，所述第二介质层15设有与SBD阳极5、HEMT栅极8和HEMT漏极9一一对应的第二过孔；
形成于第二介质层15上的第二金属层13，所述第二金属层13形成阳极焊盘10和阴极焊盘11，其中，第二金属层13与各所述第二过孔相对应的部分沉入各所述第二过孔内，且SBD阳极5和HEMT栅极8通过阳极焊盘10电连接，HEMT漏极9与阴极焊盘11电连接。
具体的，还包括设置于所述衬底1与所述沟道层2之间的缓冲层17以及设置于所述势垒层3和所述沟道层2之间的AlN层。
所述AlN层的厚度为1-5nm，所述缓冲层17的厚度为1-7μm，可选的，缓冲层17的材料可以是AlGaN、AlN、GaN的各种组合。其中，GaN，AlN及其三元合金AlGaN具有禁带宽度大、电子饱和漂移速度高、击穿电场强、热导率高、化学稳定性好等特点，是制作高温、大功率、高频电子器件的理想材料。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种功率芯片的制备方法，其特征在于，包括：
在衬底的一侧表面依次形成沟道层和势垒层，并通过隔离工艺在所述势垒层和沟道层之上形成一个肖特基势垒二极管SBD有源区和一个高电子迁移率晶体管HEMT有源区；
在所述势垒层上形成芯片器件层，芯片器件层包括SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极、第一金属层、阳极焊盘和阴极焊盘，其中，所述SBD阳极、SBD阴极位于SBD有源区，所述HEMT源极、HEMT漏极、HEMT栅极位于HEMT有源区，其中，所述SBD阴极与HEMT源极通过第一金属层电连接，所述SBD阳极和HEMT栅极与阳极焊盘电连接，所述HEMT漏极与阴极焊盘电连接；
在所述芯片器件层上形成表面钝化介质层，并通过构图工艺在所述表面钝化介质层上形成过孔以露出所述阳极焊盘和阴极焊盘。
2.根据权利要求1所述的制备方法，其特征在于，在所述势垒层上形成芯片器件层，包括：
在所述势垒层背离所述沟道层一侧形成SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极；
形成第一介质层以覆盖所述SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极，并在所述第一介质层上形成与SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极一一对应的第一过孔；
在第一介质层上形成第一金属层，并通过构图工艺形成第一金属层的图案，第一金属层的图案中，第一金属层与各所述第一过孔相对的部位沉入所述第一过孔内，且SBD阴极与HEMT源极通过所述第一金属层电连接；
在所述第一金属层背离所述第一介质层一侧形成第二介质层，并在所述第二介质层上形成与所述SBD阳极、HEMT栅极和HEMT漏极一一对应的第二过孔；
在第二介质层上形成第二金属层，并通过构图工艺形成第二金属层的图案，第二金属层的图案中，第二金属层形成阳极焊盘和阴极焊盘，且第二金属层与各所述第二过孔相对应的部分沉入各所述第二过孔内，且SBD阳极和HEMT栅极通过阳极焊盘电连接，HEMT漏极与阴极焊盘电连接；
沉积表面钝化介质层，并通过构图工艺露出阳极焊盘和阴极焊盘。
3.根据权利要求2所述的制备方法，其特征在于，在所述势垒层背离所述沟道层一侧形成SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极，包括：
在势垒层背离沟道层一侧形成欧姆金属层，并通过构图工艺形成SBD阴极、HEMT源极以及HEMT漏极的图形，并通过退火形成SBD阴极、HEMT源极以及HEMT漏极；
在势垒层背离所述沟道层一侧形成肖特基金属层，并通过构图工艺形成SBD阳极以及HEMT栅极的图形。
4.根据权利要求1所述的制备方法，其特征在于，所述隔离工艺包括台面刻蚀工艺，刻蚀深度为100-500nm。
5.根据权利要求1所述的制备方法，其特征在于，所述隔离工艺包括离子注入工艺，离子注入深度为100-500nm。
6.一种功率芯片，其特征在于，包括：
衬底；
形成于所述衬底一侧表面的沟道层和势垒层，所述沟道层和所述势垒层之上包括两个有源区，其中，一个有源区为肖特基势垒二极管SBD有源区，另一个为高电子迁移率晶体管HEMT有源区；
形成于所述势垒层背离所述沟道层一侧的芯片器件层，所述芯片器件层包括SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极、第一金属层、阳极焊盘和阴极焊盘，其中，所述SBD阳极、SBD阴极位于SBD有源区，所述HEMT源极、HEMT漏极、HEMT栅极位于HEMT有源区，其中，所述SBD阴极与HEMT源极通过第一金属层电连接，所述SBD阳极和HEMT栅极与阳极焊盘电连接，所述HEMT漏极与阴极焊盘电连接；
形成于所述芯片器件层背离所述衬底一侧的表面钝化介质层，所述表面钝化介质层上设有过孔以露出所述阳极焊盘和阴极焊盘。
7.根据权利要求6所述的功率芯片，其特征在于，所述芯片器件层包括：
形成于势垒层背离所述沟道层一侧的SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极；
形成于覆盖所述SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极的第一介质层，所述第一介质层设有与所述SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极一一对应的第一过孔；
形成于第一介质层上的第一金属层，所述第一金属层与各所述第一过孔对应的部位沉入各所述第一过孔，且所述SBD阴极与HEMT源极通过所述第一金属层电连接；
形成于所述第一金属层背离所述第一介质层一侧的第二介质层，所述第二介质层设有与SBD阳极、HEMT栅极和HEMT漏极一一对应的第二过孔；
形成于第二介质层上的第二金属层，所述第二金属层形成阳极焊盘和阴极焊盘，其中，第二金属层与各所述第二过孔相对应的部分沉入各所述第二过孔内，且SBD阳极和HEMT栅极通过阳极焊盘电连接，HEMT漏极与阴极焊盘电连接。
8.根据权利要求6所述的功率芯片，其特征在于，所述势垒层背离所述沟道层一侧的SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极中：
所述SBD阴极、HEMT漏极和HEMT源极的材料为欧姆金属材料，包括但不限于Ti或Al或其组合，且沿垂直于所述衬底的方向；
所述SBD阳极、HEMT栅极的材料为肖特基金属材料，包括但不限于Ni/Au或Ni/Pt金属叠层。
9.根据权利要求6所述的功率芯片，其特征在于，还包括设置于所述衬底与所述沟道层之间的缓冲层以及设置于所述势垒层和所述沟道层之间的AlN层。
CN201910589553.8A 2019-07-02 2019-07-02 一种功率芯片及其制备方法 Pending CN110400776A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910589553.8A CN110400776A (zh) 2019-07-02 2019-07-02 一种功率芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910589553.8A CN110400776A (zh) 2019-07-02 2019-07-02 一种功率芯片及其制备方法

Publications (1)

Publication Number Publication Date
CN110400776A true CN110400776A (zh) 2019-11-01

Family

ID=68322651

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910589553.8A Pending CN110400776A (zh) 2019-07-02 2019-07-02 一种功率芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN110400776A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035793A (zh) * 2019-12-25 2021-06-25 珠海格力电器股份有限公司 芯片的制作方法
WO2021208577A1 (zh) * 2019-04-12 2021-10-21 广东致能科技有限公司 一种半导体装置及其制造方法
WO2021243654A1 (en) * 2020-06-04 2021-12-09 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103516235A (zh) * 2012-06-22 2014-01-15 株式会社东芝 整流电路
CN104241260A (zh) * 2013-06-18 2014-12-24 英飞凌科技奥地利有限公司 具有高电子迁移率晶体管和单片集成半导体二极管的高压级联二极管
CN105261656A (zh) * 2014-07-10 2016-01-20 丰田自动车株式会社 形成在氮化物半导体基板上的肖特基势垒二极管
US20170271327A1 (en) * 2015-03-26 2017-09-21 Wen-Jang Jiang Group-iii nitride semiconductor device and method for fabricating the same
CN109004026A (zh) * 2017-06-06 2018-12-14 黄知澍 Iii族/氮化物磊晶结构及其主动元件与其积体化的制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103516235A (zh) * 2012-06-22 2014-01-15 株式会社东芝 整流电路
CN104241260A (zh) * 2013-06-18 2014-12-24 英飞凌科技奥地利有限公司 具有高电子迁移率晶体管和单片集成半导体二极管的高压级联二极管
CN105261656A (zh) * 2014-07-10 2016-01-20 丰田自动车株式会社 形成在氮化物半导体基板上的肖特基势垒二极管
US20170271327A1 (en) * 2015-03-26 2017-09-21 Wen-Jang Jiang Group-iii nitride semiconductor device and method for fabricating the same
CN109004026A (zh) * 2017-06-06 2018-12-14 黄知澍 Iii族/氮化物磊晶结构及其主动元件与其积体化的制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021208577A1 (zh) * 2019-04-12 2021-10-21 广东致能科技有限公司 一种半导体装置及其制造方法
CN113035793A (zh) * 2019-12-25 2021-06-25 珠海格力电器股份有限公司 芯片的制作方法
WO2021243654A1 (en) * 2020-06-04 2021-12-09 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US10333006B2 (en) Termination structure for gallium nitride Schottky diode including junction barriar diodes
CN110034186B (zh) 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
CN103003948B (zh) 二极管
CN103367356B (zh) 具有氮化物层的半导体元件
JP6561759B2 (ja) 半導体装置および半導体装置の製造方法
CN106024914A (zh) 混合阳极电极结构的GaN基肖特基二极管及其制备方法
CN107978642B (zh) 一种GaN基异质结二极管及其制备方法
CN105206656A (zh) 一种逆导型igbt器件
CN110400776A (zh) 一种功率芯片及其制备方法
WO2022179096A1 (zh) 集成肖特基二极管的碳化硅mosfet器件及其制备方法
CN210640256U (zh) 一种氮化镓功率器件
CN112820648B (zh) 一种氮化镓金属氧化物半导体晶体管及其制备方法
CN104617142B (zh) 半导体器件和用于生产其的方法
CN109166929A (zh) 一种具有P型GaN帽层的GaN基肖特基势垒二极管
CN106601806A (zh) 一种半导体器件及其制作方法
CN205564759U (zh) 一种新型增强型iii-v异质结场效应晶体管
JP2006237430A (ja) 窒化物半導体装置
CN110416318A (zh) 一种氮化镓基二极管结构及其制备方法
CN104078493A (zh) 半导体装置
CN206672934U (zh) 集成肖特基二极管的SiCJFET器件
CN108831932A (zh) 一种氮化镓横向mis-肖特基混合阳极二极管
JP4925596B2 (ja) 窒化物半導体装置
JP5113375B2 (ja) 窒化物半導体装置
TWI692039B (zh) 半導體裝置的製作方法
CN109166930A (zh) 一种GaN基肖特基势垒二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191101

RJ01 Rejection of invention patent application after publication