CN108346688A - 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 - Google Patents
具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 Download PDFInfo
- Publication number
- CN108346688A CN108346688A CN201810075436.5A CN201810075436A CN108346688A CN 108346688 A CN108346688 A CN 108346688A CN 201810075436 A CN201810075436 A CN 201810075436A CN 108346688 A CN108346688 A CN 108346688A
- Authority
- CN
- China
- Prior art keywords
- sic
- transport layers
- csl
- ring
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 32
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 32
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 32
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 32
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000002347 injection Methods 0.000 claims abstract description 17
- 239000007924 injection Substances 0.000 claims abstract description 17
- 238000002161 passivation Methods 0.000 claims abstract description 9
- 150000002500 ions Chemical class 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 230000004224 protection Effects 0.000 claims description 16
- 230000000670 limiting effect Effects 0.000 claims description 15
- 238000002513 implantation Methods 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 10
- 239000012298 atmosphere Substances 0.000 claims description 9
- 239000011261 inert gas Substances 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 7
- 238000005538 encapsulation Methods 0.000 claims description 7
- 230000004913 activation Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 238000004151 rapid thermal annealing Methods 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 4
- 150000002739 metals Chemical class 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- 238000002156 mixing Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 14
- 238000005516 engineering process Methods 0.000 abstract description 12
- 230000000694 effects Effects 0.000 abstract description 8
- 230000002441 reversible effect Effects 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 230000005684 electric field Effects 0.000 abstract description 5
- 230000005540 biological transmission Effects 0.000 abstract 1
- 230000035945 sensitivity Effects 0.000 abstract 1
- 229940090044 injection Drugs 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 7
- 238000001259 photo etching Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000006263 metalation reaction Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本公开提供了一种具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法，包括多个第一CSL电流输运层和多个第二CSL电流输运层；第一CSL电流输运层上有选择性P++‑SiC区域环，P++‑SiC区域环上是与之对应的凹槽结构，凹槽结构上有肖特基接触电极；第二CSL电流输运层上直接是肖特基接触电极；肖特基接触电极***设有多个P+‑SiC保护环和一个N+场截止环；肖特基接触电极边缘的设有SiO2钝化层。本公开采用凹槽技术加上P++深注入的综合技术降低芯片表面电场，减小肖特基势垒的降低效应，抑制漏电流，并优化配合CSL传输层结构大大增加电流导通能力，降低器件电学特性的温度依赖性和敏感性，在反向击穿特性不受影响下的情况下，获得高温大电流SiC电力电子器件，工艺简单、可重复。
Description
技术领域
本公开属于半导体器件技术领域，涉及一种具有CSL输运层的SiC沟槽结势垒肖特基二极管(Trench-JBS)及其制作方法，尤其涉及一种在Trench之间(正向电流沟道)及P++注入下方进行N型离子注入，实现具有N+CSL输运层的SiC TJBS结构。
背景技术
碳化硅材料具有优良的物理和电学特性，以其宽的禁带宽度、高的热导率、大的饱和漂移速度和高的临界击穿电场等独特优点，成为制作高功率、高频、耐高温、抗辐射器件的理想半导体材料，在军事和民事方面具有广阔的应用前景。以SiC材料制作的电力电子器件已成为目前半导体领域的热点器件和前沿研究领域之一。
在SiC的二极管中，沟槽结势垒肖特基二极管，是在结势垒肖特基结构(JBS)的基础上，利用沟槽结构将pn结势垒进一步推向器件内部，充分降低高反向阻断电压下器件表面肖特基势垒降低效应，排除反向漏电流对最高阻断电压的限制。在高速、高耐压的SiC二极管领域具有很大的优势。然而在引入Trench结构的同时，导电沟道的长度较之JBS结构进一步加长，使得正向电阻增加，同样正向电压下正向电流降低。因此传统TJBS结构在提升反向阻断能力的同时牺牲了正向导通电阻。
公开内容
(一)要解决的技术问题
本公开针对传统TJBS结构正向导通电阻较大的情况，提出一种改良了正向特性的具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法。
(二)技术方案
本公开提供了一种SiC沟槽结势垒肖特基二极管，包括：N++-SiC衬底；N--SiC外延层，形成于所述N++-SiC衬底正面；所述N+-SiC衬底背面设有N型欧姆接触；还包括：CSL电流输运层，形成于所述N--SiC外延层上，包括：多个第一CSL电流输运层和多个第二CSL电流输运层，所述第一CSL电流输运层和第二CSL电流输运层相间排列；第一CSL电流输运层上有选择性P++-SiC区域环，P++-SiC区域环上是与之对应的凹槽结构，凹槽结构上有肖特基接触电极；第二CSL电流输运层上直接是肖特基接触电极；肖特基接触电极***设有多个P+-SiC保护环和一个N+场截止环；肖特基接触电极边缘设有SiO2钝化层；在SiO2钝化层上方设有场板。
在本公开的一些实施例中，所述的CSL电流输运层的掺杂浓度为8E16cm-3-1E18cm-3之间，注入深度大于0.5um，小于N--SiC外延层厚度；和/或，多个第一CSL电流输运层、第二CSL电流输运层和N+场截止环一起注入形成。
在本公开的一些实施例中，所述凹槽结构的槽宽为1um-8um之间，槽间距为1um-10um之间，槽深为0.5um-1um之间。
在本公开的一些实施例中，所述P++-SiC区域环的掺杂浓度高于P+-SiC区域环和第一CSL电流输运层的掺杂浓度；和/或，肖特基接触电极由Mo、Al或者更低势垒金属形成。
本公开提供了一种SiC沟槽结势垒肖特基二极管的制作方法，该制作方法包括：提供N+-SiC衬底，在N+-SiC衬底正面生长N--SiC外延层，在N--SiC外延层上选择性刻蚀凹槽；在N--SiC外延层上制作CSL电流输运层及N+场截止环；在N--SiC外延层上，凹槽下方注入形成P++区域和P+场限环区域；N+-SiC衬底背面形成背面欧姆接触；在N--SiC外延层表面淀积SiO2并形成肖特基窗口，形成肖特基接触电极和场板，并生长封装加厚金属。
在本公开的一些实施例中，所述在N+-SiC衬底正面生长N--SiC外延层包括：在掺杂浓度为1018～1019cm-3水平的N+-SiC衬底正面利用CVD工艺外延N--SiC层；所述N--SiC外延层掺杂水平为5×1015cm-3～2×1016cm-3，厚度为5～100μm。
在本公开的一些实施例中，所述在N--SiC外延层上选择性刻蚀凹槽包括：采用SiO2、Si3N4等掩膜材料，光刻图形化并干法刻蚀出选择性凹槽窗口，采用干法刻蚀工艺形成选择性凹槽结构，使用的刻蚀气体为HBr、Cl2、SF6、O2中的一种或混合。
在本公开的一些实施例中，所述在N--SiC外延层上制作CSL电流输运层及N+场截止环包括：在N--SiC外延层上制作绝缘介质作为N离子注入的阻挡层；在温度200℃～500℃时进行N离子进行注入；所述N离子能量为40kev～550kev之间的任意组合；所述N离子能量的注入总剂量为4×1012cm-2～1×1014cm-2之间；在惰性气体氛围中进行N离子注入后的高温激活退火，激活退火的温度范围为1300℃～1700℃，形成CSL电流输运层及N+场截止环。
在本公开的一些实施例中，在N--SiC外延层上一次注入形成P++区域和P+场限环区域，包括：采用绝缘介质材料，制作选择性离子注入掩蔽层；在温度200℃～500℃时进行Al离子进行注入；所述P++-区域注入离子为Al离子，注入能量为50kev～450kev，注入的总注入剂量为1×1014cm-2～1×1015cm-2之间；所述P+场限环区域注入离子为Al离子，注入能量为50kev～450kev，注入的总注入剂量为1×1014cm-2～8×1014cm-2之间；在惰性气体氛围中进行高温激活退火，形成P++区域和P+场限环区域。
在本公开的一些实施例中，所述N+-SiC衬底背面形成背面欧姆接触；包括：在N++-SiC衬底上背面生长Ni金属；在900℃～1000℃温度范围内，在真空环境或惰性气体氛围中进行快速热退火，形成N+-SiC的欧姆接触。
(三)有益效果
从上述技术方案可以看出，本公开具有以下有益效果：
(1)采用JBS凹槽结构加CSL输运层结构，可灵活地选择势垒低的金属作为肖特基接触，在大幅度提高正向导通能力的同时，而不用担心反向漏电流会增加；
(2)由于采用一次N型离子注入工艺形成多个第一、第二CSL电流输运层结构和N+场截止环，降低了工艺的复杂度，减小了两次或多次离子注入工艺引入不利影响因素的可能性；
(3)器件正向工作时，肖特基金属下方的CSL输运层结构可大大增加电流导通能力，降低器件电学特性的温度依赖性和敏感性；同时，凹槽及P++-SiC区域环下方的CSL输运层结构配合高浓度的P++-SiC区域环，相当于N+-SiC区域保护环，可有效分散P++-SiC区域环边缘的电场分布，在反向击穿时起到良好保护作用。
附图说明
图1为本公开具有CSL输运层的SiC沟槽结势垒肖特基二极管的剖面图；
图2至图9为本公开具有CSL输运层的SiC沟槽结势垒肖特基二极管制作方法各步骤的示意图；图2的(a)显示了N+-SiC衬示，图2的(b)显示了N+-SiC衬底正面生长N--SiC外延层；图3的(a)显示了N--SiC外延层上淀积SiO2层，图3的(b)显示了在N--SiC外延层上选择性刻蚀凹槽；图4的(a)显示了腐蚀去除CSL电流输运层及N+场截止环窗口上面的SiO2，图4的(b)显示了形成CSL电流输运层及N+场截止环；图5的(a)显示了在N--SiC外延层上再次淀积SiO2层作为离子注入掩膜，图5的(b)显示了形成P++区域选择性注入窗口；图6的(a)显示了在N--SiC外延层上再次淀积SiO2层作为离子注入掩膜，图6的(b)显示了形成P+场限环区域选择性注入窗口；
图10为本公开具有CSL输运层的SiC沟槽结势垒肖特基二极管制作方法的流程图。
具体实施方式
本公开具有CSL输运层的SiC肖特基二极管不仅采用凹槽技术加上P++深注入的综合技术降低芯片表面电场，减小肖特基势垒的降低效应，抑制漏电流，并在此基础上优化配合CSL传输层结构大大增加电流导通能力，降低器件电学特性的温度依赖性和敏感性，在反向击穿特性不受影响下的情况下，获得高温大电流SiC电力电子器件，工艺简单、可重复，可应用于“高效、节能”的新能源车、城市轨道交通、光伏、风电、工业电机等领域。
下面将结合实施例和实施例中的附图，对本公开实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
本公开实施例提供了一种具有CSL输运层的SiC沟槽结势垒肖特基二极管的结构图，如图1所示，SiC沟槽结势垒肖特基二极管包括：N+-SiC衬底、N--SiC外延层、N型欧姆接触层、CSL电流输运层、P++-SiC区域环、P+-SiC保护环、N+场截止环、肖特基接触电极、SiO2钝化层和场板。
N--SiC外延层形成于N+-SiC衬底正面，所述N型欧姆接触层形成于N+-SiC衬底背面。
CSL电流输运层形成于所述N--SiC外延层上，包括两部分：多个第一CSL电流输运层和多个第二CSL电流输运层，第一CSL电流输运层和第二CSL电流输运层相间排列。
第一CSL电流输运层上有选择性P++-SiC区域环，P++-SiC区域环上是与之对应的若干间距的凹槽，凹槽结构上有肖特基接触电极。第二CSL电流输运层上直接是肖特基接触电极。
肖特基接触电极***设有多个P+-SiC保护环和一个N+场截止环。
肖特基接触电极边缘的设有SiO2钝化层，SiO2钝化层覆盖多个P+-SiC保护环和一个N+场截止环。在SiO2钝化层上方设有场板。
本公开施例的具有CSL输运层的SiC沟槽结势垒肖特基二极管，所述N--SiC外延层上有两部分CSL电流输运层都可有效扩展大电流，优化电流导通路径，防止大电流拥挤效应和提升大电流导通能力；第一CSL电流输运层上有选择性P++-SiC区域环，P++-SiC区域环上是与之对应的若干间距的凹槽，作为降低肖特基界面处电场的P++-SiC加凹槽复合保护结构；所述CSL电流输运层和凹槽结构上有肖特基接触，所述肖特基接触金属由低肖特基势垒金属形成，槽内填充低肖特基金属，降低开启电压，增加肖特基面积；所述肖特基接触的***设有多个P+-SiC保护环，作为该二极管器件的终端保护结构。
所述的CSL电流输运层，器件正向工作时，第一CSL电流输运层和第二CSL电流输运层可大大增加电流导通能力，降低器件电学特性的温度依赖性和敏感性；器件反向工作时，凹槽结构和P++-SiC区域环相结合，可降低器件表面势垒降低效应；同时，所述P++-SiC区域环下面有与之对应的第一CSL电流输运层(相当于N+-SiC区域保护环)，可有效分散P+-SiC区域环边缘的电场分布，在反向击穿时起到良好保护作用。
本公开另一实施例提供了一种具有CSL输运层的SiC沟槽结势垒肖特基二极管的制作方法，如图10所示，该制作方法包括如下步骤：
提供N+-SiC衬底，在N+-SiC衬底正面生长N--SiC外延层，在N--SiC外延层上选择性刻蚀凹槽。
在N--SiC外延层上制作CSL电流输运层及N+场截止环
在N--SiC外延层上，形成P+场限环区域和具有凹槽的P++区域。
N+-SiC衬底背面形成背面欧姆接触，
在N--SiC外延层表面淀积SiO2并形成肖特基窗口，形成肖特基接触电极和场板，并生长封装加厚金属。
具体来说，上述制作方法包括：
步骤1：提供N+-SiC衬底，如图2的(a)所示，在N+-SiC衬底正面生长N--SiC外延层，如图2的(b)所示。
在掺杂浓度为1018～1019cm-3水平的N+-SiC衬底正面利用CVD工艺外延N--SiC层，所述N--SiC外延层掺杂水平为5×1015cm-3～2×1016cm-3，厚度为5～100μm，优选地，其掺杂水平为1×1016cm-3，厚度为11um。
步骤2：在N--SiC外延层上选择性刻蚀凹槽，如图3所示。
如图3的(a)所示，在N--SiC外延层上淀积SiO2层。优选的，使用PECVD工艺对SiO2层进行淀积。优选的，SiO2层的厚度为
随后，如图3的(b)所示，在SiO2层上旋涂光刻胶，通过光刻和干法刻蚀SiO2技术，实现在N--SiC外延层上选择性刻蚀凹槽，凹槽深度为1μm。所述凹槽槽宽1um-8um之间，槽间距1um-10um之间，槽深0.5um-1um之间。采用SiO2、Si3N4等掩膜材料，先光刻图形化并干法刻蚀出选择性凹槽窗口，采用干法刻蚀工艺形成选择性凹槽结构，使用的刻蚀气体为HBr、Cl2中的一种或任意混合物，必要时还可以添加SF6、O2等气体。
步骤3：在N--SiC外延层上制作CSL电流输运层及N+场截止环，如图4所示。
如图4的(a)所示，在完成N--SiC外延层上选择性刻蚀凹槽后，采用光刻技术，腐蚀去除CSL电流输运层及N+场截止环窗口上面的SiO2。
如图4的(b)所示，留下的SiO2作为离子注入掩膜，在温度500℃的环境中，进行不同能量和剂量组合的N离子箱型注入，形成CSL电流输运层及N+场截止环，掺杂浓度为8E16cm-3，注入深度为1μm。
具体来说，先在N--SiC外延层上制作绝缘介质SiO2作为N离子注入的阻挡层。
在温度200℃～500℃时进行N离子进行注入。
所述的N离子能量为40kev～550kev之间的任意组合；所述能量的注入总剂量为4×1012cm-2～1×1014cm-2之间。
在惰性气体氛围中进行N离子注入后的高温激活退火，激活退火的温度范围为1300℃～1700℃，形成N+-SiC CSL电流输运层及场截止环。
步骤4：在N--SiC外延层上，凹槽下方注入形成P++区域和P+场限环区域。
如图5的(a)所示，在N--SiC外延层上再次淀积SiO2层作为离子注入掩膜。优选的，使用PECVD工艺对SiO2层进行淀积，厚度为
随后，如图5的(b)所示，在SiO2层上旋涂光刻胶，通过光刻和干法刻蚀SiO2技术，形成P++区域选择性注入窗口，在温度500℃的环境中，进行不同能量和剂量组合的Al离子箱型注入，掺杂浓度为2E19cm-3，注入深度为0.5μm。
如图6的(a)所示，在N--SiC外延层上再次淀积SiO2层作为离子注入掩膜。优选的，使用PECVD工艺对SiO2层进行淀积，厚度为
随后，如图6的(b)所示，在SiO2层上旋涂光刻胶，通过光刻和干法刻蚀SiO2技术，形成P+场限环区域选择性注入窗口，在温度500℃的环境中，进行不同能量和剂量组合的Al离子箱型注入，掺杂浓度为8E18cm-3，注入深度为0.5μm。
最后，完成本次离子注入后进行激活退火，用于激活步骤3、步骤4、步骤5中离子注入区域，激活退火温度为1700℃，时间为30min。
本步骤也可以N--SiC外延层上一次注入形成P++区域和P+场限环区域，包括：
采用绝缘介质材料，制作选择性离子注入掩蔽层，绝缘介质材料可以是SiO2、多晶硅、非晶硅中的一种或多种；
在温度200℃～500℃时进行Al离子进行注入；
所述P++-SiC区域环注入离子为Al离子，所述的注入能量为50kev～450kev；所述注入的总注入剂量为1×1014cm-2～1×1015em-2之间。
所述P+-SiC保护环注入离子为Al离子，所述的注入能量为50kev～450kev；所述注入的总注入剂量为1×1014cm-2～8×1014cm-2之间。
在惰性气体氛围中进行Al离子注入后的高温激活退火，激活退火的温度范围为1600℃～1850℃，形成P++-SiC区域环和多个P+-SiC保护环。
步骤5：N+-SiC衬底背面形成背面欧姆接触，如图7所示。
通过溅射技术在N+-SiC衬底背面生长Ni金属，厚度利用快速热退火工艺，在900℃～1000℃温度范围内，在真空环境或惰性气体氛围中进行快速热退火，形成N+-SiC的欧姆接触。优选地，在氮气氛围中，950℃温度下，进行5min的快速热退火，以形成欧姆接触。
步骤6：在N--SiC外延层表面淀积SiO2，形成肖特基窗口，如图8所示。
利用热氧化工艺在SiO2上生长的SiO2，再利用PECVD工艺在样品表面淀积厚度为的SiO2。采用光刻技术，腐蚀SiO2开孔，留出肖特基窗口。
步骤7：形成肖特基接触电极和场板，并生长封装加厚金属，如图9所示。
生长肖特基金属Ti，厚度利用快速热退火工艺，在氮气氛围中，500℃温度下，进行5min的快速热退火，形成肖特基接触电极和场板。最后，采用金属蒸发工艺生长4μm封装加厚金属Al。
所述肖特基金属和封装加厚金属也可以都为Al金属，肖特基金属2000A，封装加厚4μm。
在本公开实施例的制备方法中，所述的CSL电流输运层，不是采用外延方式形成，而是采用N型离子注入方式形成，包括N离子和P离子注入，从肖特基极、凹槽及P++-SiC区域环往下采用高斯注入分布形式，最高浓度不超过衬底浓度的20倍，掺杂浓度优选为8E16cm-3-1E18cm-3之间；注入深度大于0.5um以上，小于N--SiC外延层厚度。
所述N+场截止环与CSL电流输运层一起注入形成，无需增加另外工艺，工艺简单，可重复。所述P++-SiC区域环不是与P+-SiC保护环一起注入形成，其掺杂浓度高于P+-SiC保护环，同时其掺杂浓度也必须高于P++-SiC区域环下面与之对应的第一CSL电流输运层的掺杂浓度。
所述肖特基接触采用低势垒肖特基金属低温退火工艺形成，其金属可由Mo、Al或者更低势垒金属形成，其导通电压约为0.8V或者0.8V以下。所述低温退火工艺可使金属与SiC的接触介于肖特基接触和欧姆接触之间，偏向于肖特基接触的类肖特基接触，这样可以大幅度提高正向导通能力，由于有凹槽的存在，可以大幅度降低SiC表面电场，器件的反向截止能力也能够得到保障，其低温退火工艺的温度范围为400-900度，时间为2min-30min。
至此，已经结合附图对本实施例进行了详细描述。依据以上描述，本领域技术人员应当对本公开有了清楚的认识。
需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换，例如：
(1)实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围；
(2)上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (10)
1.一种具有CSL输运层结构的SiC沟槽结势垒肖特基二极管，包括：
N++-SiC衬底；
N--SiC外延层，形成于所述N++-SiC衬底正面；
所述N+-SiC衬底背面设有N型欧姆接触；
其特征在于：
还包括：CSL电流输运层，形成于所述N--SiC外延层上，包括：多个第一CSL电流输运层和多个第二CSL电流输运层，所述第一CSL电流输运层和第二CSL电流输运层相间排列；
第一CSL电流输运层上有选择性P++-SiC区域环，P++-SiC区域环上是与之对应的凹槽结构，凹槽结构上有肖特基接触电极；第二CSL电流输运层上直接是肖特基接触电极；
肖特基接触电极***设有多个P+-SiC保护环和一个N+场截止环；
肖特基接触电极边缘设有SiO2钝化层；
在SiO2钝化层上方设有场板。
2.根据权利要求1所述的SiC沟槽结势垒肖特基二极管，其特征在于：
所述的CSL电流输运层的掺杂浓度为8E16cm-3-1E18cm-3之间，注入深度大于0.5um，小于N--SiC外延层厚度；和/或，
多个第一CSL电流输运层、第二CSL电流输运层和N+场截止环一起注入形成。
3.根据权利要求1所述的SiC沟槽结势垒肖特基二极管，其特征在于：
所述凹槽结构的槽宽为1um-8um之间，槽间距为1um-10um之间，槽深为0.5um-1um之间。
4.根据权利要求1所述的SiC沟槽结势垒肖特基二极管，其特征在于：
所述P++-SiC区域环的掺杂浓度高于P+-SiC区域环和第一CSL电流输运层的掺杂浓度；和/或，
肖特基接触电极由Mo、Al或者更低势垒金属形成。
5.一种SiC沟槽结势垒肖特基二极管的制作方法，其特征在于，该制作方法包括：
提供N+-SiC衬底，在N+-SiC衬底正面生长N--SiC外延层，在N--SiC外延层上选择性刻蚀凹槽；
在N--SiC外延层上制作CSL电流输运层及N+场截止环；
在N--SiC外延层上，凹槽下方注入形成P++区域和P+场限环区域；
N+-SiC衬底背面形成背面欧姆接触；
在N--SiC外延层表面淀积SiO2并形成肖特基窗口，形成肖特基接触电极和场板，并生长封装加厚金属。
6.根据权利要求5所述的制作方法，其特征在于，所述在N+-SiC衬底正面生长N--SiC外延层包括：
在掺杂浓度为1018～1019cm-3水平的N+-SiC衬底正面利用CVD工艺外延N--SiC层；所述N--SiC外延层掺杂水平为5×1015cm-3～2×1016cm-3，厚度为5～100μm。
7.根据权利要求5所述的制作方法，其特征在于，所述在N--SiC外延层上选择性刻蚀凹槽包括：
采用SiO2、Si3N4等掩膜材料，光刻图形化并干法刻蚀出选择性凹槽窗口，采用干法刻蚀工艺形成选择性凹槽结构，使用的刻蚀气体为HBr、Cl2、SF6、O2中的一种或混合。
8.根据权利要求5所述的制作方法，其特征在于，所述在N--SiC外延层上制作CSL电流输运层及N+场截止环包括：
在N--SiC外延层上制作绝缘介质作为N离子注入的阻挡层；
在温度200℃～500℃时进行N离子进行注入；
所述N离子能量为40kev～550kev之间的任意组合；所述N离子能量的注入总剂量为4×1012cm-2～1×1014cm-2之间；
在惰性气体氛围中进行N离子注入后的高温激活退火，激活退火的温度范围为1300℃～1700℃，形成CSL电流输运层及N+场截止环。
9.根据权利要求5所述的制作方法，其特征在于，在N--SiC外延层上一次注入形成P++区域和P+场限环区域，包括：
采用绝缘介质材料，制作选择性离子注入掩蔽层；
在温度200℃～500℃时进行Al离子进行注入；
所述P++-区域注入离子为Al离子，注入能量为50kev～450kev，注入的总注入剂量为1×1014cm-2～1×1015cm-2之间；
所述P+场限环区域注入离子为Al离子，注入能量为50kev～450kev，注入的总注入剂量为1×1014cm-2～8×1014cm-2之间；
在惰性气体氛围中进行高温激活退火，形成P++区域和P+场限环区域。
10.根据权利要求5所述的制作方法，其特征在于，所述N+-SiC衬底背面形成背面欧姆接触；包括：
在N++-SiC衬底上背面生长Ni金属；
在900℃～1000℃温度范围内，在真空环境或惰性气体氛围中进行快速热退火，形成N+-SiC的欧姆接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810075436.5A CN108346688B (zh) | 2018-01-25 | 2018-01-25 | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810075436.5A CN108346688B (zh) | 2018-01-25 | 2018-01-25 | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108346688A true CN108346688A (zh) | 2018-07-31 |
| CN108346688B CN108346688B (zh) | 2021-03-02 |
Family
ID=62961750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810075436.5A Active CN108346688B (zh) | 2018-01-25 | 2018-01-25 | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108346688B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109216436A (zh) * | 2018-09-12 | 2019-01-15 | 中国科学院微电子研究所 | 半导体器件及其制备方法 |
| WO2020051806A1 (zh) * | 2018-09-12 | 2020-03-19 | 中国科学院微电子研究所 | 半导体器件及其制备方法 |
| CN112289848A (zh) * | 2020-10-29 | 2021-01-29 | 沈阳工业大学 | 一种低功耗高性能超级结jbs二极管及其制造方法 |
| CN113161408A (zh) * | 2020-12-28 | 2021-07-23 | 全球能源互联网研究院有限公司 | 高压SiC肖特基二极管的结终端结构及其制备方法 |
| CN113299735A (zh) * | 2021-05-12 | 2021-08-24 | 浙江大学 | 一种带有斜坡的半导体器件终端结构及其制造方法 |
| CN113299767A (zh) * | 2021-05-21 | 2021-08-24 | 江苏东海半导体科技有限公司 | 一种沟槽型肖特基器件及其制造方法 |
| CN113471302A (zh) * | 2021-07-09 | 2021-10-01 | 弘大芯源(深圳)半导体有限公司 | 一种带内外电位保护环的肖特基二极管 |
| CN113809143A (zh) * | 2020-06-16 | 2021-12-17 | 台湾半导体股份有限公司 | 具有多保护环结构的萧特基二极管 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101887854A (zh) * | 2009-05-14 | 2010-11-17 | 三菱电机株式会社 | 碳化硅半导体装置的制造方法 |
| WO2014038282A1 (ja) * | 2012-09-06 | 2014-03-13 | 住友電気工業株式会社 | ワイドギャップ半導体装置およびその製造方法 |
| CN106298469A (zh) * | 2015-05-13 | 2017-01-04 | 国网智能电网研究院 | 一种SiC JBS器件的离子注入方法 |
| CN107039268A (zh) * | 2016-02-01 | 2017-08-11 | 富士电机株式会社 | 碳化硅半导体装置及碳化硅半导体装置的制造方法 |
| CN107331616A (zh) * | 2017-06-19 | 2017-11-07 | 中国科学院微电子研究所 | 一种沟槽结势垒肖特基二极管及其制作方法 |
-
2018
- 2018-01-25 CN CN201810075436.5A patent/CN108346688B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101887854A (zh) * | 2009-05-14 | 2010-11-17 | 三菱电机株式会社 | 碳化硅半导体装置的制造方法 |
| WO2014038282A1 (ja) * | 2012-09-06 | 2014-03-13 | 住友電気工業株式会社 | ワイドギャップ半導体装置およびその製造方法 |
| CN106298469A (zh) * | 2015-05-13 | 2017-01-04 | 国网智能电网研究院 | 一种SiC JBS器件的离子注入方法 |
| CN107039268A (zh) * | 2016-02-01 | 2017-08-11 | 富士电机株式会社 | 碳化硅半导体装置及碳化硅半导体装置的制造方法 |
| CN107331616A (zh) * | 2017-06-19 | 2017-11-07 | 中国科学院微电子研究所 | 一种沟槽结势垒肖特基二极管及其制作方法 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020051806A1 (zh) * | 2018-09-12 | 2020-03-19 | 中国科学院微电子研究所 | 半导体器件及其制备方法 |
| CN109216436B (zh) * | 2018-09-12 | 2021-08-03 | 中国科学院微电子研究所 | 半导体器件及其制备方法 |
| CN109216436A (zh) * | 2018-09-12 | 2019-01-15 | 中国科学院微电子研究所 | 半导体器件及其制备方法 |
| US11508809B2 (en) * | 2018-09-12 | 2022-11-22 | Institute of Microelectronics, Chinese Academy of Sciences | Semiconductor device and preparation method thereof |
| CN113809143A (zh) * | 2020-06-16 | 2021-12-17 | 台湾半导体股份有限公司 | 具有多保护环结构的萧特基二极管 |
| CN112289848A (zh) * | 2020-10-29 | 2021-01-29 | 沈阳工业大学 | 一种低功耗高性能超级结jbs二极管及其制造方法 |
| CN113161408B (zh) * | 2020-12-28 | 2022-06-07 | 全球能源互联网研究院有限公司 | 高压SiC肖特基二极管的结终端结构及其制备方法 |
| CN113161408A (zh) * | 2020-12-28 | 2021-07-23 | 全球能源互联网研究院有限公司 | 高压SiC肖特基二极管的结终端结构及其制备方法 |
| CN113299735A (zh) * | 2021-05-12 | 2021-08-24 | 浙江大学 | 一种带有斜坡的半导体器件终端结构及其制造方法 |
| CN113299735B (zh) * | 2021-05-12 | 2022-08-05 | 浙江大学 | 一种带有斜坡的半导体器件终端结构及其制造方法 |
| CN113299767A (zh) * | 2021-05-21 | 2021-08-24 | 江苏东海半导体科技有限公司 | 一种沟槽型肖特基器件及其制造方法 |
| CN113299767B (zh) * | 2021-05-21 | 2022-04-08 | 江苏东海半导体股份有限公司 | 一种沟槽型肖特基器件及其制造方法 |
| CN113471302A (zh) * | 2021-07-09 | 2021-10-01 | 弘大芯源(深圳)半导体有限公司 | 一种带内外电位保护环的肖特基二极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108346688B (zh) | 2021-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108346688A (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| CN107331616B (zh) | 一种沟槽结势垒肖特基二极管及其制作方法 | |
| CN103986447B (zh) | 双极半导体开关及其制造方法 | |
| CN104617145B (zh) | 半导体装置 | |
| JP6104575B2 (ja) | 半導体装置 | |
| CN103928532B (zh) | 一种碳化硅沟槽mos结势垒肖特基二极管及其制备方法 | |
| TW200524134A (en) | High energy ESD structure | |
| CN106206753B (zh) | 包括半导体结构的半导体器件及该半导体器件的制造方法 | |
| CN106876256B (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| TWI470802B (zh) | 溝槽式金氧半導體電晶體元件及其製造方法 | |
| CN106611776A (zh) | 一种n型碳化硅肖特基二极管结构 | |
| CN106711190A (zh) | 一种具有高性能的半导体器件及制造方法 | |
| CN107978642A (zh) | 一种GaN基异质结二极管及其制备方法 | |
| US20180358477A1 (en) | Trench type junction barrier schottky diode and manufacturing method thereof | |
| CN103208529B (zh) | 半导体二极管以及用于形成半导体二极管的方法 | |
| CN105070663A (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN105226104B (zh) | 一种碳化硅肖特基二极管及其制备方法 | |
| CN102376779A (zh) | SiC肖特基二极管及其制作方法 | |
| RU2395868C1 (ru) | СПОСОБ ИЗГОТОВЛЕНИЯ ИНТЕГРИРОВАННЫХ ШОТТКИ-pn ДИОДОВ НА ОСНОВЕ КАРБИДА КРЕМНИЯ | |
| KR20150048360A (ko) | 접합 장벽 쇼트키 다이오드 및 이에 의해 제조된 접합 장벽 쇼트키 다이오드 | |
| CN106611798A (zh) | 一种n型碳化硅半导体肖特基二极管结构 | |
| CN106098799A (zh) | 一种积累型沟槽二极管 | |
| JP3468571B2 (ja) | 半導体装置 | |
| CN106876471B (zh) | 双槽umosfet器件 | |
| CN210349845U (zh) | 一种碳化硅结势垒肖特基二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |