CN113299735A - 一种带有斜坡的半导体器件终端结构及其制造方法 - Google Patents
一种带有斜坡的半导体器件终端结构及其制造方法 Download PDFInfo
- Publication number
- CN113299735A CN113299735A CN202110515569.1A CN202110515569A CN113299735A CN 113299735 A CN113299735 A CN 113299735A CN 202110515569 A CN202110515569 A CN 202110515569A CN 113299735 A CN113299735 A CN 113299735A
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- slope
- semiconductor device
- micrometers
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 148
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000004020 conductor Substances 0.000 claims abstract description 32
- 238000011049 filling Methods 0.000 claims abstract description 29
- 238000005468 ion implantation Methods 0.000 claims abstract description 24
- 238000001312 dry etching Methods 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 21
- 238000002513 implantation Methods 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 16
- 238000002161 passivation Methods 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 36
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 13
- 238000013461 design Methods 0.000 claims description 10
- 230000008859 change Effects 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 abstract description 14
- 229910010271 silicon carbide Inorganic materials 0.000 abstract description 14
- 238000002347 injection Methods 0.000 abstract description 10
- 239000007924 injection Substances 0.000 abstract description 10
- 238000005260 corrosion Methods 0.000 abstract description 2
- 230000007797 corrosion Effects 0.000 abstract description 2
- 230000005684 electric field Effects 0.000 description 16
- 239000010410 layer Substances 0.000 description 14
- 239000007943 implant Substances 0.000 description 10
- 238000009826 distribution Methods 0.000 description 7
- 239000000243 solution Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000006872 improvement Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005094 computer simulation Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种带有斜坡的半导体器件终端结构及其制造方法，结构包括：由半导体经过干法刻蚀后形成的斜坡结构，位于半导体器件有源区的***，长度大于100微米结构，高度小于10微米。还包括沟槽结构及填充介质，或者还包括注入结构或场板结构或其中任意组合。沟槽结构由半导体经干法刻蚀后形成，位于斜坡结构的***；填充介质是位于沟槽结构中的填充材料；注入结构通过在半导体上进行离子注入形成，被注入区域中含有斜坡结构的表面；场板结构是通过在半导体表面引入导体形成，导体与半导体间可含有钝化层，导体覆盖区域含有斜坡结构的表面。本发明在实现同样耐压等级下消耗更小的芯片面积，可在碳化硅等难以湿法腐蚀、离子注入后难以热扩散的材料中广泛应用。
Description
技术领域
本发明属于半导体功率芯片领域，具体地，本发明涉及一种带有斜坡的半导体器件终端结构及其制造方法。
背景技术
半导体器件中，为了降低器件边缘由于曲率效应造成的高电场，需要优化设计的终端结构。对于一些物理、化学性质相对惰性的半导体，如碳化硅，由于难以进行像硅材料一样的湿法腐蚀，所以一般采用离子注入、或台阶刻蚀的方式形成终端结构。对于高压器件来说，一个理想的终端应该形成掺杂浓度渐变的横向分布。但是，由于碳化硅等材料离子注入后的掺杂热扩散速度极低，无法像硅一样通过热扩散形成这种渐变分布。所以，对于碳化硅高压器件，往往需要大面积注入、多轮注入或多步台阶刻蚀，因此这些方式要么需要占用较大的终端面积，要么需要使用较长的工艺周期或较高的工艺花费，这样极大地增加了器件的制造成本。
发明内容
本发明的目的是提供一种带有斜坡的终端结构及其制造方法，其具有低制造成本，以及在实现同样耐压等级下消耗更较小的芯片面积，同时可以在碳化硅等难以湿法腐蚀、离子注入后难以热扩散的材料中广泛应用。
本发明的上述目的是通过如下技术方案实现的。
在本发明的上下文中，为了简明，采用了以下术语，其中：
“斜坡”是指，一种结构，其剖面宏观上具有一侧高、另一侧低的特征。两侧中间的形状可以包括直线、折线、曲线，也可以出现起伏。但不是由少量不同结构高度的平坦台阶直接相连构成，其中少量指十个以下。
“干法刻蚀”是指，一个与“湿法刻蚀”相对的概念，指对刻蚀主体的侵蚀作用并非来源于液态化学药品的刻蚀方法。目前常见的干法刻蚀是利用等离子进行刻蚀，但本发明并不局限于某一干法刻蚀方式。
“结构长度”是指，平行于被加工半导体原有表面方向的尺寸。
“结构高度”是指，垂直于被加工半导体原有表面方向的尺寸。
“有源区”是指，半导体器件被终端结构包围的部分。大多数的器件的有源区是用于参与导电，而终端结构是用于在器件阻断时提高耐压。
“渐变设计”是指，图案的尺寸，或间隔，或材料厚度，或材料面密度具有渐变的特征。
本发明提供一种带有斜坡的半导体器件终端结构，包括：
斜坡结构，由半导体经过干法刻蚀后形成，位于所述半导体器件中有源区的***，其结构长度大于100微米，结构高度小于10微米；
沟槽结构，由半导体经过干法刻蚀后形成，位于所述斜坡结构的***；以及
填充介质，位于沟槽结构中的填充材料。
本发明还提供一种带有斜坡的半导体器件终端结构，包括：
斜坡结构，由半导体经过干法刻蚀后形成，位于所述半导体器件中有源区的***，其结构长度大于100微米，结构高度小于10微米；以及
注入结构，通过在半导体上进行离子注入形成，被注入区域中含有所述斜坡结构的表面。
本发明还提供一种带有斜坡的半导体器件终端结构，包括：
斜坡结构，由半导体经过干法刻蚀后形成，位于所述半导体器件中有源区的***，其结构长度大于100微米，结构高度小于10微米；以及
场板结构，通过在半导体表面引入导体形成，导体与半导体间直接接触，或者隔着钝化层接触，导体覆盖区域含有所述斜坡结构的表面。
本发明还提供一种带有斜坡的半导体器件终端结构，包括：
斜坡结构，由半导体经过干法刻蚀后形成，位于所述半导体器件中有源区的***，其结构长度大于100微米，结构高度小于10微米；
沟槽结构，由半导体经过干法刻蚀后形成，位于所述斜坡结构的***；
填充介质，位于沟槽结构中的填充材料；以及
注入结构，通过在半导体上进行离子注入形成，被注入区域中含有所述斜坡结构的表面，或含有所述沟槽结构的表面。
本发明还提供一种带有斜坡的半导体器件终端结构，包括：
斜坡结构，由半导体经过干法刻蚀后形成，位于所述半导体器件中有源区的***，其结构长度大于100微米，结构高度小于10微米；
沟槽结构，由半导体经过干法刻蚀后形成，位于所述斜坡结构的***；
填充介质，位于沟槽结构中的填充材料；以及
场板结构，通过在半导体表面引入导体形成，导体与半导体间直接接触，或者隔着钝化层接触，导体覆盖区域含有所述斜坡结构的表面或含有所述填充介质的表面。
本发明还提供一种带有斜坡的半导体器件终端结构，包括：
斜坡结构，由半导体经过干法刻蚀后形成，位于所述半导体器件中有源区的***，其结构长度大于100微米，结构高度小于10微米；
注入结构，通过在半导体上进行离子注入形成，被注入区域中含有所述斜坡结构的表面，或含有所述沟槽结构的表面；以及
场板结构，通过在半导体表面引入导体形成，导体与半导体间直接接触，或者隔着钝化层接触，导体覆盖区域含有所述斜坡结构的表面或含有所述填充介质的表面。
本发明还提供一种带有斜坡的半导体器件终端结构，包括：
斜坡结构，由半导体经过干法刻蚀后形成，位于所述半导体器件中有源区的***，其结构长度大于100微米，结构高度小于10微米；
沟槽结构，由半导体经过干法刻蚀后形成，位于所述斜坡结构的***；
填充介质，位于沟槽结构中的填充材料；
场板结构，通过在半导体表面引入导体形成，导体与半导体间直接接触，或者隔着钝化层接触，导体覆盖区域含有所述斜坡结构的表面或含有所述填充介质的表面；以及
注入结构，通过在半导体上进行离子注入形成，被注入区域中含有所述斜坡结构的表面，或含有所述沟槽结构的表面。
本发明还提供一种所述终端结构中的斜坡结构的一种制造方法，包括：
在所述半导体表面涂覆一层光刻胶；
将具有渐变设计的光刻板置于光刻胶上方；
通过所述光刻板对光刻胶进行曝光；
将半导体及其上覆盖的光刻胶一起置入显影液中；
将显影后的半导体及其上剩余的光刻胶一起进行加热，直到光刻胶出现局部流动，并形成光刻胶斜坡，其结构长度大于100微米；
将所述半导体及其上的所述光刻胶斜坡放入干法刻蚀装置；以及
通过干法刻蚀去除光刻胶斜坡及部分半导体，最终形成半导体斜坡结构。
本发明还提供一种上述终端结构中所述注入结构的一种制造方法，包括：
所述半导体器件有源区的形成过程中，使用了离子注入步骤；
所述注入结构的形成，利用了或部分利用了所述半导体器件有源区的形成过程中使用的离子注入步骤。
本发明还提供一种所述终端结构中的场板结构的一种制造方法，包括：
所述半导体器件有源区的形成过程中，使用了导体沉积或生长步骤；以及
所述场板结构的形成，利用了或部分利用了所述半导体器件有源区形成过程中使用的导体沉积或生长步骤。
本发明具有以下有益效果：
在所述终端结构中，斜坡结构具有渐变分布的电荷，可以在较小的芯片面积消耗下，起到平滑表面电场的作用，提高器件的耐压。
同时，由于本发明所述斜坡结构的制造方法本身，不使用湿法腐蚀、离子注入或掺杂热扩散，因此适用于碳化硅等难以湿法腐蚀、离子注入后难以热扩散的材料。
此外，相对于多轮刻蚀或注入的结构来说，本发明提出的结构可以一轮成型，这样极大地减少了工艺时间和设备成本。
附图说明
以下参照附图对本发明的技术方法作进一步的说明，其中：
图1为本发明带有一种斜坡结构的终端结构示意图，其中(a)为剖面图，(b)为俯视图；
图2为本发明一种带有一种斜坡结构的终端结构中另一种可能情况示例的俯视示意图；
图3为本发明一种带有斜坡结构与沟槽结构的终端结构示意图，其中(a)为剖面图，(b)为俯视图；
图4为本发明一种带有斜坡结构与沟槽结构的终端结构中另一种可能情况示例的剖面示意图；
图5为本发明一种带有斜坡结构与沟槽结构的终端结构中另一种可能情况示例的俯视示意图；
图6为本发明一种带有斜坡结构与注入结构的终端结构中一种可能情况示例的剖面示意图；
图7为本发明一种带有斜坡结构与场板结构的终端结构中一种可能情况示例的剖面示意图；
图8为本发明一种带有斜坡结构与场板结构的终端结构中另一种可能情况示例的剖面示意图；
图9为本发明一种带有斜坡结构、注入结构与场板结构的终端结构中一种可能情况示例的剖面示意图；
图10为本发明一种带有斜坡结构、注入结构与沟槽结构的终端结构中一种可能情况示例的剖面示意图；
图11为本发明一种带有斜坡结构、场板结构与沟槽结构的终端结构中一种可能情况示例的剖面示意图；
图12为本发明一种带有斜坡结构、注入结构、场板结构与沟槽结构的终端结构中一种可能情况示例的剖面示意图；
图13为本发明一种带有渐变设计的光刻板的局部显微镜照片；
图14为本发明一种所述斜坡结构的制造方法最终形成的斜坡实验测试结果，其中每一条线代表一个斜坡，共五种不同斜率的斜坡；
图15为本发明一种所述终端结构的计算机模拟结果，其中(a)为界面下横向电场分布，(b)为耐压曲线，A、B、C的终端斜坡长度分别为120、180、300微米。
附图标记说明：
1 被加工半导体
2 斜坡结构
2b 一种斜坡结构，带有缺口
2c 一种斜坡结构，带有缺口，缺口侧壁带有倾角
3 斜坡结构的***
4 器件的有源区
5 结构高度
6 结构长度
7 沟槽结构的底部
7b 沟槽结构的底部，沟槽侧壁带有倾角
7c 沟槽结构的底部，沟槽侧壁带有另一种倾角
7d 一种沟槽结构，带有缺口
7e 一种沟槽结构，带有缺口，缺口侧壁带有倾角
8 沟槽结构中的填充介质
8b 沟槽结构中的填充介质，沟槽侧壁带有倾角
8c 沟槽结构中的填充介质，沟槽侧壁带有另一种倾角
9 沟槽结构的侧壁
9b 沟槽结构的侧壁，沟槽侧壁带有倾角
9c 沟槽结构的侧壁，沟槽侧壁带有另一种倾角
10 注入结构
10b 另一个区域的注入结构
11 场板结构
11b 另一个区域的场板结构
12 钝化层
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合具体实施例，对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
实施例1
本实施例提供一种用于碳化硅半导体功率器件的终端结构，半导体本身具有两层或以上不同掺杂的外延。该实施例中，终端结构采用斜坡结构，即其中一层外延形成渐变的斜坡，如图1所示。对于一个八千伏的碳化硅功率器件来说，一个较好的斜坡的结构长度在100到200微米之间，结构高度根据掺杂浓度不同而有所变化，一般在1到5微米。
所述的斜坡结构的制造方法包括以下步骤：
在所述半导体表面涂覆一层光刻胶。这里应该尽量让光刻胶涂覆较为均匀，同时为了方便后续刻蚀，应该选用涂覆层较厚的光刻胶。为了增强涂覆的粘附性，还可以在涂覆前进行粘附剂喷涂，如六甲基二硅氮烷；为了增强最终刻蚀深度，还可以在涂覆前进行其他掩膜生长过程，如氧化硅或氮化硅。
将具有渐变设计的光刻板置于光刻胶上方。本实施例采用的光刻板的主体为透明的玻璃，其上覆盖有铬金属层，以局部地阻挡光线。渐变设计的实现，通过铬金属层的图案尺寸与密度来实现的。图13为本实施例中一种渐变设计的光刻板的实物在显微镜下的照片。
通过所述光刻板对光刻胶进行曝光。本实施例中采用非接触式曝光，目的是留出一定距离，增强衍射和干涉效应，让曝光图案形成更平滑的过渡效果。
将半导体及其上覆盖的光刻胶一起置入显影液中。为了保留未完全曝光的部分光刻胶，显影时间不宜过长。本实施例中，显影时间控制在一分钟以内。
将显影后的半导体及其上剩余的光刻胶一起进行加热，直到光刻胶出现局部流动，并形成光刻胶斜坡。这里，利用了光刻胶受热后的一定程度的流动性，改善了可能出现的凹凸的表面形貌。为了起到提高耐压的作用，合理的斜坡结构长度大于100微米，因此这里的光刻胶斜坡也应该也类似的长度。
将所述半导体及其上的所述光刻胶斜坡放入干法刻蚀装置。这一步，是通过将光刻胶作为掩膜，进行刻蚀。由于光刻胶呈现斜坡状，因此刻蚀后的半导体上可以得到斜坡结构，作为终端的一部分。本实施例中，通过等离子刻蚀的方式，去除光刻胶斜坡及部分半导体，最终形成半导体斜坡结构。
由于斜坡是依靠光刻板上渐变设计的图案形成的，因此通过改变图案的整体布局，可以形成不同的整体形状，如圆角矩形、圆形、矩形等，不同布局还可以包含缺口等形状，如图2所示。这种可以形成带圆角布局、形成不同缺口的能力，也是该制造方案的另一个优势。
实施例2
本实施例提供一种用于碳化硅半导体功率器件的终端结构，其斜坡结构部分基于实施例1，同时还含有沟槽结构，如图3所示。沟槽结构是通过单独的高选择比的干法刻蚀形成的，然后其中回填绝缘的填充介质，如氧化硅、氮化硅、聚酰亚胺、苯并环丁烯等。优选地，填充介质选择高介电常数、高击穿场强的介质，可以缩减斜坡***的电势线扩散，起到节约芯片面积的目的。同时，沟槽结构还可以一定程度改善斜坡边缘的电场分布，起到提高耐压或提高良率的作用。
如果需要进一步改善电场分布，还可以在沟槽侧壁或底部进行离子注入或其他方式的掺杂。如果需要进一步改善沟槽表面的形貌，还可以采用等离子刻蚀、热氧化等方式。
此外，所述沟槽结构还可以直接用在斜坡结构上，如图4所示。这样，对于一些较长的斜坡结构，可以通过其中的沟槽结构进行局部电场的调整。沟槽侧壁也可以是倾斜或含曲线的，这样，可以进一步增大对局部电场的调控能力。
实施例3
本实施例提供一种用于碳化硅半导体功率器件的终端结构，其斜坡结构部分基于实施例1，同时还含有注入结构，如图6所示。注入结构是通过单独的离子注入完成的，一般之后需要经过高温退火的步骤。注入的目的是引入不同的掺杂，调控表面的电荷分布，提高器件的耐压能力或良率。离子注入的区域可以是一个，也可是多个。注入区域可以在斜坡上，也可以在斜坡***。在本实施例中，注入离子选用铝元素，注入后的退火温度为1700度。此外，注入离子还可以选用硼、磷、氮等元素。
实施例4
本实施例提供一种用于碳化硅半导体功率器件的终端结构，其斜坡结构部分基于实施例1，同时还含有场板结构，如图7所示。场板结构是通过单独的导体沉积或生长完成的，常用的如金属或多晶硅。场板的目的是形成局部的等势体，调控表面的电荷分布。场板结构可以是一个，也可是多个。场板结构可以在斜坡上，也可以在斜坡***。场板结构可以与半导体其他电极相连，也可以不相连。
此外，场板结构的下方，还可以先淀积一层绝缘物质，作为钝化层，如图8所示。在本实施例中，钝化层为二氧化硅，厚度为1微米。此外，钝化层还可以选用氮化硅、氧化铝、氮化铝等。
实施例5
本实施例提供一种用于碳化硅半导体功率器件的终端结构，其斜坡结构部分基于实施例1，同时还含有注入结构与场板结构，如图9所示。其中，注入结构的形成方式及作用基于实施例3，场板结构的形成方式及作用基于实施例4。通过两者综合，可以进一步提高终端对表面电场的控制能力。
实施例6
本实施例提供一种用于碳化硅半导体功率器件的终端结构，其斜坡结构部分基于实施例1，同时还含有注入结构与沟槽结构，如图10所示。其中，注入结构的形成方式及作用基于实施例3，沟槽结构的形成方式及作用基于实施例2。通过两者综合，可以进一步提高终端对表面电场的控制能力。
可选地，沟槽结构中可以随着注入结构的形成一起，在沟槽的侧壁或底部进行局部或全部的离子注入。这样，两个结构可以共用一次注入，并在斜坡表面及沟槽侧壁均形成注入剂量分布，带来的额外电场调控能力。这相当于在不增加成本的情况下，改善了终端的性能。
实施例7
本实施例提供一种用于碳化硅半导体功率器件的终端结构，其斜坡结构部分基于实施例1，同时还含有场板结构与沟槽结构，如图11所示。其中，场板结构的形成方式及作用基于实施例4，沟槽结构的形成方式及作用基于实施例2。通过两者综合，可以进一步提高终端对表面电场的控制能力。
可选地，沟槽结构中可以随着场板结构的形成一起，在沟槽填充介质上进行局部或全部的场板覆盖。这样，两个结构可以共用一次场板形成工艺，并在斜坡表面及沟槽上方均形成场板等势体，带来的额外电场调控能力。这相当于在不增加成本的情况下，改善了终端的性能。
实施例8
本实施例提供一种用于碳化硅半导体功率器件的终端结构，其斜坡结构部分基于实施例1，同时还含有场板结构、注入结构与沟槽结构，如图12所示。其中，注入结构的形成方式及作用基于实施例3，场板结构的形成方式及作用基于实施例4，沟槽结构的形成方式及作用基于实施例2。通过三者综合，可以进一步提高终端对表面电场的控制能力。
可选地，沟槽结构中可以随着注入结构的形成一起，在沟槽的侧壁或底部进行局部或全部的离子注入。这样，两个结构可以共用一次注入，并在斜坡表面及沟槽侧壁均形成注入剂量分布，带来的额外电场调控能力。这相当于在不增加成本的情况下，改善了终端的性能。
可选地，沟槽结构中可以随着场板结构的形成一起，在沟槽填充介质上进行局部或全部的场板覆盖。这样，两个结构可以共用一次场板形成工艺，并在斜坡表面及沟槽上方均形成场板等势体，带来的额外电场调控能力。这相当于在不增加成本的情况下，改善了终端的性能。
实施例9
本实施例展示所述终端制造过程的典型工艺能力。图14是所述斜坡结构的制造方法最终形成的终端结构中斜坡部分的测试结果，其中每一条线代表一个斜坡，共五种不同斜率，结构长度在200到400微米，结构高度为3微米。然而，本发明中的结构长度与结构高度并不收到本发明方法的限制，因为结构长度完全取决于渐变设计的光刻板的图案长度，结构高度取决于刻蚀材料及方式。
此外，图中所有的斜坡均是在同一工艺下完成，斜坡的结构长度上的区别仅来源于渐变设计的光刻板的图案长度的不同，因此，可以使得不同终端结构的器件一起制造，具有较强的可广泛应用的能力。
实施例10
本实施例展示所述终端结构的提高器件耐压性能的能力。图15是本发明一种所述终端结构的计算机模拟结果，其中(a)为界面下横向电场分布，(b)为耐压曲线，A、B、C的终端斜坡长度分别为120、180、300微米。这表明本发明终端结构可以实现在120微米的结构长度内，阻断8千伏的耐压能力。而作为对比，已有报道的常规终端结构，阻断同样电压需要约250微米或以上的结构长度。因此，本发明可以节约接近50％的终端占用芯片面积，极大地提高器件产率。
上文参照具体实施例对本发明的技术方案进行了描述，本领域技术人员可以理解的是，上述实施例中的各种参数仅为示例性的，而非限定性的，本领域技术人员可以根据本发明提供的技术方案而做出各种变更。
最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制。尽管参照实施例对本发明进行了详细说明，本领域的技术人员应当理解，对本发明的技术方案进行修改或者等同替换，都不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (10)
1.一种带有斜坡的半导体器件终端结构，包括：
斜坡结构，由半导体经过干法刻蚀后形成，位于所述半导体器件中有源区的***，其结构长度大于100微米，结构高度小于10微米；
沟槽结构，由半导体经过干法刻蚀后形成，位于所述斜坡结构的***；以及
填充介质，位于沟槽结构中的填充材料。
2.一种带有斜坡的半导体器件终端结构，包括：
斜坡结构，由半导体经过干法刻蚀后形成，位于所述半导体器件中有源区的***，其结构长度大于100微米，结构高度小于10微米；以及
注入结构，通过在半导体上进行离子注入形成，被注入区域中含有所述斜坡结构的表面。
3.一种带有斜坡的半导体器件终端结构，包括：
斜坡结构，由半导体经过干法刻蚀后形成，位于所述半导体器件中有源区的***，其结构长度大于100微米，结构高度小于10微米；以及
场板结构，通过在半导体表面引入导体形成，导体与半导体间直接接触，或者隔着钝化层接触，导体覆盖区域含有所述斜坡结构的表面。
4.一种带有斜坡的半导体器件终端结构，包括：
斜坡结构，由半导体经过干法刻蚀后形成，位于所述半导体器件中有源区的***，其结构长度大于100微米，结构高度小于10微米；
沟槽结构，由半导体经过干法刻蚀后形成，位于所述斜坡结构的***；
填充介质，位于沟槽结构中的填充材料；以及
注入结构，通过在半导体上进行离子注入形成，被注入区域中含有所述斜坡结构的表面或含有所述沟槽结构的表面。
5.一种带有斜坡的半导体器件终端结构，包括：
斜坡结构，由半导体经过干法刻蚀后形成，位于所述半导体器件中有源区的***，其结构长度大于100微米，结构高度小于10微米；
沟槽结构，由半导体经过干法刻蚀后形成，位于所述斜坡结构的***；
填充介质，位于沟槽结构中的填充材料；以及
场板结构，通过在半导体表面引入导体形成，导体与半导体间直接接触，或者隔着钝化层接触，导体覆盖区域含有所述斜坡结构的表面或含有所述填充介质的表面。
6.一种带有斜坡的半导体器件终端结构，包括：
斜坡结构，由半导体经过干法刻蚀后形成，位于所述半导体器件中有源区的***，其结构长度大于100微米，结构高度小于10微米；
注入结构，通过在半导体上进行离子注入形成，被注入区域中含有所述斜坡结构的表面，或含有所述沟槽结构的表面；以及
场板结构，通过在半导体表面引入导体形成，导体与半导体间直接接触，或者隔着钝化层接触，导体覆盖区域含有所述斜坡结构的表面或含有所述填充介质的表面。
7.一种带有斜坡的半导体器件终端结构，包括：
斜坡结构，由半导体经过干法刻蚀后形成，位于所述半导体器件中有源区的***，其结构长度大于100微米，结构高度小于10微米；
沟槽结构，由半导体经过干法刻蚀后形成，位于所述斜坡结构的***；
填充介质，位于沟槽结构中的填充材料；
场板结构，通过在半导体表面引入导体形成，导体与半导体间直接接触，或者隔着钝化层接触，导体覆盖区域含有所述斜坡结构的表面或含有所述填充介质的表面；以及
注入结构，通过在半导体上进行离子注入形成，被注入区域中含有所述斜坡结构的表面或含有所述沟槽结构的表面。
8.根据权利要求1-7中任一项所述的半导体器件终端结构的斜坡结构的制造方法，包括：
在所述半导体表面涂覆一层光刻胶；
将具有渐变设计的光刻板置于光刻胶上方；
通过所述光刻板对光刻胶进行曝光；
将半导体及其上覆盖的光刻胶一起置入显影液中；
将显影后的半导体及其上剩余的光刻胶一起进行加热，直到光刻胶出现局部流动，并形成光刻胶斜坡，其结构长度大于100微米；
将所述半导体及其上的所述光刻胶斜坡放入干法刻蚀装置；以及
通过干法刻蚀去除光刻胶斜坡及部分半导体，最终形成半导体斜坡结构。
9.根据权利要求2、4、6、7中任一项所述的半导体器件终端结构的注入结构的制造方法，包括：
半导体器件有源区的形成过程中，使用了离子注入步骤；以及
所述注入结构的形成，利用了或部分利用了半导体器件有源区形成过程中使用的离子注入步骤。
10.根据权利要求3、5、6、7中任一项所述的半导体器件终端结构的场板结构的制造方法，包括：
半导体器件有源区的形成过程中，使用了导体沉积或生长步骤；以及
所述场板结构的形成，利用了或部分利用了所述半导体器件有源区形成过程中使用的导体沉积或生长步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110515569.1A CN113299735B (zh) | 2021-05-12 | 2021-05-12 | 一种带有斜坡的半导体器件终端结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110515569.1A CN113299735B (zh) | 2021-05-12 | 2021-05-12 | 一种带有斜坡的半导体器件终端结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113299735A true CN113299735A (zh) | 2021-08-24 |
| CN113299735B CN113299735B (zh) | 2022-08-05 |
Family
ID=77321616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110515569.1A Active CN113299735B (zh) | 2021-05-12 | 2021-05-12 | 一种带有斜坡的半导体器件终端结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113299735B (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4532005A (en) * | 1984-05-21 | 1985-07-30 | At&T Bell Laboratories | Device lithography using multi-level resist systems |
| WO2007002059A1 (en) * | 2005-06-28 | 2007-01-04 | Micron Technology, Inc. | Process for creating tilted microlens |
| CN103353209A (zh) * | 2013-06-20 | 2013-10-16 | 京东方科技集团股份有限公司 | 一种真空干燥装置及光刻工艺 |
| CN103579073A (zh) * | 2012-07-20 | 2014-02-12 | 上海华虹Nec电子有限公司 | 深沟槽填充方法 |
| CN104576345A (zh) * | 2013-10-29 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 功率器件中斜坡场板结构的制备方法 |
| CN104681681A (zh) * | 2013-12-03 | 2015-06-03 | 上海蓝光科技有限公司 | 一种用于ⅲ-ⅴ族氮化物生长的衬底结构及其制备方法 |
| CN106504981A (zh) * | 2016-10-14 | 2017-03-15 | 电子科技大学 | 一种制备角度可控缓坡微结构的方法 |
| CN107275382A (zh) * | 2017-06-20 | 2017-10-20 | 中国科学院微电子研究所 | 一种基于台面多区复合jte终端结构的器件及其制作方法 |
| CN107706108A (zh) * | 2017-10-11 | 2018-02-16 | 中国科学院微电子研究所 | 一种碳化硅器件结终端制作方法 |
| CN108346688A (zh) * | 2018-01-25 | 2018-07-31 | 中国科学院微电子研究所 | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 |
| US20190131446A1 (en) * | 2017-10-27 | 2019-05-02 | Infineon Technologies Ag | Semiconductor Device with Junction Termination Zone |
| CN109814329A (zh) * | 2018-12-14 | 2019-05-28 | 浙江大学 | 一种渐变光刻版图及其半导体表面制造方法 |
| CN112201686A (zh) * | 2020-09-08 | 2021-01-08 | 浙江大学 | 一种超级结器件及终端 |
-
2021
- 2021-05-12 CN CN202110515569.1A patent/CN113299735B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4532005A (en) * | 1984-05-21 | 1985-07-30 | At&T Bell Laboratories | Device lithography using multi-level resist systems |
| WO2007002059A1 (en) * | 2005-06-28 | 2007-01-04 | Micron Technology, Inc. | Process for creating tilted microlens |
| CN103579073A (zh) * | 2012-07-20 | 2014-02-12 | 上海华虹Nec电子有限公司 | 深沟槽填充方法 |
| CN103353209A (zh) * | 2013-06-20 | 2013-10-16 | 京东方科技集团股份有限公司 | 一种真空干燥装置及光刻工艺 |
| CN104576345A (zh) * | 2013-10-29 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 功率器件中斜坡场板结构的制备方法 |
| CN104681681A (zh) * | 2013-12-03 | 2015-06-03 | 上海蓝光科技有限公司 | 一种用于ⅲ-ⅴ族氮化物生长的衬底结构及其制备方法 |
| CN106504981A (zh) * | 2016-10-14 | 2017-03-15 | 电子科技大学 | 一种制备角度可控缓坡微结构的方法 |
| CN107275382A (zh) * | 2017-06-20 | 2017-10-20 | 中国科学院微电子研究所 | 一种基于台面多区复合jte终端结构的器件及其制作方法 |
| CN107706108A (zh) * | 2017-10-11 | 2018-02-16 | 中国科学院微电子研究所 | 一种碳化硅器件结终端制作方法 |
| US20190131446A1 (en) * | 2017-10-27 | 2019-05-02 | Infineon Technologies Ag | Semiconductor Device with Junction Termination Zone |
| CN108346688A (zh) * | 2018-01-25 | 2018-07-31 | 中国科学院微电子研究所 | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 |
| CN109814329A (zh) * | 2018-12-14 | 2019-05-28 | 浙江大学 | 一种渐变光刻版图及其半导体表面制造方法 |
| CN112201686A (zh) * | 2020-09-08 | 2021-01-08 | 浙江大学 | 一种超级结器件及终端 |
Non-Patent Citations (1)
| Title |
|---|
| HU LONG: "Single-Mask Implantation-Free Technique Based on Aperture Density Modulation for Termination in High-Voltage SiC Thyristors", 《IEEE》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113299735B (zh) | 2022-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920000708B1 (ko) | 포토레지스트 에치백 기술을 이용한 트렌치 캐패시터 형성방법 | |
| CN110911281B (zh) | 具有沟槽型栅极的半导体器件及其制造方法 | |
| JPH0126183B2 (zh) | ||
| KR20000004472A (ko) | 트렌치 게이트 구조의 전력 반도체장치 및 그 제조방법 | |
| CN107863318B (zh) | 基于间距倍增形成的集成电路图案及形成方法 | |
| US6281068B1 (en) | Method for buried plate formation in deep trench capacitors | |
| US6933215B2 (en) | Process for doping a semiconductor body | |
| CN113299735B (zh) | 一种带有斜坡的半导体器件终端结构及其制造方法 | |
| CN112164652B (zh) | 一种对角通流方胞igbt及其制造方式 | |
| KR100276212B1 (ko) | 기판에트랜치절연을형성하는방법 | |
| US20100216054A1 (en) | Fuel cell with large exchange surface area | |
| JP3738958B2 (ja) | 深いトレンチ・キャパシタの製造方法 | |
| WO2023098343A1 (zh) | 一种全环绕多通道漂移区横向功率器件及其制造方法 | |
| CN113299557B (zh) | 屏蔽栅场效应晶体管及其形成方法 | |
| CN112017987B (zh) | 半导体测试结构 | |
| CN210866184U (zh) | 一种半导体器件的终端结构 | |
| US20020048895A1 (en) | Method of improving planarity of a photoresist | |
| CN112164980A (zh) | 一种dfb芯片的脊钝化方法 | |
| CN100444352C (zh) | 用于利用栅阶梯化非对称凹陷制作半导体器件的方法 | |
| CN211295103U (zh) | 具有渐变结深的芯片终端结构 | |
| CN102222617B (zh) | 高密度沟槽式功率半导体结构的制造方法 | |
| KR100242524B1 (ko) | 반도체장치의 소자격리방법 | |
| JPS6116545A (ja) | 半導体集積回路装置の製造方法 | |
| KR100674901B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| CN112271160A (zh) | 一种低应力多晶硅半介质隔离槽的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230607 Address after: 312000 No. 518, Linjiang Road, Gaobu street, Yuecheng District, Shaoxing City, Zhejiang Province Patentee after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd. Address before: 310012 No. 38, Zhejiang Road, Hangzhou, Zhejiang, Xihu District Patentee before: ZHEJIANG University |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231218 Address after: Room 203-18, Building 1, No. 1433 Renmin East Road, Gaobu Street, Yuecheng District, Shaoxing City, Zhejiang Province, 312035 Patentee after: Xinlian Power Technology (Shaoxing) Co.,Ltd. Address before: 312000 No. 518, Linjiang Road, Gaobu street, Yuecheng District, Shaoxing City, Zhejiang Province Patentee before: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd. |