CN108334468A - 一种MIPI C-Phy TX输出状态的转换控制电路 - Google Patents
一种MIPI C-Phy TX输出状态的转换控制电路 Download PDFInfo
- Publication number
- CN108334468A CN108334468A CN201810149779.1A CN201810149779A CN108334468A CN 108334468 A CN108334468 A CN 108334468A CN 201810149779 A CN201810149779 A CN 201810149779A CN 108334468 A CN108334468 A CN 108334468A
- Authority
- CN
- China
- Prior art keywords
- signal
- output
- circuit
- signals
- phase inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0002—Multistate logic
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
Abstract
本申请提供了一种MIPI C‑Phy TX端输出状态的转换控制电路,包括一级电路、二级电路、三级电路和驱动控制电路。一级电路用于根据MIPI的并串转换电路输出的字符信号和工作时钟信号输出Flip信号、Rotation信号和Polarity信号;二级电路为环形电路,环形电路用于根据述Flip信号、Rotation信号、Polarity信号、工作时钟信号和复位控制信号输出A信号、B信号和C信号;三级电路用于根据A信号、B信号、C信号和工作时钟信号,并根据作为初始值的复位控制信号输出第一输出信号、第二输出信号和第三输出信号;驱动控制电路用于对第一输出信号、第二输出信号和第三输出信号进行编码处理,得到转换控制信号。本电路使并串转换电路输出的字符信号能有效地转换为传输线上状态并输出到RX端。
Description
技术领域
本申请涉及移动通信技术领域,更具体地说,涉及一种MIPI C-Phy TX端输出状态的转换控制电路。
背景技术
MIPI(mobile industry processor interface)是移动行业处理器接口,是MIPI联盟发起的为移动设备应用的处理器制定的开放标准和规范。C-Phy是MIPI 最新的一种接口协议,不同于MIPI之前的D-Phy、M-Phy使用两根线组成的差分信号传输方式,C-Phy采用三根线传输信号,三根线上的电压不同,得到不同的线上状态Wire State。TX端会根据需要传输的16bit真实数据通过查表映射转换层21bit数据,21bit包含7个字符symbol。如果需要将该7个symbol 传输至RX端,需要控制线上状态进行7次跳变。
目前,在现有的论文和专利材料中尚没有任何对线上状态进行控制的具体实现方法,但可以提出两种实现此功能的方案。第一种方案为在数据处理模块进行操作,如图1所示,21bit数据首先不进行串转并操作,而是继续读取后面6个21bit数据组,7次读取的结果共147bit通过逻辑关系进行操作,可以得到后面7个线上状态。然后通过P2S转换为串行再通过编码转换为驱动driver的控制信号。
第二种方案的整体架构与图1类似,但是Symbol to Wire State转换电路结构不同。该方案使用前后两个seril_clk周期的symbol进行逻辑操作,例如 SN和SN-1,通过列取所有可能的输入排列组合,并结合需要得出的输出结果,采取真值表计算,得到编码电路的结构。该方案思想最为简单,但是硬件开销大,比如,前后两个时钟周期的symbol共有6bit,排列组合共有26=64中排列方案,考虑到实际C-PHY协议,每个symbol有5种可能数值,所以共有5×5=25种组合,因此编码电路的组合逻辑需要25种输入端口,对应25 种输入数据组合,电路规模是比较大的。并且,组合逻辑越复杂,越会影响整个电路工作的最快频率,从而降低整个传输接口的带宽。方案一和方案二都存在理论的可行性,按照这两条思路可以最终实现电路功能,只是代价会偏大。
发明内容
有鉴于此,本申请提供一种MIPI C-Phy TX端输出状态的转换控制电路,用于输出用于对TX端的输出状态进行转换的转换控制信号,以控制线上状态进行跳变,以使并串转换电路输出的字符信号能够输出到RX端。
为了实现上述目的,现提出的方案如下:
一种MIPI C-Phy TX端输出状态的转换控制电路,包括一级电路、二级电路、三级电路和驱动控制电路,其中:
所述一级电路用于根据MIPI的并串转换电路输出的字符信号和工作时钟信号输出Flip信号、Rotation信号和Polarity信号;
所述二级电路为环形电路,所述环形电路用于根据述Flip信号、所述 Rotation信号、所述Polarity信号、所述工作时钟信号和复位控制信号输出A 信号、B信号和C信号;
所述三级电路用于根据所述A信号、所述B信号、所述C信号和所述工作时钟信号,并根据作为初始值的所述复位控制信号输出第一输出信号、第二输出信号和第三输出信号;
所述驱动控制电路用于对所述第一输出信号、所述第二输出信号和所述第三输出信号进行编码处理,得到用于对TX端输出状态进行转换的转换控制信号。
可选的,所述一级电路包括三个第一触发器,其中:
三个所述第一触发器分别用于根据MIPI的并串转换电路输出的字符信号和工作时钟信号输出Flip信号、Rotation信号和Rolarity信号。
可选的,所述环形电路包括成环形依次首尾连接的第二触发器、第二反相器、第二二输入选择器、第二三输入反相器、第三触发器、第三反相器、第三二输入选择器、第三三输入选择器、第四触发器、第四反相器、第四二输入选择器和第四三输入选择器。
可选的,所述第二触发器用于根据所述工作时钟信号、所述复位控制信号和所述第四三输入选择器输出的信号输出所述A信号;
所述第二反相器用于对所述A信号进行反相处理;
所述第二二输入选择器用于接收所述A信号、所述第二反相器输出的信号和所述Polarity信号;
所述第二三输入选择器用于接收所述第二二输入选择器输出的信号、所述第三反相器输出的信号、所述第四二输入选择器输出的信号、所述Flip信号和所述Rotation信号;
所述第三触发器用于根据所述工作时钟信号、所述复位控制信号和所述第二三输入选择器输出的信号输出所述B信号;
所述第三反相器用于对所述B信号进行反相处理;
所述第三二输入选择器用于接收所述B信号、所述第三反相器输出的信号和所述Polarity信号;
所述第三三输入选择器用于接收所述第三二输入选择器输出的信号、所述第四反相器输出的信号、所述第二二输入选择器输出的信号、所述Flip信号和所述Rotation信号;
所述第四触发器用于根据所述工作时钟信号、所述复位控制信号和所述第三三输入选择器输出的信号输出所述C信号;
所述第四反相器用于对所述C信号进行反相处理;
所述第四二输入选择器用于接收所述C信号、所述第四反相器输出的信号和所述Polarity信号;
所述第四三输入选择器用于所述第四二输入选择器输出的信号、所述第二反相器输出的信号、所述第三二输入选择器输出的信号、所述Flip信号和所述Rotation信号。
可选的,三级电路包括第五触发器、第六触发器和第七触发器,其中:
所述第五触发器用于根据所述C信号、所述工作时钟信号和所述复位控制信号输出所述第一输出信号;
所述第六触发器用于根据所述B信号、所述工作时钟信号和所述复位控制信号输出所述第二输出信号;
所述第七触发器用于根据所述A信号、所述工作时钟信号和所述复位控制信号输出所述第三输出信号。
可选的,所述转换控制信号包括第一控制信号、第二控制信号、第三控制信号、第四控制信号、第五控制信号和第六控制信号,所述驱动控制电路包括第五反相器、第六反相器、第七反相器、第一与门电路、第二与门电路、第三与门电路、第四与门电路、第五与门电路和第六与门电路,其中:
所述第五反相器用于对所述第一输出信号进行反相处理,所述第六反相器用于对所述第二输出信号进行反相处理,所述第七反相器用于对所述第三输出信号进行反相处理;
所述第一与门电路用于根据所述第五反相器输出的信号和所述第三输出信号输出所述第一控制信号;
所述第二与门电路用于根据所述第七反相器输出的信号和所述第二输出信号输出所述第二控制信号;
所述第三与门电路用于根据所述第六反相器输出的信号和所述第一输出信号输出所述第三控制信号;
所述第四与门电路用于根据所述第七反相器输出的信号和所述第一输出信号输出所述第四控制信号;
所述第五与门电路用于根据所述第六反相器输出的信号和所述第三输出信号输出所述第五控制信号;
所述第六与门电路用于根据所述第五反相器输出的信号和所述第二输出信号输出所述第六控制信号。
从上述的技术方案可以看出,本申请公开了一种MIPI C-Phy TX端输出状态的转换控制电路,包括一级电路、二级电路、三级电路和驱动控制电路。一级电路用于根据MIPI的并串转换电路输出的字符信号和工作时钟信号输出 Flip信号、Rotation信号和Polarity信号;二级电路为环形电路,环形电路用于根据述Flip信号、Rotation信号、Polarity信号、工作时钟信号和复位控制信号输出A信号、B信号和C信号;三级电路用于根据A信号、B信号、C 信号和工作时钟信号,并根据作为初始值的复位控制信号输出第一输出信号、第二输出信号和第三输出信号;驱动控制电路用于对第一输出信号、第二输出信号和第三输出信号进行编码处理,得到用于对TX端输出状态进行转换的转换控制信号。在得到上述的转换控制信号后,即可实现对线上状态跳变的控制,从而使并串转换电路输出的字符信号能有效地转换为传输线上的状态并输出到RX端。
且本申请的技术方案通过多级电路的方式实现信号的变换,每级电路即可用较少的元件即可实现,因此整体电路规模较小,组合逻辑也较简单,从而使整个电路工作的频率较快,提高了整个传输接口的带宽。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请提供的一种转换控制方案的结构简图;
图2为本申请实施例提供的一种MIPI C-Phy TX端输出状态的转换控制电路的电路图;
图3为本申请实施例的一级电路的电路图;
图4为本申请实施例的二级电路的电路图;
图5为本申请实施例的三级电路的电路图;
图6为本申请实施例的驱动控制电路的电路图;
图7为本申请实施例的转换控制电路的具体应用实例图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
实施例
图2为本申请实施例提供的一种MIPI C-Phy TX端输出状态的转换控制电路的电路图。
如图2所示,本实施例提供的转换控制电路应用于MIPI中,具体包括一级电路10、二级电路20、三级电路30和驱动控制电路40。
一级电路10与MIPI的并串转换电路相连接,用于接收该并串转换电路输出的字符信号,并根据该字符信号和***的工作时钟信号输出Flip信号、 Rotation信号和Polarity信号。Flip信号指的是状态跳转信号,仅跳变极性; Rtation信号指的是传输线上状态跳转方式信号,有CW\CCW两个方向,CW 代表顺时针方向,CCW代表逆时针方向;Polarity信号是指传输线上状态跳转方式,同时也发生极性改变。
二级电路为环形电路,该环形电路用于根据以及电路输出的Flip信号、 Rotation信号和Polarity信号,并根据***的工作时钟信号和复位控制信号输出A信号、B信号和C信号。
三级电路用于根据二级电路输出的A信号、B信号和C信号,还根据上述的工作时钟信号和作为初始值的复位控制信号输出第一输出信号、第二输出信号和第三输出信号。
驱动控制电路用于对三级电路输出的第一输出信号、第二输出信号和第三输出信号进行编码处理,从而得到用于对TX端的输出状态进行控制的转换控制信号。
从上述技术方案可以看出,本实施例提供了一种MIPI C-Phy TX端输出状态的转换控制电路,包括一级电路、二级电路、三级电路和驱动控制电路。一级电路用于根据MIPI的并串转换电路输出的字符信号和工作时钟信号输出 Flip信号、Rotation信号和Polarity信号;二级电路为环形电路,环形电路用于根据述Flip信号、Rotation信号、Polarity信号、工作时钟信号和复位控制信号输出A信号、B信号和C信号;三级电路用于根据A信号、B信号、C 信号和工作时钟信号,并根据作为初始值的复位控制信号输出第一输出信号、第二输出信号和第三输出信号;驱动控制电路用于对第一输出信号、第二输出信号和第三输出信号进行编码处理,得到用于对TX端输出状态进行转换的转换控制信号。在得到上述的转换控制信号后,即可实现对线上状态跳变的控制,从而使并串转换电路输出的字符信号能有效地转换为传输线上状态并输出到RX端。
且本申请的技术方案通过多级电路的方式实现信号的变换,每级电路即可用较少的元件即可实现,因此整体电路规模较小,组合逻辑也较简单,从而使整个电路工作的频率较快,提高了整个传输接口的带宽。图7为本申请提供了一种具体的实例图,其中为本申请的转换控制电路的具体应用场景。
本实施例中的一级电路10用于对字符信号进行采样,包括三个第一触发器101,如图3所示。为了保证电路时序的准确性,每个第一触发器均接收与并串转换电路相同的工作时钟信号,且三个第一触发器依次接收并串转换电路输出的三位字符信号中的每一位,具体分布为TX_Flip、TX_Rotation和 TX_Polarity,并依次输出Flip信号、Rotation信号和Polarity信号。
本实施例中二级电路20为环形电路,该环形电路包括成环形依次首尾连接的第二触发器201、第二反相器202、第二二输入选择器203、第二三输入选择器204、第三触发器205、第三反相器206、第三二输入选择器207、第三三输入选择器208、第四触发器209、第四反相器210、第四二输入选择器 211和第四三输入选择器212,如图4所示。
第二触发器用于根据工作时钟信号Seril_Clk、复位控制信号和第四三输入选择器输出的信号输出上述A信号;第二反相器用于对A信号进行反相处理,得到A_b;第二二输入选择器用于接收A信号、第二反相器输出的信号 A_b和Polarity信号;第二三输入选择器用于接收第二二输入选择器输出的信号A_s、第三反相器输出的信号B_b、第四二输入选择器输出的信号C_s、Flip 信号和Rotation信号。
第三触发器用于根据工作时钟信号、复位控制信号和第二三输入选择器输出的信号输出B信号;第三反相器用于对B信号进行反相处理,得到B_b;第三二输入选择器用于接收B信号、第三反相器输出的信号B_b和Polarity 信号;第三三输入选择器用于接收第三二输入选择器输出的信号B_s、第四反相器输出的信号C_b、第二二输入选择器输出的信号A_s、Flip信号和Rotation 信号。
第四触发器用于根据工作时钟信号、复位控制信号和第三三输入选择器输出的信号输出C信号;第四反相器用于对C信号进行反相处理,得到C_b;第四二输入选择器用于接收C信号、第四反相器输出的信号C_b和Polarity 信号;第四三输入选择器用于第四二输入选择器输出的信号C_s、第二反相器输出的信号A_b、第三二输入选择器输出的信号B_s、Flip信号和Rotation信号。
电路工作时,复位控制信号Rstn首先置0,3个触发器输出被固定,然后置1,触发器在时钟到来时可以正常工作。通过Rstn信号控制,可以使3个触发器输出设定一个初始值1,0,0,作为整个转换电路初始的工作状态。
可以对照(Flip,Rotation,Polarity)的不同值对电路的工作进行说明,简称(F,R,P),设定初始状态是A,B,C。
(F,P,R)=000,表示逆时针旋转,极性不翻转,3个触发器的输入分别为C,A,B,下一时钟周期触发器输出C,A,B
(F,P,R)=001,表示逆时针旋转,极性翻转,第二触发器,第三触发器和第四触发器的输入分别为C_b,A_b,B_b,下一clk周期触发器输出C_b, A_b,B_b
(F,P,R)=010,表示顺时针旋转,极性不翻转,第二触发器,第三触发器和第四触发器的输入分别为B,C,A,下一clk周期触发器输出B,C,A
(F,P,R)=011,表示顺时针旋转,极性翻转,第二触发器,第三触发器和第四触发器的输入分别为B_b,C_b,A_b,下一clk周期触发器输出B_b, C_b,A_b
(F,P,R)=1XX,表示不旋转,极性翻转,第二触发器,第三触发器和第四触发器的输入分别为A_b,B_b,C_b,下一clk周期触发器输出A_b, B_b,C_b
通过上述分析,可以实现从初始状态A,B,C向不同状态的转换。
三级电路30用于对A信号、B信号和C信号进行编码处理,具体包括第五触发器301、第六触发器302和第七触发器303,如图5所示。所述第五触发器用于根据所述C信号、所述工作时钟信号和所述复位控制信号输出所述第一输出信号O0;所述第六触发器用于根据所述B信号、所述工作时钟信号和所述复位控制信号输出所述第二输出信号O1;所述第七触发器用于根据所述A信号、所述工作时钟信号和所述复位控制信号输出所述第三输出信号O2。
O2/O1/O0的组合分别代表+X,-X,+Y,-Y,+Z,-Z六种状态,如下表所示:
O2 | O1 | O0 | |
+X | 1 | 0 | 0 |
-X | 0 | 1 | 1 |
+Y | 0 | 1 | 0 |
-Y | 1 | 0 | 1 |
+Z | 0 | 0 | 1 |
-Z | 1 | 1 | 0 |
驱动控制电路40用于对三级电路输出的三种输出信号进行编码处理,从而得到包括第一控制信号PU_A、第二控制信号PU_B、第三控制信号PU_C、第四控制信号PD_A、第五控制信号PD_B和第六控制信号PD_C的六种控制转换控制信号。PU_A用于控制驱动控制电路拉高传输线A,PU_B用于控制控制驱动电路拉高传输线B,PU_C用于控制驱动控制电路拉高传输线C, PD_A用于控制驱动控制电路拉低传输线A,PU_B用于控制驱动控制电路拉低传输线B,PU_C用于控制驱动控制电路拉低传输线C。该驱动控制电路包括第五反相器401、第六反相器402、第七反相器403、第一与门电路411、第二与门电路412、第三与门电路413、第四与门电路414、第五与门电路415 和第六与门电路416,如图6所示。
第五反相器用于对第一输出信号O0进行反相处理,得到O0_b,第六反相器用于对第二输出信号O1进行反相处理,得到O1_b,第七反相器用于对第三输出信号O2进行反相处理,得到O2_b。
第一与门电路用于根据第五反相器输出的信号O0_b和第三输出信号O2 输出第一控制信号PU_A;第二与门电路用于根据第七反相器输出的信号O2_b和第二输出信号O1输出第二控制信号PU_B;第三与门电路用于根据第六反相器输出的信号O1_b和第一输出信号O0输出第三控制信号PU_C;第四与门电路用于根据第七反相器输出的信号O2_b和第一输出信号O0输出第四控制信号PD_A;第五与门电路用于根据第六反相器输出的信号O1_b和第三输出信号输O2出第五控制信号PD_B;第六与门电路用于根据第五反相器输出的信号O0_b和第二输出信号O1输出第六控制信号PD_C。
上述对应关系如下表所示:
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白,本申请实施例的实施例可提供为方法、装置、或计算机程序产品。因此,本申请实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质 (包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请实施例是参照根据本申请实施例的方法、终端设备(***)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上,使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本申请实施例的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本申请实施例范围的所有变更和修改。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本申请所提供的技术方案进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想;同时,对于本领域的一般技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。
Claims (6)
1.一种MIPI C-Phy TX端输出状态的转换控制电路,其特征在于,包括一级电路、二级电路、三级电路和驱动控制电路,其中:
所述一级电路用于根据MIPI的并串转换电路输出的字符信号和工作时钟信号输出Flip信号、Rotation信号和Polarity信号;
所述二级电路为环形电路,所述环形电路用于根据述Flip信号、所述Rotation信号、所述Polarity信号、所述工作时钟信号和复位控制信号输出A信号、B信号和C信号;
所述三级电路用于根据所述A信号、所述B信号、所述C信号和所述工作时钟信号,并根据作为初始值的所述复位控制信号输出第一输出信号、第二输出信号和第三输出信号;
所述驱动控制电路用于对所述第一输出信号、所述第二输出信号和所述第三输出信号进行编码处理,得到用于对TX端输出状态进行转换的转换控制信号。
2.如权利要求1所述的转换控制电路,其特征在于,所述一级电路包括三个第一触发器,其中:
三个所述第一触发器分别用于根据MIPI的并串转换电路输出的字符信号和工作时钟信号输出Flip信号、Rotation信号和Polarity信号。
3.如权利要求1所述的转换控制电路,其特征在于,所述环形电路包括成环形依次首尾连接的第二触发器、第二反相器、第二二输入选择器、第二三输入选择器、第三触发器、第三反相器、第三二输入选择器、第三三输入选择器、第四触发器、第四反相器、第四二输入选择器和第四三输入选择器。
4.如权利要求3所述的转换控制电路,其特征在于,所述第二触发器用于根据所述工作时钟信号、所述复位控制信号和所述第四三输入选择器输出的信号输出所述A信号;
所述第二反相器用于对所述A信号进行反相处理;
所述第二二输入选择器用于接收所述A信号、所述第二反相器输出的信号和所述Polarity信号;
所述第二三输入选择器用于接收所述第二二输入选择器输出的信号、所述第三反相器输出的信号、所述第四二输入选择器输出的信号、所述Flip信号和所述Rotation信号;
所述第三触发器用于根据所述工作时钟信号、所述复位控制信号和所述第二三输入选择器输出的信号输出所述B信号;
所述第三反相器用于对所述B信号进行反相处理;
所述第三二输入选择器用于接收所述B信号、所述第三反相器输出的信号和所述Polarity信号;
所述第三三输入选择器用于接收所述第三二输入选择器输出的信号、所述第四反相器输出的信号、所述第二二输入选择器输出的信号、所述Flip信号和所述Rotation信号;
所述第四触发器用于根据所述工作时钟信号、所述复位控制信号和所述第三三输入选择器输出的信号输出所述C信号;
所述第四反相器用于对所述C信号进行反相处理;
所述第四二输入选择器用于接收所述C信号、所述第四反相器输出的信号和所述Polarity信号;
所述第四三输入选择器用于所述第四二输入选择器输出的信号、所述第二反相器输出的信号、所述第三二输入选择器输出的信号、所述Flip信号和所述Rotation信号。
5.如权利要求1所述的转换控制电路,其特征在于,三级电路包括第五触发器、第六触发器和第七触发器,其中:
所述第五触发器用于根据所述C信号、所述工作时钟信号和所述复位控制信号输出所述第一输出信号;
所述第六触发器用于根据所述B信号、所述工作时钟信号和所述复位控制信号输出所述第二输出信号;
所述第七触发器用于根据所述A信号、所述工作时钟信号和所述复位控制信号输出所述第三输出信号。
6.如权利要求1所述的转换控制电路,其特征在于,所述转换控制信号包括第一控制信号、第二控制信号、第三控制信号、第四控制信号、第五控制信号和第六控制信号,所述驱动控制电路包括第五反相器、第六反相器、第七反相器、第一与门电路、第二与门电路、第三与门电路、第四与门电路、第五与门电路和第六与门电路,其中:
所述第五反相器用于对所述第一输出信号进行反相处理,所述第六反相器用于对所述第二输出信号进行反相处理,所述第七反相器用于对所述第三输出信号进行反相处理;
所述第一与门电路用于根据所述第五反相器输出的信号和所述第三输出信号输出所述第一控制信号;
所述第二与门电路用于根据所述第七反相器输出的信号和所述第二输出信号输出所述第二控制信号;
所述第三与门电路用于根据所述第六反相器输出的信号和所述第一输出信号输出所述第三控制信号;
所述第四与门电路用于根据所述第七反相器输出的信号和所述第一输出信号输出所述第四控制信号;
所述第五与门电路用于根据所述第六反相器输出的信号和所述第三输出信号输出所述第五控制信号;
所述第六与门电路用于根据所述第五反相器输出的信号和所述第二输出信号输出所述第六控制信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810149779.1A CN108334468B (zh) | 2018-02-13 | 2018-02-13 | 一种MIPI C-Phy TX输出状态的转换控制电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810149779.1A CN108334468B (zh) | 2018-02-13 | 2018-02-13 | 一种MIPI C-Phy TX输出状态的转换控制电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108334468A true CN108334468A (zh) | 2018-07-27 |
CN108334468B CN108334468B (zh) | 2021-03-09 |
Family
ID=62929540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810149779.1A Active CN108334468B (zh) | 2018-02-13 | 2018-02-13 | 一种MIPI C-Phy TX输出状态的转换控制电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108334468B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101110588A (zh) * | 2006-07-13 | 2008-01-23 | 松下电器产业株式会社 | 输出控制电路 |
CN101989244A (zh) * | 2009-08-05 | 2011-03-23 | 华为技术有限公司 | 一种信号转换装置、方法及通信设备 |
CN102932489A (zh) * | 2012-10-28 | 2013-02-13 | 中国电子科技集团公司第十研究所 | 多通道arinc429总线接口 |
CN103888147A (zh) * | 2014-04-09 | 2014-06-25 | 龙迅半导体科技(合肥)有限公司 | 一种串行转并行转换电路和转换器以及转换*** |
US20140189184A1 (en) * | 2012-12-28 | 2014-07-03 | Nicholas Adams | Creating dynamic fixed functionality for a hardware device system |
CN105827123A (zh) * | 2016-05-20 | 2016-08-03 | 杰华特微电子(杭州)有限公司 | 电源变换电路及其驱动控制电路 |
CN107066416A (zh) * | 2016-12-20 | 2017-08-18 | 华为技术有限公司 | 串行通信***的驱动电路及驱动方法 |
-
2018
- 2018-02-13 CN CN201810149779.1A patent/CN108334468B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101110588A (zh) * | 2006-07-13 | 2008-01-23 | 松下电器产业株式会社 | 输出控制电路 |
CN101989244A (zh) * | 2009-08-05 | 2011-03-23 | 华为技术有限公司 | 一种信号转换装置、方法及通信设备 |
CN102932489A (zh) * | 2012-10-28 | 2013-02-13 | 中国电子科技集团公司第十研究所 | 多通道arinc429总线接口 |
US20140189184A1 (en) * | 2012-12-28 | 2014-07-03 | Nicholas Adams | Creating dynamic fixed functionality for a hardware device system |
CN103888147A (zh) * | 2014-04-09 | 2014-06-25 | 龙迅半导体科技(合肥)有限公司 | 一种串行转并行转换电路和转换器以及转换*** |
CN105827123A (zh) * | 2016-05-20 | 2016-08-03 | 杰华特微电子(杭州)有限公司 | 电源变换电路及其驱动控制电路 |
CN107066416A (zh) * | 2016-12-20 | 2017-08-18 | 华为技术有限公司 | 串行通信***的驱动电路及驱动方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108334468B (zh) | 2021-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101752157B1 (ko) | 파티셔닝된 데이터 버스에 대한 인코딩 | |
CN104396203B (zh) | N相极性输出引脚模式复用器 | |
US20150043358A1 (en) | Run-length detection and correction | |
CN102339267A (zh) | I2c地址转换 | |
CN113572674A (zh) | 一种单线总线的链式连接通讯方法 | |
CN106774758B (zh) | 一种串联电路及计算设备 | |
CN109358570A (zh) | 支持多种总线驱动器通讯协议的控制器及其通讯控制方法 | |
CN102193888A (zh) | 数据传输***与可编程串行***设备接口控制器 | |
US5398327A (en) | Central processing unit including two-valued/n-valued conversion unit | |
CN113075904A (zh) | 一种plc扩展***、plc***通信方法及存储介质 | |
CN108984446B (zh) | 基于fpga原语的phy接口及fpga芯片 | |
CN108334468A (zh) | 一种MIPI C-Phy TX输出状态的转换控制电路 | |
CN206100049U (zh) | 一种协议转换器 | |
CN102130744B (zh) | 计算循环冗余校验码的方法和装置 | |
CN109460379A (zh) | 一种串口选择的方法及切换装置 | |
CN104252560A (zh) | 基于现场可编程门阵列的集中缓存式装置及设计方法 | |
CN104679448B (zh) | 数据比特流转换的方法和装置 | |
CN111381875B (zh) | 数据比较器、数据处理方法、芯片及电子设备 | |
CN105354150A (zh) | 一种内容匹配方法和装置 | |
CN203800920U (zh) | 一种应用于熔丝电路的信号转换电路 | |
US20050120155A1 (en) | Multi-bus I2C system | |
CN216748734U (zh) | 一种异步串口电平电路 | |
CN112765915B (zh) | 通信端口的连接方法、终端及存储介质 | |
CN103530234B (zh) | 一种用于可配置位宽ram的写入路径选择及控制电路 | |
JPS5821299B2 (ja) | メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |