CN108288482B - 存储设备及其刷新方法 - Google Patents

存储设备及其刷新方法 Download PDF

Info

Publication number
CN108288482B
CN108288482B CN201810019422.1A CN201810019422A CN108288482B CN 108288482 B CN108288482 B CN 108288482B CN 201810019422 A CN201810019422 A CN 201810019422A CN 108288482 B CN108288482 B CN 108288482B
Authority
CN
China
Prior art keywords
refresh
temperature data
memory
command
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810019422.1A
Other languages
English (en)
Other versions
CN108288482A (zh
Inventor
崔洹准
梁熙甲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108288482A publication Critical patent/CN108288482A/zh
Application granted granted Critical
Publication of CN108288482B publication Critical patent/CN108288482B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

一种存储设备包括：存储单元阵列，包括多个存储单元行；温度传感器，检测存储单元阵列的温度并生成内部温度数据；第一寄存器，存储从存储设备外部接收的外部温度数据；以及刷新控制单元，通过比较内部温度数据和外部温度数据来确定以与外部温度数据对应的刷新频率接收的刷新命令的跳过率，并且响应于基于跳过率跳过和发送的刷新命令对多个存储单元行执行刷新操作。

Description

存储设备及其刷新方法
相关申请的交叉引用
本申请要求于2017年1月9日向韩国知识产权局提交的第10-2017-0002981号韩国专利申请的优先权，其内容通过引用整体并入本文。
技术领域
本公开的实施例针对一种存储设备及其刷新方法。
背景技术
存储设备执行刷新操作以维持存储在存储单元中的数据。刷新操作消耗电力，因为存储单元所需的电荷再次被充电。为了降低刷新操作的功耗，刷新操作可以基于温度而被不同地执行。然而，由于每个存储设备的不同物理特性、放置位置等，不同存储设备的操作可能具有不同的温度依赖性。
发明内容
本公开的实施例可以响应于每个存储设备的温度来执行刷新操作。
此外，本公开的实施例可以适当地响应于存储设备的快速温度升高。
此外，即使干扰集中在存储设备的特定单元中，本公开的实施例也执行刷新操作。
本公开的示例性实施例提供了一种存储设备，包括：存储单元阵列，包含多个存储单元行；温度传感器，检测存储单元阵列的温度并生成内部温度数据；第一寄存器，存储从存储设备外部接收的外部温度数据；以及刷新控制单元，通过比较内部温度数据和外部温度数据来确定以与外部温度数据对应的刷新频率接收的刷新命令的跳过率，并且响应于基于跳过率跳过和发送的刷新命令对多个存储单元行执行刷新操作。
本公开的另一示例性实施例提供了一种刷新存储设备的方法，所述存储设备包括存储单元阵列，所述存储单元阵列包括多个存储单元行，所述方法包括：存储从存储器控制器接收的外部温度数据；确定对应于外部温度数据的刷新时段；以及响应于从存储器控制器接收的刷新命令，基于与刷新时段对应的比率，输出多个存储单元行地址或多个存储单元行地址中的至少一个弱单元行地址，其中，存储单元阵列的弱单元行具有比存储单元阵列的正常单元行更短的数据保持时间。
本公开的另一示例性实施例提供了一种存储***，包括：多个存储设备，每个存储设备包括：存储单元阵列，包含多个存储单元行，和温度传感器，通过检测存储单元阵列的温度生成内部温度数据；以及存储器控制器，从多个存储设备接收内部温度数据，并且以与内部温度数据的最高温度对应的频率向多个存储设备输出用于刷新多个存储单元行的刷新命令。
本公开的另一示例性实施例提供了一种存储设备，包括：存储单元阵列，包含多个存储单元行；温度传感器，检测存储单元阵列的温度并生成第一刷新率数据；第一寄存器，存储从存储设备的外部接收的第二刷新速率数据；以及刷新控制单元，基于比较第一刷新率数据和第二刷新率数据的结果，响应于接收的刷新命令，对多个存储单元行执行刷新操作。
本公开的另一示例性实施例提供了一种存储设备，包括：存储单元阵列，包括多个存储单元行，其中，存储单元行包括正常存储单元行和具有比正常存储单元行更短的数据保持时间的弱存储单元行；第一寄存器，存储从存储设备的外部接收的外部温度数据；以及刷新控制单元，通过比较存储单元阵列的内部温度数据和外部温度数据并且响应于基于跳过率跳过并执行的刷新命令对多个存储单元执行刷新操作，来确定以与外部温度数据对应的刷新频率接收的刷新命令的跳过率，其中，响应于接收的刷新命令中的至少一个对至少一个弱单元行执行刷新操作。
根据本公开的示例性实施例，可以减少刷新操作的功耗。
根据本公开的示例性实施例，可以提高存储在存储单元中的数据的安全性。
附图说明
图1示意性示出根据示例性实施例的存储***。
图2是图1所示的存储设备的框图。
图3是示出图2所示的存储设备的一些配置的框图。
图4是根据示例性实施例的存储设备的刷新方法的流程图。
图5是图4的方法中的一些步骤的详细流程图。
图6和图7是根据示例性实施例的刷新方法执行的刷新存储单元行的示例的时序图。
图8是根据示例性实施例的刷新方法刷新跳过的存储单元行的示例的时序图。
图9和图10是示出根据示例性实施例的刷新方法的温度和tREFW周期的曲线图。
图11是根据示例性实施例的刷新方法确定的刷新率和要跳过的刷新命令的数量的示例的表格。
图12是根据示例性实施例的存储设备被并入到移动***中的示例的框图。
图13是根据示例性实施例的存储设备被并入到计算***中的示例的框图。
具体实施方式
在以下描述中，假定半导体存储设备是动态随机存取存储器(DRAM)。然而，本公开的技术概念可以被本领域技术人员应用于其他半导体存储设备。
图1示意性示出根据示例性实施例的存储***。存储***包括多个存储库(bank)10-1和10-2以及存储器控制器20。为了便于说明，图1的存储***被示出为包括存储库两个10-1和10-2，并且每个存储库被示出为由四个存储设备100配置。然而，虽然图1描绘了两个存储库10-1和10-2以及四个存储设备100，但是本公开的实施例不限于此，根据其他实施例的存储***可以包括更多或更少的存储库，并且每个存储库可以包括更多或更少的存储设备。
根据实施例，包括在存储库10-1和10-2中的各个存储设备100从存储器控制器20接收命令/地址信号CA并执行命令/地址信号CA，并且将数据信号DQ发送到存储器控制器20或从存储器控制器20接收数据信号DQ。存储库10-1和10-2可以通过芯片选择信号CS0和CS1单独操作。
根据实施例，存储器控制器20控制存储设备100的整体操作，例如，读取、写入或刷新操作，并且可以至少部分地通过片上***(SoC)来实现。
接下来，参考图2，将详细描述存储设备100。
图2是图1所示的存储设备100的框图。图2所示的存储设备100是示例性的且非限制性的，并且在其他实施例中可以修改存储设备配置。此外，图2示出了第一至第四库存储阵列130a至130d，这是为了便于说明，并且实施例不限于此。例如，在其他示例性实施例中，可以在存储设备100中提供四个或更多个库阵列。
根据实施例，存储设备100可以包括一个或多个存储芯片，图2示出一个这种存储芯片的示例性的非限制性的配置。存储设备100包括数据I/O驱动器120、包含第一库存储阵列130a至第四库存储阵列130d的存储单元阵列130、对应于库阵列130a至130d布置的读出放大器131a至131d、库行译码器132a至132d和列译码器134a至134d、I/O门控电路133、控制单元150、刷新控制电路160、CA缓冲器170、地址缓冲器172、行地址选择器174、库控制逻辑176、列地址锁存器178和温度传感器180。刷新控制电路160可以被包括在控制单元150中或被单独配置。
根据实施例，存储设备100可以是动态随机存取存储器(DRAM)，诸如双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率(LPDDR)SDRAM、图形双倍数据速率(GDDR)SDRAM或rambus动态随机存取存储器(RDRAM)。可选地，在其他示例性实施例中，存储设备100可以是需要刷新操作的任何另一存储设备，诸如电阻式存储设备。
根据实施例，控制单元150控制存储设备100的整体操作，并且包括命令译码器152、刷新控制电路160和模式寄存器154及156。控制单元150生成控制信号，以根据从存储器控制器20接收的命令CMD执行写入操作或读取操作。此外，控制单元150基于从存储器控制器20接收的刷新命令来生成用于第一库存储阵列130a至第四库存储阵列130d的刷新操作的控制信号。
根据实施例，模式寄存器154和156存储用于设置存储设备100的操作环境的信息。具体地，当从存储器控制器20接收到模式寄存器写入(MRW)命令时，模式寄存器154存储从DQ垫接收的外部温度数据TEMP_R。
另外，根据实施例，模式寄存器156存储基于由温度传感器180检测并发送到控制单元150的内部温度数据TEMP的输出温度数据TEMP_M。当从存储器控制器20接收到模式寄存器读取(MRR)命令时，通过DQ垫将输出温度数据TEMP_M发送到存储器控制器20。
根据实施例，内部温度数据TEMP包括与由每个存储设备100中的温度传感器180检测的温度对应的第一刷新率数据。第一刷新率数据被设置为对应于检测到的温度。随着检测到的温度升高，第一刷新率数据的值增加以缩短刷新时段。
根据实施例，输出温度数据TEMP_M包括基于第一刷新率数据的第二刷新率数据。第二刷新率数据具有比第一刷新率数据更少的比特。例如，模式寄存器156可以存储接收发送的第一刷新率数据的多个分割部分的一个部分的存储地址作为第二刷新数据。
根据实施例，外部温度数据TEMP_R包括由存储器控制器20从每个存储设备100接收的第二刷新率数据中的至少一个。例如，存储器控制器20可以将第二刷新率数据值的最大值发送到每个存储设备100作为外部温度数据TEMP_R。作为另一示例，存储器控制器20可以向一个存储设备100发送第二刷新率数据值的最大值，并向其他存储设备发送中间第二刷新率数据值。存储器控制器20选择接收到的第二刷新率数据值中的至少一个发送到每个存储设备100，但是实施例不限于以上描述。
根据实施例，内部温度数据TEMP和输出温度数据TEMP_M各自具有不同的比特数，并且内部温度数据TEMP和外部温度数据TEMP_R可以各自具有不同的比特数。例如，外部温度数据TEMP_R和输出温度数据TEMP_M可以各自具有3比特，并且内部温度数据TEMP可以具有4比特。
根据实施例，CA缓冲器170与内部时钟信号同步以锁存输入的命令/地址信号CA。锁存的命令CMD和地址ADDR分别被提供给命令译码器152和地址缓冲器172。
根据实施例，地址缓冲器172接收地址ADDR。地址ADDR包括库地址BANK_ADDR。此外，地址ADDR包括用于寻址存储单元阵列130的行的行地址ROW_ADDR和用于寻址列的列地址COL_ADDR。通过行地址选择器174将行地址ROW_ADDR提供给库行译码器132a至132d，并且通过列地址锁存器178将列地址COL_ADDR提供给列译码器134a至134d。此外，可以将库地址BANK_ADDR提供给库控制逻辑176。
根据实施例，库控制逻辑176响应于库地址BANK_ADDR生成库控制信号。此外，响应于库控制信号，激活第一库行译码器132a至第四库行译码器132d中对应于库地址BANK_ADDR的库行译码器，并且还激活第一列译码器134a至第四列译码器134d中对应于库地址BANK_ADDR的列译码器。
根据实施例，刷新控制电路160生成刷新行地址REF_ADDR，其选择要执行刷新的存储单元阵列130中的行。刷新控制电路160使用刷新命令，外部温度数据TEMP_R和内部温度数据TEMP生成刷新行地址REF_ADDR。
根据实施例，行地址选择器174可以由复用器来实现。行地址选择器174从地址缓冲器172接收行地址ROW_ADDR，并从刷新控制电路160接收刷新行地址REF_ADDR。行地址选择器174选择性地输出行地址ROW_ADDR或刷新行地址REF_ADDR。从行地址选择器174输出的行地址被分别提供给第一库行译码器132a至第四库行译码器132d。
根据实施例，由库控制逻辑176激活的第一库行译码器132a至第四库行译码器132d中的库行译码器对从行地址选择器174接收的行地址进行译码，以激活对应于行地址的字线。例如，激活的库行译码器可以将字线驱动电压施加到对应于行地址的字线。
根据实施例，列地址锁存器178从地址缓冲器172接收列地址COL_ADDR并临时存储所接收的列地址COL_ADDR。列地址锁存器178分别向第一列译码器134a至第四列译码器134d提供所存储的列地址COL_ADDR。
根据实施例，由库控制逻辑176激活的第一列译码器134a至第四列译码器134d中的库列译码器通过I/O门控电路133激活对应于库地址BANK_ADDR和列地址COL_ADDR的读出放大器。
根据实施例，I/O门控电路133包括输入数据掩蔽逻辑、存储从第一库存储阵列130a至第四库存储阵列130d接收到的数据的读取数据锁存器、将数据写入到第一库存储阵列130a至第四库存储阵列130d的写入驱动器以及对I/O数据进行门控的电路。
根据实施例，要写入第一库存储阵列130a至第四库存储阵列130d中的一个库阵列的存储单元阵列中的写入数据由数据I/O驱动器120通过DQ垫DQ PAD从存储器控制器20接收。由数据I/O驱动器120接收的数据通过写入驱动器被写入一个库阵列中。
接下来，根据实施例，将参照图3详细描述示例性实施例的刷新控制电路160。
图3是详细示出图2中示出的存储设备的一些配置的框图。根据实施例，如图3所示，刷新控制电路160从命令译码器152接收刷新命令REF_CMD。刷新控制电路160从模式寄存器154接收外部温度数据TEMP_R，并从温度传感器180接收内部温度数据TEMP。另外，刷新控制电路160输出刷新行地址REF_ADDR。
根据实施例，刷新控制电路160包括刷新率控制单元162、刷新命令发送单元164和刷新地址生成器166。
首先，根据实施例，温度传感器180输出对应于作为内部温度数据TEMP的检测到的温度的与多个n部分中的一个相对应的值，n是正数。
根据实施例，命令译码器152接收并译码命令CMD。命令译码器152译码写入使能信号、行地址选通信号、列地址选通信号、芯片选择信号等，以生成与命令CMD对应的控制信号。命令译码器152向刷新控制电路160发送刷新命令REF_CMD，刷新控制电路160生成用于刷新的刷新行地址REF_ADDR。刷新命令REF_CMD包括具有刷新时间间隔的预定脉冲，并且刷新地址生成器166响应于脉冲的电平改变来执行计数操作。
根据实施例，刷新率控制单元162从温度传感器180接收内部温度数据TEMP。刷新率控制单元162使用内部温度数据TEMP生成输出温度数据TEMP_M，并将生成的输出温度数据TEMP_M存储在模式寄存器156中。刷新率控制单元162通过增加与包括内部温度的部分对应的值来生成输出温度数据TEMP_M。
详细地，根据实施例，刷新率控制单元162生成与m个温度部分中的一个相对应的、也就是大于检测到的内部温度的值，作为输出温度数据TEMP_M，其中，m是正数，m≤n。
例如，假设在m个部分中，第一部分对应于40℃和50℃之间的温度，且第二部分对应于50℃和60℃之间的温度。当内部温度数据TEMP值被包括在第一部分中时，刷新率控制单元162生成对应于第二部分的输出温度数据TEMP_M值。
根据实施例，刷新率控制单元162从模式寄存器154接收外部温度数据TEMP_R。外部温度数据TEMP_R作为来自存储器控制器20的DQ信号被接收。外部温度数据TEMP_R可以是包括在另一库中的存储设备接收到的温度数据。外部温度数据TEMP_R可以是从包括存储设备100的库的另一个存储设备接收的温度数据。
根据实施例，刷新率控制单元162通过使用外部温度数据TEMP_R来确定从存储器控制器20接收的刷新命令的刷新时段或刷新频率，并且对一个刷新时段生成用于刷新所有存储单元行的存储命令。
根据实施例，刷新时段是刷新存储设备100中包括的所有存储单元行所需的周期。根据易失性存储设备标准，刷新时段根据温度而改变。
根据实施例，刷新率控制单元162通过使用所确定的刷新时段来确定正常单元行地址刷新操作和弱单元行地址刷新操作的比率。
根据实施例，增加作为具有相对短的数据保持时间的存储单元的弱单元的数量。为了维持存储在弱单元中的数据，同时顺序地刷新存储单元行，在正常单元行刷新操作之间至少执行一次弱单元行刷新操作。
也就是说，根据实施例，刷新率控制单元162基于确定的刷新时段来确定输入刷新命令REF_CMD的正常单元行刷新操作命令和弱单元行刷新操作命令的比率，以下称为弱单元刷新率。
根据刷新时段，弱单元刷新率为i:j，其中，i和j为正数，且i:j为正常单元行刷新操作命令与弱单元行刷新操作命令的比率。当刷新时段短时，i/j值大于刷新时段长的情况的i/j值。
另外，根据实施例，刷新率控制单元162通过使用内部温度数据TEMP和外部温度数据TEMP_R来确定在正常单元行刷新操作的非跳过刷新命令和跳过刷新命令之间的比率，以下称为命令跳过率。
根据实施例，当包括检测到的内部温度的温度部分是比包括外部温度的温度部分高的温度部分时，刷新率控制单元162不跳过刷新命令。
此外，根据实施例，当包括检测到的内部温度的温度部分是包括外部温度的温度部分时，刷新率控制单元162跳过刷新命令。
在这种情况下，根据实施例，刷新率控制单元162进一步确定命令跳过率。例如，假设接收到相同的外部温度数据，但是内部温度被包括在不同的温度部分中，并且内部温度数据具有不同的值。在内部温度被包括在与相对高的温度对应的温度部分中的情况下，与内部温度被包括在与相对低的温度对应的温度部分中的情况相比，命令跳过率被确定为更频繁地跳过刷新命令。
根据实施例，刷新率控制单元162通过使用命令跳过率和弱单元刷新率来生成控制信号CCS。
例如，根据实施例，刷新率控制单元162将弱单元刷新率确定为a:b并且将命令跳过率确定为c:d，其中，a、b、c和d是正数，并且c+d＝a。当接收到a+b个刷新命令时，刷新率控制单元162确定用于正常单元行刷新操作的a个刷新命令，确定用于弱单元行刷新操作的b个刷新命令，并且生成控制信号CCS以控制用于跳过正常单元行刷新操作的d个刷新命令。
根据实施例，刷新命令发送单元164基于控制信号CCS发送跳过输入刷新命令REF_CMD的一些刷新命令的刷新命令mREF_CMD。
详细地，根据实施例，当接收到a+b个刷新命令REF_CMD时，刷新命令发送单元164跳过a个正常单元行刷新操作命令中的d个刷新命令，并发送c个刷新命令mREF_CMD。
在这种情况下，根据实施例，刷新命令发送单元164以命令跳过率跳过刷新命令。例如，假设弱单元刷新率为32:8，且命令跳过率为28:4。当接收到40个刷新命令时，刷新命令发送单元164跳过32个正常单元行刷新操作命令中的4个刷新命令。刷新命令发送单元164以7:1的比率——由将28和4除以其最大公约数确定的比率——输出用于正常单元行刷新操作的28个刷新命令，并跳过4个刷新命令。也就是说，通过在输出7个刷新命令时跳过1个刷新命令，刷新命令发送单元164在接收到32个刷新命令时跳过4个刷新命令。
接下来，根据实施例，刷新地址生成器166生成刷新行地址REF_ADDR，使得响应于输入的刷新命令mREF_CMD来刷新连接到存储单元行的存储单元。
根据实施例，刷新地址生成器166在其中包括地址计数器。刷新地址生成器166在执行正常单元行刷新操作命令的同时执行计数操作。刷新地址生成器166通过根据计数操作增加值来顺序地生成正常单元行地址。
根据实施例，刷新地址生成器166包括标志存储器168，存储表示对应的存储单元行是否是弱单元行的弱单元标志。刷新地址生成器166响应于弱单元行刷新操作命令，生成与弱单元标志对应的弱单元行地址。
根据实施例，通过使用控制信号CCS，刷新地址生成器166根据一些输入刷新命令mREF_CMD输出正常单元行地址，并根据其他刷新命令输出弱单元行地址。
根据实施例，输出正常单元行地址的操作与输出弱单元行地址的操作的比率可以通过控制信号CCS的弱单元刷新率和命令跳过率来确定。
例如，假设弱单元刷新率为32:8且命令跳过率为28:4。当接收到28个输入刷新命令mREF_CMD时，刷新地址生成器166顺序地输出正常单元行地址，并且响应于在输出正常单元行地址之后接收的8个刷新命令mREF_CMD，输出弱单元行地址。
在下文中，根据实施例，将参照图4和图5描述包括上面配置的刷新控制电路160的存储设备100的刷新方法。
图4是根据示例性实施例的存储设备的刷新方法的流程图，且图5是图4的方法中的一些步骤的详细流程图。
根据实施例，参照图4，首先，温度传感器180检测内部温度(S10)。温度传感器180被提供在每个存储设备100中以检测对应区域中的温度。温度传感器180将内部温度数据输出到控制单元150。
根据实施例，控制单元150基于内部温度数据生成输出温度数据，并将生成的输出温度数据存储在模式寄存器156中(S11)。
在这种情况下，存储设备100从存储器控制器20接收MRR命令(S11-1)，并将存储在模式寄存器156中的温度数据TEMP_M输出到存储器控制器20(S11-2)。
详细地，根据实施例，存储器控制器20输出包括关于一些或全部存储设备100的MRR命令的CA信号。接收MRR命令的存储设备100将存储在模式寄存器156中的输出温度数据TEMP_M输出到存储器控制器20。
根据实施例，存储器控制器20根据输出温度数据TEMP_M的输出温度改变刷新时段。例如，存储器控制器20在输出温度的值高时减小刷新时段，并且当输出温度的值低时增加刷新时段。
根据实施例，当存储器控制器20分别从多个存储设备100接收输出温度数据TEMP_M时，存储器控制器20比较输出温度的值。存储器控制器20基于最高输出温度来改变刷新时段。
根据实施例，存储器控制器20产生CA信号，以将对应于改变后的刷新时段的刷新命令发送到存储设备100。此外，存储器控制器20将用于设置MRW命令和刷新时段的输出温度数据发送到存储设备100，作为外部温度数据TEMP_R。
根据实施例，存储设备100响应于MRW命令而接收发送到DQ垫DQ PAD的外部温度数据TEMP_R(S12)，并将接收的外部温度数据存储在模式寄存器154中。
根据实施例，刷新率控制单元162使用外部温度数据TEMP_R和内部温度数据TEMP来确定命令跳过率和弱单元刷新率(S13)。
将参照图5描述步骤S13。根据实施例，如图5所示，刷新率控制单元162使用外部温度数据TEMP_R来确定从存储器控制器20输入的刷新命令的刷新时段(S20)。
根据实施例，刷新率控制单元162根据确定的刷新时段来确定弱单元刷新率(S21)。将参照图6和图7描述步骤S20和S21。
图6和图7是根据示例性实施例的刷新方法执行的刷新存储单元行的示例的时序图。
参照图6和图7，根据实施例，刷新时段tREFW_1和刷新时段tREFW_2彼此相同，并且刷新命令之间的周期是tREFi1。刷新时段REFW_3和刷新时段REFW_4彼此相同，并且刷新命令之间的周期是tREFi2。对刷新时段tREFW_1至tREFW_4，可以接收相同数量的刷新命令。
此外，根据实施例，由于刷新时段tREFW_3比刷新时段tREFW_1短，因此刷新时段tREFW_3可以是对应于更高温度的刷新时段。根据实施例，假定刷新时段tREFW_1是刷新时段tREFW_3的两倍长。
根据实施例，当基于外部温度确定的刷新时段更短时，刷新率控制单元162通过降低用于刷新弱单元行的输入刷新命令的比率来确定弱单元刷新率。
例如，刷新率控制单元162可以确定刷新时段tREFW_1中的弱单元刷新率为i1:j1，并且确定刷新时段tREFW_3中的弱单元刷新率为i2:j2。在这种情况下，i2/j2大于i1/j1。根据实施例，假设i1＝32，j1＝8，i2＝64，并且j2＝8。
根据实施例，基于刷新命令的数量，一个刷新时段tREFW_1被分成多个部分R11，R12，...。对于部分R11接收40个刷新命令。由于弱单元刷新率是i1:j1(32:8)，因此对于部分RA11接收的40个刷新命令中的32个被确定为正常单元行刷新操作命令，并且部分RB11的剩余8个刷新命令被确定为弱单元行刷新操作命令。
类似地，根据实施例，现在参照图7，根据刷新命令的数量，一个刷新时段tREFW_3可以分成多个部分R21，R22，...。对于部分R21接收72个刷新命令。由于弱单元刷新率为i2:j2(64:8)，因此部分R21的72个刷新命令中的64个被确定为正常单元行刷新操作命令，并且部分RB21的剩余8个刷新命令被确定为弱单元行刷新操作命令。
根据实施例，由于弱单元行刷新操作受除了温度以外的因素的影响，因此即使刷新时段基于温度变化而改变，也应该在预定时间段执行弱单元行刷新操作。也就是说，即使基于增加的温度刷新命令以减小的刷新时段被接收，即更频繁地，但是弱单元行刷新操作也应当以基本上相同的时间间隔来执行。
根据实施例，如图6和图7所示，刷新时段tREFW_1是刷新时段tREFW_3的两倍长，并且在每个刷新时段接收到相同数量的刷新命令。因此，在图6中接收到32个正常单元行刷新命令的部分RA11的长度和在图7中接收64个正常单元行刷新命令的部分RA21的长度彼此相等。使用在用于正常单元行刷新的刷新命令被接收之后接收到的刷新命令来执行弱单元行刷新操作。
根据示例性实施例的刷新方法，即使在基于外部温度确定的刷新时段彼此不同的情况下，当流逝相同的刷新时段时间RA11和RA21时，可以确定弱单元刷新率使用预定数量的刷新命令来用于弱单元行刷新操作。
接下来，根据实施例，返回参照图5，刷新率控制单元162将内部温度数据TEMP的内部温度和外部温度数据TEMP_R的外部温度进行比较(S22)。
根据实施例，当内部温度的温度部分是高于外部温度的温度部分的温度部分时，刷新率控制单元162不跳过刷新命令(S23)。
根据实施例，当内部温度的温度部分是外部温度的温度部分时，刷新率控制单元162跳过刷新命令(S24)。
根据实施例，刷新率控制单元162使用内部温度数据TEMP来确定命令跳过率(S25)。在这种情况下，当内部温度低时以命令跳过率跳过的刷新命令的比率大于当内部温度高时以命令跳过率跳过的刷新命令的比率。
根据实施例，刷新率控制单元162使用命令跳过率和弱单元刷新率来生成控制信号CCS(S26)。
将参照图8描述步骤S23至S25。
图8是根据示例性实施例的刷新方法刷新跳过的存储单元行的示例的时序图。如图8所示，可以基于刷新命令的数量将一个刷新时段tREFW_1分成多个部分R11，R12，...。对于部分R11可以接收40个刷新命令。由于弱单元刷新率是i1:j1(32:8)，因此对于部分RA11，接收的40个刷新命令中的32个是正常单元行刷新操作命令，并且对于部分RB11接收的剩余8个刷新命令是弱单元行刷新操作命令。
根据实施例，刷新率控制单元162通过使用内部温度和外部温度来确定是否跳过刷新命令和命令跳过率。在这种情况下，当外部温度的部分不变时，确定命令跳过率，使得当内部温度低时跳过刷新命令的比率大于当内部温度高时跳过刷新命令的比率。
根据实施例，内部温度在mREF_CMD3处最高，并且内部温度可以从mREF_CMD2到mREF_CMD1降低。
根据实施例，当内部温度的温度部分高于外部温度的温度部分时，刷新率控制单元162生成控制信号CCS以执行诸如mREF_CMD3的刷新命令。
根据实施例，当内部温度的温度部分是外部温度的部分时，刷新率控制单元162生成控制信号CCS以跳过刷新命令，诸如mREF_CMD1或mREF_CMD2。对于mREF_CMD1的跳过正常单元行刷新操作命令的比率大于对于REF_CMD2的比率。
例如，假设mREF_CMD1表示当命令跳过率为16:16时的刷新命令。在这种情况下，刷新命令发送单元164跳过对于部分RA11接收的32个刷新命令中的16个。刷新命令发送单元164以1:1的比率输出16个刷新命令并跳过16个刷新命令。也就是说，通过在执行一个刷新命令时跳过一个刷新命令，刷新命令发送单元164在接收到32个刷新命令时跳过16个刷新命令。
作为另一示例，假设mREF_CMD2表示当命令跳过率为24:8时的刷新命令。在这种情况下，刷新命令发送单元164跳过对于部分RA11接收的32个刷新命令中的8个命令。刷新命令发送单元164以3:1的比率输出24个刷新命令并跳过8个刷新命令。也就是说，通过在执行三个刷新命令时跳过一个刷新命令，刷新命令发送单元164在接收32个刷新命令时跳过8个刷新命令。
返回参照图4，描述根据实施例的刷新方法。刷新控制电路160接收刷新命令REF_CMD(S14)。刷新命令发送单元164和刷新地址生成器166使用控制信号CCS将接收的刷新命令REF_CMD输出到行地址选择器174作为刷新行地址REF_ADDR(S15)。然后，行地址选择器174分别对第一库行译码器132a至第四库行译码器132d使用刷新行地址REF_ADDR，并且第一库行译码器132a至第四库行译码器132d激活对应于刷新行地址REF_ADDR的字线。
接下来，根据实施例，将参照图9和图10描述根据示例性实施例的刷新方法对温度的刷新时段改变。
图9和图10是示出根据示例性实施例的刷新方法的温度和tREFW的部分的曲线图。
在图9和图10中的垂直轴上示出的tR1至tR5分别指示刷新时段，并且tR1<tR2<tR3<tR4<tR5。在图9和图10的水平轴上示出的T1至T8分别表示温度，且T1<T11<T12<T3<T31<T32<T33<T5<T51<T7<T8。
根据实施例，如图9所示，刷新时段e_tREFW是从存储器控制器20接收的刷新命令的刷新时段，且刷新时段m_tREFW是刷新控制电路160作为刷新行地址REF_ADDR输出的刷新命令的刷新时段。
在温度部分T1或以下，以及在温度部分T8或以上，刷新时段m_tREFW与刷新时段e_tREFW相同。
在温度T1与温度T8之间的部分，刷新时段m_tREFW比刷新时段e_tREFW长。在示例性实施例的刷新方法中，由于接收的刷新命令可以基于内部温度被跳过，因此刷新时段m_tREFW比刷新时段e_tREFW长。
例如，在温度T1与温度T3之间的部分，刷新时段e_tREFW为tR4(ms)，且刷新时段m_tREFW比tR4长。
根据示例性实施例的刷新方法，由于刷新时段m_tREFW比刷新时段e_tREFW长，因此可以减少刷新操作的功耗。
接下来，根据实施例，如图10所示，在示例性实施例的刷新方法中，弱单元刷新率基于由外部温度数据TEMP_R确定的刷新时段o_tREFW而改变。当刷新时段变化时，同时接收的刷新命令的数量随之变化。在图10中，可以通过将刷新时段o_tREFW乘以弱单元刷新率来得到弱单元刷新时段w_tREFW。换句话说，弱单元刷新时段w_tREFW可以是弱单元刷新时段w_tREFW＝o_tREFW×(W)/(N+W)，其中弱单元刷新率是N:W。
例如，存储器控制器20通过在当前时间输出的MRR命令来接收存储设备100的温度。存储器控制器20将当前点温度的温度部分和先前由MRR命令接收的温度部分进行比较。存储器控制器20向存储设备100输出刷新指令的数量，当当前温度部分比先前温度部分增加一个部分时，刷新指令的数量可以在预定的时间加倍。然后，当刷新命令的数量从32增加到64时，刷新控制电路160使弱单元行刷新命令相对于正常单元行刷新命令的比率减半，例如从32:8减小到64:8。
因此，根据示例性实施例的刷新的方法，即使当根据外部温度确定的刷新时段彼此不同时，当流逝相同的刷新时间周期时，弱单元刷新率也被确定为使用预定数量的弱单元行刷新操作命令。
接下来，根据实施例，将参照图11的示例描述外部温度数据TEMP_R、由外部温度确定的刷新时段、内部温度数据TEMP、由内部温度确定的刷新时段、弱单元刷新率和命令跳过率。
图11是根据示例性实施例的刷新方法确定的刷新率和要跳过的刷新命令的数量的示例的表格。如图11所示，外部温度数据TEMP_R的温度部分被分成总共7个部分，诸如T1或更小的温度部分1、T1至T3的温度部分2、T3至T5的温度部分3、T5至T7的温度部分4、T7至T8的温度部分5、T8至T10的温度部分6以及T10或更高的温度部分7。在图11中，N/A(不可用)可以指根据一些实施例的存储设备100不可操作。
根据实施例，刷新率控制单元162基于外部温度数据TEMP_R来确定刷新时段。通过将温度部分3的刷新率设定为1，温度部分6至1的刷新率分别为0.25、0.5、1、2、4等。在这种情况下，由于存储设备100不在T10或更高的温度部分7操作，因此省略其说明。
根据实施例，刷新率控制单元162基于根据外部温度数据TEMP_R确定的刷新时段来确定弱单元刷新率N:W。
另外，根据实施例，内部温度数据TEMP的温度部分可以被分成总共15个部分。例如，温度部分1可以分为三个部分，温度部分2可以分为三个部分，温度部分3可以分为四个部分，温度部分4可以分为2个部分，而温度部分5至7不再进一步划分。
根据实施例，刷新率控制单元162通过比较内部温度的温度部分和外部温度的温度部分来确定命令跳过率。例如，当外部温度处于温度部分3并且检测的内部温度处于温度部分3的部分T31至T32中时，刷新率控制单元162将命令跳过率确定为32-c:c。又例如，当外部温度处于温度部分3并且检测到的内部温度处于温度部分3的部分T36至T5时，刷新率控制单元162将命令跳过率确定为32-a:a。
根据实施例，当内部温度的温度部分处于高于外部温度的温度部分的温度部分时，刷新率控制单元162不跳过刷新命令。例如，当外部温度处于温度部分3并且检测到的内部温度处于温度部分4时，刷新率控制单元162不跳过刷新命令。
图12是根据示例性实施例的存储设备被并入到移动***中的示例的框图。参照图12，根据实施例的移动***1900包括通过总线1902彼此连接的应用处理器1910、网络连接器1920、第一存储设备1930、第二存储设备1940、用户接口1950和电源1960。第一存储设备1930是易失性存储设备，第二存储设备1940是非易失性存储设备。
根据实施例，应用处理器1910执行提供例如互联网浏览器、游戏、运动图片等的应用。根据示例性实施例，应用处理器1910还包括外部或内部高速缓冲存储器。
根据实施例，网络连接器1920执行与外部设备的无线通信或有线通信。
根据实施例，第一存储设备1930是存储由应用处理器1910处理的数据或作为工作存储器操作的易失性存储设备。第一存储设备1930包括多个存储单元行、检测内部温度的温度传感器以及存储外部温度的模式寄存器。第一存储设备1930通过基于外部温度确定正常单元行刷新操作命令与弱单元行刷新操作命令的比率来执行输入刷新命令。此外，第一存储设备1930可以通过比较内部温度和外部温度来跳过和执行一些正常单元行刷新操作命令。
根据实施例，第二存储设备1940是存储用于启动移动***1900的启动图像的非易失性存储设备。用户接口1950包括一个或多个输入设备，诸如小键盘、触摸屏或者一个或多个输出设备，诸如扬声器和显示设备。电源1960提供工作电压。
图13是根据示例性实施例的存储设备被并入到计算***中的示例的框图。参照图13，根据实施例的计算***2000包括处理器2010、I/O集线器2020、I/O控制器集线器2030、存储设备2040和图形卡2050。
根据实施例，处理器2010执行各种计算功能，诸如具体的计算或任务。处理器2010包括控制存储设备2040的操作的存储器控制器2011。
根据实施例，包括在处理器2010中的存储器控制器2011是集成存储器控制器(IMC)。根据示例性实施例，存储器控制器2011可以位于I/O集线器2020中。包括存储器控制器2011的I/O集线器2020被称为存储器控制器集线器(MCH)。
根据实施例，存储设备2040包括多个存储单元行、检测内部温度的温度传感器以及存储外部温度的模式寄存器。存储设备2040通过基于外部温度确定正常单元行刷新操作命令与弱单元行刷新操作命令之间的比率来执行输入的刷新命令。此外，存储设备2040通过比较内部温度和外部温度来跳过和执行一些正常单元行刷新操作命令。
根据实施例，I/O集线器2020管理诸如图形卡2050和处理器2010的设备之间的数据传输。
根据实施例，图形卡2050通过加速图形端口(AGP)或高速***组件互连(PCIe)与I/O集线器2020连接。图形卡2050控制显示图像的显示设备。
根据实施例，I/O控制器集线器2030执行数据缓冲和接口调解，使得各种***接口可以有效地操作。I/O控制器集线器2030通过内部总线与I/O集线器2020连接。I/O控制器集线器2030提供与***设备的各种接口。I/O控制器集线器2030可以通过串行总线接口(USB)、串行高级技术附件(SATA)、通用输入/输出(GPIO)、低引脚数(Low Pin Count，LPC)、***设备组件互连(PCI)、PCI express(PCIe)和串行***设备接口(SPI)与外部设备连接。然而，本公开不限于此。
根据示例性实施例，处理器2010，I/O集线器2020或I/O控制器集线器2030的两个或更多个组成元件可以由一个芯片组来实现。
虽然已经结合目前认为是实际的示例性实施例描述了本公开的实施例，但是应当理解的是，本公开的实施例不限于所公开的实施例，而是相反，旨在覆盖包括在所附权利要求的精神和范围内的各种修改和等同布置。

Claims (19)

1.一种存储设备，包括：
存储单元阵列，包含多个存储单元行；
温度传感器，检测存储单元阵列的温度并生成内部温度数据；
第一寄存器，存储从存储设备外部接收的外部温度数据；以及
刷新控制单元，通过比较内部温度数据和外部温度数据来确定以与外部温度数据对应的刷新频率接收的刷新命令的跳过率，并且响应于基于跳过率跳过和发送的刷新命令对多个存储单元行执行刷新操作，
其中，刷新控制单元响应于接收的刷新命令中的至少一个第一刷新命令，执行对于多个存储单元行中的至少一个弱单元行的刷新操作，其中，多个存储单元行中的弱单元行具有比多个存储单元行中的正常单元更短的数据保持时间。
2.根据权利要求1所述的存储设备，其中：
除了接收的输入刷新命令中的至少一个第一刷新命令之外，刷新控制单元基于跳过率跳过接收的刷新命令中的第二刷新命令。
3.根据权利要求2所述的存储设备，其中：
刷新控制单元通过在刷新时段增加时减小第一刷新命令与第二刷新命令的比率来执行对于至少一个弱单元行的刷新操作。
4.根据权利要求1所述的存储设备，其中：
当外部温度数据的值保持恒定而内部温度数据的值减小时，刷新控制单元增加跳过率。
5.根据权利要求1所述的存储设备，其中：
温度传感器生成与多个划分的温度部分中包含所述温度的温度部分对应的值，作为内部温度数据。
6.根据权利要求5所述的存储设备，其中：
当内部温度数据的温度部分处于外部温度数据的温度部分中时，刷新控制单元确定跳过率。
7.根据权利要求5所述的存储设备，其中：
当内部温度数据的温度部分偏离外部温度数据的温度部分时，刷新控制单元不跳过输入的刷新命令。
8.根据权利要求5所述的存储设备，还包括：
第二寄存器，存储增加内部温度数据的值的输出温度数据；以及
数据焊盘，将输出温度数据发送出存储设备。
9.根据权利要求8所述的存储设备，其中：
响应于从存储设备外部接收的模式寄存器读取命令，通过数据焊盘发送输出温度数据，并且响应于从存储设备外部接收的模式寄存器写入命令，通过数据焊盘接收外部温度数据。
10.根据权利要求9所述的存储设备，其中：
内部温度数据和外部温度数据各自具有不同的比特数，并且外部温度数据和输出温度数据具有相同的比特数。
11.一种刷新存储设备的方法，所述存储设备包括存储单元阵列，所述存储单元阵列包括多个存储单元行，所述方法包括：
存储从存储器控制器接收的外部温度数据；
确定对应于外部温度数据的刷新时段；以及
响应于从存储器控制器接收的刷新命令，基于与刷新时段对应的比率，输出多个存储单元行地址或多个存储单元行地址中的至少一个弱单元行地址，其中，存储单元阵列的弱单元行具有比存储单元阵列的正常单元行更短的数据保持时间。
12.根据权利要求11所述的刷新方法，其中：
输出多个存储单元行地址或至少一个弱单元行地址包括：当刷新时段减小时，通过增加输出正常存储单元行地址和弱存储单元行地址的比率来输出多个存储单元行地址。
13.根据权利要求11所述的刷新方法，还包括：
检测内部温度数据；
比较内部温度数据和外部温度数据；以及
基于比较结果来确定接收的刷新命令的跳过率。
14.根据权利要求13所述的刷新方法，其中：
输出多个存储单元行地址或至少一个弱单元行地址包括：基于跳过率来跳过对多个存储单元行地址执行刷新命令。
15.根据权利要求13所述的刷新方法，其中：
基于比较结果确定输入刷新命令的跳过率包括：
当内部温度数据的温度部分处于外部温度数据的温度部分中时，确定跳过执行接收的刷新命令的跳过程度，以及
当内部温度数据的温度部分偏离外部温度数据的温度部分时，确定跳过率以执行接收的刷新命令。
16.根据权利要求11所述的刷新方法，还包括：
从存储器控制器接收模式寄存器读取命令；以及
将增加内部温度数据的输出温度数据发送到存储器控制器。
17.一种存储***，包括：
多个存储设备，每个存储设备包括：包含多个存储单元行的存储单元阵列，和温度传感器，通过检测存储单元阵列的温度生成内部温度数据；以及
存储器控制器，从多个存储设备接收内部温度数据，并且以与内部温度数据的最高温度对应的频率向多个存储设备输出用于刷新多个存储单元行的刷新命令，
其中，多个存储设备响应于接收的刷新命令中的至少一个第一刷新命令，执行对于多个存储单元行中的至少一个弱单元行的刷新操作，其中，多个存储单元行中的弱单元行具有比多个存储单元行中的正常单元更短的数据保持时间。
18.根据权利要求17所述的存储***，其中：
存储器控制器将内部温度数据的最高温度的参考温度数据输出到多个存储设备，以及
多个存储设备基于比较参考温度数据和内部温度数据的结果来选择性地跳过刷新命令。
19.根据权利要求18所述的存储***，其中：
多个存储设备中的至少一个不跳过刷新命令。
CN201810019422.1A 2017-01-09 2018-01-09 存储设备及其刷新方法 Active CN108288482B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0002981 2017-01-09
KR1020170002981A KR20180081989A (ko) 2017-01-09 2017-01-09 메모리 장치 및 그것의 리프레시 방법

Publications (2)

Publication Number Publication Date
CN108288482A CN108288482A (zh) 2018-07-17
CN108288482B true CN108288482B (zh) 2023-05-23

Family

ID=62782361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810019422.1A Active CN108288482B (zh) 2017-01-09 2018-01-09 存储设备及其刷新方法

Country Status (4)

Country Link
US (1) US10529406B2 (zh)
KR (1) KR20180081989A (zh)
CN (1) CN108288482B (zh)
TW (1) TWI735727B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11977770B2 (en) * 2018-06-04 2024-05-07 Lodestar Licensing Group Llc Methods for generating notifications for updated information from mode registers of a memory device to a host and memory devices and systems employing the same
US10552087B2 (en) 2018-06-04 2020-02-04 Micron Technology, Inc. Methods for performing multiple memory operations in response to a single command and memory devices and systems employing the same
US20190378564A1 (en) * 2018-06-11 2019-12-12 Nanya Technology Corporation Memory device and operating method thereof
KR102479500B1 (ko) * 2018-08-09 2022-12-20 에스케이하이닉스 주식회사 메모리 장치, 메모리 시스템 및 그 메모리 장치의 리프레시 방법
US11056168B2 (en) * 2018-08-14 2021-07-06 Panasonic Automotive Systems Company Of America, Division Of Panasonic Corporation Of North America Temperature compensated memory refresh
KR102653147B1 (ko) * 2018-08-21 2024-04-02 삼성전자주식회사 반도체 메모리 장치, 반도체 메모리 모듈 및 불휘발성 메모리를 액세스하는 방법
US10572377B1 (en) 2018-09-19 2020-02-25 Micron Technology, Inc. Row hammer refresh for content addressable memory devices
US11017834B2 (en) 2018-11-30 2021-05-25 Micron Technology, Inc. Refresh command management
US11049545B2 (en) 2019-04-23 2021-06-29 Micron Technology, Inc. Methods for adjusting row hammer refresh rates and related memory devices and systems
US11031066B2 (en) * 2019-06-24 2021-06-08 Micron Technology, Inc. Methods for adjusting memory device refresh operations based on memory device temperature, and related memory devices and systems
CN112489706B (zh) * 2019-09-11 2022-03-25 美光科技公司 用于基于存储器装置温度来调节存储器装置刷新操作的方法以及相关存储器装置和***
US11200939B1 (en) * 2020-07-06 2021-12-14 Micron Technology, Inc. Memory with per die temperature-compensated refresh control
KR20220068532A (ko) 2020-11-19 2022-05-26 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템 및 메모리 장치의 리프레쉬 제어 방법
CN112435699A (zh) * 2020-11-30 2021-03-02 海光信息技术股份有限公司 参数控制方法、内存控制器及中央处理器
KR20220091162A (ko) * 2020-12-23 2022-06-30 삼성전자주식회사 온도에 대한 리프레쉬 레이트 승수와 상관없는 메모리 장치의 리프레쉬 방법
KR20220112573A (ko) 2021-02-04 2022-08-11 삼성전자주식회사 리프레쉬 동작을 스킵하는 메모리 장치 및 그 동작방법
US20230061037A1 (en) * 2021-09-01 2023-03-02 Micron Technology, Inc. Apparatus with power-based data protection mechanism and methods for operating the same
CN117766008A (zh) * 2022-09-19 2024-03-26 长鑫存储技术有限公司 内建自测试方法、内建自测试装置及半导体存储器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163452A (zh) * 2010-02-22 2011-08-24 索尼公司 存储控制设备、存储设备和存储设备***
CN104050049A (zh) * 2013-03-11 2014-09-17 辉达公司 可变量动态存储器刷新

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532448B1 (ko) * 2003-07-12 2005-11-30 삼성전자주식회사 메모리의 리프레시 주기를 제어하는 메모리 컨트롤러 및리프레시 주기 제어 방법
US7206244B2 (en) 2004-12-01 2007-04-17 Freescale Semiconductor, Inc. Temperature based DRAM refresh
KR100855578B1 (ko) * 2007-04-30 2008-09-01 삼성전자주식회사 반도체 메모리 소자의 리프레시 주기 제어회로 및 리프레시주기 제어방법
US7742355B2 (en) * 2007-12-20 2010-06-22 Agere Systems Inc. Dynamic random access memory with low-power refresh
US7843753B2 (en) 2008-03-19 2010-11-30 Qimonda Ag Integrated circuit including memory refreshed based on temperature
WO2010054670A1 (en) 2008-11-11 2010-05-20 Nokia Corporation Method and device for temperature-based data refresh in non-volatile memories
JP2010176783A (ja) 2009-02-02 2010-08-12 Elpida Memory Inc 半導体装置とその制御方法と半導体装置とそれを制御するコントローラとを含む半導体システム
US8307270B2 (en) 2009-09-03 2012-11-06 International Business Machines Corporation Advanced memory device having improved performance, reduced power and increased reliability
JP2012022751A (ja) * 2010-07-15 2012-02-02 Elpida Memory Inc 半導体装置
US8787105B2 (en) 2012-05-10 2014-07-22 Nanya Technology Corporation Dynamic random access memory with multiple thermal sensors disposed therein and control method thereof
KR20140028659A (ko) 2012-08-30 2014-03-10 에스케이하이닉스 주식회사 리프레시 제어회로 및 이를 포함하는 메모리 장치
KR20140076735A (ko) * 2012-12-13 2014-06-23 삼성전자주식회사 휘발성 메모리 장치 및 메모리 시스템
US9368187B2 (en) * 2013-07-11 2016-06-14 Qualcomm Incorporated Insertion-override counter to support multiple memory refresh rates
US9685217B2 (en) * 2013-07-22 2017-06-20 Taiwan Semiconductor Manufacturing Company Ltd. Memory device with over-refresh and method thereof
KR20150017276A (ko) * 2013-08-06 2015-02-16 삼성전자주식회사 리프레쉬 레버리징 효율을 향상시키는 휘발성 메모리 장치의 리프레쉬 방법
US9704557B2 (en) 2013-09-25 2017-07-11 Qualcomm Incorporated Method and apparatus for storing retention time profile information based on retention time and temperature
CN105934819B (zh) * 2014-01-21 2019-04-26 应用材料公司 用于3d闪存应用的电介质-金属堆叠
US9412433B2 (en) 2014-01-22 2016-08-09 Nanya Technology Corp. Counter based design for temperature controlled refresh
KR102158266B1 (ko) 2014-02-19 2020-09-22 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102285772B1 (ko) * 2015-02-02 2021-08-05 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR102373544B1 (ko) * 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163452A (zh) * 2010-02-22 2011-08-24 索尼公司 存储控制设备、存储设备和存储设备***
CN104050049A (zh) * 2013-03-11 2014-09-17 辉达公司 可变量动态存储器刷新

Also Published As

Publication number Publication date
TWI735727B (zh) 2021-08-11
US10529406B2 (en) 2020-01-07
CN108288482A (zh) 2018-07-17
KR20180081989A (ko) 2018-07-18
US20180197599A1 (en) 2018-07-12
TW201826270A (zh) 2018-07-16

Similar Documents

Publication Publication Date Title
CN108288482B (zh) 存储设备及其刷新方法
US9336851B2 (en) Memory device and method of refreshing in a memory device
US9653141B2 (en) Method of operating a volatile memory device and a memory controller
KR102329673B1 (ko) 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
US9978430B2 (en) Memory devices providing a refresh request and memory controllers responsive to a refresh request
CN107068175B (zh) 易失性存储器设备、其信息提供方法及其刷新控制方法
US9685218B2 (en) Memory device and memory system having the same
US9275717B2 (en) Refresh address generator, volatile memory device including the same and method of refreshing the volatile memory device
US9772803B2 (en) Semiconductor memory device and memory system
US20170140810A1 (en) Memory device and memory system including the same for controlling collision between access operation and refresh operation
US8122186B2 (en) Memory device, memory system and dual port memory device with self-copy function
US20070242547A1 (en) Self refresh operation of semiconductor memory device
KR101257366B1 (ko) 반도체 메모리 장치 및 리프레쉬 제어 방법
US20160224272A1 (en) Memory device for performing information transmission during idle period and method of operating the same
US9905285B2 (en) Dynamic random access memory device and operating method with improved reliability and reduced cost
US9147461B1 (en) Semiconductor memory device performing a refresh operation, and memory system including the same
US20140237177A1 (en) Memory module and memory system having the same
US12020738B2 (en) Memory device and operating method thereof
US9449673B2 (en) Memory device and memory system having the same
US10325643B2 (en) Method of refreshing memory device and memory system based on storage capacity
US9384796B2 (en) Semiconductor memory device and memory system including the same
KR20170093053A (ko) 리프레시 정보 생성기를 포함하는 휘발성 메모리 장치 및 전자 장치, 그것의 정보 제공 방법, 그리고 그것의 리프레시 제어 방법
US20240029777A1 (en) Memory device and refresh method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant