KR20220091162A - 온도에 대한 리프레쉬 레이트 승수와 상관없는 메모리 장치의 리프레쉬 방법 - Google Patents

온도에 대한 리프레쉬 레이트 승수와 상관없는 메모리 장치의 리프레쉬 방법 Download PDF

Info

Publication number
KR20220091162A
KR20220091162A KR1020200182424A KR20200182424A KR20220091162A KR 20220091162 A KR20220091162 A KR 20220091162A KR 1020200182424 A KR1020200182424 A KR 1020200182424A KR 20200182424 A KR20200182424 A KR 20200182424A KR 20220091162 A KR20220091162 A KR 20220091162A
Authority
KR
South Korea
Prior art keywords
refresh
basic
memory cell
cell rows
command
Prior art date
Application number
KR1020200182424A
Other languages
English (en)
Inventor
송새미
김도균
최연규
황두희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200182424A priority Critical patent/KR20220091162A/ko
Priority to US17/529,900 priority patent/US11804254B2/en
Priority to DE102021130722.8A priority patent/DE102021130722A1/de
Priority to CN202111431969.0A priority patent/CN114664347A/zh
Publication of KR20220091162A publication Critical patent/KR20220091162A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

온도에 대한 리프레쉬 레이트 승수와 상관없는 메모리 장치의 리프레쉬 방법이 개시된다. 메모리 장치는 측정된 온도에 따라 기본 리프레쉬 레이트(tREFi) 마다의 리프레쉬 커맨드에 응답하여, 상온일 때 M개, 고온일 때 2M개, 및 저온일 때 (1/2)M개 메모리 셀 로우들을 리프레쉬한다. 메모리 장치는 n개 스킵된 기본 리프레쉬 레이트 다음으로 인가되는 리프레쉬 커맨드에 대한 기본 리프레쉬 레이트(tREFi)에서 (n+1)*M개 메모리 셀 로우들을 리프레쉬하고, 풀-인 리프레쉬 커맨드에 대한 기본 리프레쉬 레이트(tREFi)에서 (n+1)*M개의 메모리 셀 로우들을 리프레쉬한다. 이에 따라, 기본 리프레쉬 레이트에서의 전력 소모가 변동된다.

Description

온도에 대한 리프레쉬 레이트 승수와 상관없는 메모리 장치의 리프레쉬 방법 {Memory device and method for refreshing operation irrelevant to refresh rate multipliers for temperatatures}
본 발명은 반도체 메모리 장치에 관한 것으로서, 더욱 상세하게는 리프레쉬되는 메모리 셀 로우들의 개수를 온도에 따라 적응적으로 변화시켜서 리프레쉬 레이트 승수와 상관없는 리프레쉬 방법, 메모리 장치 및 메모리 시스템에 관한 것이다.
반도체 칩들을 사용하는 시스템은, 시스템 내 호스트에 의해 사용되는 데이터나 인스트럭션들을 저장하기 위하여 및/또는 컴퓨터 동작(computational operation)을 수행하기 위하여, 시스템의 동작 메모리 또는 메인 메모리로서 DRAM(Dynamic Random Access Memory)을 널리 사용한다. 일반적으로 DRAM은 호스트의 제어에 따라 데이터를 기입하거나 기입된 데이터를 독출한다. 컴퓨터 동작을 수행할 때, 호스트는 DRAM으로부터 인스트럭션들 및/또는 데이터를 검색하고(retrieve), 인스트럭션들을 실행하고 및/또는 컴퓨터 동작을 수행하기 위하여 데이터를 사용한다. 컴퓨터 동작의 결과가 존재하는 경우, 호스트는 컴퓨터 동작의 결과를 DRAM에 라이트 백(write back)한다.
시스템은 이러한 동작들을 수행하는 중에 DRAM의 리프레쉬 동작을 제어해야 한다. DRAM은 주기적으로 인가되는 리프레쉬 커맨드에 응답하여 메모리 셀 로우들을 리프레쉬할 수 있다. 규칙적으로 주어진 리프레쉬 레이트(tREF)에서 DRAM의 모든 메모리 셀 로우들을 판독함으로써 DRAM 셀들을 리프레쉬한다. 하나의 트랜지스터와 하나의 스토리지 커패시터로 구성되는 DRAM 셀은 온도에 따라 가변적인 데이터 리텐션 특성을 나타내는데, 고온인 경우 리프레쉬 레이트(tREF)를 짧게 설정하고, 저온인 경우 리프레쉬 레이트(tREF)를 길게 설정할 수 있다.
JEDEC(Joint Electron Device Engineering Council) 표준에서는 DRAM 온도의 함수로서 표현되는 리프레쉬 레이트 승수(multiplier)에 따라 리프레쉬 레이트를 규정하고 있다. 리프레쉬 레이트 승수는 예컨대, 기본 리프레쉬 레이트(base refresh rate, 1x)의 (1/8)x배로부터 기본 리프레쉬 레이트의 8x배로까지 확장(extend)되고, 기본 리프레쉬 레이트(1x)는 32ms 리프레쉬 윈도우 내 8K 정도의 리프레쉬 커맨드 수로 요구될 수 있다.
시스템은 리프레쉬 레이트 승수에 의해 특정된 리프레쉬 레이트에 대응하여 리프레쉬 주기(예, (1/8)xtREFi, 8xtREFi)를 변동시킬 수 있다. 시스템은 변동되는 리프레쉬 주기와 연관되어 시스템 클록 레이트를 조절하여야 하는데, 시스템 클록 레이트를 변동시키면서 리프레쉬 커맨드를 발행한다는 것은 태스크들(tasks) 사이의 스케쥴링(scheduling) 및/또는 스위칭 부담으로 작용할 수 있다.
DRAM 리프레쉬를 제어할 때, 온도에 따른 리프레쉬 레이트 승수에 상관없이 일정한 시스템 클록 레이트(예, 기본 리프레쉬 레이트(tREFi))에 기초하여 리프레쉬 커맨드를 발행하더라도 온도에 따라 적응적으로 리프레쉬가 수행될 수 있다면, 이러한 기능(facility)이 가능하다면, 시스템의 스케쥴링 및/또는 스위칭 부담을 줄여 시스템 성능 향상에 유익할 것이다.
본 발명의 목적은 리프레쉬되는 메모리 셀 로우들의 개수를 온도에 따라 적응적으로 변화시키는 리프레쉬 방법, 메모리 장치 및 메모리 시스템을 제공하는 데 있다.
본 발명의 실시예들에 따른 메모리 장치는, 복수의 메모리 셀 로우들을 포함하는 메모리 셀 어레이; 및 리프레쉬 커맨드에 응답하여 상기 복수의 메모리 셀 로우들에 대해 리프레쉬 동작을 수행하도록 구성되는 리프레쉬 제어 회로를 포함하고, 상기 리프레쉬 커맨드는 규칙적으로 매 기본 리프레쉬 레이트마다 수신된다. 상기 리프레쉬 제어 회로는 상기 메모리 장치의 온도에 기초하여 리프레쉬될 메모리 셀 로우들의 개수를 결정하고, 상기 리프레쉬 커맨드에 따라 상기 기본 리프레쉬 레이트와 연관되는 기본 리프레쉬 주기 동안 상기 복수의 메모리 셀 로우들 중 상기 결정된 개수의 메모리 셀 로우들을 리프레쉬하고, 상기 온도의 변동에 의해 상기 기본 리프레쉬 레이트에서 전력 소모가 변동된다.
본 발명의 실시예들에 따른 메모리 장치는, 복수의 메모리 셀 로우들을 포함하는 메모리 셀 어레이; 및 리프레쉬 커맨드에 응답하여 상기 복수의 메모리 셀 로우들에 대해 리프레쉬 동작을 수행하도록 구성되는 리프레쉬 제어 회로를 포함하고, 상기 리프레쉬 커맨드는 규칙적으로 매 기본 리프레쉬 레이트마다 수신된다. 상기 리프레쉬 제어 회로는 n(n은 자연수)개의 상기 기본 리프레쉬 레이트가 스킵된 다음의 상기 기본 리프레쉬 레이트에서 상기 리프레쉬 커맨드를 수신하고, 상기 n개 스킵된 기본 리프레쉬 레이트 다음으로 인가되는 상기 리프레쉬 커맨드에 대해 리프레쉬될 메모리 셀 로우들의 개수를 결정하고, 상기 n개 스킵된 기본 리프레쉬 레이트 다음으로 인가되는 상기 리프레쉬 커맨드에 따라 상기 기본 리프레쉬 레이트와 연관되는 기본 리프레쉬 주기 동안 상기 복수의 메모리 셀 로우들 중 상기 결정된 개수의 메모리 셀 로우들을 리프레쉬하고, 상기 n개 스킵된 기본 리프레쉬 레이트 다음으로 인가되는 상기 리프레쉬 커맨드에 대한 상기 기본 리프레쉬 레이트에서 전력 소모가 변동된다.
본 발명의 실시예들에 따른 메모리 장치는, 복수의 메모리 셀 로우들을 포함하는 메모리 셀 어레이; 및 리프레쉬 커맨드에 응답하여 상기 복수의 메모리 셀 로우들에 대해 리프레쉬 동작을 수행하도록 구성되는 리프레쉬 제어 회로를 포함하고, 상기 리프레쉬 커맨드는 규칙적으로 매 기본 리프레쉬 레이트마다 수신된다. 상기 리프레쉬 제어 회로는 풀-인(pulling-in) 리프레쉬 커맨드를 수신하고, 상기 풀-인 리프레쉬 커맨드 후 n(n은 자연수)개의 상기 기본 리프레쉬 레이트가 스킵되고, 상기 풀-인 리프레쉬 커맨드에 대해 리프레쉬될 메모리 셀 로우들의 개수를 결정하고, 상기 풀-인 리프레쉬 커맨드에 따라 상기 기본 리프레쉬 레이트와 연관되는 기본 리프레쉬 주기 동안 상기 복수의 메모리 셀 로우들 중 상기 결정된 개수의 메모리 셀 로우들을 리프레쉬하고, 상기 풀-인 리프레쉬 커맨드에 대한 상기 기본 리프레쉬 레이트에서 전력 소모가 변동된다.
본 발명의 실시예들에 따른 메모리 장치는, 복수의 메모리 셀 로우들을 포함하는 메모리 셀 어레이; 및 리프레쉬 커맨드에 응답하여 상기 복수의 메모리 셀 로우들에 대해 리프레쉬 동작을 수행하도록 구성되는 리프레쉬 제어 회로를 포함하고, 상기 리프레쉬 커맨드는 규칙적으로 매 기본 리프레쉬 레이트마다 수신된다. 상기 리프레쉬 제어 회로는 상기 기본 리프레쉬 레이트 이내에서 리프레쉬 커맨드를 수신하고, 상기 기본 리프레쉬 레이트 이내의 리프레쉬 커맨드 후 n(n은 자연수)개의 상기 기본 리프레쉬 레이트가 스킵되고, 상기 기본 리프레쉬 레이트 이내의 리프레쉬 커맨드에 대해 리프레쉬될 메모리 셀 로우들의 개수를 결정하고, 상기 기본 리프레쉬 레이트 이내의 리프레쉬 커맨드에 따라 상기 기본 리프레쉬 레이트와 연관되는 기본 리프레쉬 주기 동안 상기 복수의 메모리 셀 로우들 중 상기 결정된 개수의 메모리 셀 로우들을 리프레쉬하고, 상기 기본 리프레쉬 레이트 이내의 리프레쉬 커맨드에 대한 상기 기본 리프레쉬 레이트에서 전력 소모가 변동된다.
본 발명의 실시예들에 따른 메모리 시스템은, 규칙적으로 매 기본 리프레쉬 레이트마다 리프레쉬 커맨드를 발행하는 메모리 콘트롤러; 및 복수의 메모리 셀 로우들을 포함하고 상기 리프레쉬 커맨드에 응답하여 상기 복수의 메모리 셀 로우들에 대해 리프레쉬 동작을 수행하도록 구성되는 메모리 장치를 포함한다. 상기 메모리 장치는 상기 메모리 장치의 온도에 기초하여 리프레쉬될 메모리 셀 로우들의 개수를 결정하고, 상기 리프레쉬 커맨드에 따라 상기 기본 리프레쉬 레이트와 연관되는 기본 리프레쉬 주기 동안 상기 복수의 메모리 셀 로우들 중 상기 결정된 개수의 메모리 셀 로우들을 리프레쉬하고, 상기 온도의 변동에 의해 상기 기본 리프레쉬 레이트에서 전력 소모가 변동된다.
본 발명의 실시예들에 따른 복수의 메모리 셀 로우들을 포함하는 메모리 장치의 리프레쉬 방법은, 상기 메모리 장치의 온도를 측정하는 단계; 규칙적으로 매 기본 리프레쉬 레이트마다 리프레쉬 커맨드를 수신하는 단계; 상기 리프레쉬 커맨드에 응답하여 상기 복수의 메모리 셀 로우들에 대해 제1 리프레쉬 동작을 수행하는 단계를 포함하고, 상기 제1 리프레쉬 동작은 상기 측정된 온도에 기초하여 리프레쉬될 메모리 셀 로우들의 개수를 결정하고, 상기 리프레쉬 커맨드에 따라 상기 기본 리프레쉬 레이트와 연관되는 기본 리프레쉬 주기 동안 상기 복수의 메모리 셀 로우들 중 상기 결정된 개수의 메모리 셀 로우들을 리프레쉬하고, 상기 온도의 변동에 의해 상기 기본 리프레쉬 레이트에서 전력 소모가 변동된다.
본 발명에 따르면, 메모리 장치는 기본 리프레쉬 레이트로 인가되는 리프레쉬 커맨드에 응답하여 리프레쉬되는 메모리 셀 로우들의 개수를 온도에 따라 적응적으로 변화시킬 수 있다. 이에 따라, 메모리 장치의 리프레쉬를 제어하는 메모리 콘트롤러는 온도에 따른 리프레쉬 레이트 승수에 의해 리프레쉬 주기를 변동시킬 필요가 없으므로 태스트들 사이의 스케쥴링 및/또는 스위칭 부담을 줄여 시스템 성능을 향상시킬 수 있다. 또한, 메모리 장치는 메모리 콘트롤러에서 제공되는 풀-인 커맨드 또는 스킵된 리프레쉬 커맨드(들) 다음으로 인가되는 리프레쉬 커맨드에 대해서도 리프레쉬되는 메모리 셀 로우들의 개수를 적응적으로 변화시킬 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 장치를 포함하는 메모리 시스템의 블록도이다.
도 2는 본 발명의 실시예들에 따른 메모리 장치를 설명하는 블록도이다.
도 3은 본 발명의 실시예들에 따른 메모리 장치의 리프레쉬 동작을 예시하는 순서도이다.
도 4는 본 발명의 실시예들에 따라 리프레쉬되는 메모리 셀 로우들의 개수가 온도에 따라 적응적으로 변화되는 것을 개념적으로 설명하는 챠트이다.
도 5 내지 도 7은 본 발명의 실시예들에 따른 리프레쉬 동작을 설명하는 타이밍 다이어그램들이다.
도 8은 본 발명의 실시예들에 따른 메모리 장치의 리프레쉬 동작을 예시하는 순서도이다.
도 9는 도 8의 순서도에 의해 수행되는 리프레쉬 동작들을 설명하는 도면이다.
도 10a 및 도 10b는 본 발명의 실시예들에 따른 메모리 장치의 리프레쉬 동작을 설명하는 도면들이다.
도 11a 및 도 11b는 본 발명의 실시예들에 따른 메모리 장치의 리프레쉬 동작을 설명하는 도면들이다.
도 12는 본 발명의 실시예들에 따른 메모리 장치가 적용되는 시스템을 나타내는 블록도이다.
도 1은 본 발명의 실시예들에 따른 메모리 장치를 포함하는 메모리 시스템의 블록도이다.
도 1을 참조하면, 메모리 시스템(10)은 메모리 콘트롤러(100)와 메모리 장치(120)를 포함할 수 있다. 메모리 시스템(10)은 집적 회로, 전자 기기 또는 시스템, 스마트 폰, 태블릿 PC, 컴퓨터, 서버, 워크 스테이션, 휴대용 통신 단말기, PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 그리고 다른 적절한 컴퓨터들 등과 같은 컴퓨팅 장치, 가상 머신 또는 그것의 가상 컴퓨팅 장치 등을 지칭할 수 있다. 또는 메모리 시스템(10)은 그래픽스 카드와 같은 컴퓨팅 시스템에 포함된 구성 요소들 중 일부일 수 있다. 실시예에 따라, 메모리 시스템(10)은 UDIMM(Unbuffered Dual In-line Memory Module), RDIMM(Registered DIMM), LRDIMM(Load Reduced DIMM), FBDIMM(Fully Buffered DIMM), SODIMM(Small Outline DIMM) 등으로 구현될 수 있다.
메모리 콘트롤러(100)는 메모리 버스(110)을 통하여 메모리 장치(120)와 통신적으로 연결(communicatively connected)될 수 있다. 메모리 콘트롤러(100)는 메모리 장치(120)의 초기화 및/또는 동작 특성에 맞게 메모리 장치(120)를 제어할 수 있다. 메모리 콘트롤러(100)는 주로 CPU (Central Processing Unit)와 직접 연결될 수 있다. 다른 실시예로, 메모리 콘트롤러(100)는 CPU 자체의 일부분으로 제조될 수 있다.
메모리 콘트롤러(100)와 메모리 장치(120) 사이의 효율적인 통신에 요구되는 신호들, 주파수, 타이밍, 구동, 상세 동작 파라미터 및 기능성(functionality)을 위하여, 물리적 또는 전기적 계층과 논리적 계층을 포함하는 메모리 PHY가 제공될 수 있다. 메모리 PHY는 JEDEC 표준의 DDR 및/또는 LPDDR 프로토콜의 특징들을 지원할 수 있다.
메모리 PHY는 메모리 버스(110)를 통해 메모리 콘트롤러(100)와 메모리 장치(120)를 연결할 수 있다. 도면의 간결성을 위하여, 메모리 콘트롤러(100)와 메모리 장치(120) 사이에 하나의 신호 라인을 통하여 클록(CLK), 커맨드/어드레스(CA), 데이터(DQ)가 제공되는 것으로 도시하고 있으나, 실제로는 복수의 신호 라인들 또는 버스를 통해 제공될 수 있다. 메모리 콘트롤러(100)와 메모리 장치(120) 사이의 신호 라인들은 커넥터들을 통하여 연결될 수 있다. 커넥터들은 핀들, 볼들, 신호 라인들, 또는 다른 하드웨어 컴포넌트들로서 구현될 수 있다.
클록(CLK) 신호는 메모리 버스(110)의 클록 신호 라인을 통해서 메모리 콘트롤러(100)로부터 메모리 장치(120)로 전송될 수 있다. 커맨드/어드레스(CA) 신호는 메모리 버스(110)의 커맨드/어드레스(CA) 버스를 통해서 메모리 콘트롤러(100)로부터 메모리 장치(120)로 전송될 수 있다. 칩 선택(CS) 신호는 메모리 버스(110)의 칩 선택(CS) 라인을 통해서 메모리 콘트롤러(100)로부터 메모리 장치(120)에 전송될 수 있다. 로직 하이로 활성화되는 칩 선택(CS) 신호는 커맨드/어드레스(CA) 버스를 통해서 전송되는 커맨드/어드레스(CA) 신호가 커맨드임을 나타낼 수 있다. 데이터(DQ)는 양방향 신호 라인들로 구성되는 메모리 버스(110)의 데이터(DQ) 버스를 통해서, 메모리 콘트롤러(100)로부터 메모리 장치(120)로 전송되거나 메모리 장치(120)로부터 메모리 콘트롤러(100)로 전송될 수 있다.
메모리 장치(120)는 메모리 콘트롤러(100)의 제어에 따라 데이터(DQ)를 기입하거나 데이터를 독출하고, 리프레쉬 동작을 수행할 수 있다. 예시적으로, 메모리 장치(120)는 DRAM, SDRAM (Synchronous DRAM), DDR SDRAM (Double Data Rate SDRAM), LPDDR SDRAM (Low Power Double Data Rate SDRAM), GDDR SDRAM (Graphics Double Data Rate SDRAM) 등과 같은 동적 랜덤 억세스 메모리일 수 있다. 메모리 장치(120)는 메모리 셀 어레이(200), 온도 센서(210) 및 리프레쉬 제어 회로(220)를 포함할 수 있다.
메모리 셀 어레이(200)는 복수의 워드라인들과 복수의 비트라인들, 그리고 워드라인들과 비트라인들이 교차하는 지점에 형성되는 복수의 메모리 셀들을 포함할 수 있다. 메모리 셀 어레이(200)의 메모리 셀은 휘발성 메모리 셀, 예컨대, DRAM 셀일 수 있다.
온도 센서(210)는 메모리 장치(120)의 온도를 측정한다. 온도 센서(210)는 측정된 온도를 리프레쉬 제어 회로(220)에 제공할 수 있다.
리프레쉬 제어 회로(220)는 온도 센서(210)에서 측정된 온도에 기초하여 메모리 콘트롤러(100)에서 제공되는 리프레쉬 커맨드에 따라 메모리 셀 어레이(200)에 대한 리프레쉬 동작을 제어할 수 있다. 리프레쉬 제어 회로(220)는 측정된 온도에 따라 기본 리프레쉬 레이트(tREFi)와 연관되는 기본 리프레쉬 주기 동안 리프레쉬될 메모리 셀 로우들을 변경하고, 기본 리프레쉬 레이트(tREFi) 마다의 리프레쉬 커맨드에 응답하여 상온일 때, 예컨대, M(M은 자연수)개, 고온일 때 2M개, 및 저온일 때 (1/2)M개 메모리 셀 로우들을 리프레쉬할 수 있다. 이 때, 메모리 콘트롤러(100)는 메모리 장치(120)의 온도에 기초하여 리프레쉬 레이트 승수에 따라 기본 리프레쉬 레이트를 변동시키지 않을 수 있다.
리프레쉬 제어 회로(220)는 메모리 콘트롤러(100)에서 기본 리프레쉬 레이트에 제공되는 풀-인 리프레쉬 커맨드, 스킵된 리프레쉬 커맨드(들) 다음으로 인가되는 리프레쉬 커맨드 또는 기본 리프레쉬 레이트 이내의 리프레쉬 커맨드에 대해서도 메모리 셀 어레이(200)에 대한 리프레쉬 동작을 제어할 수 있다. 리프레쉬 제어 회로(220)는 n(n은 자연수)개의 기본 리프레쉬 레이트가 스킵된 후 다음의 기본 리프레쉬 레이트에서 리프레쉬 커맨드를 수신하고, n개 스킵된 기본 리프레쉬 레이트 다음으로 인가되는 리프레쉬 커맨드에 대해 (n+1)*M개 메모리 셀 로우들을 리프레쉬하고, n개 스킵된 기본 리프레쉬 레이트 다음으로 인가되는 리프레쉬 커맨드 이후의 기본 리프레쉬 레이트 마다의 리프레쉬 커맨드에 응답하여 M개 메모리 셀 로우들을 리프레쉬할 수 있다. 리프레쉬 제어 회로(220)는 기본 리프레쉬 레이트에서 풀-인(pulling-in) 리프레쉬 커맨드를 수신하고, 풀-인 리프레쉬 커맨드 후 n개의 기본 리프레쉬 레이트가 스킵되고, 풀-인 리프레쉬 커맨드에 대해 (n+1)*M개의 메모리 셀 로우들을 리프레쉬하고, 풀-인 리프레쉬 커맨드 이후의 기본 리프레쉬 레이트 마다의 리프레쉬 커맨드에 응답하여 M개 메모리 셀 로우들을 리프레쉬할 수 있다. 리프레쉬 제어 회로(220)는 기본 리프레쉬 레이트 이내의 리프레쉬 커맨드를 수신하고, 기본 리프레쉬 레이트 이내의 리프레쉬 커맨드 후 n개의 기본 리프레쉬 레이트가 스킵되고, 기본 리프레쉬 레이트 이내의 리프레쉬 커맨드에 대해 (n+1)*M개의 메모리 셀 로우들을 리프레쉬하고, 기본 리프레쉬 레이트 이내의 리프레쉬 커맨드 이후의 기본 리프레쉬 레이트 마다의 리프레쉬 커맨드에 응답하여 M개 메모리 셀 로우들을 리프레쉬할 수 있다.
도 2는 본 발명의 실시예들에 따른 메모리 장치를 설명하는 블록도이다. 도 2에는 메모리 장치(120)에 포함되는 다수의 하드웨어 구성이 도시되어 있으나, 이에 한정되지 않으며 다른 구성들도 가능하다.
도 1 및 도 2를 참조하면, 메모리 장치(120)는 메모리 셀 어레이(200), 온도 센서(210), 모드 레지스터(212), 리프레쉬 제어 회로(220), 커맨드 디코더(230), 어드레스 버퍼(240), 로우 어드레스 멀티플렉서(250), 로우 디코더(260), 그리고 센스 앰프부(270)를 포함할 수 있다.
메모리 셀 어레이(200)는 제1 내지 제4 뱅크 어레이들(200a, 200b, 200c, 200d)을 포함할 수 있다. 제1 내지 제4 뱅크 어레이들(200a, 200b, 200c, 200d) 각각은 행들 및 열들로 배열되는 매트릭스 형태로 제공되는 복수의 메모리 셀들(MC)을 포함한다. 제1 내지 제4 뱅크 어레이들(200a, 200b, 200c, 200d) 각각은 메모리 셀들(MC)과 연결되는 복수개의 워드라인들(WL)과 복수개의 비트라인들(BL)을 포함한다. 복수의 워드라인들(WL)은 메모리 셀들(MC)의 행들과 연결되고, 복수의 비트라인들(BL)은 메모리 셀들(MC)의 열들과 연결될 수 있다. 하나의 워드라인(WL)에 연결된 메모리 셀들(MC)의 로우를 메모리 셀 로우라고 칭할 수 있다. 이하의 실시예들에서, 워드라인(WL) 및 메모리 셀 로우는 혼용되어 사용 가능할 것이다.
로우 디코더(260)는 제1 내지 제4 뱅크 어레이들(200a, 200b, 200c, 200d)에 각각 연결된 제1 내지 제4 뱅크 로우 디코더들(260a, 260b, 260c, 260d)을 포함할 수 있다. 제1 내지 제4 뱅크 로우 디코더들(260a, 260b, 260c, 260d) 각각은 어드레스 버퍼(240)로부터 제공되는 해당 뱅크의 로우 어드레스(ROW_ADDR) 또는 리프레쉬 제어 회로(220)에서 제공되는 리프레쉬 로우 어드레스(REF_ADDR)를 수신할 수 있다. 제1 내지 제4 뱅크 로우 디코더들(260a, 260b, 260c, 260d)은 로우 어드레스(ROW_ADDR) 또는 리프레쉬 로우 어드레스(REF_ADDR)를 디코딩하여, 로우 어드레스(ROW_ADDR) 또는 리프레쉬 로우 어드레스(REF_ADDR)에 상응하는 워드라인(WL)을 활성화할 수 있다. 예를 들어, 제1 내지 제4 뱅크 로우 디코더들(260a, 260b, 260c, 260d)은 활성화된 워드라인(WL)으로 워드라인 구동 전압을 인가할 수 있다.
센스 앰프부(270)는 제1 내지 제4 뱅크 어레이들(200a, 200b, 200c, 200d)에 각각 연결된 제1 내지 제4 뱅크 센스 앰프들(270a, 270b, 270c, 270d)을 포함할 수 있다. 제1 내지 제4 뱅크 센스 앰프들(270a, 270b, 270c, 270d)은 제1 내지 제4 뱅크 어레이들(200a, 200b, 200c, 200d)에서 활성화된 워드라인(WL)에 의해 독출되는 데이터를 센싱 및 증폭할 수 있다. 활성화된 워드라인(WL)이 리프레쉬 로우 어드레스(REF_ADDR)에 상응하는 경우, 증폭된 데이터는 메모리 셀(MC)에 제공되어 셀 커패시터에 리스토어됨으로써 리프레쉬될 수 있다. 활성화된 워드라인(WL)이 로우 어드레스(ROW_ADDR)에 상응하는 경우, 감지 증폭된 독출 데이터는 데이터 입출력 버퍼 및 데이터(DQ) 버스를 통하여 메모리 콘트롤러(100)에 제공될 수 있다.
제1 내지 제4 뱅크 어레이들(200a, 200b, 200c, 200d), 제1 내지 제4 뱅크 로우 디코더들(260a, 260b, 260c, 260d) 및 제1 내지 제4 뱅크 센스 앰프들(270a, 270b, 270c, 270d)은 제1 내지 제4 뱅크들(BANK0, BANK1, BANK2, BANK3)을 구성할 수 있다. 본 실시예는 4개의 뱅크들을 포함하는 메모리 장치(120)의 예가 도시되어 있으나, 실시예에 따라, 메모리 장치(120)는 임의의 수의 뱅크들을 포함할 수 있다.
커맨드 디코더(230)는 메모리 콘트롤러(100)로부터 커맨드(CMD)를 수신하고 커맨드(CMD)에 상응하는 제어 신호들을 생성할 수 있다. 커맨드 디코더(230)는 메모리 콘트롤러(100)의 리프레쉬 커맨드(REF_CMD)에 응답하여 리프레쉬 요청 신호(REF_REQ)를 생성할 수 있다. 리프레쉬 요청 신호(REF_REQ)는 리프레쉬 제어 회로(220)로 제공되어 리프레쉬 로우 어드레스(REF_ADDR)를 생성하도록 작용할 수 있다. 리프레쉬 커맨드(REF_CMD)는 JEDEC 표준에 정의된 기본 리프레쉬 레이트(tREFi)로 규칙적으로 제공될 수 있다. 기본 리프레쉬 레이트(tREFi)는, 예를 들어, 32ms 리프레쉬 윈도우 내 8K 정도의 리프레쉬 커맨드 수로 정의될 수 있다. 이에 따라, 리프레쉬 요청 신호(REF_REQ)도 기본 리프레쉬 레이트(tREFi) 또는 기본 리프레쉬 주기로 생성될 수 있다. 이하의 실시예들에서, 기본 리프레쉬 레이트(tREFi) 또는 기본 리프레쉬 주기는 혼용되어 사용 가능할 것이다.
로우 어드레스 멀티플렉서(250)는 어드레스 버퍼(240)로부터 로우 어드레스(ROW_ADDR)를 수신하고, 리프레쉬 어드레스 발생부(222)로부터 리프레쉬 로우 어드레스(REF_ADDR)를 수신할 수 있다. 로우 어드레스 멀티플렉서(250)는 리프레쉬 요청 신호(REF_REQ)에 응답하여 로우 어드레스(ROW_ADDR) 또는 리프레쉬 로우 어드레스(REF_ADDR)를 선택적으로 출력할 수 있다. 로우 어드레스 멀티플렉서(250)는 리프레쉬 요청 신호(REF_REQ)가 인에이블일 때 리프레쉬 로우 어드레스(REF_ADDR)를 선택하여 로우 디코더(260)로 제공하고, 리프레쉬 요청 신호(REF_REQ)가 디세이블일 때 로우 어드레스(ROW_ADDR)를 선택하여 로우 디코더(260)로 제공할 수 있다.
온도 센서(210)는 메모리 장치(120)의 온도를 측정하고, 측정된 온도를 온도 정보로서 리프레쉬 제어 회로(220)에 제공할 수 있다. 본 실시예에서는 온도 센서(210)가 메모리 장치(120) 내부에 포함되는 것으로 설명하고 있으나, 온도 센서(210)는 메모리 장치(120) 외부에 배치되어 메모리 장치(120)의 온도를 측정할 수도 있다.
모드 레지스터(212)는 메모리 장치(120)에 대한 동작 조건을 설정하도록 사용되는 다양한 동작 및 제어 파라미터들을 제공할 수 있다. 모드 레지스터(212)는 메모리 장치(120)의 복수개 동작 파라미터들, 옵션들, 다양한 기능들, 특성들 그리고 모드들을 셋팅하기 위해 프로그램될 수 있다. 모드 레지스터(212)는 메모리 콘트롤러(100)로부터 MRS 커맨드가 발행될 때 메모리 버스(110)의 커맨드/어드레스(CA) 버스로 제공되는 적절한 비트 값들로 구성된 파라미터 코드를 저장할 수 있다.
모드 레지스터(212)는 리프레쉬 동작과 관련되는 리프레쉬 파라미터 코드를 저장할 수 있다. 모드 레지스터(212)는 풀-인 리프레쉬 커맨드와 연관되어 스킵되는 기본 리프레쉬 레이트(tREFi) 수(n)를 저장할 수 있다. 또한, 모드 레지스터(212)는 버스트 길이, 독출/기입 레이턴시, 프리앰블/포스트앰블 길이, 라이트 레벨링(Write Leveling) 인에이블/디세이블, 결정 궤환 등호(Decision Feedback, Equalization: 이하 'DFE'라 칭한다) 양(quantity), 풀-다운/ODT(On Die Termination) 및 풀-업/Voh(output high level voltage) 캘리브레이션, 프리-앰파시스, 기준 전압 설정 등을 제어하기 위해 사용되는 파라미터 코드를 저장할 수 있다.
리프레쉬 제어 회로(220)는 온도 센서(210)에서 측정된 온도에 기초하여 메모리 셀 어레이(200)에 대한 리프레쉬 동작을 제어할 수 있다. 리프레쉬 제어 회로(220)는 리프레쉬 어드레스 발생부(222) 및 온도 레지스터(224)를 포함할 수 있다. 온도 레지스터(224)는 온도 센서(210)에서 제공되는 온도 정보를 저장할 수 있다. 리프레쉬 어드레스 발생부(222)는 기본 리프레쉬 레이트(tREFi)로 생성되는 리프레쉬 요청 신호(REF_EEQ)에 기초하여 온도 레지스터(224)의 온도 정보에 따라 가변적인 개수의 리프레쉬 로우 어드레스(REF_ADDR)들을 생성할 수 있다.
리프레쉬 어드레스 발생부(222)는 온도 레지스터(224)의 온도 정보가 기준 온도 또는 상온(room temperature) 임을 나타낼 때, 예컨대, M(M은 자연수)개의 리프레쉬 로우 어드레스(REF_ADDR)를 생성할 수 있다. 기본 리프레쉬 주기(tREFi) 동안, M개의 리프레쉬 로우 어드레스(REF_ADDR)에 대응하는 M개의 메모리 셀 로우들이 리프레쉬될 수 있다. 실시예에 따라, M은 4개 정도로 설정될 수 있다.
온도 레지스터(224)의 온도 정보가 기준 온도보다 상대적으로 높은 고온(hot temperature) 임을 나타낼 때, 리프레쉬 어드레스 발생부(222)는 예컨대, 2M개의 리프레쉬 로우 어드레스(REF_ADDR)를 생성할 수 있다. 기본 리프레쉬 주기(tREFi) 동안, 2M개의 리프레쉬 로우 어드레스(REF_ADDR)에 대응하는 2M개의 메모리 셀 로우들이 리프레쉬될 수 있다. 기본 리프레쉬 주기(tREFi) 동안, 고온에서 수행되는 2M개 메모리 셀 로우들 각각의 리프레쉬 주기는 기준 온도에서의 M개 메모리 셀 로우들 각각의 리프레쉬 주기보다 짧을 것이다.
온도 레지스터(224)의 온도 정보가 기준 온도보다 상대적으로 낮은 저온(low temperature)임을 나타낼 때, 리프레쉬 어드레스 발생부(222)는 예컨대, (1/2)M개의 리프레쉬 로우 어드레스(REF_ADDR)를 생성할 수 있다. 기본 리프레쉬 주기(tREFi) 동안, (1/2)M개의 리프레쉬 로우 어드레스(REF_ADDR)에 대응하는 (1/2)M개의 메모리 셀 로우들이 리프레쉬될 수 있다. 기본 리프레쉬 주기(tREFi) 동안, 저온에서 수행되는 (1/2)M개 메모리 셀 로우들 각각의 리프레쉬 주기는 기준 온도에서의 M개 메모리 셀 로우들 각각의 리프레쉬 주기보다 길 것이다.
메모리 장치(120)는 규칙적으로 매 기본 리프레쉬 레이트(tREFi) 마다 리프레쉬 커맨드(REF_CMD)가 인가될 것을 기대할 수 있다. 그런데, 메모리 콘트롤러(100)가 태스크들(tasks) 사이의 스케쥴링 및/또는 스위칭 효율을 향상시키기 위하여, 일부(some) 리프레쉬 커맨드(REF_CMD)들을 스킵한 후 리프레쉬 커맨드(REF_CMD)를 발행할 수 있다. 리프레쉬 제어 회로(220)는 스킵된 리프레쉬 커맨드(REF_CMD) 수(n, n은 자연수)를 카운트할 수 있다. 리프레쉬 어드레스 발생부(222)는 n개 스킵된 리프레쉬 커맨드(들) 다음으로 인가되는 리프레쉬 커맨드(REF CMD)에 기초하여 (n+1)*M개의 리프레쉬 로우 어드레스(REF_ADDR)를 생성할 수 있다. 이에 따라, n개 스킵된 리프레쉬 커맨드(들) 다음으로 인가되는 리프레쉬 커맨드(REF_CMD)에 응답하여, 기본 리프레쉬 주기(tREFi) 동안 (n+1)*M 개의 리프레쉬 로우 어드레스(REF_ADDR)에 대응하는 (n+1)*M 개의 메모리 셀 로우들이 리프레쉬될 수 있다.
또한, 메모리 콘트롤러(100)는 태스크들(tasks) 사이의 스케쥴링 및/또는 스위칭 효율을 향상시키기 위하여 일부(some) 리프레쉬 커맨드(REF_CMD)들을 풀-인(pulling-in)하여 스킵할 수 있다. 리프레쉬 제어 회로(220)는 풀-인(pulling-in) 리프레쉬 커맨드(REF_CMD) 후에 스킵될 리프레쉬 커맨드(REF_CMD)의 수(n)를 카운트할 수 있다. 리프레쉬 어드레스 발생부(222)는 풀-인 리프레쉬 커맨드(REF_CMD)에 응답하여 (n+1)*M개의 리프레쉬 로우 어드레스(REF_ADDR)를 생성할 수 있다. 이에 따라, 풀-인 리프레쉬 커맨드(REF_CMD) 인가 시점에서 기본 리프레쉬 주기(tREFi) 동안, (n+1)*M 개의 리프레쉬 로우 어드레스(REF_ADDR)에 대응하는 (n+1)*M 개의 메모리 셀 로우들이 리프레쉬될 수 있다.
도 3은 본 발명의 실시예들에 따른 메모리 장치의 리프레쉬 동작을 예시하는 순서도이다.
도 1, 도 2 및 도 3을 참조하면, 단계 S310에서 메모리 장치(120)는 온도 센서(210)를 이용하여 메모리 장치(120)의 온도를 주기적으로 측정할 수 있다. 측정된 온도는 예컨대, 기준 온도(상온), 고온 또는 저온으로 식별될 수 있는 온도 정보로서 리프레쉬 제어 회로(220)에 제공될 수 있다.
단계 S320에서, 메모리 장치(120)는 규칙적으로 매 기본 리프레쉬 레이트(tREFi) 마다 리프레쉬 커맨드(REF_CMD)를 수신할 수 있다. 기본 리프레쉬 레이트(tREFi)는 예컨대, 3.9us 정도로 설정될 수 있다. 이 때, 메모리 콘트롤러(100)는 JEDEC 표준에 규정된 DRAM 온도의 함수로서 표현되는 리프레쉬 레이트 승수에 따라 기본 리프레쉬 레이트(tREFi)를 변동시킬 필요가 없다.
단계 S330에서, 메모리 장치(120)는 측정된 온도에 따라 리프레쉬될 메모리 셀 로우들의 개수를 결정할 수 있다. 예시적으로, 메모리 장치(120)는 측정된 온도가 기준 온도 또는 상온일 때 M개의 메모리 셀 로우들을 결정하고, 기준 온도보다 상대적으로 높은 고온일 때 2M개의 메모리 셀 로우들을 결정하고, 기준 온도보다 상대적으로 낮은 저온일 때 (1/2)M개의 메모리 셀 로우들을 결정할 수 있다.
단계 S340에서, 메모리 장치(120)는 리프레쉬 커맨드(REF_CMD)에 기초하여 단계 S330에서 결정된 개수의 메모리 셀 로우들에 대해 리프레쉬 동작을 수행할 수 있다.
메모리 장치(120)는 기준 온도일 때 리프레쉬 커맨드(REF_CMD)에 따라 기본 리프레쉬 주기(tREFi) 동안 M개 메모리 셀 로우들을 리프레쉬할 수 있다
메모리 장치(120)는 고온일 때 리프레쉬 커맨드(REF_CMD)에 따라 기본 리프레쉬 주기(tREFi) 동안 2M개 메모리 셀 로우들을 리프레쉬할 수 있다. 고온에서 2M개 메모리 셀 로우들 각각은, 기준 온도에서의 M개 메모리 셀 로우들 각각이 갖는 리프레쉬 주기보다 짧게 리프레쉬될 수 있다. 이는 온도가 상승함에 따라 데이터 손실을 방지하기 위하여 리프레쉬 레이트를 증가시키는 효과를 가져올 수 있다.
메모리 장치(120)는 저온일 때 리프레쉬 커맨드(REF_CMD)에 따라 기본 리프레쉬 주기(tREFi) 동안 (1/2)M개 메모리 셀 로우들을 리프레쉬할 수 있다. 저온에서 수행되는 메모리 셀 로우들 각각의 리프레쉬 주기tREFw)는 기준 온도에서의 메모리 셀 로우들 각각의 리프레쉬 주기(tREFw)보다 길 것이다. 이는 온도가 감소할 때 불필요한 전력 소모를 방지하기 위하여 리프레쉬 레이트를 줄이는 효과를 가져올 수 있다. 또한, 기준 온도에서 M개 메모리 셀 로우들의 리프레쉬 동작 시간(tRFC) 대비 저온에서 (1/2)M개 메모리 셀 로우들만 리프레쉬 동작을 수행하므로, 리프레쉬 동작 시간(tRFC)이 상대적으로 줄어듬으로 인해 시스템의 유휴 시간 최소화의 이득을 제공할 수 있다.
도 4는 본 발명의 실시예들에 따라 리프레쉬되는 메모리 셀 로우들의 개수가 온도에 따라 적응적으로 변화되는 것을 개념적으로 설명하는 챠트이다.
도 2 및 도 4를 참조하면, 온도 센서(210)에서 측정된 온도가 기준 온도 또는 상온일 때, 리프레쉬 제어 회로(220)는 M개의 리프레쉬될 메모리 셀 로우들을 설정할 수 있다. 온도 센서(210)에서 측정된 온도가 고온일 때, 리프레쉬 제어 회로(220)는 2M개의 리프레쉬될 메모리 셀 로우들을 설정할 수 있다. 온도 센서(210)에서 측정된 온도가 저온일 때, 리프레쉬 제어 회로(220)는 (1/2)M개의 리프레쉬될 메모리 셀 로우들을 설정할 수 있다.
도 5 내지 도 7은 본 발명의 실시예들에 따른 리프레쉬 동작을 설명하는 타이밍 다이어그램들이다. 도 5 및 도 6은 도 3의 순서도에 의해 수행되는 리프레쉬 동작들을 나타내고, 도 7은 도 5 및 도 6의 비교예로서 JEDEC 표준에 규정된 DRAM 온도의 함수로서 표현되는 리프레쉬 레이트 승수에 따라 변동되는 리프레쉬 레이트를 보여준다.
도 2 내지 도 6를 참조하면, 메모리 장치(120)는 온도 센서(210)를 이용하여 메모리 장치(120)의 온도를 주기적으로 측정하고, 규칙적으로 매 기본 리프레쉬 레이트(tREFi) 마다 리프레쉬 동작을 수행할 수 있다. 온도 센서(210)에서 측정된 온도가 기준 온도 또는 상온일 때, 메모리 장치(120)는, 도 5에 도시된 바와 같이, 기본 리프레쉬 레이트(tREFi) 마다 M개의 메모리 셀 로우들을 리프레쉬할 수 있다. 온도 센서(210)에서 측정된 온도가 고온일 때, 메모리 장치(120)는 기본 리프레쉬 레이트(tREFi) 마다 2M개의 메모리 셀 로우들을 리프레쉬할 수 있다. 온도 센서(210)에서 측정된 온도가 저온일 때, 메모리 장치(120)는 도 6에 도시된 바와 같이, 기본 리프레쉬 레이트(tREFi) 마다 (1/2)M개의 메모리 셀 로우들을 리프레쉬할 수 있다.
온도 센서(210)에서 측정된 온도가 변동되면, 기본 리프레쉬 레이트(tREFi)에서의 전력 소모가 변동될 수 있다. 도 5에서, 측정된 온도가 상온에서 고온으로 변동되면, 고온일 때의 기본 리프레쉬 레이트(tREFi)에서 2M개 메모리 셀 로우들을 리프레쉬할 때 소비되는 전력은, 상온일 때의 기본 리프레쉬 레이트(tREFi)에서 M개 메모리 셀 로우들을 리프레쉬할 때 소비되는 전력보다 크게 변동될 수 있다. 도 6에서, 측정된 온도가 상온에서 저온으로 변동되면, 저온일 때의 기본 리프레쉬 레이트(tREFi)에서 (1/2)M개 메모리 셀 로우들을 리프레쉬할 때 소비되는 전력은, 상온일 때의 기본 리프레쉬 레이트(tREFi)에서 M개 메모리 셀 로우들을 리프레쉬할 때 소비되는 전력보다 적게 변동될 수 있다.
도 7을 참조하면, JEDEC 표준에 규정된 DRAM 온도의 함수로서 표현되는 리프레쉬 레이트 승수에 의해 리프레쉬 레이트가 변동되는 것을 보여준다. 고온 일 때의 리프레쉬 레이트는 예컨대, 상온일 때의 기본 리프레쉬 레이트(tREFi)의 반에 해당하는, (1/2)tREFi 로 설정될 수 있다. 이에 따라, (1/2)tREFi 리프레쉬 레이트와 연관되어 클록 레이트를 조절하기 때문에, 시스템의 태스크들(tasks) 사이의 스케쥴링 및/또는 스위칭에 부담이 될 수 있다.
도 8은 본 발명의 실시예들에 따른 메모리 장치의 리프레쉬 동작을 예시하는 순서도이다.
도 1, 도 2 및 도 8을 참조하면, 단계 S810에서 메모리 장치(120)는 규칙적으로 매 기본 리프레쉬 레이트(tREFi) 마다 메모리 콘트롤러(100)로부터 리프레쉬 커맨드(REF_CMD)를 수신할 수 있다. 기본 리프레쉬 레이트(tREFi)는 예컨대, 3.9us 정도로 설정될 수 있다.
단계 S820에서, 메모리 장치(120)는 스킵된 리프레쉬 커맨드(들) 다음으로 인가되는 리프레쉬 커맨드(REF_CMD)를 수신할 수 있다. 리프레쉬 커맨드(REF_CMD)는 임의의 개수(n, n은 자연수)의 기본 리프레쉬 레이트(tREFi)가 스킵된 후 수신될 수 있다. 메모리 콘트롤러(100)는 스킵된 n개의 기본 리프레쉬 레이트(tREFi) 동안 태스크들 사이의 스케쥴링 및/또는 스위칭을 관리할 수 있다.
단계 S830에서, 메모리 장치(120)는 스킵된 리프레쉬 커맨드(들) 다음으로 인가되는 리프레쉬 커맨드(REF_CMD)에 대해 리프레쉬될 메모리 셀 로우들의 개수를 결정할 수 있다. 메모리 장치(120)는 스킵된 리프레쉬 커맨드(들) 다음으로 인가되는 리프레쉬 커맨드(REF_CMD)에 대해 (n+1)*M개의 메모리 셀 로우들을 결정할 수 있다.
단계 S840에서, 메모리 장치(120)는 스킵된 리프레쉬 커맨드(들) 다음으로 인가되는 리프레쉬 커맨드(REF_CMD)에 기초하여 결정된 개수의 메모리 셀 로우들을 리프레쉬할 수 있다. 메모리 장치(120)는 스킵된 리프레쉬 커맨드(들) 다음으로 인가되는 리프레쉬 커맨드(REF_CMD)에 따라 기본 리프레쉬 주기(tREFi) 동안 (n+1)*M개의 메모리 셀 로우들을 리프레쉬할 수 있다.
도 9는 도 8의 순서도에 의해 수행되는 리프레쉬 동작들을 설명하는 도면이다.
도 2, 도 8 및 도 9를 참조하면, 메모리 장치(120)는 기본 리프레쉬 레이트(tREFi) 마다 M개의 메모리 셀 로우들을 리프레쉬할 수 있다. 메모리 장치(120)는 3개의 기본 리프레쉬 레이트(tREFi)가 스킵된 후(점선으로 표시), 메모리 콘트롤러(100)로부터 리프레쉬 커맨드(901)를 수신할 수 있다. 메모리 장치(120)는 3개 스킵된 기본 리프레쉬 레이트(tREFi)들 다음으로 인가되는 리프레쉬 커맨드(901)에 대해 (3+1)*M=4M개의 메모리 셀 로우들을 결정할 수 있다. 리프레쉬 커맨드(901)는 기본 리프레쉬 레이트(tREFi) 시점에서 인가될 수 있다. 메모리 장치(120)는 3개 스킵된 기본 리프레쉬 레이트(tREFi)들 다음으로 인가되는 리프레쉬 커맨드 (901)에 응답하여 기본 리프레쉬 레이트(tREFi) 동안 4M개의 메모리 셀 로우들을 리프레쉬할 수 있다. 이 때, 스킵된 기본 리프레쉬 레이트(tREFi)들 다음으로 인가되는 리프레쉬 커맨드(901)에 대한 기본 리프레쉬 레이트(tREFi)에서의 전력 소모가 증가할 수 있다. 메모리 장치(120)는 스킵된 기본 리프레쉬 레이트(tREFi)들 다음으로 인가되는 리프레쉬 커맨드(901)에 대해 4M개의 메모리 셀 로우들을 리프레쉬한 후, 기본 리프레쉬 레이트(tREFi) 마다 M개의 메모리 셀 로우들을 리프레쉬할 수 있다.
도 10a 및 도 10b는 본 발명의 실시예들에 따른 메모리 장치의 리프레쉬 동작을 설명하는 도면들이다. 도 10a 및 도 10b는 기본 리프레쉬 레이트(tREFi)에서 인가되는 풀-인(pulling-in) 리프레쉬 커맨드(REF_CMD)에 대한 리프레쉬 동작을 설명한다.
도 1, 도 2 및 도 10a를 참조하면, 단계 S1010에서 메모리 장치(120)는 규칙적으로 매 기본 리프레쉬 레이트(tREFi) 마다 리프레쉬 커맨드(REF_CMD)를 수신할 수 있다. 기본 리프레쉬 레이트(tREFi)는 예컨대, 3.9us 정도로 설정될 수 있다.
단계 S1020에서, 메모리 장치(120)는 기본 리프레쉬 레이트(tREFi)에서 풀-인(pulling-in) 리프레쉬 커맨드(REF_CMD)를 수신할 수 있다. 풀-인 리프레쉬 커맨드(REF_CMD)가 수신된 후, 임의의 개수(n, n은 자연수)의 기본 리프레쉬 레이트(tREFi)가 스킵될 수 있다. 메모리 콘트롤러(100)는 스킵될 n개의 기본 리프레쉬 레이트(tREFi) 동안 태스크들 사이의 스케쥴링 및/또는 스위칭을 관리할 수 있다.
단계 S1030에서, 메모리 장치(120)는 풀-인 리프레쉬 커맨드(REF_CMD)에 대해 리프레쉬될 메모리 셀 로우들의 개수를 결정할 수 있다. 메모리 장치(120)는 풀-인 리프레쉬 커맨드(REF_CMD)에 대해 (n+1)*M개의 메모리 셀 로우들을 결정할 수 있다.
단계 S1040에서, 메모리 장치(120)는 풀-인 리프레쉬 커맨드(REF_CMD)에 기초하여 결정된 개수의 메모리 셀 로우들을 리프레쉬할 수 있다. 메모리 장치(120)는 풀-인 리프레쉬 커맨드(REF_CMD)에 따라 기본 리프레쉬 주기(tREFi) 동안 (n+1)*M개의 메모리 셀 로우들을 리프레쉬할 수 있다.
도 10b를 참조하면, 메모리 장치(120)는 기본 리프레쉬 레이트(tREFi) 마다 M개의 메모리 셀 로우들을 리프레쉬할 수 있다. 메모리 장치(120)에 풀-인 리프레쉬 커맨드(1020)가 수신된 후, n(예, n=3)개의 기본 리프레쉬 레이트(tREFi)가 스킵될 수 있다(점선으로 표시). 풀-인 리프레쉬 커맨드(1020)는 리프레시 커맨드를 구성하는 비트들 중 일부(예컨대, 3개 비트)의 비트 값들에 스킵될 기본 리프레쉬 레이트(tREFi) 수(n)를 설정할 수 있다. 실시예에 따라, 풀-인 리프레쉬 커맨드(1020)는 모드 레지스터(226)에 저장된 리프레쉬 파라미터 코드와 연관되어 스킵될 기본 리프레쉬 레이트(tREFi) 수(n)를 설정할 수 있다. 이 때, 풀-인 리프레쉬 커맨드(1020)는 기본 리프레쉬 레이트(tREFi)에서 인가될 수 있다. 실시예에 따라, 스킵될 기본 리프레쉬 레이트(tREFi) 수(n)는 전용의(dedicated) 풀-인 리프레쉬 커맨드(1020)와 함께 메모리 콘트롤러(100)로부터 수신될 수 있다.
메모리 장치(120)는 풀-인 리프레쉬 커맨드(1020)에 대해 (3+1)*M=4M개의 메모리 셀 로우들을 결정할 수 있다. 메모리 장치(120)는 풀-인 리프레쉬 커맨드(1020)에 응답하여 기본 리프레쉬 주기(tREFi) 동안 4M개의 메모리 셀 로우들을 리프레쉬할 수 있다. 이 때, 풀-인(pulling-in) 리프레쉬 커맨드에 대한 기본 리프레쉬 레이트(tREFi)에서의 전력 소모가 증가할 수 있다. 메모리 장치(120)는 풀-인 리프레쉬 커맨드(1020)에 대해 4M개의 메모리 셀 로우들을 리프레쉬한 후, 기본 리프레쉬 레이트(tREFi) 마다 M개의 메모리 셀 로우들을 리프레쉬할 수 있다.
도 11a 및 도 11b는 본 발명의 실시예들에 따른 메모리 장치의 리프레쉬 동작을 설명하는 도면들이다. 도 11a 및 도 11b는 기본 리프레쉬 레이트(tREFi) 이내에 인가되는 리프레쉬 커맨드(REF_CMD)에 대한 리프레쉬 동작을 설명한다.
도 1, 도 2 및 도 11a를 참조하면, 단계 S1110에서 메모리 장치(120)는 규칙적으로 매 기본 리프레쉬 레이트(tREFi) 마다 리프레쉬 커맨드(REF_CMD)를 수신할 수 있다. 기본 리프레쉬 레이트(tREFi)는 예컨대, 3.9us 정도로 설정될 수 있다.
단계 S1120에서, 메모리 장치(120)는 기본 리프레쉬 레이트(tREFi) 이내에 리프레쉬 커맨드(REF_CMD)를 수신할 수 있다. 기본 리프레쉬 레이트(tREFi) 이내의 리프레쉬 커맨드(REF_CMD)는 모드 레지스터(226)에 저장된 리프레쉬 파라미터 코드와 연관되어 스킵될 기본 리프레쉬 레이트(tREFi) 수(n)를 설정할 수 있다. 이에 따라, 기본 리프레쉬 레이트(tREFi) 이내의 리프레쉬 커맨드(REF_CMD)가 수신되면, n개의 기본 리프레쉬 레이트(tREFi)가 스킵될 수 있다. 메모리 콘트롤러(100)는 스킵될 n개의 기본 리프레쉬 레이트(tREFi) 동안 태스크들 사이의 스케쥴링 및/또는 스위칭을 관리할 수 있다.
단계 S1130에서, 메모리 장치(120)는 기본 리프레쉬 레이트(tREFi) 이내의 리프레쉬 커맨드(REF_CMD)에 대해 리프레쉬될 메모리 셀 로우들의 개수를 결정할 수 있다. 메모리 장치(120)는 기본 리프레쉬 레이트(tREFi) 이내의 리프레쉬 커맨드(REF_CMD)에 대해 (n+1)*M개의 메모리 셀 로우들을 결정할 수 있다.
단계 S1140에서, 메모리 장치(120)는 기본 리프레쉬 레이트(tREFi) 이내의 리프레쉬 커맨드(REF_CMD)에 기초하여 결정된 개수의 메모리 셀 로우들을 리프레쉬할 수 있다. 메모리 장치(120)는 기본 리프레쉬 레이트(tREFi) 이내의 리프레쉬 커맨드(REF_CMD)에 따라 기본 리프레쉬 주기(tREFi) 동안 (n+1)*M개의 메모리 셀 로우들을 리프레쉬할 수 있다.
도 11b을 참조하면, 메모리 장치(120)는 기본 리프레쉬 레이트(tREFi) 마다 M개의 메모리 셀 로우들을 리프레쉬할 수 있다. 메모리 장치(120)에 기본 리프레쉬 레이트(tREFi) 이내에서 리프레쉬 커맨드(1120)가 수신될 수 있다. 기본 리프레쉬 레이트(tREFi) 이내에 리프레쉬 커맨드(1120)가 수신되면, 메모리 장치(120)는 리프레쉬 커맨드(1120) 이후에 스킵될 기본 리프레쉬 레이트(tREFi) 수(n)를 설정할 수 있다. 리프레쉬 커맨드(1120) 이후에 스킵될 기본 리프레쉬 레이트(tREFi) 수(n)는 메모리 콘트롤러(100)와 메모리 장치(120) 사이에 리프레쉬 동작과 관련되어 미리 정의될 수 있다. 예시적으로, 리프레쉬 커맨드(1120) 이후에 스킵될 기본 리프레쉬 레이트(tREFi) 수(n)는 모드 레지스터(226)에 저장된 리프레쉬 파라미터 코드로서 제공될 수 있다.
메모리 장치(120)는 기본 리프레쉬 레이트(tREFi) 이내의 리프레쉬 커맨드(1120)에 대해 (3+1)*M=4M개의 메모리 셀 로우들을 결정할 수 있다. 메모리 장치(120)는 기본 리프레쉬 레이트(tREFi) 이내의 리프레쉬 커맨드(1120)에 응답하여 4M개의 메모리 셀 로우들을 리프레쉬할 수 있다. 메모리 장치(120)는 기본 리프레쉬 레이트(tREFi) 이내의 리프레쉬 커맨드(1120)에 대해 4M개의 메모리 셀 로우들을 리프레쉬한 후, 기본 리프레쉬 레이트(tREFi) 이내의 리프레쉬 커맨드(1120) 다음으로 인가되는 리프레쉬 커맨드에 응답하여 기본 리프레쉬 레이트(tREFi) 마다 M개의 메모리 셀 로우들을 리프레쉬할 수 있다.
도 12는 본 발명의 실시예들에 따른 메모리 장치가 적용되는 시스템을 나타내는 블록도이다.
도 12를 참조하면, 시스템(1000)은 카메라(1100), 디스플레이(1200), 오디오 처리부(1300), 모뎀(1400), DRAM들(1500a, 1500b), 플래시 메모리들(1600a, 1600b), I/O 디바이스들(1700a, 1700b) 및 어플리케이션 프로세서(Application Processor, 1800, 이하 "AP"라고 칭함)를 포함할 수 있다. 시스템(1000)은 랩탑(laptop) 컴퓨터, 휴대용 단말기(mobile phone), 스마트폰(smart phone), 태블릿 PC(tablet personal computer), 웨어러블 기기, 헬스케어 기기, 또는 IOT(Internet Of Things) 기기로 구현될 수 있다. 또한, 시스템(1000)은 서버(Server), 또는 개인용 컴퓨터(Personal Computer)로 구현될 수도 있다.
카메라(1100)는 사용자의 제어에 따라 정지 영상 또는 동영상을 촬영하고, 쵤영한 이미지/영상 데이터를 저장하거나 디스플레이(1200)로 전송할 수 있다. 오디오 처리부(1300)는 플래시 메모리 장치들(1600a, 1600b)나 네트워크의 컨텐츠에 포함된 오디오 데이터를 처리할 수 있다. 모뎀(1400)는 유/무선데이터 송수신을 위하여 신호를 변조하여 송신하고, 수신측에서 원래의 신호로 복구하기 위해 복조할 수 있다. I/O 디바이스들(1700a, 1700b)는 USB(Universal Serial Bus)나 스토리지, 디지털 카메라, SD(Secure Digital) 카드, DVD(Digital Versatile Disc), 네트워크 어댑터(Network adapter), 터치 스크린 등과 같은 디지털 입력 및/또는 출력 기능을 제공하는 기기들을 포함할 수 있다.
AP(1800)는 시스템(1000)의 전반적인 동작을 제어할 수 있다. AP(1800)는 플래시 메모리 장치들(1600a, 1600b)에 저장된 컨텐츠의 일부가 디스플레이(1200)에 표시되도록 디스플레이(1200)를 제어할 수 있다. AP(1800)는 I/O 디바이스들(1700a, 1700b)을 통하여 사용자 입력이 수신되면, 사용자 입력에 대응하는 제어 동작을 수행할 수 있다. AP(1800)는 AI(Artifitial Intelligence) 데이터 연산을 위한 전용 회로인 엑셀레이터(Accelerator) 블록을 포함하거나, AP(1800)와 별개로 엑셀레이터 칩(1820)을 구비할 수 있다. 엑셀레이터 블록 또는 엑셀레이터 칩(1820)에 추가적으로 DRAM(1500b)이 장착될 수 있다. 엑셀레이터는 AP(1800)의 특정 기능을 전문적으로 수행하는 기능 블록으로, 엑셀레이터는 그래픽 데이터 처리를 전문적으로 수행하는 기능 블럭인 GPU, AI 계산과 인퍼런스(Inference)를 전문적으로 수행하기 위한 블럭인 NPU(Neural Processing Unit), 데이터 전송을 전문적으로 하는 블록인 DPU(Data Processing Unit)를 포함할 수 있다
시스템(1000)은 복수의 DRAM들(1500a, 1500b) 및 DRAM들(1500a, 1500b)을 제어하는 메모리 콘트롤러(1810)를 포함할 수 있다. AP(1800)는 JEDEC(Joint Electron Device Engineering Council) 표준 규격에 맞는 커맨드와 모드 레지스터(MRS) 셋팅을 통하여 DRAM들(1500a, 1500b)을 제어하거나, 저전압/고속/신뢰성 등 업체 고유 기능 및 CRC(Cyclic Redundancy Check)/ECC(Error Correction Code) 기능을 사용하기 위하여 DRAM 인터페이스 규약을 설정하여 통신할 수 있다. 예를 들어 AP(1800)는 LPDDR4, LPDDR5 등의 JEDEC 표준 규격에 맞는 인터페이스로 DRAM(1500a)과 통신할 수 있으며, 엑셀레이터 블록 또는 엑셀레이터 칩(1820)는 DRAM(1500a)보다 높은 대역폭을 가지는 엑셀레이터용 DRAM(1500b)을 제어하기 위하여 새로운 DRAM 인터페이스 규약을 설정하여 통신할 수 있다.
도 12에서는 DRAM들(1500a, 1500b)만을 도시하였으나, 이에 한정되지 않고 AP(1800)이나 엑셀레이터 칩(1820) 대역폭과 반응 속도, 전압 조건들을 만족한다면 PRAM이나 SRAM, MRAM, RRAM, FRAM 또는 Hybrid RAM의 메모리 등 어떤 메모리라도 사용 가능하다. DRAM들(1500a, 1500b)은 I/O 디바이스(1700a, 1700b)나 플래시 메모리들(1600a, 1600b) 보다 상대적으로 작은 레이턴시(latency)와 대역폭(bandwidth)를 가지고 있다. DRAM들(1500a, 1500b)은 시스템(1000)의 파워 온 시점에 초기화되고, 운영 체제와 어플리케이션 데이터가 로딩되어 운영 체제와 어플리케이션 데이터의 임시 저장 장소로 사용되거나 각종 소프트웨어 코드의 실행 공간으로 사용될 수 있다.
DRAM들(1500a, 1500b) 내에서는 더하기/빼기/곱하기/나누기 사칙 연산과 벡터 연산, 어드레스 연산, 또는 FFT(Fast Fourier Transform) 연산이 수행될 수 있다. 또한, DRAM들(1500a, 1500b) 내에서는 인퍼런스(inference)에 사용되는 수행을 위한 함수 기능(function)이 수행될 수 있다. 여기서, 인퍼런스는 인공 신경망(artificial neural network)을 이용한 딥러닝 알고리즘에서 수행될 수 있다. 딥러닝 알고리즘은 다양한 데이터를 통해 모델을 학습하는 트레이닝(training) 단계와 학습된 모델로 데이터를 인식하는 인퍼런스 단계를 포함할 수 있다. 실시예로서, 사용자가 카메라(1100)를 통해 촬영한 이미지는 신호 처리되어 DRAM(1500b) 내에 저장이 되며, 엑셀레이터 블록 또는 엑셀레이터 칩(1820)은 DRAM(1500b)에 저장된 데이터와 인퍼런스에 사용되는 함수를 이용하여 데이터를 인식하는 AI 데이터 연산을 수행할 수 있다.
시스템(1000)은 DRAM들(1500a, 1500b) 보다 큰 용량을 가진 복수의 스토리지 또는 복수의 플래시 메모리들(1600a, 1600b)을 포함할 수 있다. 엑셀레이터 블록 또는 엑셀레이터 칩(1820)은 플래시 메모리 장치(1600a, 1600b)를 이용하여 트레이닝(training) 단계와 AI 데이터 연산을 수행할 수 있다. 일 실시예로, 플래시 메모리들(1600a, 1600b)은 메모리 콘트롤러(1610) 내에 구비된 연산 장치를 사용하여 AP(1800) 및/내지 엑셀레이터 칩(1820)이 수행하는 트레이닝(training) 단계과 인퍼런스 AI 데이터 연산을 보다 효율적으로 수행할 수 있다. 플래시 메모리들(1600a, 1600b)은 카메라(1100)를 통하여 찍은 사진을 저장하거나, 데이터 네트워크로 전송 받은 데이터를 저장할 수 있다. 예를 들어, 증강 현실(Augmented Reality)/가상 현실(Virtual Reality), HD(High Definition) 또는 UHD(Ultra High Definition) 컨텐츠를 저장할 수 있다.
DRAM들(1500a, 1500b)은 도 1 내지 도 11을 참조하여 설명된 메모리 장치(120)를 포함할 수 있다. DRAM들(1500a, 1500b)은 온도를 측정하고, 규칙적으로 매 기본 리프레쉬 레이트(tREFi)마다 리프레쉬 커맨드를 수신하고, 측정된 온도에 따라 기본 리프레쉬 레이트(tREFi)와 연관되는 기본 리프레쉬 주기 동안 리프레쉬될 메모리 셀 로우들을 변경하고, 기본 리프레쉬 레이트(tREFi) 마다의 리프레쉬 커맨드에 응답하여 상온일 때 M개, 고온일 때 2M개, 및 저온일 때 (1/2)M개 메모리 셀 로우들을 리프레쉬할 수 있다. DRAM들(1500a, 1500b)은 n개의 기본 리프레쉬 레이트가 스킵된 후 n(n은 자연수)개의 기본 리프레쉬 레이트가 스킵된 후 다음의 기본 리프레쉬 레이트에서 리프레쉬 커맨드를 수신하고, n개 스킵된 기본 리프레쉬 레이트 다음으로 인가되는 리프레쉬 커맨드에 대해 (n+1)*M개 메모리 셀 로우들을 리프레쉬하고, n개 스킵된 기본 리프레쉬 레이트 다음으로 인가되는 리프레쉬 커맨드 이후의 기본 리프레쉬 레이트 마다의 리프레쉬 커맨드에 응답하여 M개 메모리 셀 로우들을 리프레쉬할 수 있다. DRAM들(1500a, 1500b)은 풀-인(pulling-in) 리프레쉬 커맨드를 수신하고, 풀-인 리프레쉬 커맨드 후 n개의 기본 리프레쉬 레이트가 스킵되고, 풀-인 리프레쉬 커맨드에 대해 (n+1)*M개의 메모리 셀 로우들을 리프레쉬하고, 풀-인 리프레쉬 커맨드 이후의 기본 리프레쉬 레이트 마다의 리프레쉬 커맨드에 응답하여 M개 메모리 셀 로우들을 리프레쉬할 수 있다. 메모리 콘트롤러(1810)는 DRAM들(1500a, 1500b)의 온도에 기초하여 리프레쉬 레이트 승수에 따라 기본 리프레쉬 레이트를 변동시키지 않을 수 있다.
본 발명의 실시예들에 따른 메모리 장치는 기본 리프레쉬 레이트(tREFi)로 인가되는 리프레쉬 커맨드에 응답하여 리프레쉬되는 메모리 셀 로우들의 개수를 온도에 따라 적응적으로 변화시킬 수 있다. 이에 따라, 메모리 장치의 리프레쉬를 제어하는 메모리 콘트롤러는 온도에 따른 리프레쉬 레이트 승수에 의해 리프레쉬 주기를 변동시킬 필요가 없으므로 스케쥴링 부담을 줄여 시스템 성능을 향상시킬 수 있다. 또한, 메모리 장치는 메모리 콘트롤러에서 제공되는 풀-인 또는 스킵된 리프레쉬 커맨드(들) 다음으로 인가되는 리프레쉬 커맨드에 대해서도 리프레쉬되는 메모리 셀 로우들의 개수를 적응적으로 변화시킬 수 있다.
본 발명은 도면에 도시된 제한된 수의 실시예들과 관련하여 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변경들 및 변형들, 그리고 균등한 다른 실시예들이 가능하다는 점을 인식할 것이다. 따라서, 첨부된 청구항들은 본 발명의 진정한 사상 및 범위 내에 속하는 바와 같은 모든 그러한 변경들 및 변형들을 커버하는 것을 의도한다.

Claims (20)

  1. 메모리 장치에 있어서,
    복수의 메모리 셀 로우들을 포함하는 메모리 셀 어레이; 및
    리프레쉬 커맨드에 응답하여 상기 복수의 메모리 셀 로우들에 대해 리프레쉬 동작을 수행하도록 구성되는 리프레쉬 제어 회로를 포함하고, 상기 리프레쉬 커맨드는 규칙적으로 매 기본 리프레쉬 레이트마다 수신되고,
    상기 리프레쉬 제어 회로는 상기 메모리 장치의 온도에 기초하여 리프레쉬될 메모리 셀 로우들의 개수를 결정하고, 상기 리프레쉬 커맨드에 따라 상기 기본 리프레쉬 레이트와 연관되는 기본 리프레쉬 주기 동안 상기 복수의 메모리 셀 로우들 중 상기 결정된 개수의 메모리 셀 로우들을 리프레쉬하고,
    상기 온도의 변동에 의해 상기 기본 리프레쉬 레이트에서 전력 소모가 변동되는 메모리 장치.
  2. 제1항에 있어서,
    상기 리프레쉬 제어 회로는 상기 메모리 장치의 온도가 기준 온도일 때 상기 리프레쉬될 메모리 셀 로우들의 개수를 M(M은 자연수)개로 설정하고, 상기 메모리 장치의 온도가 상기 기준 온도보다 높은 고온일 때 상기 리프레쉬될 메모리 셀 로우들의 개수를 상기 M개 보다 많게 설정하고,
    상기 기본 리프레쉬 레이트에서의 상기 전력 소모는 상기 기준 온도일 때보다 상기 고온일 때 증가하는 메모리 장치.
  3. 제2항에 있어서,
    상기 리프레쉬 제어 회로는 상기 고온일 때 상기 리프레쉬될 메모리 셀 로우들의 개수를 2M개로 설정하는 메모리 장치.
  4. 제1항에 있어서,
    상기 리프레쉬 제어 회로는 상기 메모리 장치의 온도가 기준 온도일 때 상기 리프레쉬될 메모리 셀 로우들의 개수를 M(M은 자연수)개로 설정하고, 상기 메모리 장치의 온도가 상기 기준 온도보다 낮은 저온일 때 상기 리프레쉬될 메모리 셀 로우들의 개수를 상기 M개 보다 적게 설정하고,
    상기 기본 리프레쉬 레이트에서의 상기 전력 소모는 상기 기준 온도일 때보다 상기 저온일 때 감소하는 메모리 장치.
  5. 제4항에 있어서,
    상기 리프레쉬 제어 회로는 상기 저온일 때 상기 리프레쉬될 메모리 셀 로우들의 개수를 (1/2)M개로 설정하는 메모리 장치.
  6. 제1항에 있어서, 상기 메모리 장치는,
    상기 메모리 장치의 온도를 측정하는 온도 센서를 더 포함하는 메모리 장치.
  7. 복수의 메모리 셀 로우들을 포함하는 메모리 장치의 리프레쉬 방법에 있어서,
    상기 메모리 장치의 온도를 측정하는 단계;
    규칙적으로 매 기본 리프레쉬 레이트마다 리프레쉬 커맨드를 수신하는 단계;
    상기 리프레쉬 커맨드에 응답하여 상기 복수의 메모리 셀 로우들에 대해 제1 리프레쉬 동작을 수행하는 단계를 포함하고,
    상기 제1 리프레쉬 동작은 상기 측정된 온도에 기초하여 리프레쉬될 메모리 셀 로우들의 개수를 결정하고, 상기 리프레쉬 커맨드에 따라 상기 기본 리프레쉬 레이트와 연관되는 기본 리프레쉬 주기 동안 상기 복수의 메모리 셀 로우들 중 상기 결정된 개수의 메모리 셀 로우들을 리프레쉬하고,
    상기 온도의 변동에 의해 상기 기본 리프레쉬 레이트에서의 전력 소모가 변동되는 방법.
  8. 제7항에 있어서,
    상기 제1 리프레쉬 동작은 상기 메모리 장치의 온도가 기준 온도일 때 상기 리프레쉬될 메모리 셀 로우들의 개수를 M(M은 자연수)개로 설정하고, 상기 메모리 장치의 온도가 상기 기준 온도보다 높은 고온일 때 상기 리프레쉬될 메모리 셀 로우들의 개수를 상기 M개 보다 많게 설정하고,
    상기 기본 리프레쉬 레이트에서의 상기 전력 소모는 상기 기준 온도일 때보다 상기 고온일 때 증가하는 방법.
  9. 제7항에 있어서,
    상기 제1 리프레쉬 동작은 상기 메모리 장치의 온도가 기준 온도일 때 상기 리프레쉬될 메모리 셀 로우들의 개수를 M(M은 자연수)개로 설정하고, 상기 메모리 장치의 온도가 상기 기준 온도보다 낮은 저온일 때 상기 리프레쉬될 메모리 셀 로우들의 개수를 상기 M개 보다 적게 설정하고,
    상기 기본 리프레쉬 레이트에서의 상기 전력 소모는 상기 기준 온도일 때보다 상기 저온일 때 감소하는 방법.
  10. 제7항에 있어서, 상기 방법은,
    n(n은 자연수)개의 상기 기본 리프레쉬 레이트가 스킵된 후 다음의 상기 기본 리프레쉬 레이트에서 상기 리프레쉬 커맨드를 수신하는 단계; 및
    상기 n개 스킵된 기본 리프레쉬 레이트 다음으로 인가되는 상기 리프레쉬 커맨드에 응답하여 상기 복수의 메모리 셀 로우들에 대해 제2 리프레쉬 동작을 수행하는 단계를 포함하고,
    상기 제2 리프레쉬 동작은 상기 n개 스킵된 기본 리프레쉬 레이트 다음으로 인가되는 상기 리프레쉬 커맨드에 대해 리프레쉬될 메모리 셀 로우들의 개수를 결정하고, 상기 n개 스킵된 기본 리프레쉬 레이트 다음으로 인가되는 상기 리프레쉬 커맨드에 따라 상기 기본 리프레쉬 레이트와 연관되는 기본 리프레쉬 주기 동안 상기 복수의 메모리 셀 로우들 중 상기 결정된 개수의 메모리 셀 로우들을 리프레쉬하고,
    상기 n개 스킵된 기본 리프레쉬 레이트 다음으로 인가되는 상기 리프레쉬 커맨드에 대한 상기 기본 리프레쉬 레이트에서 전력 소모가 변동되는 방법.
  11. 제10항에 있어서,
    상기 제1 리프레쉬 동작은 상기 리프레쉬 커맨드에 대해 상기 리프레쉬될 메모리 셀 로우들의 개수를 M(M은 자연수)개로 설정하고,
    상기 제2 리프레쉬 동작은 상기 n개 스킵된 기본 리프레쉬 레이트 다음으로 인가되는 상기 리프레쉬 커맨드에 대해 (n+1)*M개의 메모리 셀 로우들을 결정하고,
    상기 기본 리프레쉬 레이트에서의 전력 소모는 상기 n개 스킵된 기본 리프레쉬 레이트 다음으로 인가되는 상기 리프레쉬 커맨드일 때 상대적으로 증가하는 방법.
  12. 제11항에 있어서, 상기 방법은
    상기 n개 스킵된 기본 리프레쉬 레이트 다음으로 인가되는 상기 리프레쉬 커맨드에 대해 상기 (n+1)*M개 메모리 셀 로우들을 리프레쉬한 후, 상기 기본 리프레쉬 레이트 마다 상기 M개 메모리 셀 로우들을 리프레쉬하는 단계를 더 포함하는 방법.
  13. 제7항에 있어서, 상기 방법은,
    풀-인(pulling-in) 리프레쉬 커맨드를 수신하는 단계, 상기 풀-인 리프레쉬 커맨드 후 n(n은 자연수)개의 상기 기본 리프레쉬 레이트가 스킵되고;
    상기 풀-인 리프레쉬 커맨드에 응답하여 상기 복수의 메모리 셀 로우들에 대해 제3 리프레쉬 동작을 수행하는 단계를 포함하고,
    상기 제3 리프레쉬 동작은 상기 풀-인 리프레쉬 커맨드에 대해 리프레쉬될 메모리 셀 로우들의 개수를 결정하고, 상기 풀-인 리프레쉬 커맨드에 따라 상기 기본 리프레쉬 레이트와 연관되는 기본 리프레쉬 주기 동안 상기 복수의 메모리 셀 로우들 중 상기 결정된 개수의 메모리 셀 로우들을 리프레쉬하고,
    상기 풀-인 리프레쉬 커맨드에 대한 상기 기본 리프레쉬 레이트에서 전력 소모가 변동되는 방법.
  14. 제13항에 있어서,
    상기 제1 리프레쉬 동작은 상기 리프레쉬 커맨드에 대해 상기 리프레쉬될 메모리 셀 로우들의 개수를 M(M은 자연수)개로 설정하고,
    상기 제3 리프레쉬 동작은 상기 풀-인 리프레쉬 커맨드에 대해 (n+1)*M개의 메모리 셀 로우들을 결정하고,
    상기 기본 리프레쉬 레이트에서의 전력 소모는 상기 리프레쉬 커맨드일 때 보다 상기 풀-인 리프레쉬 커맨드일 때 증가하는 방법.
  15. 제13항에 있어서,
    상기 스킵되는 기본 리프레쉬 레이트 수 n은 상기 메모리 장치의 모드 레지스터에 저장되는 방법.
  16. 제13항에 있어서,
    상기 스킵되는 기본 리프레쉬 레이트 수 n은 상기 풀-인 리프레쉬 커맨드에 포함되어 수신되는 방법.
  17. 제7항에 있어서, 상기 방법은,
    상기 기본 리프레쉬 레이트 이내의 리프레쉬 커맨드를 수신하는 단계, 상기 기본 리프레쉬 레이트 이내의 리프레쉬 커맨드 후 n(n은 자연수)개의 상기 기본 리프레쉬 레이트가 스킵되고;
    상기 기본 리프레쉬 레이트 이내의 리프레쉬 커맨드에 응답하여 상기 복수의 메모리 셀 로우들에 대해 제4 리프레쉬 동작을 수행하는 단계를 포함하고,
    상기 제4 리프레쉬 동작은 상기 기본 리프레쉬 레이트 이내의 리프레쉬 커맨드에 대해 리프레쉬될 메모리 셀 로우들의 개수를 결정하고, 상기 기본 리프레쉬 레이트 이내의 리프레쉬 커맨드에 따라 상기 기본 리프레쉬 레이트와 연관되는 기본 리프레쉬 주기 동안 상기 복수의 메모리 셀 로우들 중 상기 결정된 개수의 메모리 셀 로우들을 리프레쉬하고,
    상기 기본 리프레쉬 레이트 이내의 리프레쉬 커맨드에 대한 상기 기본 리프레쉬 레이트에서 전력 소모가 변동되는 방법.
  18. 제17항에 있어서,
    상기 제1 리프레쉬 동작은 상기 리프레쉬 커맨드에 대해 상기 리프레쉬될 메모리 셀 로우들의 개수를 M(M은 자연수)개로 설정하고,
    상기 제4 리프레쉬 동작은 상기 기본 리프레쉬 레이트 이내의 리프레쉬 커맨드에 대해 (n+1)*M개의 메모리 셀 로우들을 결정하고,
    상기 기본 리프레쉬 레이트에서의 전력 소모는 상기 리프레쉬 커맨드일 때 보다 상기 기본 리프레쉬 레이트 이내의 리프레쉬 커맨드일 때 증가하는 방법.
  19. 제18항에 있어서, 상기 방법은,
    상기 기본 리프레쉬 레이트 이내의 리프레쉬 커맨드 후 상기 n개의 상기 기본 리프레쉬 레이트가 스킵된 후, 상기 기본 리프레쉬 레이트 마다 상기 M개 메모리 셀 로우들을 리프레쉬하는 단계를 더 포함하는 방법.
  20. 제17항에 있어서,
    상기 스킵되는 기본 리프레쉬 레이트 수 n은 상기 메모리 장치의 모드 레지스터에 저장되는 방법.
KR1020200182424A 2020-12-23 2020-12-23 온도에 대한 리프레쉬 레이트 승수와 상관없는 메모리 장치의 리프레쉬 방법 KR20220091162A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200182424A KR20220091162A (ko) 2020-12-23 2020-12-23 온도에 대한 리프레쉬 레이트 승수와 상관없는 메모리 장치의 리프레쉬 방법
US17/529,900 US11804254B2 (en) 2020-12-23 2021-11-18 Memory device and method of refreshing memory device based on temperature
DE102021130722.8A DE102021130722A1 (de) 2020-12-23 2021-11-24 Speichervorrichtung und verfahren zum auffrischen der speichervorrichtung basierend auf einer temperatur
CN202111431969.0A CN114664347A (zh) 2020-12-23 2021-11-29 存储器设备、存储器***和刷新存储器设备的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200182424A KR20220091162A (ko) 2020-12-23 2020-12-23 온도에 대한 리프레쉬 레이트 승수와 상관없는 메모리 장치의 리프레쉬 방법

Publications (1)

Publication Number Publication Date
KR20220091162A true KR20220091162A (ko) 2022-06-30

Family

ID=81847109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200182424A KR20220091162A (ko) 2020-12-23 2020-12-23 온도에 대한 리프레쉬 레이트 승수와 상관없는 메모리 장치의 리프레쉬 방법

Country Status (4)

Country Link
US (1) US11804254B2 (ko)
KR (1) KR20220091162A (ko)
CN (1) CN114664347A (ko)
DE (1) DE102021130722A1 (ko)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7154153B1 (en) 1997-07-29 2006-12-26 Micron Technology, Inc. Memory device
US8122187B2 (en) 2004-07-02 2012-02-21 Qualcomm Incorporated Refreshing dynamic volatile memory
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
JP4167632B2 (ja) 2004-07-16 2008-10-15 エルピーダメモリ株式会社 リフレッシュ周期発生回路及びそれを備えたｄｒａｍ
US9384818B2 (en) 2005-04-21 2016-07-05 Violin Memory Memory power management
US7286377B1 (en) 2006-04-28 2007-10-23 Mosaid Technologies Incorporated Dynamic random access memory device and method for self-refreshing memory cells with temperature compensated self-refresh
US7929368B2 (en) 2008-12-30 2011-04-19 Micron Technology, Inc. Variable memory refresh devices and methods
US9342443B2 (en) 2013-03-15 2016-05-17 Micron Technology, Inc. Systems and methods for memory system management based on thermal information of a memory system
US9368187B2 (en) * 2013-07-11 2016-06-14 Qualcomm Incorporated Insertion-override counter to support multiple memory refresh rates
KR102372888B1 (ko) * 2015-06-15 2022-03-10 삼성전자주식회사 저장 장치의 온도별 데이터 관리 방법
US9875785B2 (en) 2015-10-01 2018-01-23 Qualcomm Incorporated Refresh timer synchronization between memory controller and memory
KR20180081989A (ko) * 2017-01-09 2018-07-18 삼성전자주식회사 메모리 장치 및 그것의 리프레시 방법
US11031066B2 (en) * 2019-06-24 2021-06-08 Micron Technology, Inc. Methods for adjusting memory device refresh operations based on memory device temperature, and related memory devices and systems
KR20220062756A (ko) * 2020-11-09 2022-05-17 삼성전자주식회사 메모리 장치, 스토리지 모듈, 호스트 및 이들의 동작 방법

Also Published As

Publication number Publication date
US11804254B2 (en) 2023-10-31
DE102021130722A1 (de) 2022-06-23
US20220199150A1 (en) 2022-06-23
CN114664347A (zh) 2022-06-24

Similar Documents

Publication Publication Date Title
US11631449B2 (en) Semiconductor memory device managing flexible refresh skip area
KR20210053017A (ko) 프로세싱 소자를 포함하는 메모리 장치 및 상기 메모리 장치를 포함하는 메모리 시스템
US11961548B2 (en) Memory device and method for controlling row hammer
US20230178140A1 (en) Memory devices and methods for controlling row hammer
US20230128653A1 (en) Memory device and method for controlling row hammer
EP4095701A1 (en) Memory device and method of controlling row hammer
US10325643B2 (en) Method of refreshing memory device and memory system based on storage capacity
US11967352B2 (en) Method of controlling row hammer and a memory device
KR20220091162A (ko) 온도에 대한 리프레쉬 레이트 승수와 상관없는 메모리 장치의 리프레쉬 방법
US20240071446A1 (en) Apparatuses and methods for providing command having on-the-fly (otf) latency to memory
US20240233801A1 (en) Method of controlling row hammer and a memory device
EP4220353A1 (en) Power reduction for systems having multiple ranks of memory
US20240096391A1 (en) Memory devices and methods thereof for managing row hammer events therein
US11922992B2 (en) Memory device including sub word line driving circuit
KR20230115205A (ko) 다수의 메모리 랭크를 갖는 시스템의 전력 감소
KR20220159860A (ko) 로우 해머 제어 방법 및 메모리 장치
KR20240030923A (ko) 실행 시점 가변 커맨드를 메모리로 제공하는 장치 및 방법
KR20230086543A (ko) 로우 해머 제어 방법 및 메모리 장치
CN117631988A (zh) 用于向存储器提供具有空中时延的命令的装置和方法