KR20140028659A - 리프레시 제어회로 및 이를 포함하는 메모리 장치 - Google Patents

리프레시 제어회로 및 이를 포함하는 메모리 장치 Download PDF

Info

Publication number
KR20140028659A
KR20140028659A KR1020120095369A KR20120095369A KR20140028659A KR 20140028659 A KR20140028659 A KR 20140028659A KR 1020120095369 A KR1020120095369 A KR 1020120095369A KR 20120095369 A KR20120095369 A KR 20120095369A KR 20140028659 A KR20140028659 A KR 20140028659A
Authority
KR
South Korea
Prior art keywords
mode
information
refresh
mode information
chip
Prior art date
Application number
KR1020120095369A
Other languages
English (en)
Inventor
이요셉
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120095369A priority Critical patent/KR20140028659A/ko
Priority to US13/717,470 priority patent/US20140068171A1/en
Priority to CN201310056456.5A priority patent/CN103680593A/zh
Publication of KR20140028659A publication Critical patent/KR20140028659A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

본 발명의 실시예에 따른 리프레시 제어회로는, 메모리 셀의 리텐션 타임에 영향을 주는 칩 내부 정보를 제공하는 칩 내부 정보 제공부; 다수의 메모리 뱅크 중에서 한번의 리프레시 커맨드에 응답해 리프레시 동작이 수행될 뱅크의 개수를 조절하는데 사용되는 모드 정보를 입력받고, 상기 모드 정보를 상기 칩 내부 정보를 이용해 가공하여 가공된 모드 정보를 출력하는 모드정보 가공부; 및 상기 가공된 모드 정보에 응답해 리프레시 동작이 수행될 뱅크를 선택하는 선택신호를 활성화하는 선택신호 활성화부를 포함할 수 있다.

Description

리프레시 제어회로 및 이를 포함하는 메모리 장치{REFRESH CONTROLL CIRCUIT AND MEMORY DEVICE INCLUDING THE SAME}
본 발명은 리프레시 제어회로 및 이를 포함하는 메모리 장치에 관한 것으로, 더욱 자세하게는 동일한 메모리 셀에 수행되는 리프레시 동작의 주기를 조절하는 기술에 관한 것이다.
집적회로, 예를 들어 DRAM의 단위 셀은 트랜지스터와 커패시터로 구성된다. 상기 커패시터에 전하가 축적되어 있는지 여부, 즉 커패시터의 단자 전압에 따라 데이터의 저장 여부가 구분된다. 여기서, 커패시터에 축적되어 있는 전하의 의도되지 않은 손실로 인하여 단위 셀의 데이터가 소실된다. 이러한 의도되지 않은 데이터 소실을 방지하기 위해서, 전하가 손실되기 전, 단위 셀의 데이터를 확인하여 다시금 정상적인 전하량으로 재충전된다. 이러한 재충전 과정을 리프레시(refresh)라 한다. 리프레시는 오토 리프레시(auto refresh)와 셀프 리프레시(self refresh)로 구분될 수 있다. 오토 리프레시와 셀프 리프레시는 리프레시 과정에서 내부적으로 어드레스가 생성된다는 점에서는 동일하지만, 리프레시 주기와 수행 시간, 외부 커맨드에 의한 구동 여부에 있어서 차이가 있다. 오토 리프레시는 외부 컨트롤러로부터 통상 수십 ns 주기로 인가되는 오토 리프레시 명령(AREF)에 의해 수행된다. 셀프 리프레시는 통상 수 us 이상의 주기로 인가되는 셀프 리프레시 시작 명령(SREF) 및 종료 명령(SREX)에 의해 수행된다. 오토 리프레시의 주기는 셀프 리프레시의 주기보다 짧다. 리프레시는 일반적으로 집적회로의 컨트롤러에 의해 제어된다.
상기 리프레시에 의해, 집적회로는 리프레시 전력을 소모한다. 이러한 리프레시 전력 소모는 집적회로, 특히 배터리로 동작하는 장치의 중요한 이슈이다.
리프레시 전력 소모를 감소시키기 위한 시도 중 하나로써, 리프레시 모드 정보에 따라 한번의 리프레시 커맨드에 응답해 리프레시 동작이 수행될 메모리 뱅크의 개수를 조절하는 방안이 연구되고 있다. 이에 대하여 도 1과 함께 자세히 설명한다.
도 1은 모드 정보(MODE_INF)에 따라 한번의 리프레시 커맨드에 응답해 리프레시 동작이 수행될 메모리 뱅크의 개수를 조절하는 종래의 메모리 장치를 나타낸 도면이다.
메모리 장치는 제1 내지 제4메모리 뱅크 그룹(31~34), 선택신호 활성화부(10) 및 로우 어드레스 카운터(20)를 포함한다.
제1 내지 제4메모리 뱅크 그룹(31~34) 각각은 적어도 하나 이상의 메모리 뱅크를 포함한다. 여기서 메모리 뱅크는 N개의 로우(row)와 M개의 컬럼(column)으로 배열되는 메모리 셀들을 포함한다. 제1 내지 제4메모리 뱅크 그룹(31~34) 각각은 자신에 대응하는 선택신호(BKG_ACT1~BKG_ACT4)에 응답해 선택된다. 이하에서는 설명의 편의를 위해, 제1 내지 제4메모리 뱅크 그룹(31~34) 각각은 하나의 메모리 뱅크를 포함하는 경우를 예로 들어 설명한다.
선택신호 활성화부(10)는 모드 정보(MODE_INF)에 응답해 리프레시 동작이 수행될 메모리 뱅크 그룹을 선택하는 뱅크 그룹 선택신호(BKG_ACT1~BKG_ACT4)를 활성화한다. 여기서, 모드 정보(MODE_INF)는 리프레시 펄스(REFP)가 한번 활성화되면 4개의 메모리 뱅크그룹(31~34) 모두에 대한 리프레시 동작이 수행되는 제1모드, 리프레시 펄스(REFP)가 한번 활성화되면 4개의 메모리 뱅크그룹(31~34) 중 2개의 메모리 뱅크그룹에 대한 리프레시 동작이 수행되는 제2모드, 및 리프레시 펄스(REFP)가 한번 활성화되면 4개의 메모리 뱅크 그룹(31~34) 중 1개의 메모리 뱅크그룹에 대한 리프레시 동작이 수행되는 제3모드 중 어느 한 모드를 나타낼 수 있다. 여기서 리프레시 펄스(REFP)는 외부에서 리프레시 커맨드가 입력되면 활성화되는 펄스 신호로써, 외부에서 입력된 커맨드를 디코딩하여 그 디코딩된 결과에 대응하는 내부신호를 생성하는 커맨드 디코더(미도시)를 통해 생성될 수 있다.
로우 어드레스 카운터(20)는 리프레시 펄스(REFP)가 모드 정보(MODE_INF)에 대응하는 회수만큼 인가될 때마다 로우 어드레스(RADD)를 변경한다. 구체적으로, 모드 정보(MODE_INF)가 제1모드를 나타내는 경우에는, 리프레시 펄스(REFP)가 1회 인가될 때마다 로우 어드레스(RADD)를 변경한다. 예를 들어, 모드 정보(MODE_INF)가 제1모드를 나타내고 초기 로우 어드레스(RADD)가 0이라면, 로우 어드레스 카운터(20)는 활성화된 리프레시 펄스(REFP)가 1번째로 인가되면 로우 어드레스(RADD)를 0->1로 변경하고, 활성화된 리프레시 펄스(REFP)가 2번째로 인가되면 로우 어드레스(RADD)를 1->2로 변경한다. 한편, 모드 정보(MODE_INF)가 제2모드를 나타내는 경우에는 로우 어드레스 카운터(20)는 활성화된 리프레시 펄스(REFP)가 2회 인가될 때마다 로우 어드레스(RADD)를 변경한다. 예를 들어, 모드 정보(MODE_INF)가 제2모드를 나타내고 초기 로우 어드레스(RADD)가 0이라면, 로우 어드레스 카운터(20)는 활성화된 리프레시 펄스(REFP)가 1번째로 인가되면 로우 어드레스(RADD)를 0으로 유지하고, 활성화된 리프레시 펄스(REFP)가 2번째로 인가되면 로우 어드레스(RADD)를 0->1로 변경한다. 즉, 로우 어드레스 카운터(20)는 활성화된 리프레시 펄스(REFP)가 2, 4, ..., 2P번째로 인가되면 로우 어드레스(RADD)를 0->1, 1->2, ..., P-1->P과 같이 순차적으로 증가시킨다. 한편, 모드 정보(MODE_INF)가 제3모드를 나타내는 경우에는 로우 어드레스 카운터(20)는 활성화된 리프레시 펄스(REFP)가 4회 인가될 때마다 로우 어드레스(RADD)를 변경한다. 예를 들어, 모드 정보(MODE_INF)가 제3모드를 나타내고 초기 로우 어드레스(RADD)가 0이라면, 로우 어드레스 카운터(20)는 활성화된 리프레시 펄스(REFP)가 1,2,3번째로 인가되면 로우 어드레스(RADD)를 0으로 유지하고, 활성화된 리프레시 펄스(REFP)가 4번째로 인가되면 로우 어드레스(RADD)를 0->1로 변경한다. 즉, 로우 어드레스 카운터(20)는 활성화된 리프레시 펄스(REFP)가 4, 8, ..., 4P번째로 인가되면 로우 어드레스(RADD)를 0->1, 1->2, ..., P-1->P과 같이 순차적으로 증가시킨다. 더욱 구체적으로, 로우 어드레스 카운터(20)는 리프레시 펄스(REFP)가 인가된 시점으로부터 리프레시 사이클 시간(tRFC1~tRFC3)이 경과한 이후에 즉, 리프레시 동작이 수행된 이후에 로우 어드레스(RADD)를 변경하도록 설계될 수 있다. 여기서 리프레시 사이클 시간(tRFC1~tRFC3)은 한번의 리프레시 펄스(REFP)의 활성화에 응답해 메모리 장치 내 모든 뱅크의 특정 워드라인에 대한 리프레시 동작이 완료되어야 하는 시간을 의미한다. 리프레시 사이클 시간(tRFC1~tRFC3)은 평균 리프레시 간격(tRFI1~tRFI3: average periodic refresh interval)에 포함된다. 여기서, 평균 리프레시 간격(tRFI1~tRFI3)는 리프레시 펄스(REFP)가 활성화되는 평균 간격을 의미한다. 평균 리프레시 간격(tRFI1~tRFI3) 중 리프레시 사이클 시간(tRFC1~tRFC3)을 제외한 나머지 시간은 리프레시 사이클 시간(tRFC1~tRFC3)보다 더 긴 시간이며, 이 시간 동안에 리드 또는 라이트 동작이 수행된다. 한편, 모드 정보(MODE_INF)에 따라 리프레시 사이클 시간(tRFC1~tRFC3)과 평균 리프레시 간격(tRFI1~tRFI3)은 달라지는데, 이하에서는 설명의 편의를 위해 모드 정보(MODE_INF)가 제1모드를 나타내는 경우의 리프레시 사이클 시간과 평균 리프레시 간격 각각을 tRFC1, tRFI1으로 정의한다. 그리고 모드 정보(MODE_INF)가 제2모드를 나타내는 경우의 리프레시 사이클 시간과 평균 리프레시 간격 각각을 tRFC2, tRFI2로, 모드 정보(MODE_INF)가 제3모드를 나타내는 경우의 리프레시 사이클 시간과 평균 리프레시 간격 각각을 tRFC3, tRFI3으로 정의한다. 즉, 로우 어드레스 카운터(20)는 모드 정보(MODE_INF)가 제1모드를 나타내는 경우에 P번째 활성화된 리프레시 펄스(REFP)가 인가된 시점으로부터 리프레시 사이클 시간(tRFC1)이 경과한 이후에 로우 어드레스(RADD)를 변경하고, 모드 정보(MODE_INF)가 제2모드를 나타내는 경우에 2P번째 활성화된 리프레시 펄스(REFP)가 인가된 시점으로부터 리프레시 사이클 시간(tRFC2)이 경과한 이후에 로우 어드레스(RADD)를 변경하고, 모드 정보(MODE_INF)가 제3모드를 나타내는 경우에 4P번째 활성화된 리프레시 펄스(REFP)가 인가된 시점으로부터 리프레시 사이클 시간(tRFC3)이 경과한 이후에 로우 어드레스(RADD)를 변경하도록 설계될 수 있다.
도 2a~2c는 도 1에 도시된 종래의 메모리 장치에서 수행되는 리프레시 동작을 설명하기 위한 타이밍도이다. 구체적으로 도 2a는 모드 정보(MODE_INF)가 제1모드를 나타내는 경우의 리프레시 동작을 설명하기 위한 타이밍도이고, 도 2b는 모드 정보(MODE_INF)가 제2모드를 나타내는 경우의 리프레시 동작을 설명하기 위한 타이밍도이고, 도 2c는 모드 정보(MODE_INF)가 제3모드를 나타내는 경우의 리프레시 동작을 설명하기 위한 타이밍도이다.
먼저, 도 2a를 참고하여, 모드 정보(MODE_INF)가 제1모드를 나타내는 경우에 리프레시 동작을 설명한다. 리프레시 펄스(REFP)는 평균 리프레시 간격(tRFI1, 예: 7.8us)으로 하이 레벨로 활성화되어 인가된다.
선택신호 활성화부(10)는 모드 정보(MODE_INF)가 제1모드를 나타내므로, 활성화된 리프레시 펄스(REFP)가 1번째로 인가되면 4개의 뱅크 그룹 선택신호(BKG_ACT1~BKG_ACT4) 모두를 하이 레벨로 활성화하여 각각의 메모리 뱅크 그룹(31~34)으로 출력한다.
4개의 메모리 뱅크 그룹(31~34)는 활성화된 뱅크 그룹 선택신호(BKG_ACT1~BKG_ACT4)에 응답해 선택된다. 선택된 제1메모리 뱅크 그룹(31)의 다수의 워드라인 중에서 0의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 그리고 선택된 제2메모리 뱅크 그룹(32)의 다수의 워드라인 중에서 0의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 그리고 선택된 제3메모리 뱅크 그룹(33)의 다수의 워드라인 중에서 0의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 그리고 선택된 제4메모리 뱅크 그룹(34)의 다수의 워드라인 중에서 0의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다.
로우 어드레스 카운터(20)는 모드 정보(MODE_INF)가 제1모드를 나타내므로, 활성화된 리프레시 펄스(REFP)가 1회 인가될 때마다 로우 어드레스(RADD)를 순차적으로 증가시킨다. 더욱 구체적으로, 로우 어드레스 카운터(20)는 활성화된 리프레시 펄스(REFP)가 1번째로 인가된 시점으로부터 리프레시 사이클 시간(tRFC1)이 경과한 이후에 로우 어드레스(RADD)를 0->1로 변경한다.
그리고, 모드 정보(MODE_INF)가 제1모드를 나타내므로, 활성화된 리프레시 펄스(REFP)가 1번째로 인가된 시점으로부터 평균 리프레시 간격(tRFI1, 예: 7.8us) 시간이 지난 이후에 활성화된 리프레시 펄스(REFP)가 2번째로 인가된다.
상기의 과정이 반복된다. 즉, 활성화된 리프레시 펄스(REFP)가 2번째로 인가되면 선택신호 활성화부(10)에 의해 4개의 뱅크 그룹 선택신호(BKG_ACT1~BKG_ACT4) 모두가 활성화되고, 활성화된 뱅크 그룹 선택신호(BKG_ACT1~BKG_ACT4)에 응답해 4개의 메모리 뱅크 그룹(31~34)이 선택된다. 선택된 4개의 메모리 뱅크 그룹(31~34) 각각의 다수의 워드라인 중에서 1의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 로우 어드레스 카운터(20)는 활성화된 리프레시 펄스(REFP)가 2번째로 인가된 시점으로부터 리프레시 사이클 시간(tRFC1)이 경과한 이후에 로우 어드레스(RADD)를 1->2로 변경한다.
활성화된 리프레시 펄스(REFP)가 3, 4, ..., P번째로 인가되면, 로우 어드레스(RADD)는 2->3, 3->4, ... , P-1->P로 변경되고, 상기의 과정이 반복된다.
도 2b는 모드 정보(MODE_INF)가 제2모드를 나타내는 경우에 리프레시 동작을 설명하기 위한 타이밍도이다. 리프레시 펄스(REFP)는 평균 리프레시 간격(tRFI2, 예: 3.9us)으로 하이 레벨로 활성화되어 인가된다.
선택신호 활성화부(10)는 모드 정보(MODE_INF)가 제2모드를 나타내므로, 활성화된 리프레시 펄스(REFP)가 1번째로 인가되면 4개의 뱅크 그룹 선택신호(BKG_ACT1~BKG_ACT4) 중에서 제1 및 제2뱅크 그룹 선택신호(BKG_ACT1, BKG_ACT2)를 활성화한다.
활성화된 제1 및 제2뱅크 그룹 선택신호(BKG_ACT1, BKG_ACT2)에 응답해 제1 및 제2메모리 뱅크 그룹(31, 32)가 선택된다. 선택된 제1메모리 뱅크 그룹(31)의 다수의 워드라인 중에서 0의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 그리고 선택된 제2메모리 뱅크 그룹(32)의 다수의 워드라인 중에서 0의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다.
로우 어드레스 카운터(20)는 모드 정보(MODE_INF)가 제2모드를 나타내므로 활성화된 리프레시 펄스(REFP)가 2P번째 인가된 시점으로부터 리프레시 사이클 시간(tRFC2)이 경과한 이후에 로우 어드레스(RADD)를 변경한다. 따라서, 로우 어드레스 카운터(20)는 활성화된 리프레시 펄스(REFP)가 1번째로 인가되면 로우 어드레스(RADD)를 0으로 유지한다.
모드 정보(MODE_INF)가 제2모드를 나타내므로, 활성화된 리프레시 펄스(REFP)가 1번째로 인가된 시점으로부터 평균 리프레시 간격(tRFI2, 예: 3.9us) 시간이 지난 이후에 활성화된 리프레시 펄스(REFP)가 2번째로 인가된다.
선택신호 활성화부(10)는 활성화된 리프레시 펄스(REFP)가 2번째로 인가되면 4개의 뱅크 그룹 선택신호(BKG_ACT1~BKG_ACT4) 중에서 제3 및 제4뱅크 그룹 선택신호(BKG_ACT3, BKG_ACT4)를 활성화한다.
활성화된 제3 및 제4뱅크 그룹 선택신호(BKG_ACT3, BKG_ACT4)에 응답해 제3 및 제4메모리 뱅크 그룹(33, 34)가 선택된다. 선택된 제3메모리 뱅크 그룹(33)의 다수의 워드라인 중에서 0의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 그리고 선택된 제4메모리 뱅크 그룹(34)의 다수의 워드라인 중에서 0의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다.
로우 어드레스 카운터(20)는 모드 정보(MODE_INF)가 제2모드를 나타내므로, 활성화된 리프레시 펄스(REFP)가 2번째로 인가된 시점으로부터 리프레시 사이클 시간(tRFC2) 경과한 이후에 로우 어드레스(RADD)를 0->1로 변경한다.
활성화된 리프레시 펄스(REFP)가 2번째로 인가된 시점으로부터 평균 리프레시 간격(tRFI2) 시간이 지난 이후에 활성화된 리프레시 펄스(REFP)가 3번째로 인가된다.
상기의 과정이 반복된다. 즉, 선택신호 활성화부(10)는 활성화된 리프레시 펄스(REFP)가 3번째로 인가되면 제1 및 제2뱅크 그룹 선택신호(BKG_ACT1, BKG_ACT2)를 활성화한다. 활성화된 제1 및 제2뱅크 그룹 선택신호(BKG_ACT1, BKG_ACT2)에 응답해 제1 및 제2메모리 뱅크 그룹(31, 32)가 선택된다. 선택된 제1메모리 뱅크 그룹(31)의 다수의 워드라인 중에서 1의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 그리고 선택된 제2메모리 뱅크 그룹(32)의 다수의 워드라인 중에서 1의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 활성화된 리프레시 펄스(REFP)가 3번째로 인가된 시점으로부터 평균 리프레시 간격(tRFI2) 시간이 지난 이후에 활성화된 리프레시 펄스(REFP)가 4번째로 인가된다. 제3 및 제4뱅크 그룹 선택신호(BKG_ACT3, BKG_ACT4)가 활성화되고, 자신에 대응되는 뱅크 그룹 선택신호(BKG_ACT3, BKG_ACT4)에 응답해 제3 및 제4메모리 뱅크 그룹(33, 34)가 선택된다. 선택된 제3메모리 뱅크 그룹(33)의 다수의 워드라인 중에서 1의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 그리고 선택된 제4메모리 뱅크 그룹(34)의 다수의 워드라인 중에서 1의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 로우 어드레스 카운터(20)는 활성화된 리프레시 펄스(REFP)가 4번째로 인가된 시점으로부터 리프레시 사이클 시간(tRFC2)이 경과한 이후에 로우 어드레스(RADD)를 1->2로 변경한다.
활성화된 리프레시 펄스(REFP)가 6, 8, ..., 2P번째로 인가되면, 로우 어드레스(RADD)는 2->3, 3->4, ..., P-1->P 과 같이 순차적으로 증가된다. 그리고 상기의 과정이 반복된다.
도 2c는 모드 정보(MODE_INF)가 제3모드를 나타내는 경우에 리프레시 동작을 설명하기 위한 타이밍도이다. 리프레시 펄스(REFP)는 평균 리프레시 간격(tRFI3, 예: 1.95us)으로 하이 레벨로 활성화되어 인가된다.
선택신호 활성화부(10)는 모드 정보(MODE_INF)가 제3모드를 나타내므로, 활성화된 리프레시 펄스(REFP)가 1번째로 인가되면 4개의 뱅크 그룹 선택신호(BKG_ACT1~BKG_ACT4) 중에서 제1뱅크 그룹 선택신호(BKG_ACT1)를 활성화한다.
활성화된 제1뱅크 그룹 선택신호(BKG_ACT1)에 응답해 제1메모리 뱅크 그룹(31)가 선택된다. 선택된 제1메모리 뱅크 그룹(31)의 다수의 워드라인 중에서 0의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다.
로우 어드레스 카운터(20)는 모드 정보(MODE_INF)가 제3모드를 나타내므로 활성화된 리프레시 펄스(REFP)가 4P번째 인가된 시점으로부터 리프레시 사이클 시간(tRFC3)이 경과한 이후에 로우 어드레스(RADD)를 순차적으로 증가시킨다. 따라서, 활성화된 리프레시 펄스(REFP)가 1번째로 인가되면 로우 어드레스(RADD)는 0으로 유지된다.
모드 정보(MODE_INF)가 제3모드를 나타내므로, 활성화된 리프레시 펄스(REFP)가 1번째로 인가된 시점으로부터 평균 리프레시 간격(tRFI3) 시간이 지난 이후에 활성화된 리프레시 펄스(REFP)가 2번째로 인가된다.
선택신호 활성화부(10)는 활성화된 리프레시 펄스(REFP)가 2번째로 인가되면 4개의 뱅크 그룹 선택신호(BKG_ACT1~BKG_ACT4) 중에서 제2뱅크 그룹 선택신호(BKG_ACT2)를 활성화한다.
활성화된 제2뱅크 그룹 선택신호(BKG_ACT2)에 응답해 제2메모리 뱅크 그룹(32)가 선택된다. 선택된 제2메모리 뱅크 그룹(32)의 다수의 워드라인 중에서 0의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다.
로우 어드레스 카운터(20)는 활성화된 리프레시 펄스(REFP)가 2번째로 인가되더라도 로우 어드레스(RADD)를 변경하지 않는다. 따라서 로우 어드레스(RADD)는 0으로 유지된다.
활성화된 리프레시 펄스(REFP)가 2번째로 인가된 시점으로부터 평균 리프레시 간격(tRFI3) 시간이 지난 이후에 활성화된 리프레시 펄스(REFP)가 3번째로 인가된다. 제3뱅크 그룹 선택신호(BKG_ACT3)가 활성화되고, 제3뱅크 그룹 선택신호(BKG_ACT3)에 대응되는 제3메모리 뱅크 그룹(33)이 선택된다. 선택된 제3메모리 뱅크 그룹(33)의 다수의 워드라인 중에서 0의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 로우 어드레스(RADD)는 변경되지 않고 1의 값을 유지한다.
활성화된 리프레시 펄스(REFP)가 3번째로 인가된 시점으로부터 평균 리프레시 간격(tRFI3) 시간이 지난 이후에 활성화된 리프레시 펄스(REFP)가 4번째로 인가된다. 제4뱅크 그룹 선택신호(BKG_ACT4)가 활성화되고, 제4뱅크 그룹 선택신호(BKG_ACT4)에 대응되는 제4메모리 뱅크 그룹(34)이 선택된다. 선택된 제4메모리 뱅크 그룹(34)의 다수의 워드라인 중에서 0의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다.
로우 어드레스 카운터(20)는 활성화된 리프레시 펄스(REFP)가 4번째 인가된 시점으로부터 리프레시 사이클 시간(tRFC3)이 경과한 이후에 로우 어드레스(RADD)를 0->1로 변경한다.
활성화된 리프레시 펄스(REFP)가 4번째로 인가된 시점으로부터 평균 리프레시 간격(tRFI3) 시간이 지난 이후에 활성화된 리프레시 펄스(REFP)가 5번째로 인가된다.
상기의 과정이 반복된다. 즉, 제1메모리 뱅크 그룹(31)이 선택되고, 선택된 제1메모리 뱅크 그룹(31)의 다수의 워드라인 중에서 1의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 그리고, 활성화된 리프레시 펄스(REFP)가 6번째로 인가되면 제2메모리 뱅크 그룹(32)이 선택되고, 선택된 제2메모리 뱅크 그룹(32) 내의 1의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 그리고, 활성화된 리프레시 펄스(REFP)가 7번째로 인가되면 제3메모리 뱅크 그룹(33)이 선택되고, 선택된 제3메모리 뱅크 그룹(33) 내의 1의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 그리고 활성화된 리프레시 펄스(REFP)가 8번째로 인가되면 제4메모리 뱅크 그룹(34)이 선택되고, 선택된 제4메모리 뱅크 그룹(34) 내의 1의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 그리고 활성화된 리프레시 펄스(REFP)가 8번째 인가된 시점으로부터 리프레시 사이클 시간(tRFC3)이 경과한 이후에 로우 어드레스(RADD)는 1->2로 변경된다.
활성화된 리프레시 펄스(REFP)가 12, 16, ..., 4P번째로 인가되면, 로우 어드레스(RADD)는 2->3, 3->4, ..., P-1->P과 같이 순차적으로 증가된다. 그리고 상기의 과정이 반복된다.
한편, 종래의 메모리 장치는 메모리 셀의 데이터 유지 특성과 관계없이 입력된 모드 정보(MODE_INF)에 따라 리프레시 동작이 제어된다. 메모리 셀의 리텐션 타임(retention time)이 긴 경우에도 짧은 시간 간격으로 리프레시 동작(예, 제1모드에 대응되는 리프레시 동작)이 수행된다면, 리프레시 전력이 불필요하게 소모된다. 여기서, 메모리 셀의 리텐션 타임이란, 메모리 셀에 기록된 데이터가 리프레시 없이 메모리 셀에 유지될 수 있는 시간을 의미한다. 한편, 메모리 셀의 리텐션 타임이 짧음에도 불구하고 긴 시간 간격으로 리프레시 동작(예, 제3모드에 대응되는 리프레시 동작)이 수행된다면, 메모리 셀에 기록된 데이터가 소실될 우려가 있다.
메모리 셀의 리텐션 타임이 긴 경우에는 상대적으로 리프레시 동작이 자주 수행될 필요가 없고, 메모리 셀의 리텐션 타임이 짧은 경우에는 상대적으로 리프레시 동작이 자주 수행될 필요가 있다. 따라서, 메모리 셀의 리텐션 타임 특성에 따라 동일한 메모리 셀에 수행되는 리프레시 동작의 주기를 조절하는 기술이 필요하다.
본 발명은 공정(process) 특성, 온도 특성 등과 같은 메모리 셀의 리텐션 타임에 영향을 주는 칩 내부 정보에 따라 모드 정보(MODE_INF)를 가공하고 가공된 모드 정보를 이용해 리프레시 동작을 제어하는 리프레시 제어회로 및 이를 포함하는 메모리 장치를 제공한다.
본 발명의 일실시예에 따른 리프레시 제어회로는, 메모리 셀의 리텐션 타임에 영향을 주는 칩 내부 정보를 제공하는 칩 내부 정보 제공부; 다수의 메모리 뱅크 중에서 한번의 리프레시 커맨드에 응답해 리프레시 동작이 수행될 뱅크의 개수를 조절하는데 사용되는 모드 정보를 입력받고, 상기 모드 정보를 상기 칩 내부 정보를 이용해 가공하여 가공된 모드 정보를 출력하는 모드정보 가공부; 및 상기 가공된 모드 정보에 응답해 리프레시 동작이 수행될 뱅크를 선택하는 선택신호를 활성화하는 선택신호 활성화부를 포함할 수 있다.
또한, 본 발명의 일실시예에 따른 메모리 장치는, 각각이 적어도 하나 이상의 뱅크를 포함하는 다수의 뱅크 그룹; 메모리 셀의 리텐션 타임에 영향을 주는 칩 내부 정보를 제공하는 칩 내부 정보 제공부; 상기 다수의 뱅크 그룹 중에서 한번의 리프레시 커맨드에 응답해 리프레시 동작이 수행될 뱅크 그룹의 개수를 조절하는데 사용되는 모드 정보를 입력받고, 상기 모드 정보를 상기 칩 내부 정보를 이용해 가공하여 가공된 모드 정보를 출력하는 모드정보 가공부; 상기 가공된 모드 정보에 응답해 리프레시 동작이 수행될 뱅크 그룹을 선택하는 선택신호를 활성화하는 선택신호 활성화부; 및 상기 리프레시 커맨드가 상기 가공된 모드 정보에 대응하는 회수만큼 인가될 때마다 로우 어드레스를 변경하는 로우 어드레스 카운터를 포함할 수 있다.
본 발명의 실시예에 따르면, 메모리 셀의 리텐션 타임에 영향을 주는 칩 내부 정보에 따라 모드 정보(MODE_INF)를 가공하고, 가공된 모드 정보를 이용해 리프레시 동작을 제어함으로써, 리프레시 전류 소모를 줄일 수 있다.
또한, 메모리 셀의 리텐션 타임이 짧은 경우에는 리프레시 동작이 더 자주 수행될 수 있게 조절할 수 있어, 리텐션 타임이 짧은 메모리 셀이더라도 데이터를 계속적으로 유지할 수 있다. 따라서, 리텐션 타임이 짧은 메모리 셀을 포함하는 메모리 장치라도 메모리로서의 기능을 정상적으로 수행할 수 있으므로 불량품으로 폐기하지 않아도 되고, 그로 인해 메모리 장치의 생산성을 향상시킬 수 있고, 메모리 장치의 수명을 연장시킬 수 있다.
도 1은 모드 정보(MODE_INF)에 따라 한번의 리프레시 커맨드에 응답해 리프레시 동작이 수행될 메모리 뱅크의 개수를 조절하는 종래의 메모리 장치를 나타낸 도면이다.
도 2a, 2b 및 2c는 도 1에 도시된 종래의 메모리 장치에서 수행되는 리프레시 동작을 설명하기 위한 타이밍도이다.
도 3은 본 발명의 실시예에 따른 메모리 장치를 나타낸 도면이다.
도 4a는 도 3에 도시된 칩 내부정보 제공부(200)의 제1실시예를 나타낸 도면이다.
도 4b는 도 3에 도시된 칩 내부정보 제공부(200)의 제2실시예를 나타낸 도면이다.
도 5a 및 도 5b는 도 3에 도시된 메모리 장치에서 칩 내부정보(CHIP_INF)에 따라 리프레시 동작이 덜 자주 수행되도록 조절하는 경우를 설명하기 위한 타이밍도이다.
도 6a 및 도 6b는 도 3에 도시된 메모리 장치에서 칩 내부정보(CHIP_INF)에 따라 리프레시 동작이 더 자주 수행되도록 조절하는 경우를 설명하기 위한 타이밍도이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 일실시예에 따른 메모리 장치를 나타낸 도면이다.
메모리 장치는 다수의 메모리 뱅크 그룹(510~540), 칩 내부 정보 제공부(200), 모드 정보 가공부(100), 선택신호 활성화부(300) 및 로우 어드레스 카운터(400)를 포함한다.
다수의 메모리 뱅크 그룹(510~540) 각각은 적어도 하나 이상의 메모리 뱅크를 포함한다. 도 3에서는 설명의 편의를 위해 메모리 장치가 4개의 메모리 뱅크 그룹(510~540)를 포함하고, 4개의 메모리 뱅크 그룹(510~540) 각각은 2개의 메모리 뱅크를 포함하는 경우를 예시하였다. 구체적으로, 제1메모리 뱅크 그룹(510)는 2개의 메모리 뱅크(511, 512)를 포함하고, 제2메모리 뱅크 그룹(520)는 2개의 메모리 뱅크(521, 522)를 포함하고, 제3메모리 뱅크 그룹(530)는 2개의 메모리 뱅크(531, 532)를 포함하고, 제4메모리 뱅크 그룹(540)는 2개의 메모리 뱅크(541, 542)를 포함한다. 여기서, 각각의 메모리 뱅크(511, 512, 521, 522, 531, 532, 541, 542)는 다수개의 로우와 다수개의 컬럼으로 배열되는 메모리 셀들을 포함하는데, 메모리 뱅크(511, 512, 521, 522, 531, 532, 541, 542) 각각의 사이즈는 동일하거나 다르게 설계될 수 있다. 이하에서는 설명의 편의를 위해, 메모리 뱅크(511, 512, 521, 522, 531, 532, 541, 542) 각각은 동일한 사이즈로써, M개의 로우와 N개의 컬럼으로 배열되는 메모리 셀들을 포함하는 경우를 예로 들어 설명한다. 한편, 제1 내지 제4메모리 뱅크 그룹(510~540) 각각은 자신에 대응되는 뱅크 그룹 선택신호(BKG_ACT1~BKG_ACT4)에 응답해 선택된다. 예를 들어, 제1뱅크 그룹 선택신호(BKG_ACT1)가 활성화되면 제1메모리 뱅크 그룹(510)이 선택된다. 즉, 제1메모리 뱅크(511)와 제2메모리 뱅크(512)가 선택된다.
칩 내부 정보 제공부(200)는 메모리 셀의 리텐션 타임에 영향을 주는 칩 내부 정보(CHIP_INF)를 제공한다. 여기서 칩 내부 정보(CHIP_INF)는 온도 정보, 공정(process) 정보 등과 같이 메모리 셀의 리텐션 타임에 영향을 주는 정보를 포함한다. 예를 들어, 칩 내부 정보(CHIP_INF)는 공정 정보를 포함할 수 있다. 메모리 셀의 데이터 유지 특성은 메모리 셀의 제조 공정에 의해 영향을 받는다. 따라서 칩의 웨이퍼(wafer) 레벨에서 메모리 셀의 리텐션 특성을 측정하여 그 측정된 결과를 공정 정보로써 칩 내부 정보 제공부(200)에 저장한다. 상기 공정 정보는 메모리 셀의 리텐션 타임이 기준 시간 보다 길거나 짧다는 것을 나타내는 정보로써, 칩 내부 정보 제공부(200)는 상기 공정 정보를 칩이 패키징된 이후 필요시에 칩 내부 정보(CHIP_INF)로써 제공한다. 또 다른 예로써, 칩 내부 정보(CHIP_INF)는 칩의 내부 온도를 나타내는 온도 정보를 포함할 수 있다. 메모리 셀은 온도가 상승하면 누설 전류가 증가하기 때문에 전하에 의한 데이터의 유지 특성이 악화되어 메모리 셀의 데이터 유지 시간 즉, 메모리 셀의 리텐션 타임이 짧아진다. 따라서, 칩 내부 온도가 저온일수록 메모리 셀의 리텐션 특성에 좋은 환경이고, 칩 내부 온도가 고온일수록 메모리 셀의 리텐션 특성에 나쁜 환경이다. 한편, 칩 내부 정보 제공부(200)에 대해서는 도 4a 및 도 4b와 함께 자세히 설명하기로 한다.
모드 정보 가공부(100)는 모드 정보(MODE_INF)를 입력받고, 칩 내부 정보(CHIP_INF)를 이용해 모드 정보(MODE_INF)를 가공하여 가공된 모드 정보(MOD_MODE_INF)를 출력한다. 여기서 모드 정보(MODE_INF)는 4개의 메모리 뱅크 그룹(510~540) 중에서 한번의 리프레시 커맨드에 응답해 리프레시 동작이 수행될 메모리 뱅크 그룹의 개수를 조절하는데 사용되는 정보이다. 구체적으로 모드 정보(MODE_INF)는 리프레시 펄스(REFP)가 한번 활성화되면 4개의 메모리 뱅크 그룹(510~540) 모두에 대한 리프레시 동작이 수행되는 제1모드, 리프레시 펄스(REFP)가 한번 활성화되면 4개의 메모리 뱅크그룹(510~540) 중 2개의 메모리 뱅크그룹에 대한 리프레시 동작이 수행되는 제2모드, 및 리프레시 펄스(REFP)가 한번 활성화되면 4개의 메모리 뱅크 그룹(510~540) 중 1개의 메모리 뱅크그룹에 대한 리프레시 동작이 수행되는 제3모드 중 어느 한 모드를 나타낼 수 있다. 여기서 리프레시 펄스(REFP)는 외부에서 리프레시 커맨드가 입력되면 활성화되는 펄스 신호로써, 외부에서 입력된 커맨드를 디코딩하여 그 디코딩된 결과에 대응하는 내부신호를 생성하는 커맨드 디코더(미도시)를 통해 생성될 수 있다. 모드 정보(MODE_INF)가 제1모드를 나타내는 경우에 리프레시 커맨드는 평균 리프레시 간격(tRFI1, 예: 7.8us)으로 외부로부터 입력되고 즉 리프레시 펄스(REFP)는 평균 리프레시 간격(tRFI1)으로 활성화되어 인가되고, 모드 정보(MODE_INF)가 제2모드를 나타내는 경우에 리프레시 커맨드는 평균 리프레시 간격(tRFI2, 예: 3.9us)으로 외부로부터 입력되고 즉 리프레시 펄스(REFP)는 평균 리프레시 간격(tRFI2)으로 활성화되어 인가되고, 모드 정보(MODE_INF)가 제3모드를 나타내는 경우에 리프레시 커맨드는 평균 리프레시 간격(tRFI3, 예: 1.95us)으로 외부로부터 입력되고 즉 리프레시 펄스(REFP)는 평균 리프레시 간격(tRFI3)으로 활성화되어 인가되도록 설계될 수 있다. 한편, 모드 정보(MODE_INF)는 모드 레지스터 셋(미도시) 회로에서 생성될 수 있고, 구체적으로 외부에서 입력되는 커맨드 신호와 어드레스 신호의 조합을 통해 설정될 수 있다.
구체적으로 모드 정보 가공부(100)는 칩 내부 정보(CHIP_INF)가 공정 정보인 경우에 모드 정보(MODE_INF)를 아래 표 1 내지 표 3과 같이 가공하도록 설계될 수 있다.
< 칩 내부 정보(CHIP_INF)가 공정 정보인 경우에 모드 정보 가공부(100)에 의해 생성되는 가공된 모드 정보(MOD_MODE_INF)의 제1실시예>
공정 정보 모드 정보
(MODE_INF)		 가공된 모드 정보
(MOD_MODE_INF)		 동일한 뱅크 그룹에 대해 수행되는 리프레시 동작의 시간 간격 변화
긴 리텐션 타임 제1모드 제2모드 tRFI1 -> tRFI1*2
제2모드 제3모드 tRFI2*2 -> tRFI2*4
제3모드 제3모드 변화 없음
짧은 리텐션 타임 제1모드 제1모드 변화 없음
제2모드 제2모드 변화 없음
제3모드 제3모드 변화 없음
표 1은 칩 내부 정보(CHIP_INF)가 공정 정보이고 상기 공정 정보가 '메모리 셀의 리텐션 타임이 기준 시간보다 더 길다'는 것을 나타내는 경우에, 모드 정보 가공부(100)가 동일한 뱅크 그룹에 대해 수행되는 리프레시 동작의 시간 간격(예를 들어, 제1메모리 뱅크 그룹(510)에 대한 리프레시 동작이 수행된 시점으로부터 다시 제1메모리 뱅크 그룹(510)에 대한 리프레시 동작이 수행되는 시점까지의 시간 간격)가 더 길어지도록 모드 정보(MODE_INF)를 가공하는 경우를 나타낸다. 구체적으로 공정 정보가 '메모리 셀의 리텐션 타임이 기준 시간보다 더 길다'는 것을 나타내는 경우라면, 모드 정보 가공부(100)는 입력된 모드 정보(MODE_INF)가 제1모드를 나타내면 제2모드를 나타내는 가공된 모드 정보(MOD_MODE_INF)를 생성하도록 설계될 수 있다. 물론, 상기의 경우(공정 정보가 '메모리 셀의 리텐션 타임이 기준 시간보다 더 길다'는 것을 나타내고 입력된 모드 정보(MODE_INF)가 제1모드를 나타내는 경우)에 모드 정보 가공부(100)는 제3모드를 나타내는 가공된 모드 정보(MOD_MODE_INF)를 생성하도록 설계될 수 있으나, 이하에서는 설명의 편의를 위해, 전자의 경우를 예로 들어 설명한다. 입력된 모드 정보(MODE_INF)가 제1모드를 나타내지만 가공된 모드 정보(MOD_MODE_INF)는 제2모드를 나타내는 경우에, 외부에서는 제1모드로 리프레시 동작이 수행되는 걸로 인식하므로 평균 리프레시 간격(tRFI1, 예: 7.8us)으로 리프레시 커맨드가 인가된다. 하지만, 내부적으로는 제2모드로 리프레시 동작이 수행되므로 한번의 리프레시 커맨드에 응답해 2개의 메모리 뱅크 그룹이 선택되어 리프레시 동작이 수행된다. 그리고 리프레시 커맨드가 인가된 시점으로부터 평균 리프레시 간격(tRFI1) 시간이 지난 이후에 다음 리프레시 커맨드가 인가되고, 나머지 2개의 메모리 뱅크 그룹이 선택되어 리프레시 동작이 수행된다. 결국 동일한 메모리 뱅크 그룹에 대해 수행되는 리프레시 동작의 시간 간격은 평균 리프레시 간격(tRFI1)*2가 되어 제1모드로 리프레시 동작이 수행될 때 보다 2배로 늘어나게 된다.
모드 정보 가공부(100)는 입력된 모드 정보(MODE_INF)가 제2모드를 나타내면 제3모드를 나타내는 가공된 모드 정보(MOD_MODE_INF)를 생성하도록 설계될 수 있다. 이 경우에 외부에서는 제2모드로 리프레시 동작이 수행되는 걸로 인식하므로 평균 리프레시 간격(tRFI2, 예: 3.9us)으로 리프레시 커맨드가 인가되지만, 내부적으로는 제3모드로 리프레시 동작이 수행되므로 한번의 리프레시 커맨드에 응답해 1개의 메모리 뱅크 그룹이 선택되어 리프레시 동작이 수행된다. 따라서 동일한 메모리 뱅크 그룹에 대해 수행되는 리프레시 동작의 시간 간격은 평균 리프레시 간격(tRFI2) * 4가 되어 제2모드로 리프레시 동작이 수행될 때의 시간 간격 즉, 평균 리프레시 간격(tRFI2)*2 보다 2배로 늘어나게 된다.
한편, 모드 정보 가공부(100)는 입력된 모드 정보(MODE_INF)가 제3모드를 나타내면 변경없이 제3모드를 나타내는 가공된 모드 정보(MOD_MODE_INF)를 생성하도록 설계될 수 있다. 이 경우에 동일한 메모리 뱅크 그룹에 대해 수행되는 리프레시 동작의 시간 간격은 변함이 없다. 한편, 공정 정보가 '메모리 셀의 리텐션 타임이 기준 시간 보다 짧다'는 것을 나타내는 경우라면, 모드 정보 가공부(100)는 입력된 모드 정보(MODE_INF)를 변경없이 그대로 가공된 모드 정보(MOD_MODE_INF)로써 출력하도록 설계될 수 있다. 이 경우에 동일한 메모리 뱅크 그룹에 대해 수행되는 리프레시 동작의 시간 간격은 변함이 없다.
한편, 모드 정보 가공부(100)는 모드 정보(MODE_INF)를 아래 표 2와 같이 가공하도록 설계될 수 있다.
< 칩 내부 정보(CHIP_INF)가 공정 정보인 경우에 모드 정보 가공부(100)에 의해 생성되는 가공된 모드 정보(MOD_MODE_INF)의 제2실시예>
공정 정보 모드 정보
(MODE_INF)		 가공된 모드 정보
(MOD_MODE_INF)		 동일한 뱅크 그룹에 대해 수행되는 리프레시 동작의 시간 간격 변화
긴 리텐션 타임 제1모드 제1모드 변화 없음
제2모드 제2모드 변화 없음
제3모드 제3모드 변화 없음
짧은 리텐션 타임 제1모드 제1모드 변화 없음
제2모드 제1모드 tRFI2*2 -> tRFI2
제3모드 제2모드 tRFI3*4 -> tRFI3*2
표 2는 칩 내부 정보(CHIP_INF)가 공정 정보이고 상기 공정 정보가 '메모리 셀의 리텐션 타임이 기준 시간 보다 짧다'는 것을 나타내는 경우에, 모드 정보 가공부(100)가 동일한 뱅크 그룹에 대해 수행되는 리프레시 동작의 시간 간격이 더 짧아지도록 모드 정보(MODE_INF)를 가공하는 경우를 나타낸다. 구체적으로 공정 정보가 '메모리 셀의 리텐션 타임이 기준 시간 보다 짧다'는 것을 나타내는 경우라면, 모드 정보 가공부(100)는 입력된 모드 정보(MODE_INF)가 제3모드를 나타내면 제2모드를 나타내는 가공된 모드 정보(MOD_MODE_INF)를 생성하도록 설계될 수 있다. 물론, 상기의 경우(공정 정보가 '메모리 셀의 리텐션 타임이 기준 시간 보다 짧다'는 것을 나타내고 입력된 모드 정보(MODE_INF)가 제3모드를 나타내는 경우)에 모드 정보 가공부(100)는 제1모드를 나타내는 가공된 모드 정보(MOD_MODE_INF)를 생성하도록 설계될 수 있으나, 이하에서는 설명의 편의를 위해, 전자의 경우를 예로 들어 설명한다. 입력된 모드 정보(MODE_INF)가 제3모드를 나타내지만 가공된 모드 정보(MOD_MODE_INF)는 제2모드를 나타내는 경우에, 외부에서는 제3모드로 리프레시 동작이 수행되는 걸로 인식하므로 평균 리프레시 간격(tRFI3, 예: 1.95us)으로 리프레시 커맨드가 인가된다. 하지만, 내부적으로는 제2모드로 리프레시 동작이 수행되므로 한번의 리프레시 커맨드에 응답해 2개의 메모리 뱅크 그룹이 선택되어 리프레시 동작이 수행된다. 따라서, 동일한 메모리 뱅크 그룹에 대해 수행되는 리프레시 동작의 시간 간격은 평균 리프레시 간격(tRFI3)*2가 되어 제3모드로 리프레시 동작이 수행될 때의 시간 간격 즉, 평균 리프레시 간격(tRFI3)*4보다 2배로 짧아지게 된다.
모드 정보 가공부(100)는 입력된 모드 정보(MODE_INF)가 제2모드를 나타내면 제1모드를 나타내는 가공된 모드 정보(MOD_MODE_INF)를 생성하도록 설계될 수 있다. 이 경우에 외부에서는 제2모드로 리프레시 동작이 수행되는 걸로 인식하므로 평균 리프레시 간격(tRFI2, 예: 3.9us)으로 리프레시 커맨드가 인가되지만, 내부적으로는 제1모드로 리프레시 동작이 수행되므로 한번의 리프레시 커맨드에 응답해 4개의 메모리 뱅크 그룹이 선택되어 리프레시 동작이 수행된다. 따라서, 동일한 메모리 뱅크 그룹에 대해 수행되는 리프레시 동작의 시간 간격은 평균 리프레시 간격(tRFI2)이 되어 제2모드로 리프레시 동작이 수행될 때의 시간 간격 즉, 평균 리프레시 간격(tRFI2)*2 보다 2배로 짧아지게 된다.
한편, 모드 정보 가공부(100)는 입력된 모드 정보(MODE_INF)가 제1모드를 나타내면 변경없이 제1모드를 나타내는 가공된 모드 정보(MOD_MODE_INF)를 생성하도록 설계될 수 있다. 이 경우에, 동일한 메모리 뱅크 그룹에 대해 수행되는 리프레시 동작의 시간 간격은 변함이 없다. 한편, 공정 정보가 '메모리 셀의 리텐션 타임이 기준 시간 보다 길다'는 것을 나타내는 경우라면, 모드 정보 가공부(100)는 입력된 모드 정보(MODE_INF)를 변경없이 그대로 가공된 모드 정보(MOD_MODE_INF)로써 출력하도록 설계될 수 있다. 이 경우에 동일한 메모리 뱅크 그룹에 대해 수행되는 리프레시 동작의 시간 간격은 변함이 없다.
한편, 모드 정보 가공부(100)는 모드 정보(MODE_INF)를 아래 표 3과 같이 가공하도록 설계될 수 있다.
< 칩 내부 정보(CHIP_INF)가 공정 정보인 경우에 모드 정보 가공부(100)에 의해 생성되는 가공된 모드 정보(MOD_MODE_INF)의 제3실시예>
공정 정보 모드 정보
(MODE_INF)		 가공된 모드 정보
(MOD_MODE_INF)		 동일한 뱅크 그룹에 대해 수행되는 리프레시 동작의 시간 간격 변화
긴 리텐션 타임 제1모드 제2모드 tRFI1 -> tRFI1*2
제2모드 제3모드 tRFI2*2 -> tRFI2*4
제3모드 제3모드 변화 없음
짧은 리텐션 타임 제1모드 제1모드 변화 없음
제2모드 제1모드 tRFI2*2 -> tRFI2
제3모드 제2모드 tRFI3*4 -> tRFI3*2
표 3는 칩 내부 정보(CHIP_INF)가 공정 정보이고 상기 공정 정보가 '메모리 셀의 리텐션 타임이 제1기준 시간보다 길다'는 것을 나타내는 경우에 모드 정보 가공부(100)가 동일한 메모리 뱅크 그룹에 대해 수행되는 리프레시 동작의 시간 간격이 길어지도록 모드 정보(MODE_INF)를 가공하고, 상기 공정 정보가 '메모리 셀의 리텐션 타임이 제2기준 시간 보다 짧다'는 것을 나타내는 경우에 모드 정보 가공부(100)가 동일한 메모리 뱅크 그룹에 대해 수행되는 리프레시 동작의 시간 간격이 짧아지도록 모드 정보(MODE_INF)를 가공하는 경우를 나타낸다. 여기서 상기 제1기준 시간은 상기 제2기준 시간보다 긴 시간이다. 구체적으로 공정 정보가 '메모리 셀의 리텐션 타임이 제1기준 시간보다 길다'는 것을 나타내는 경우라면, 모드 정보 가공부(100)는 표 1과 함께 상술한 공정 정보가 '긴 리텐션 타임'을 나타내는 경우와 동일하게 설계될 수 있다. 한편, 공정 정보가 '메모리 셀의 리텐션 타임이 제2기준 시간보다 짧다'는 것을 나타내는 경우라면, 모드 정보 가공부(100)는 표 2와 함께 상술한 공정 정보가 '짧은 리텐션 타임'을 나타내는 경우와 동일하게 설계될 수 있다.
한편, 모드 정보 가공부(100)는 칩 내부 정보(CHIP_INF)가 온도 정보인 경우에 모드 정보(MODE_INF)를 아래 표 4 내지 표 6과 같이 가공하도록 설계될 수 있다.
< 칩 내부 정보(CHIP_INF)가 온도 정보인 경우에 모드 정보 가공부(100)에 의해 생성되는 가공된 모드 정보(MOD_MODE_INF)의 제4실시예>
온도 정보 모드 정보
(MODE_INF)		 가공된 모드 정보
(MOD_MODE_INF)		 동일한 뱅크 그룹에 대해 수행되는 리프레시 동작의 시간 간격 변화
저온

 제1모드 제2모드 tRFI1 -> tRFI1*2
제2모드 제3모드 tRFI2*2 -> tRFI2*4
제3모드 제3모드 변화 없음
고온
 제1모드 제1모드 변화 없음
제2모드 제2모드 변화 없음
제3모드 제3모드 변화 없음
표 4는 칩 내부 정보(CHIP_INF)가 온도 정보이고 상기 온도 정보가 '저온'을 나타내는 경우(칩의 내부 온도가 기준 온도 보다 낮은 상태)에, 모드 정보 가공부(100)가 동일한 뱅크 그룹에 대해 수행되는 리프레시 동작의 시간 간격이 더 길어지도록 모드 정보(MODE_INF)를 가공하는 경우를 나타낸다. 구체적으로 칩 내부 온도가 저온인 경우는 메모리 셀의 리텐션 특성을 좋게 하는 환경이므로, 상기 온도 정보가 '저온'을 나타내는 경우에는 모드 정보 가공부(100)는 표 1과 함께 상술한 공정 정보가 '긴 리텐션 타임'을 나타내는 경우와 동일하게 설계될 수 있다. 한편, 상기 온도 정보가 '고온'을 나타내는 경우(칩의 내부 온도가 기준 온도 보다 높은 상태)에는 모드 정보 가공부(100)는 입력된 모드 정보(MODE_INF)를 변경없이 그대로 가공된 모드 정보(MOD_MODE_INF)로써 출력하도록 설계될 수 있다.
한편, 모드 정보 가공부(100)는 칩 내부 정보(CHIP_INF)가 온도 정보인 경우에 모드 정보(MODE_INF)를 아래 표 5와 같이 가공하도록 설계될 수 있다.
< 칩 내부 정보(CHIP_INF)가 온도 정보인 경우에 모드 정보 가공부(100)에 의해 생성되는 가공된 모드 정보(MOD_MODE_INF)의 제5실시예>
온도 정보 모드 정보
(MODE_INF)		 가공된 모드 정보
(MOD_MODE_INF)		 동일한 뱅크 그룹에 대해 수행되는 리프레시 동작의 시간 간격 변화
저온

 제1모드 제1모드 변화 없음
제2모드 제2모드 변화 없음
제3모드 제3모드 변화 없음
고온
 제1모드 제1모드 변화 없음
제2모드 제1모드 tRFI2*2 -> tRFI2
제3모드 제2모드 tRFI3*4 -> tRFI3*2
표 5는 칩 내부 정보(CHIP_INF)가 온도 정보이고 상기 온도 정보가 '고온'인 경우(칩의 내부온도가 기준 온도 보다 높은 상태)에, 모드 정보 가공부(100)가 동일한 뱅크 그룹에 대해 수행되는 리프레시 동작의 시간 간격이 더 짧아지도록 모드 정보(MODE_INF)를 가공하는 경우를 나타낸다. 구체적으로 칩 내부 온도가 '고온'인 경우는 메모리 셀의 리텐션 특성을 나쁘게 하는 환경이므로, 상기 온도 정보가 '고온'을 나타내는 경우에는 모드 정보 가공부(100)는 표 2와 함께 상술한 공정 정보가 '짧은 리텐션 타임'을 나타내는 경우와 동일하게 설계될 수 있다. 한편, 온도 정보가 '저온'을 나타내는 경우라면, 모드 정보 가공부(100)는 입력된 모드 정보(MODE_INF)를 변경없이 그대로 가공된 모드 정보(MOD_MODE_INF)로써 출력하도록 설계될 수 있다.
한편, 모드 정보 가공부(100)는 칩 내부 정보(CHIP_INF)가 온도 정보인 경우에 모드 정보(MODE_INF)를 아래 표 6과 같이 가공하도록 설계될 수 있다.
< 칩 내부 정보(CHIP_INF)가 온도 정보인 경우에 모드 정보 가공부(100)에 의해 생성되는 가공된 모드 정보(MOD_MODE_INF)의 제6실시예>
온도 정보 모드 정보
(MODE_INF)		 가공된 모드 정보
(MOD_MODE_INF)		 동일한 뱅크 그룹에 대해 수행되는 리프레시 동작의 시간 간격 변화
저온

 제1모드 제2모드 tRFI1 -> tRFI1*2
제2모드 제3모드 tRFI2*2 -> tRFI2*4
제3모드 제3모드 변화 없음
고온
 제1모드 제1모드 변화 없음
제2모드 제1모드 tRFI2*2 -> tRFI2
제3모드 제2모드 tRFI3*4 -> tRFI3*2
표 6는 칩 내부 정보(CHIP_INF)가 온도 정보이고 상기 온도 정보가 '저온'을 나타내는 경우(칩의 내부 온도가 제1기준 온도 보다 낮은 상태)에 모드 정보 가공부(100)가 동일한 메모리 뱅크 그룹에 대해 수행되는 리프레시 동작의 시간 간격이 길어지도록 모드 정보(MODE_INF)를 가공하고, 상기 온도 정보가 '고온'을 나타내는 경우(칩의 내부 온도가 제2기준 온도 보다 높은 상태)에 모드 정보 가공부(100)가 동일한 메모리 뱅크 그룹에 대해 수행되는 리프레시 동작의 시간 간격이 짧아지도록 모드 정보(MODE_INF)를 가공하는 경우를 나타낸다. 여기서 상기 제2기준 온도는 상기 제1기준 온도보다 높다. 구체적으로 상기 온도 정보가 '저온'을 나타내는 경우라면, 모드 정보 가공부(100)는 표 4와 함께 상술한 온도 정보가 '저온'을 나타내는 경우와 동일하게 설계될 수 있다. 한편, 상기 온도 정보가 '고온'을 나타내는 경우라면, 모드 정보 가공부(100)는 표 5와 함께 상술한 온도 정보가 '고온'을 나타내는 경우와 동일하게 설계될 수 있다.
선택신호 활성화부(300)는 가공된 모드 정보(MOD_MODE_INF)에 응답해 리프레시 동작이 수행될 메모리 뱅크 그룹을 선택하는 선택신호(BKG_ACT1~BKG_ACT4)를 활성화한다. 구체적으로, 선택신호 활성화부(300)는 가공된 모드 정보(MOD_MODE_INF)가 제1모드를 나타내는 경우에 활성화된 리프레시 펄스(REFP)가 한번 인가되면 4개의 뱅크 그룹 선택신호(BKG_ACT1~BKG_ACT4) 모두를 동시에 활성화하고, 가공된 모드 정보(MOD_MODE_INF)가 제2모드를 나타내는 경우에 활성화된 리프레시 펄스(REFP)가 한번 인가되면 4개의 뱅크 그룹 선택신호(BKG_ACT1~BKG_ACT4) 중 2개의 뱅크 그룹 선택신호를 동시에 활성화하고, 가공된 모드 정보(MOD_MODE_INF)가 제3모드를 나타내는 경우에 활성화된 리프레시 펄스(REFP)가 한번 인가되면 4개의 뱅크 그룹 선택신호(BKG_ACT1~BKG_ACT4) 중 1개의 뱅크 그룹 선택신호를 활성화하도록 설계될 수 있다. 한편, 선택신호 활성화부(300)는 가공된 모드 정보(MOD_MODE_INF)가 제1모드를 나타내는 경우에 활성화된 리프레시 펄스(REFP)가 한번 인가되면 4개의 뱅크 그룹 선택신호(BKG_ACT1~BKG_ACT4) 모두를 순차적으로 활성화하고, 가공된 모드 정보(MOD_MODE_INF)가 제2모드를 나타내는 경우에 활성화된 리프레시 펄스(REFP)가 한번 인가되면 4개의 뱅크 그룹 선택신호(BKG_ACT1~BKG_ACT4) 중 2개의 뱅크 그룹 선택신호를 순차적으로 활성화하고, 가공된 모드 정보(MOD_MODE_INF)가 제3모드를 나타내는 경우에 활성화된 리프레시 펄스(REFP)가 한번 인가되면 4개의 뱅크 그룹 선택신호(BKG_ACT1~BKG_ACT4) 중 1개의 뱅크 그룹 선택신호를 활성화하도록 설계될 수 있다.
로우 어드레스 카운터(400)는 리프레시 펄스(REFP)가 가공된 모드 정보(MOD_MODE_INF)에 대응하는 회수만큼 인가될 때마다 로우 어드레스(RADD)를 변경한다. 구체적으로 로우 어드레스 카운터(400)는 가공된 모드 정보(MOD_MODE_INF)가 제1모드를 나타내는 경우라면 활성화된 리프레시 펄스(REFP)가 1회 인가될 때마다 로우 어드레스(RADD)를 순차적으로 증가시키도록 설계될 수 있다. 예를 들어, 가공된 모드 정보(MOD_MODE_INF)가 제1모드를 나타내고 로우 어드레스(RADD)의 초기값이 0이라면, 로우 어드레스 카운터(400)는 활성화된 리프레시 펄스(REFP)가 1번째로 인가된 시점으로부터 리프레시 사이클 시간(tRFC1)이 경과한 이후에 로우 어드레스(RADD)를 0->1로 변경하고, 활성화된 리프레시 펄스(REFP)가 2번째로 인가된 시점으로부터 리프레시 사이클 시간(tRFC1)이 경과한 이후에 로우 어드레스(RADD)를 1->2로 변경하도록 설계될 수 있다.
한편, 로우 어드레스 카운터(400)는 가공된 모드 정보(MOD_MODE_INF)가 제2모드를 나타내는 경우라면 활성화된 리프레시 펄스(REFP)가 2회 인가될 때마다 로우 어드레스(RADD)를 순차적으로 증가시키도록 설계될 수 있다. 예를 들어, 가공된 모드 정보(MOD_MODE_INF)가 제2모드를 나타내고 로우 어드레스(RADD)의 초기값이 0이라면, 로우 어드레스 카운터(400)는 활성화된 리프레시 펄스(REFP)가 2번째 인가된 시점으로부터 리프레시 사이클 시간(tRFC2)이 경과한 이후에 로우 어드레스(RADD)를 0->1로 변경하고, 활성화된 리프레시 펄스(REFP)가 4번째 인가된 시점으로부터 리프레시 사이클 시간(tRFC2)이 경과한 이후에 로우 어드레스(RADD)를 1->2로 변경하도록 설계될 수 있다.
한편, 가공된 모드 정보(MOD_MODE_INF)가 제3모드를 나타내는 경우에는 로우 어드레스 카운터(400)는 활성화된 리프레시 펄스(REFP)가 4회 인가될 때마다 로우 어드레스(RADD)를 순차적으로 증가시키도록 설계될 수 있다. 예를 들어, 가공된 모드 정보(MOD_MODE_INF)가 제3모드를 나타내고 로우 어드레스(RADD)의 초기값이 0이라면, 로우 어드레스 카운터(400)는 활성화된 리프레시 펄스(REFP)가 4번째 인가된 시점으로부터 리프레시 사이클 시간(tRFC3)이 경과한 이후에 로우 어드레스(RADD)를 0->1로 변경하고, 활성화된 리프레시 펄스(REFP)가 8번째 인가된 시점으로부터 리프레시 사이클 시간(tRFC3)이 경과한 이후에 로우 어드레스(RADD)를 1->2로 변경하도록 설계될 수 있다.
즉, 로우 어드레스 카운터(400)는 모드 정보(MODE_INF)가 제1모드를 나타내는 경우에 P번째 활성화된 리프레시 펄스(REFP)가 인가된 시점으로부터 리프레시 사이클 시간(tRFC1)이 경과한 이후에 로우 어드레스(RADD)를 변경하고, 모드 정보(MODE_INF)가 제2모드를 나타내는 경우에 2P번째 활성화된 리프레시 펄스(REFP)가 인가된 시점으로부터 리프레시 사이클 시간(tRFC2)이 경과한 이후에 로우 어드레스(RADD)를 변경하고, 모드 정보(MODE_INF)가 제3모드를 나타내는 경우에 4P번째 활성화된 리프레시 펄스(REFP)가 인가된 시점으로부터 리프레시 사이클 시간(tRFC3)이 경과한 이후에 로우 어드레스(RADD)를 변경하도록 설계될 수 있다.
도 4a는 도 3에 도시된 칩 내부 정보 제공부(200)의 제1실시예를 나타낸 도면이다.
칩 내부 정보 제공부(200)는 저장된 공정 정보를 칩 내부 정보(CHIP_INF)로써 출력하는 공정 정보 제공부(210)를 포함할 수 있다. 공정 정보 제공부(210)는 웨이퍼 레벨에서 칩의 공정 정보를 저장하고, 칩이 패키징된 이후 필요시에 저장된 공정 정보를 출력한다. 여기서 공정 정보는 상술한 바와 같이, 메모리 셀의 리텐션 타임이 길거나 짧다는 것을 나타내는 정보이다. 구체적으로 칩 내부 정보 제공부(200)는 웨이퍼 레벨에서 테스트시 측정된 메모리 셀 리텐션 타임이 기준 시간 대비 더 긴 경우에는 칩의 공정 정보를 1로 저장하고, 더 짧은 경우에는 칩의 공정 정보를 0으로 저장하도록 설계될 수 있다. 예를 들어, 칩 내부 정보 제공부(200)는 웨이퍼 레벨에서 테스트시 측정된 메모리 셀 리텐션 타임이 스펙(예, 64ms) 대비 2배 이상의 리텐션 타임(예, 128ms)인 경우에는 칩의 공정 정보를 1로 저장하고, 스펙 대비 2배 미만인 경우에는 칩의 공정 정보를 0으로 저장하도록 설계될 수 있다. 구체적으로 공정 정보 제공부(210)는 MPR(Multi Purpose Register)과 같은 레지스터 또는 퓨즈 회로로 구성될 수 있다.
도 4b는 도 3에 도시된 칩 내부 정보 제공부(200)의 제2실시예를 나타낸 도면이다.
칩 내부 정보 제공부(200)는 칩의 내부 온도를 감지하고 감지된 칩의 내부 온도가 기준 온도 보다 더 높은 지를 나타내는 온도 정보를 칩 내부 정보(CHIP_INF)로써 출력하는 온도 정보 감지부(220)를 포함할 수 있다. 여기서 온도 정보 감지부(220)는 ODTS(On Die Thermal Sensor)를 포함하고, ODTS의 구성은 본 발명의 기술분야의 통상의 전문가에게 잘 알려진 회로이므로 자세한 설명은 생략한다. 예를 들어, 온도 정보 감지부(220)는 감지된 칩의 내부 온도가 기준 온도 보다 높은 경우에 1의 값을 가지는 온도 정보를 칩 내부 정보(CHIP_INF)로써 출력하고, 감지된 칩의 내부 온도가 기준 온도 보다 낮은 경우에 0의 값을 가지는 온도 정보를 칩 내부 정보(CHIP_INF)로써 출력하도록 설계될 수 있다.
도 5a 및 도 5b는 도 3에 도시된 메모리 장치에서 칩 내부정보(CHIP_INF)에 따라 리프레시 동작이 덜 자주 수행되도록 조절하는 경우를 설명하기 위한 타이밍도이다. 설명의 편의를 위해 칩 내부 정보 제공부(200)에서 출력되는 칩 내부 정보(CHIP_INF)가 공정 정보이고, 공정 정보의 값이 1인 경우는 '메모리 셀의 리텐션 타임이 기준 시간 대비 길다'는 것을 나타내고, 공정 정보의 값이 0인 경우는 '메모리 셀의 리텐션 타임이 기준 시간 대비 짧다'는 것을 나타낸다고 가정한다. 그리고 모드 정보 가공부(100)가 표 1과 같이 가공된 모드 정보(MOD_MODE_INF)를 생성하는 경우를 예로 들어 설명한다.
도 5a는 칩 내부 정보(CHIP_INF)가 '메모리 셀의 리텐션 타임이 기준 시간 대비 길다'는 것을 나타내고, 입력된 모드 정보(MODE_INF)가 제1모드를 나타내는 경우를 예시하였다. 그리고 로우 어드레스(RADD)의 초기값은 0인 경우를 가정한다.
칩 내부 정보 제공부(200)는 1의 값을 가지는 공정 정보를 칩 내부 정보(CHIP_INF)로써 모드 정보 가공부(100)로 출력한다.
모드 정보 가공부(100)는 칩 내부 정보(CHIP_INF)를 이용해 제1모드를 나타내는 모드 정보(MODE_INF)를 가공하여 제2모드를 나타내는 가공된 모드 정보(MOD_MODE_INF)를 생성한다.
외부에서 리프레시 커맨드(REF_CMD)가 인가되면 리프레시 펄스(REFP)가 활성화되어 로우 어드레스 카운터(400) 및 선택신호 활성화부(300)로 입력된다.
선택신호 활성화부(300)는 가공된 모드정보(MOD_MODE_INF)가 제2모드를 나타내므로, 활성화된 리프레시 펄스(REFP)가 1번째로 인가되면 4개의 뱅크 그룹 선택신호(BKG_ACT1~BKG_ACT4) 중 제1 및 제2뱅크 그룹 선택신호(BKG_ACT1, BKG_ACT2)를 활성화한다. 도 5a에서는 활성화된 리프레시 펄스(REFP)가 1번째로 인가되면 제1 및 제2뱅크 그룹 선택신호(BKG_ACT1, BKG_ACT2)가 순차적으로 활성화된 경우를 예시하였다.
활성화된 제1뱅크 그룹 선택신호(BKG_ACT1)에 응답해 제1메모리 뱅크 그룹(510)이 선택된다. 그리고 제1메모리 뱅크(511) 및 제2메모리 뱅크(512) 각각의 다수의 워드라인 중에서 0의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 그리고 활성화된 제2뱅크 그룹 선택신호(BKG_ACT2)에 응답해 제2메모리 뱅크 그룹(520)이 선택되고, 제3메모리 뱅크(521) 및 제4메모리 뱅크(522) 각각의 다수의 워드라인 중에서 0의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다.
로우 어드레스 카운터(400)는 가공된 모드 정보(MOD_MODE_INF)가 제2모드를 나타내므로, 활성화된 리프레시 펄스(REFP)가 활성화된 리프레시 펄스(REFP)가 2P번째 인가될 때마다 로우 어드레스(RADD)를 순차적으로 증가시킨다. 따라서, 로우 어드레스 카운터(400)는 활성화된 리프레시 펄스(REFP)가 1번째로 인가되면 로우 어드레스(RADD)를 0으로 유지한다.
입력된 모드 정보(MODE_INF)가 제1모드를 나타내므로, 외부에서는 제1모드로 리프레시 동작이 수행되는 것으로 인식한다. 따라서, 리프레시 커맨드는 평균 리프레시 간격(tRFI1, 예: 7.8us)으로 외부로부터 인가된다. 즉, 리프레시 펄스(REFP)는 평균 리프레시 간격(tRFI1)으로 활성화되어 선택신호 활성화부(300) 및 로우 어드레스 카운터(400)로 인가된다. 따라서, 활성화된 리프레시 펄스(REFP)가 1번째로 인가된 시점으로부터 평균 리프레시 간격(tRFI1) 시간이 지난 이후에 활성화된 리프레시 펄스(REFP)가 2번째로 인가된다.
선택신호 활성화부(300)는 활성화된 리프레시 펄스(REFP)가 2번째로 인가되면 제3 및 제4뱅크 그룹 선택신호(BKG_ACT3, BKG_ACT4)를 순차적으로 활성화한다.
활성화된 제3뱅크 그룹 선택신호(BKG_ACT3)에 응답해 제3메모리 뱅크 그룹(530)이 선택된다. 그리고 제5메모리 뱅크(531) 및 제6메모리 뱅크(532) 각각의 다수의 워드라인 중에서 0의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 그리고 활성화된 제4뱅크 그룹 선택신호(BKG_ACT4)에 응답해 제4메모리 뱅크 그룹(540)이 선택되고, 제7메모리 뱅크(541) 및 제8메모리 뱅크(542) 각각의 다수의 워드라인 중에서 0의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다.
로우 어드레스 카운터(400)는 가공된 모드 정보(MOD_MODE_INF)가 제2모드를 나타내므로, 활성화된 리프레시 펄스(REFP)가 2번째로 인가된 시점으로부터 리프레시 사이클 시간(tRFC2)이 경과한 이후에 로우 어드레스(RADD)를 0->1로 증가시킨다.
활성화된 리프레시 펄스(REFP)가 2번째로 인가된 시점으로부터 평균 리프레시 간격(tRFI1) 시간이 지난 이후에 활성화된 리프레시 펄스(REFP)가 3번째로 인가된다.
그리고 상기의 과정이 반복된다. 즉, 활성화된 리프레시 펄스(REFP)가 3번째로 인가되면 제1메모리 뱅크 그룹(510)의 제1메모리 뱅크(511) 및 제2메모리 뱅크(512) 각각의 다수의 워드라인 중에서 1의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대한 리프레시 동작이 수행되고, 제2메모리 뱅크 그룹(510)의 제3메모리 뱅크(521) 및 제4메모리 뱅크(522) 각각의 다수의 워드라인 중에서 1의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대한 리프레시 동작이 수행된다. 그리고, 활성화된 리프레시 펄스(REFP)가 4번째로 인가되면 제3메모리 뱅크 그룹(530)의 제5메모리 뱅크(531) 및 제6메모리 뱅크(532) 각각의 다수의 워드라인 중에서 1의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대한 리프레시 동작이 수행되고, 제4메모리 뱅크 그룹(540)의 제7메모리 뱅크(541) 및 제8메모리 뱅크(542) 각각의 다수의 워드라인 중에서 1의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대한 리프레시 동작이 수행된다. 그리고 로우 어드레스 카운터(400)는 활성화된 리프레시 펄스(REFP)가 4번째로 인가된 시점으로부터 리프레시 사이클 시간(tRFC2)이 경과한 이후에 로우 어드레스(RADD)를 1->2로 증가시킨다.
활성화된 리프레시 펄스(REFP)가 6, 8, ..., 2P번째로 인가되면 로우 어드레스(RADD)가 2->3, 3->4, ..., P-1->P으로 증가되고, 상기의 과정이 반복된다.
즉, 도 5a에 예시된 바와 같이, 입력된 모드 정보(MODE_INF)가 제1모드를 나타내지만 가공된 모드 정보(MOD_MODE_INF)가 제2모드를 나타내는 경우에는, 동일한 메모리 뱅크 그룹에 대해 수행되는 리프레시 동작의 시간 간격이 제1모드로 리프레시 동작이 수행될 때보다 2배로 늘어나게 된다. 예를 들어, 제1모드로 리프레시 동작이 수행되는 경우에는 제1메모리 뱅크 그룹(510)에 대한 리프레시 동작이 수행된 시점으로부터 평균 리프레시 간격(tRFI1) 시간이 지난 이후에 다시 제1메모리 뱅크 그룹(510)에 대한 리프레시 동작이 수행되지만, 도 5a의 경우(입력된 모드 정보(MODE_INF)가 제1모드를 나타내지만 가공된 모드 정보(MOD_MODE_INF)가 제2모드를 나타내는 경우)에는 제1메모리 뱅크 그룹(510)에 대한 리프레시 동작이 수행된 시점으로부터 평균 리프레시 간격(tRFI1)*2 시간이 지난 이후에 다시 제1메모리 뱅크 그룹(510)에 대한 리프레시 동작이 수행된다.
도 5b는 칩 내부 정보(CHIP_INF)가 '메모리 셀의 리텐션 타임이 기준 시간 대비 길다'는 것을 나타내고, 입력된 모드 정보(MOD_INF)가 제2모드를 나타내는 경우를 예시하였다. 그리고 로우 어드레스(RADD)의 초기값은 0인 경우를 가정한다.
칩 내부 정보 제공부(200)는 1의 값을 가지는 공정 정보를 칩 내부 정보(CHIP_INF)로써 모드 정보 가공부(100)로 출력한다.
모드 정보 가공부(100)는 칩 내부 정보(CHIP_INF)를 이용해 제2모드를 나타내는 모드 정보(MODE_INF)를 가공하여 제3모드를 나타내는 가공된 모드 정보(MOD_MODE_INF)를 생성한다.
선택신호 활성화부(300)는 가공된 모드정보(MOD_MODE_INF)가 제3모드를 나타내므로, 활성화된 리프레시 펄스(REFP)가 1번째로 인가되면 4개의 뱅크 그룹 선택신호(BKG_ACT1~BKG_ACT4) 중 제1뱅크 그룹 선택신호(BKG_ACT1)를 활성화한다. 활성화된 제1뱅크 그룹 선택신호(BKG_ACT1)에 응답해 제1메모리 뱅크 그룹(510)이 선택된다. 그리고 제1메모리 뱅크(511) 및 제2메모리 뱅크(512) 각각의 다수의 워드라인 중에서 0의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다.
로우 어드레스 카운터(400)는 가공된 모드 정보(MOD_MODE_INF)가 제3모드를 나타내므로, 활성화된 리프레시 펄스(REFP)가 활성화된 리프레시 펄스(REFP)가 4P번째 인가될 때마다 로우 어드레스(RADD)를 순차적으로 증가시킨다. 따라서, 로우 어드레스 카운터(400)는 활성화된 리프레시 펄스(REFP)가 1번째로 인가되면 로우 어드레스(RADD)를 0으로 유지한다.
입력된 모드 정보(MODE_INF)가 제2모드를 나타내므로, 외부에서는 제2모드로 리프레시 동작이 수행되는 것으로 인식한다. 따라서, 리프레시 커맨드는 평균 리프레시 간격(tRFI2, 예: 3.9us)으로 외부로부터 인가된다. 즉, 리프레시 펄스(REFP)는 평균 리프레시 간격(tRFI2)으로 활성화되어 선택신호 활성화부(300) 및 로우 어드레스 카운터(400)로 인가된다. 따라서, 활성화된 리프레시 펄스(REFP)가 1번째로 인가된 시점으로부터 평균 리프레시 간격(tRFI2) 시간이 지난 이후에 활성화된 리프레시 펄스(REFP)가 2번째로 인가된다.
선택신호 활성화부(300)는 활성화된 리프레시 펄스(REFP)가 2번째로 인가되면 제2뱅크 그룹 선택신호(BKG_ACT2)를 활성화한다. 활성화된 제2뱅크 그룹 선택신호(BKG_ACT2)에 응답해 제2메모리 뱅크 그룹(520)이 선택된다. 그리고 제3메모리 뱅크(521) 및 제4메모리 뱅크(522) 각각의 다수의 워드라인 중에서 0의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다.
로우 어드레스 카운터(400)는 가공된 모드 정보(MOD_MODE_INF)가 제3모드를 나타내므로, 활성화된 리프레시 펄스(REFP)가 2번째로 인가되더라도 로우 어드레스(RADD)를 증가시키지 않는다.
활성화된 리프레시 펄스(REFP)가 2번째로 인가된 시점으로부터 평균 리프레시 간격(tRFI2) 시간이 지난 이후에 활성화된 리프레시 펄스(REFP)가 3번째로 인가된다. 선택신호 활성화부(300)는 활성화된 리프레시 펄스(REFP)가 3번째로 인가되면 제3뱅크 그룹 선택신호(BKG_ACT3)를 활성화한다. 활성화된 제3뱅크 그룹 선택신호(BKG_ACT3)에 응답해 제3메모리 뱅크 그룹(530)이 선택된다. 그리고 제5메모리 뱅크(531) 및 제6메모리 뱅크(532) 각각의 다수의 워드라인 중에서 0의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 그리고 로우 어드레스 카운터(400)는 활성화된 리프레시 펄스(REFP)가 3번째로 인가되더라도 로우 어드레스(RADD)를 증가시키지 않는다.
활성화된 리프레시 펄스(REFP)가 3번째로 인가된 시점으로부터 평균 리프레시 간격(tRFI2) 시간이 지난 이후에 활성화된 리프레시 펄스(REFP)가 4번째로 인가된다. 선택신호 활성화부(300)는 활성화된 리프레시 펄스(REFP)가 4번째로 인가되면 제4뱅크 그룹 선택신호(BKG_ACT4)를 활성화한다. 활성화된 제4뱅크 그룹 선택신호(BKG_ACT4)에 응답해 제4메모리 뱅크 그룹(540)이 선택된다. 그리고 제7메모리 뱅크(541) 및 제8메모리 뱅크(542) 각각의 다수의 워드라인 중에서 0의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 그리고 로우 어드레스 카운터(400)는 활성화된 리프레시 펄스(REFP)가 4번째로 인가된 시점으로부터 리프레시 사이클 시간(tRFC3)이 경과한 이후에 로우 어드레스(RADD)를 0->1로 증가시킨다.
활성화된 리프레시 펄스(REFP)가 4번째로 인가된 시점으로부터 평균 리프레시 간격(tRFI2) 시간이 지난 이후에 활성화된 리프레시 펄스(REFP)가 5번째로 인가된다. 그리고 상기의 과정이 반복된다. 즉, 활성화된 리프레시 펄스(REFP)가 5번째로 인가되면 제1메모리 뱅크 그룹(510)의 제1메모리 뱅크(511) 및 제2메모리 뱅크(512) 각각의 다수의 워드라인 중에서 1의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대한 리프레시 동작이 수행된다. 그리고 활성화된 리프레시 펄스(REFP)가 6번째로 인가되면, 제2메모리 뱅크 그룹(510)의 제3메모리 뱅크(521) 및 제4메모리 뱅크(522) 각각의 다수의 워드라인 중에서 1의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대한 리프레시 동작이 수행된다. 그리고 활성화된 리프레시 펄스(REFP)가 7번째로 인가되면 제3메모리 뱅크 그룹(530)의 제5메모리 뱅크(531) 및 제6메모리 뱅크(532) 각각의 다수의 워드라인 중에서 1의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대한 리프레시 동작이 수행된다. 그리고 활성화된 리프레시 펄스(REFP)가 8번째로 인가되면, 제4메모리 뱅크 그룹(540)의 제7메모리 뱅크(541) 및 제8메모리 뱅크(542) 각각의 다수의 워드라인 중에서 1의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대한 리프레시 동작이 수행된다. 그리고 로우 어드레스 카운터(400)는 활성화된 리프레시 펄스(REFP)가 8번째로 인가된 시점으로부터 리프레시 사이클 시간(tRFC3)이 경과한 이후에 로우 어드레스(RADD)를 1->2로 증가시킨다.
활성화된 리프레시 펄스(REFP)가 12, 16, ..., 4P번째로 인가되면 로우 어드레스(RADD)가 2->3, 3->4, ..., P-1->P으로 증가되고, 상기의 과정이 반복된다.
즉, 도 5b에 예시된 바와 같이, 입력된 모드 정보(MODE_INF)가 제2모드를 나타내지만 가공된 모드 정보(MOD_MODE_INF)가 제3모드를 나타내는 경우에는, 동일한 메모리 뱅크 그룹에 대해 수행되는 리프레시 동작의 시간 간격이 제2모드로 리프레시 동작이 수행될 때 보다 2배로 늘어나게 된다.
따라서, 본 발명의 실시예에 따르면, 측정된 메모리 셀의 리텐션 타임이 긴 경우에 리프레시 동작이 덜 자주 수행되도록 조절할 수 있어, 리프레시 동작시 소모되는 전력을 최소화할 수 있다.
도 6a 및 도 6b는 도 3에 도시된 메모리 장치에서 칩 내부정보(CHIP_INF)에 따라 리프레시 동작이 더 자주 수행되도록 조절하는 경우를 설명하기 위한 타이밍도이다.
설명의 편의를 위해 칩 내부 정보 제공부(200)에서 출력되는 칩 내부 정보(CHIP_INF)가 온도 정보이고, 온도 정보의 값이 1인 경우는 칩의 내부 온도가 기준 온도 보다 더 높은 상태('고온')를 나타내고, 온도 정보의 값이 0인 경우는 칩의 내부 온도가 기준 온도 보다 더 낮은 상태('저온')을 나타낸다고 가정한다. 그리고 모드 정보 가공부(100)가 표 5와 같이 가공된 모드 정보(MOD_MODE_INF)를 생성하는 경우를 예로 들어 설명한다.
도 6a는 칩 내부 정보(CHIP_INF)가 '고온'을 나타내고, 입력된 모드 정보(MOD_INF)가 제2모드를 나타내는 경우를 예시하였다. 그리고 로우 어드레스(RADD)의 초기값은 0인 경우를 가정한다.
칩 내부 정보 제공부(200)는 1의 값을 가지는 온도 정보를 칩 내부 정보(CHIP_INF)로써 모드 정보 가공부(100)로 출력한다.
모드 정보 가공부(100)는 칩 내부 정보(CHIP_INF)를 이용해 제2모드를 나타내는 모드 정보(MODE_INF)를 가공하여 제1모드를 나타내는 가공된 모드 정보(MOD_MODE_INF)를 생성한다.
외부에서 리프레시 커맨드(REF_CMD)가 인가되면 리프레시 펄스(REFP)가 활성화되어 로우 어드레스 카운터(400) 및 선택신호 활성화부(300)로 입력된다.
선택신호 활성화부(300)는 가공된 모드정보(MOD_MODE_INF)가 제1모드를 나타내므로, 활성화된 리프레시 펄스(REFP)가 1번째로 인가되면 4개의 뱅크 그룹 선택신호(BKG_ACT1~BKG_ACT4) 모두를 순차적으로 활성화한다. 활성화된 제1뱅크 그룹 선택신호(BKG_ACT1)에 응답해 제1메모리 뱅크 그룹(510)이 선택된다. 그리고 제1메모리 뱅크(511) 및 제2메모리 뱅크(512) 각각의 다수의 워드라인 중에서 0의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 그리고 활성화된 제2뱅크 그룹 선택신호(BKG_ACT2)에 응답해 제2메모리 뱅크 그룹(520)이 선택되고, 제3메모리 뱅크(521) 및 제4메모리 뱅크(522) 각각의 다수의 워드라인 중에서 0의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 그리고 활성화된 제3뱅크 그룹 선택신호(BKG_ACT3)에 응답해 제3메모리 뱅크 그룹(530)이 선택되고, 제5메모리 뱅크(531) 및 제6메모리 뱅크(532) 각각의 다수의 워드라인 중에서 0의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 그리고 활성화된 제4뱅크 그룹 선택신호(BKG_ACT4)에 응답해 제4메모리 뱅크 그룹(540)이 선택되고, 제7메모리 뱅크(541) 및 제8메모리 뱅크(542) 각각의 다수의 워드라인 중에서 0의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다.
로우 어드레스 카운터(400)는 가공된 모드 정보(MOD_MODE_INF)가 제1모드를 나타내므로, 활성화된 리프레시 펄스(REFP)가 1회 인가될 때마다 로우 어드레스(RADD)를 순차적으로 증가시킨다. 따라서, 로우 어드레스 카운터(400)는 활성화된 리프레시 펄스(REFP)가 1번째로 인가된 시점으로부터 리프레시 사이클 시간(tRFC1)이 경과한 이후에 로우 어드레스(RADD)를 0->1로 증가시킨다.
입력된 모드 정보(MODE_INF)가 제2모드를 나타내므로, 외부에서는 제2모드로 리프레시 동작이 수행되는 것으로 인식한다. 따라서, 리프레시 커맨드는 평균 리프레시 간격(tRFI2, 예: 3.9us)으로 외부로부터 인가된다. 즉, 리프레시 펄스(REFP)는 평균 리프레시 간격(tRFI2)으로 활성화되어 선택신호 활성화부(300) 및 로우 어드레스 카운터(400)로 인가된다. 따라서, 활성화된 리프레시 펄스(REFP)가 1번째로 인가된 시점으로부터 평균 리프레시 간격(tRFI2) 시간이 지난 이후에 활성화된 리프레시 펄스(REFP)가 2번째로 인가된다.
그리고 상기의 과정이 반복된다. 즉, 선택신호 활성화부(300)는 활성화된 리프레시 펄스(REFP)가 2번째로 인가되면 제1 내지 제4뱅크 그룹 선택신호(BKG_ACT1~BKG_ACT4)를 순차적으로 활성화하고, 활성화된 제1 내지 제4뱅크 그룹 선택신호(BKG_ACT1~BKG_ACT4)에 응답해 제1 내지 제4메모리 뱅크 그룹(510~540)이 선택된다. 그리고 선택된 제1메모리 뱅크 그룹(510)의 제1메모리 뱅크(511) 및 제2메모리 뱅크(512) 각각의 다수의 워드라인 중에서 1의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 그리고 선택된 제2메모리 뱅크 그룹(520)의 제3메모리 뱅크(521) 및 제4메모리 뱅크(522) 각각의 다수의 워드라인 중에서 1의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 그리고 선택된 제3메모리 뱅크 그룹(530)의 제5메모리 뱅크(531) 및 제6메모리 뱅크(532) 각각의 다수의 워드라인 중에서 1의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 그리고 선택된 제4메모리 뱅크 그룹(540)의 제7메모리 뱅크(541) 및 제8메모리 뱅크(542) 각각의 다수의 워드라인 중에서 1의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 그리고 로우 어드레스 카운터(400)는 가공된 모드 정보(MOD_MODE_INF)가 제1모드를 나타내므로, 활성화된 리프레시 펄스(REFP)가 2번째로 인가된 시점으로부터 리프레시 사이클 시간(tRFC1)이 경과한 이후에 로우 어드레스(RADD)를 1->2로 증가시킨다.
활성화된 리프레시 펄스(REFP)가 3, 4, ..., P번째로 인가되면 로우 어드레스(RADD)가 2->3, 3->4, ..., P-1->P로 증가되고, 상기의 과정이 반복된다. 즉, 도 6a에 예시된 바와 같이, 입력된 모드 정보(MODE_INF)가 제2모드를 나타내지만 가공된 모드 정보(MOD_MODE_INF)가 제1모드를 나타내는 경우에는, 동일한 메모리 뱅크 그룹에 대해 수행되는 리프레시 동작의 시간 간격이 제2모드로 리프레시 동작이 수행될 때 보다 2배로 짧아지게 된다. 예를 들어, 제2모드로 리프레시 동작이 수행되는 경우에는 제1메모리 뱅크 그룹(510)에 대한 리프레시 동작이 수행된 시점으로부터 평균 리프레시 간격(tRFI2)*2 시간이 지난 이후에 다시 제1메모리 뱅크 그룹(510)에 대한 리프레시 동작이 수행되지만, 도 6a의 경우(입력된 모드 정보(MODE_INF)가 제2모드를 나타내지만 가공된 모드 정보(MOD_MODE_INF)가 제1모드를 나타내는 경우)에는 제1메모리 뱅크 그룹(510)에 대한 리프레시 동작이 수행된 시점으로부터 평균 리프레시 간격(tRFI2) 시간이 지난 이후에 다시 제1메모리 뱅크 그룹(510)에 대한 리프레시 동작이 수행된다.
도 6b는 칩 내부 정보(CHIP_INF)가 '고온'을 나타내고, 입력된 모드 정보(MOD_INF)가 제3모드를 나타내는 경우를 예시하였다. 그리고 로우 어드레스(RADD)의 초기값은 0인 경우를 가정한다.
칩 내부 정보 제공부(200)는 1의 값을 가지는 온도 정보를 칩 내부 정보(CHIP_INF)로써 모드 정보 가공부(100)로 출력한다.
모드 정보 가공부(100)는 칩 내부 정보(CHIP_INF)를 이용해 제3모드를 나타내는 모드 정보(MODE_INF)를 가공하여 제2모드를 나타내는 가공된 모드 정보(MOD_MODE_INF)를 생성한다.
선택신호 활성화부(300)는 가공된 모드정보(MOD_MODE_INF)가 제2모드를 나타내므로, 활성화된 리프레시 펄스(REFP)가 1번째로 인가되면 4개의 뱅크 그룹 선택신호(BKG_ACT1~BKG_ACT4) 중 제1 및 제2뱅크 그룹 선택신호(BKG_ACT1, BKG_ACT2)를 순차적으로 활성화한다.
활성화된 제1뱅크 그룹 선택신호(BKG_ACT1)에 응답해 제1메모리 뱅크 그룹(510)이 선택된다. 그리고 제1메모리 뱅크(511) 및 제2메모리 뱅크(512) 각각의 다수의 워드라인 중에서 0의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 그리고 활성화된 제2뱅크 그룹 선택신호(BKG_ACT2)에 응답해 제2메모리 뱅크 그룹(520)이 선택되고, 제3메모리 뱅크(521) 및 제4메모리 뱅크(522) 각각의 다수의 워드라인 중에서 0의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다.
로우 어드레스 카운터(400)는 가공된 모드 정보(MOD_MODE_INF)가 제2모드를 나타내므로, 활성화된 리프레시 펄스(REFP)가 활성화된 리프레시 펄스(REFP)가 2P번째 인가될 때마다 로우 어드레스(RADD)를 순차적으로 증가시킨다. 따라서, 로우 어드레스 카운터(400)는 활성화된 리프레시 펄스(REFP)가 1번째로 인가되면 로우 어드레스(RADD)를 0으로 증가시킨다.
입력된 모드 정보(MODE_INF)가 제3모드를 나타내므로, 외부에서는 제3모드로 리프레시 동작이 수행되는 것으로 인식한다. 따라서, 리프레시 커맨드는 평균 리프레시 간격(tRFI3, 예: 1.95us)으로 외부로부터 인가된다. 즉, 리프레시 펄스(REFP)는 평균 리프레시 간격(tRFI3)으로 활성화되어 선택신호 활성화부(300) 및 로우 어드레스 카운터(400)로 인가된다. 따라서, 활성화된 리프레시 펄스(REFP)가 1번째로 인가된 시점으로부터 평균 리프레시 간격(tRFI3) 시간이 지난 이후에 활성화된 리프레시 펄스(REFP)가 2번째로 인가된다.
선택신호 활성화부(300)는 활성화된 리프레시 펄스(REFP)가 2번째로 인가되면 제3 및 제4뱅크 그룹 선택신호(BKG_ACT3, BKG_ACT4)를 순차적으로 활성화한다. 활성화된 제3 및 제4뱅크 그룹 선택신호(BKG_ACT3, BKG_ACT4)에 응답해 제3 및 제4메모리 뱅크 그룹(530, 540)이 선택된다. 그리고 선택된 제3메모리 뱅크 그룹(530)의 제5메모리 뱅크(531) 및 제6메모리 뱅크(532) 각각의 다수의 워드라인 중에서 0의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 그리고 선택된 제4메모리 뱅크 그룹(540)의 제7메모리 뱅크(541) 및 제8메모리 뱅크(542) 각각의 다수의 워드라인 중에서 0의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다.
로우 어드레스 카운터(400)는 가공된 모드 정보(MOD_MODE_INF)가 제2모드를 나타내므로, 활성화된 리프레시 펄스(REFP)가 2번째로 인가된 시점으로부터 리프레시 사이클 시간(tRFC2)이 경과한 이후에 로우 어드레스(RADD)를 0->1로 증가시킨다.
활성화된 리프레시 펄스(REFP)가 2번째로 인가된 시점으로부터 평균 리프레시 간격(tRFI3) 시간이 지난 이후에 활성화된 리프레시 펄스(REFP)가 3번째로 인가된다.
상기의 과정이 반복된다. 즉, 선택신호 활성화부(300)는 활성화된 리프레시 펄스(REFP)가 3번째로 인가되면 제1 및 제2뱅크 그룹 선택신호(BKG_ACT1, BKG_ACT2)를 순차적으로 활성화한다. 활성화된 제1 및 제2뱅크 그룹 선택신호(BKG_ACT1, BKG_ACT2)에 응답해 제1 및 제2메모리 뱅크 그룹(510, 520)이 선택된다. 그리고 선택된 제1메모리 뱅크 그룹(510)의 제1메모리 뱅크(511) 및 제2메모리 뱅크(512) 각각의 다수의 워드라인 중에서 1의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 그리고 선택된 제2메모리 뱅크 그룹(520)의 제3메모리 뱅크(521) 및 제4메모리 뱅크(522) 각각의 다수의 워드라인 중에서 1의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 그리고 활성화된 리프레시 펄스(REFP)가 4번째로 인가되면 선택신호 활성화부(300)는 제3 및 제4뱅크 그룹 선택신호(BKG_ACT3, BKG_ACT4)를 순차적으로 활성화한다. 활성화된 제3 및 제4뱅크 그룹 선택신호(BKG_ACT3, BKG_ACT4)에 응답해 제3 및 제4메모리 뱅크 그룹(530, 540)이 선택된다. 그리고 선택된 제3메모리 뱅크 그룹(530)의 제5메모리 뱅크(531) 및 제6메모리 뱅크(532) 각각의 다수의 워드라인 중에서 1의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 그리고 선택된 제4메모리 뱅크 그룹(540)의 제7메모리 뱅크(541) 및 제8메모리 뱅크(542) 각각의 다수의 워드라인 중에서 1의 값을 가지는 로우 어드레스(RADD)에 대응되는 워드라인에 대하여 리프레시 동작이 수행된다. 그리고 로우 어드레스 카운터(400)는 활성화된 리프레시 펄스(REFP)가 4번째로 인가된 시점으로부터 리프레시 사이클 시간(tRFC2)이 경과한 이후에 로우 어드레스(RADD)를 1->2로 증가시킨다.
활성화된 리프레시 펄스(REFP)가 6, 8, ..., 2P번째로 인가되면 로우 어드레스(RADD)가 2->3, 3->4, ..., P-1->P으로 증가되고, 상기의 과정이 반복된다.
즉, 도 6b에 예시된 바와 같이, 입력된 모드 정보(MODE_INF)가 제3모드를 나타내지만 가공된 모드 정보(MOD_MODE_INF)가 제2모드를 나타내는 경우에는, 동일한 메모리 뱅크 그룹에 대해 수행되는 리프레시 동작의 시간 간격이 제3모드로 리프레시 동작이 수행될 때 보다 2배로 짧아지게 된다.
따라서, 본 발명의 실시예에 따르면, 메모리 셀의 리텐션 타임이 짧거나 메모리 셀의 리텐션 특성을 약화시키는 환경(예, 칩의 내부 온도가 고온인 경우)인 경우에 동일한 메모리 셀에 수행되는 리프레시 동작의 주기를 짧게 조절할 수 있고, 이를 통해 리텐션 타임이 짧은 메모리 셀이더라도 데이터를 계속적으로 유지할 수 있어 메모리 장치의 수명을 연장시킬 수 있다. 또한, 리텐션 타임이 짧은 메모리 셀을 포함하는 메모리 장치라도 메모리로서의 기능을 정상적으로 수행할 수 있으므로 불량품으로 폐기하지 않아도 되고, 그로 인해 메모리 장치의 생산성을 향상시킬 수 있다.
한편, 도 5a, 5b, 6a, 및 6b에서는 선택신호 활성화부(300)가 한번의 리프레시 커맨드에 응답해 적어도 하나 이상의 뱅크 그룹 선택신호를 순차적으로 활성화하는 경우를 예시하였다. 다만, 이는 예시일 뿐이며, 선택신호 활성화부(300)는 한번의 리프레시 커맨드에 응답해 적어도 하나 이상의 뱅크 그룹 선택신호를 동시에 활성화하도록 설계될 수 있다. 예를 들어, 도 5a에서 선택신호 활성화부(300)는 활성화된 리프레시 펄스(REFP)가 1번째로 인가될 때에 제1 및 제2뱅크 그룹 선택신호(BKG_ACT1, BKG_ACT2)를 동시에 활성화하도록 설계될 수 있다. 이 경우에, 제1메모리 뱅크 그룹(510)과 제2메모리 뱅크 그룹(520)에 대하여 리프레시 동작이 동시에 수행된다. 그리고 뱅크 그룹 선택 신호 활성화부(300)는 활성화된 리프레시 펄스(REFP)가 2번째로 인가될 때에 제3 및 제4 뱅크 그룹 선택신호(BKG_ACT3, BKG_ACT4)를 동시에 활성화하도록 설계될 수 있다. 이 경우에 제3메모리 뱅크 그룹(530)과 제4메모리 뱅크 그룹(540)에 대하여 리프레시 동작이 동시에 수행된다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
100: 모드 정보 가공부 200: 칩 내부 정보 제공부
300: 선택신호 활성화부 400: 로우 어드레스 카운터
510~540: 제1 내지 제4 메모리 뱅크 그룹

Claims (18)

  1. 메모리 셀의 리텐션 타임과 관련된 칩 내부 정보를 제공하는 칩 내부 정보 제공부;
    다수의 메모리 뱅크 중에서 한번의 리프레시 커맨드에 응답해 리프레시 동작이 수행될 뱅크의 개수를 조절하는데 사용되는 모드 정보를 입력받고, 상기 모드 정보를 상기 칩 내부 정보를 이용해 가공하여 가공된 모드 정보를 출력하는 모드정보 가공부; 및
    상기 가공된 모드 정보에 응답해 리프레시 동작이 수행될 뱅크를 선택하는 선택신호를 활성화하는 선택신호 활성화부
    를 포함하는 리프레시 제어회로.
  2. 제 1항에 있어서,
    상기 다수의 메모리 뱅크는 N개의 메모리 뱅크이고,
    상기 모드 정보는 한번의 리프레시 커맨드에 응답해 상기 N개의 메모리 뱅크 중 모든 뱅크에 대한 리프레시 동작이 수행되는 제1모드, 한번의 리프레시 커맨드에 응답해 상기 N개의 메모리 뱅크 중 N/2개의 메모리 뱅크에 대한 리프레시 동작이 수행되는 제2모드, 및 한번의 리프레시 커맨드에 응답해 상기 N개의 메모리 뱅크 중 N/4개의 메모리 뱅크에 대한 리프레시 동작이 수행되는 제3모드 중 어느 한 모드를 나타내는
    리프레시 제어회로.
  3. 제 1항에 있어서,
    상기 칩 내부 정보 제공부는 칩 내부의 온도를 감지해 온도 정보를 출력하는 온도 감지부를 포함하고,
    상기 칩 내부 정보는 상기 온도 정보인
    리프레시 제어회로.
  4. 제 2항에 있어서,
    상기 칩 내부 정보 제공부는 칩 내부의 온도를 감지해 온도 정보를 출력하는 온도 감지부를 포함하고,
    상기 칩 내부 정보는 상기 온도 정보를 포함하고,
    상기 모드정보 가공부는 상기 온도 정보가 저온을 나타내는 경우에 상기 모드 정보가 제1모드를 나타낸다면 상기 제2모드 및 상기 제3모드 중 어느 하나의 모드를 나타내는 가공된 모드 정보를 출력하고, 상기 모드 정보가 제2모드를 나타낸다면 상기 제3모드를 나타내는 가공된 모드 정보를 출력하는
    리프레시 제어회로.
  5. 제 2항에 있어서,
    상기 칩 내부 정보 제공부는 칩 내부의 온도를 감지해 온도 정보를 출력하는 온도 감지부를 포함하고,
    상기 칩 내부 정보는 상기 온도 정보를 포함하고,
    상기 모드정보 가공부는 상기 온도 정보가 고온을 나타내는 경우에 상기 모드 정보가 상기 제3모드를 나타낸다면 상기 제1모드 및 상기 제2모드 중 어느 하나의 모드를 나타내는 가공된 모드 정보를 출력하고, 상기 모드 정보가 상기 제2모드를 나타낸다면 상기 제1모드를 나타내는 가공된 모드 정보를 출력하는
    리프레시 제어회로.
  6. 제 1항에 있어서,
    상기 칩 내부 정보는 메모리 셀의 리텐션 타임이 길거나 짧다는 것을 나타내는 칩의 공정 정보인
    리프레시 제어회로.
  7. 제 2항에 있어서,
    상기 칩 내부 정보는 칩의 공정 정보이고,
    상기 모드정보 가공부는 상기 칩의 공정 정보가 메모리 셀의 리텐션 타임이 길다는 것을 나타내는 경우에 상기 모드 정보가 상기 제1모드를 나타낸다면 상기 제2모드 및 상기 제3모드 중 어느 하나의 모드를 나타내는 가공된 모드 정보를 출력하고, 상기 모드 정보가 상기 제2모드를 나타낸다면 상기 제3모드를 나타내는 가공된 모드 정보를 출력하는
    리프레시 제어회로.
  8. 제 2항에 있어서,
    상기 칩 내부 정보는 칩의 공정 정보이고,
    상기 모드정보 가공부는 상기 칩의 공정 정보가 메모리 셀의 리텐션 타임이 짧음을 나타내는 경우에 상기 모드 정보가 상기 제3모드를 나타낸다면 상기 제1모드 및 상기 제2모드 중 어느 하나의 모드를 나타내는 가공된 모드 정보를 출력하고, 상기 모드 정보가 상기 제2모드를 나타낸다면 상기 제1모드를 나타내는 가공된 모드 정보를 출력하는
    리프레시 제어회로.
  9. 제 2항에 있어서,
    상기 선택신호 활성화부는
    상기 가공된 모드 정보가 상기 제1모드를 나타내는 경우에는 상기 N개의 메모리 뱅크 각각에 대응하는 N개의 선택신호 모두를 동시에 활성화하고,
    상기 가공된 모드 정보가 상기 제2모드를 나타내는 경우에는 상기 N개의 선택신호 중에서 N/2개의 선택신호를 동시에 활성화하고,
    상기 가공된 모드 정보가 상기 제3모드를 나타내는 경우에는 상기 N개의 선택신호 중에서 N/4개의 선택신호를 동시에 활성화하는
    리프레시 제어회로.
  10. 제 2항에 있어서,
    상기 선택신호 활성화부는
    상기 가공된 모드 정보가 상기 제1모드를 나타내는 경우에는 상기 N개의 메모리 뱅크 각각에 대응하는 N개의 선택신호를 순차적으로 활성화하고,
    상기 가공된 모드 정보가 상기 제2모드를 나타내는 경우에는 상기 N개의 선택신호 중에서 N/2개의 선택신호를 순차적으로 활성화하고,
    상기 가공된 모드 정보가 상기 제3모드를 나타내는 경우에는 상기 N개의 선택신호 중에서 N/4개의 선택신호를 순차적으로 활성화하는
    리프레시 제어회로.
  11. 제 1항에 있어서,
    상기 리프레시 커맨드가 상기 가공된 모드 정보에 대응하는 회수만큼 인가될 때마다 로우 어드레스를 변경하는 로우 어드레스 카운터
    를 더 포함하는 리프레시 제어회로.
  12. 제 2항에 있어서,
    상기 가공된 모드 정보가 상기 제1모드를 나타내는 경우에 상기 리프레시 커맨드가 1회 인가될 때마다 로우 어드레스를 변경하고, 상기 가공된 모드 정보가 상기 제2모드를 나타내는 경우에 상기 리프레시 커맨드가 2회 인가될 때마다 상기 로우 어드레스를 변경하고, 상기 가공된 모드 정보가 상기 제3모드를 나타내는 경우에 상기 리프레시 커맨드가 4회 인가될 때마다 상기 로우 어드레스를 변경하는 로우 어드레스 카운터
    를 더 포함하는 리프레시 제어회로.
  13. 각각이 적어도 하나 이상의 뱅크를 포함하는 다수의 뱅크 그룹;
    메모리 셀의 리텐션 타임과 관련된 칩 내부 정보를 제공하는 칩 내부 정보 제공부;
    상기 다수의 뱅크 그룹 중에서 한번의 리프레시 커맨드에 응답해 리프레시 동작이 수행될 뱅크 그룹의 개수를 조절하는데 사용되는 모드 정보를 입력받고, 상기 모드 정보를 상기 칩 내부 정보를 이용해 가공하여 가공된 모드 정보를 출력하는 모드정보 가공부;
    상기 가공된 모드 정보에 응답해 리프레시 동작이 수행될 뱅크 그룹을 선택하는 선택신호를 활성화하는 선택신호 활성화부; 및
    상기 리프레시 커맨드가 상기 가공된 모드 정보에 대응하는 회수만큼 인가될 때마다 로우 어드레스를 변경하는 로우 어드레스 카운터
    를 포함하는 메모리 장치.
  14. 제 13항에 있어서,
    상기 다수의 뱅크 그룹은 4개의 뱅크 그룹이고,
    상기 모드 정보는 한번의 리프레시 커맨드에 응답해 상기 4개의 뱅크 그룹 중 모든 뱅크 그룹에 대한 리프레시 동작이 수행되는 제1모드, 한번의 리프레시 커맨드에 응답해 상기 4개의 뱅크 그룹 중 2개의 뱅크 그룹에 대한 리프레시 동작이 수행되는 제2모드, 및 한번의 리프레시 커맨드에 응답해 상기 4개의 뱅크 그룹 중 1개의 뱅크 그룹에 대한 리프레시 동작이 수행되는 제3모드 중 어느 한 모드를 나타내는
    메모리 장치.
  15. 제 13항에 있어서,
    상기 칩 내부 정보 제공부는 칩 내부의 온도를 감지해 온도 정보를 출력하는 온도 감지부를 포함하고,
    상기 칩 내부 정보는 상기 온도 정보인
    메모리 장치.
  16. 제 13항에 있어서,
    상기 칩 내부 정보는 메모리 셀의 리텐션 타임이 길거나 짧다는 것을 나타내는 칩의 공정 정보인
    메모리 장치.
  17. 제 14항에 있어서,
    상기 선택신호 활성화부는
    상기 가공된 모드 정보가 상기 제1모드를 나타내는 경우에는 상기 4개의 뱅크 그룹 각각에 대응하는 4개의 선택신호 모두를 활성화하고,
    상기 가공된 모드 정보가 상기 제2모드를 나타내는 경우에는 상기 4개의 선택신호 중에서 2개의 선택신호를 활성화하고,
    상기 가공된 모드 정보가 상기 제3모드를 나타내는 경우에는 상기 4개의 선택신호 중에서 1개의 선택신호를 활성화하는
    메모리 장치.
  18. 제 14항에 있어서,
    상기 로우 어드레스 카운터는
    상기 가공된 모드 정보가 상기 제1모드를 나타내는 경우에 상기 리프레시 커맨드가 1회 인가될 때마다 상기 로우 어드레스를 변경하고,
    상기 가공된 모드 정보가 상기 제2모드를 나타내는 경우에 상기 리프레시 커맨드가 2회 인가될 때마다 상기 로우 어드레스를 변경하고,
    상기 가공된 모드 정보가 상기 제3모드를 나타내는 경우에 상기 리프레시 커맨드가 4회 인가될 때마다 상기 로우 어드레스를 변경하는
    메모리 장치.
KR1020120095369A 2012-08-30 2012-08-30 리프레시 제어회로 및 이를 포함하는 메모리 장치 KR20140028659A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120095369A KR20140028659A (ko) 2012-08-30 2012-08-30 리프레시 제어회로 및 이를 포함하는 메모리 장치
US13/717,470 US20140068171A1 (en) 2012-08-30 2012-12-17 Refresh control circuit and semiconductor memory device including the same
CN201310056456.5A CN103680593A (zh) 2012-08-30 2013-02-21 刷新控制电路和包括刷新控制电路的半导体存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120095369A KR20140028659A (ko) 2012-08-30 2012-08-30 리프레시 제어회로 및 이를 포함하는 메모리 장치

Publications (1)

Publication Number Publication Date
KR20140028659A true KR20140028659A (ko) 2014-03-10

Family

ID=50189107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120095369A KR20140028659A (ko) 2012-08-30 2012-08-30 리프레시 제어회로 및 이를 포함하는 메모리 장치

Country Status (3)

Country Link
US (1) US20140068171A1 (ko)
KR (1) KR20140028659A (ko)
CN (1) CN103680593A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180008947A (ko) * 2016-07-14 2018-01-25 에스케이하이닉스 주식회사 복수개의 메모리메모리 모듈을 포함하는 데이터 처리 시스템
KR102291912B1 (ko) * 2020-11-25 2021-08-23 오픈엣지테크놀로지 주식회사 메모리 컨트롤러 및 이를 이용한 메모리 열 쓰로틀링 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102194003B1 (ko) * 2014-02-25 2020-12-22 삼성전자주식회사 메모리 모듈 및 이를 포함하는 메모리 시스템
US9576637B1 (en) * 2016-05-25 2017-02-21 Advanced Micro Devices, Inc. Fine granularity refresh
KR20180081989A (ko) 2017-01-09 2018-07-18 삼성전자주식회사 메모리 장치 및 그것의 리프레시 방법
US11200939B1 (en) * 2020-07-06 2021-12-14 Micron Technology, Inc. Memory with per die temperature-compensated refresh control

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010170608A (ja) * 2009-01-21 2010-08-05 Elpida Memory Inc 半導体記憶装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180008947A (ko) * 2016-07-14 2018-01-25 에스케이하이닉스 주식회사 복수개의 메모리메모리 모듈을 포함하는 데이터 처리 시스템
KR102291912B1 (ko) * 2020-11-25 2021-08-23 오픈엣지테크놀로지 주식회사 메모리 컨트롤러 및 이를 이용한 메모리 열 쓰로틀링 방법
KR102357099B1 (ko) * 2020-11-25 2022-02-08 오픈엣지테크놀로지 주식회사 메모리장치에 제공되는 명령들 간의 최소 시간격을 가변하는 메모리 컨트롤러 및 이를 이용한 메모리 열 쓰로틀링 방법
KR102357100B1 (ko) * 2020-11-25 2022-02-08 오픈엣지테크놀로지 주식회사 메모리장치에 제공되는 명령의 총 제한개수를 가변하는 메모리 컨트롤러 및 이를 이용한 메모리 열 쓰로틀링 방법
WO2022114524A1 (ko) * 2020-11-25 2022-06-02 오픈엣지테크놀로지 주식회사 메모리장치에 제공되는 명령들 간의 최소 시간격을 가변하는 메모리 컨트롤러 및 이를 이용한 메모리 열 쓰로틀링 방법
WO2022114523A1 (ko) * 2020-11-25 2022-06-02 오픈엣지테크놀로지 주식회사 메모리장치에 제공되는 명령의 총 제한개수를 가변하는 메모리 컨트롤러 및 이를 이용한 메모리 열 쓰로틀링 방법
WO2022114273A1 (ko) * 2020-11-25 2022-06-02 오픈엣지테크놀로지 주식회사 메모리 컨트롤러 및 이를 이용한 메모리 열 쓰로틀링 방법

Also Published As

Publication number Publication date
US20140068171A1 (en) 2014-03-06
CN103680593A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
US7551502B2 (en) Semiconductor device
CN107958682B (zh) 存储器件
US9484079B2 (en) Memory device and memory system including the same
US7301844B2 (en) Semiconductor device
KR101977665B1 (ko) 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
US8537633B2 (en) Methods of operating DRAM devices having adjustable internal refresh cycles that vary in response to on-chip temperature changes
US7269085B2 (en) Non volatile semiconductor memory device having a multi-bit cell array
US8681578B2 (en) Semiconductor device that performs refresh operation
US7710809B2 (en) Self refresh operation of semiconductor memory device
KR102021401B1 (ko) 메모리 장치
US9030904B2 (en) Memory device and memory system having programmable refresh methods
KR20140028659A (ko) 리프레시 제어회로 및 이를 포함하는 메모리 장치
US7355918B2 (en) Semiconductor memory device and refresh method thereof
KR20160000626A (ko) 메모리 장치
US7277344B2 (en) Semiconductor storage device and operating method therefor
JP2006309935A (ja) 電力消費量が最適化されているリフレッシュ回路
US6219292B1 (en) Semiconductor memory device having reduced power requirements during refresh operation by performing refresh operation in a burst method
KR100655288B1 (ko) 셀프-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및그것을 포함하는 메모리 시스템
US6940773B2 (en) Method and system for manufacturing DRAMs with reduced self-refresh current requirements
US8107310B2 (en) Semiconductor memory device and method for operating the same
JPH05274872A (ja) 半導体記憶装置
KR102501651B1 (ko) 리프레쉬 제어 장치
US9058895B2 (en) Self-refresh control device and method for reducing a current requisite for self-refresh operation using the same
US7113439B2 (en) Refresh methods for RAM cells featuring high speed access
JPH1153882A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid