KR20220068532A - 해머 리프레쉬 동작을 수행하는 메모리 시스템 및 메모리 장치의 리프레쉬 제어 방법 - Google Patents

해머 리프레쉬 동작을 수행하는 메모리 시스템 및 메모리 장치의 리프레쉬 제어 방법 Download PDF

Info

Publication number
KR20220068532A
KR20220068532A KR1020200155414A KR20200155414A KR20220068532A KR 20220068532 A KR20220068532 A KR 20220068532A KR 1020200155414 A KR1020200155414 A KR 1020200155414A KR 20200155414 A KR20200155414 A KR 20200155414A KR 20220068532 A KR20220068532 A KR 20220068532A
Authority
KR
South Korea
Prior art keywords
refresh
hammer
temperature level
memory
memory device
Prior art date
Application number
KR1020200155414A
Other languages
English (en)
Inventor
최연규
김도균
이성진
황두희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200155414A priority Critical patent/KR20220068532A/ko
Priority to US17/399,402 priority patent/US11508429B2/en
Priority to CN202111368418.4A priority patent/CN114550768A/zh
Publication of KR20220068532A publication Critical patent/KR20220068532A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

메모리 시스템은, 평균 리프레쉬 인터벌 시간의 간격으로 리프레쉬 코맨드들을 발생하는 메모리 컨트롤러 및 상기 메모리 컨트롤러로부터 각각의 리프레쉬 코맨드가 수신되는 시점부터 다른 코맨드의 발생이 금지되는 리프레쉬 사이클 시간 동안에 리프레쉬 동작을 수행하는 메모리 장치를 포함한다. 상기 메모리 장치는, 복수의 워드라인들에 연결되는 메모리 셀들을 포함하는 메모리 셀 어레이, 상기 메모리 셀 어레이의 동작 온도를 측정하여 온도 정보를 제공하는 온도 센서 및 리프레쉬 컨트롤러를 포함한다. 상기 리프레쉬 컨트롤러는 리프레쉬 주기 동안에 상기 복수의 워드라인들을 하나씩 순차적으로 선택하여 리프레쉬하는 노말 리프레쉬 동작 및 상기 복수의 워드라인들 중에서 집중적으로 액세스되는 워드라인과 인접하는 워드라인을 선택하여 리프레쉬하는 해머 리프레쉬 동작을 제어하고, 상기 리프레쉬 사이클 시간 동안에 실행되는 상기 노말 리프레쉬 동작의 단위 노말 실행 횟수에 대한 상기 리프레쉬 사이클 시간 동안에 실행되는 상기 해머 리프레쉬 동작의 단위 해머 실행 횟수의 비율을 나타내는 해머 비율을 가변한다.

Description

해머 리프레쉬 동작을 수행하는 메모리 시스템 및 메모리 장치의 리프레쉬 제어 방법{Memory system performing hammer refresh operation and method of controlling refresh of memory device}
본 발명은 반도체 집적 회로에 관한 것으로서, 더욱 상세하게는 해머 리프레쉬 동작을 수행하는 메모리 시스템 및 메모리 장치의 리프레쉬 제어 방법에 관한 것이다.
데이터를 저장하기 위한 반도체 메모리 장치는 크게 휘발성(volatile) 메모리 장치와 비휘발성(non-volatile) 메모리 장치로 대별될 수 있다. 셀 커패시터의 충전 또는 방전에 의해 데이터가 저장되는 디램(DRAM: Dynamic Random Access Memory) 등의 휘발성 메모리 장치는 전원이 인가되는 동안에는 저장된 데이터가 유지되지만 전원이 차단되면 저장된 데이터가 손실된다. 한편, 비휘발성 메모리 장치는 전원이 차단되어도 데이터를 저장할 수 있다. 휘발성 메모리 장치는 주로 컴퓨터 등의 메인 메모리로 사용되고, 비휘발성 메모리 장치는 컴퓨터, 휴대용 통신기기 등 넓은 범위의 응용 기기에서 프로그램 및 데이터를 저장하는 대용량 메모리로 사용되고 있다.
디램 등의 휘발성 메모리 장치에서는 누설 전류에 의해 메모리 셀에 저장된 셀 전하가 소실될 수 있다. 또한 워드라인이 액티브 상태와 프리차지 상태 사이에서 빈번하게 천이하는 경우에, 즉 워드라인 또는 행이 집중적으로 액세스되는 경우에 인접 워드라인에 연결된 메모리 셀들에 영향을 미쳐 셀 전하가 소실될 수 있다. 셀 전하가 소실되어 데이터가 완전히 손상되기 전에 다시 메모리 셀의 전하를 재충전해야 하고, 이러한 셀 전하의 재충전을 리프레쉬 동작이라고 한다. 이러한 리프레쉬 동작은 셀 전하가 소실되기 전에 반복적으로 수행되어야 한다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은, 효율적으로 해머 리프레쉬 동작을 수행할 수 있는 메모리 장치 및 메모리 시스템을 제공하는 것이다.
또한 본 발명의 일 목적은, 효율적으로 해머 리프레쉬 동작을 수행할 수 있는 메모리 장치의 리프레쉬 제어 방법을 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 메모리 시스템은, 평균 리프레쉬 인터벌 시간의 간격으로 리프레쉬 코맨드들을 발생하는 메모리 컨트롤러 및 상기 메모리 컨트롤러로부터 각각의 리프레쉬 코맨드가 수신되는 시점부터 다른 코맨드의 발생이 금지되는 리프레쉬 사이클 시간 동안에 리프레쉬 동작을 수행하는 메모리 장치를 포함한다. 상기 메모리 장치는, 복수의 워드라인들에 연결되는 메모리 셀들을 포함하는 메모리 셀 어레이, 상기 메모리 셀 어레이의 동작 온도를 측정하여 온도 정보를 제공하는 온도 센서 및 리프레쉬 컨트롤러를 포함한다. 상기 리프레쉬 컨트롤러는 리프레쉬 주기 동안에 상기 복수의 워드라인들을 하나씩 순차적으로 선택하여 리프레쉬하는 노말 리프레쉬 동작 및 상기 복수의 워드라인들 중에서 집중적으로 액세스되는 워드라인과 인접하는 워드라인을 선택하여 리프레쉬하는 해머 리프레쉬 동작을 제어하고, 상기 리프레쉬 사이클 시간 동안에 실행되는 상기 노말 리프레쉬 동작의 단위 노말 실행 횟수에 대한 상기 리프레쉬 사이클 시간 동안에 실행되는 상기 해머 리프레쉬 동작의 단위 해머 실행 횟수의 비율을 나타내는 해머 비율을 가변한다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 메모리 장치의 리프레쉬 제어 방법은, 메모리 장치에 포함되는 메모리 셀 어레이의 동작 온도를 측정하여 온도 정보를 제공하는 단계, 메모리 컨트롤러로부터 평균 리프레쉬 인터벌 시간의 간격으로 리프레쉬 코맨드들을 수신하는 단계, 리프레쉬 주기 동안에 복수의 워드라인들의 각각을 한번씩 리프레쉬하는 노말 리프레쉬 동작을 수행하는 단계, 상기 복수의 워드라인들 중에서 집중적으로 액세스되는 워드라인과 인접하는 워드라인을 선택하여 리프레쉬하는 해머 리프레쉬 동작을 수행하는 단계 및 상기 온도 정보에 기초하여 각각의 리프레쉬 코맨드가 수신되는 시점부터 다른 코맨드의 발생이 금지되는 리프레쉬 사이클 시간 동안에 실행되는 상기 노말 리프레쉬 동작의 단위 노말 실행 횟수에 대한 상기 리프레쉬 사이클 시간 동안에 실행되는 상기 해머 리프레쉬 동작의 단위 해머 실행 횟수의 비율을 나타내는 해머 비율을 가변하는 단계를 포함한다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 메모리 장치는, 복수의 워드라인들에 연결되는 메모리 셀들을 포함하는 메모리 셀 어레이, 상기 메모리 셀 어레이의 동작 온도를 측정하여 온도 정보를 제공하는 온도 센서 및 리프레쉬 주기 동안에 상기 복수의 워드라인들을 하나씩 순차적으로 선택하여 리프레쉬하는 노말 리프레쉬 동작 및 상기 복수의 워드라인들 중에서 집중적으로 액세스되는 워드라인과 인접하는 워드라인을 선택하여 리프레쉬하는 해머 리프레쉬 동작을 제어하고, 상기 온도 정보에 기초하여 리프레쉬 사이클 시간 동안에 실행되는 상기 노말 리프레쉬 동작의 단위 노말 실행 횟수에 대한 상기 리프레쉬 사이클 시간 동안에 실행되는 상기 해머 리프레쉬 동작의 단위 해머 실행 횟수의 비율을 나타내는 해머 비율을 가변하는 리프레쉬 컨트롤러를 포함한다.
본 발명의 실시예들에 따른 메모리 시스템 및 메모리 장치의 리프레쉬 제어 방법은 온도 정보에 기초하여 단위 노말 실행 횟수에 대한 단위 해머 실행 횟수의 비율을 나타내는 해머 비율을 가변함으로써 메모리 장치에 저장되는 데이터의 해머 어택에 의한 손실을 효율적으로 방어하고 메모리 장치 및 메모리 시스템의 동작 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 장치의 리프레쉬 제어 방법을 나타내는 순서도이다.
도 2는 본 발명의 실시예들에 따른 메모리 장치의 리프레쉬 조건의 일 예를 나타내는 도면이다.
도 3은 본 발명의 실시예들에 따른 메모리 장치의 온도 레벨 설정의 일 실시예를 나타내는 도면이다.
도 4는 본 발명의 실시예들에 따른 메모리 장치의 레지스터 정보의 일 실시예를 나타내는 도면이다.
도 5는 본 발명의 실시예들에 따른 메모리 장치의 고정 해머 제어 모드의 일 실시예를 나타내는 타이밍도이다.
도 6 및 7은 본 발명의 실시예들에 따른 메모리 장치의 가변 해머 제어 모드의 실시예들을 나타내는 타이밍도들이다.
도 8은 본 발명의 실시예들에 따른 메모리 시스템을 나타내는 블록도이다.
도 9는 본 발명의 실시예들에 따른 메모리 장치를 나타내는 블록도이다.
도 10은 도 9의 메모리 장치에 포함되는 리프레쉬 컨트롤러의 일 실시예를 나타내는 블록도이다.
도 11은 본 발명의 실시예들에 따른 메모리 장치의 리프레쉬 제어 방법을 나타내는 순서도이다.
도 12 내지 15는 본 발명의 실시예들에 따른 메모리 장치의 가변 해머 제어 모드의 실시예들을 나타내는 타이밍도들이다.
도 16은 도 9의 메모리 장치에 포함되는 해머 어드레스 관리부의 실시예를 나타내는 블록도이다.
도 17 및 18은 도 16의 해머 어드레스 관리부에 포함되는 액세스 스토리지의 실시예들을 나타내는 도면들이다.
도 19는 워드라인 사이의 커플링에 의한 데이터 손상을 설명하기 위해 메모리 셀 어레이의 일부를 나타내는 도면이다.
도 20은 본 발명의 실시예들에 따른 메모리 장치를 나타내는 블록도이다.
도 21 및 22는 본 발명의 실시예들에 따른 메모리 장치의 해머 리프레쉬 동작을 설명하기 위한 도면들이다.
도 23 및 24는 본 발명의 일 실시예에 따른 적층형 메모리 장치의 구조를 나타내는 도면들이다.
도 25는 본 발명의 실시예들에 따른 메모리 장치를 모바일 시스템에 응용한 예를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 메모리 장치의 리프레쉬 제어 방법을 나타내는 순서도이다.
도 1을 참조하면, 메모리 장치에 포함되는 메모리 셀 어레이의 동작 온도를 측정하여 온도 정보를 제공한다(S100). 예를 들어, 메모리 셀 어레이의 동작 온도는 메모리 셀 어레이의 내부 또는 메모리 셀 어레이에 인접하여 형성되는 온-칩 온도 센서 또는 그 밖의 온도 센서를 이용하여 측정될 수 있다.
메모리 장치는 메모리 컨트롤러로부터 평균 리프레쉬 인터벌 시간의 간격으로 리프레쉬 코맨드들을 수신한다(S200). 메모리 장치는 메모리 컨트롤러로부터 미리 결정된 조건에 따른 리프레쉬 코맨드들을 수신하고 상기 리프레쉬 코맨드들의 수신 타이밍에 기초하여 리프레쉬 동작을 수신할 수 있다. 리프레쉬 주기, 평균 리프레쉬 인터벌 시간, 리프레쉬 사이클 시간 등의 리프레쉬 조건에 대해서는 도 2를 참조하여 후술한다.
메모리 장치는 리프레쉬 주기 동안에 복수의 워드라인들의 각각을 한번씩 리프레쉬하는 노말 리프레쉬 동작을 수행한다(S300). 또한, 메모리 장치는 상기 복수의 워드라인들 중에서 집중적으로 액세스되는 워드라인과 인접하는 워드라인을 선택하여 리프레쉬하는 해머 리프레쉬 동작을 수행한다(S400). 노말 리프레쉬 동작 및 해머 리프레쉬 동작에 대해서는 도 9 및 10을 참조하여 후술한다.
상기 온도 정보에 기초하여 각각의 리프레쉬 코맨드가 수신되는 시점부터 다른 코맨드의 발생이 금지되는 리프레쉬 사이클 시간 동안에 실행되는 상기 노말 리프레쉬 동작의 단위 노말 실행 횟수에 대한 상기 리프레쉬 사이클 시간 동안에 실행되는 상기 해머 리프레쉬 동작의 단위 해머 실행 횟수의 비율을 나타내는 해머 비율을 가변한다(S500).
디램(DRAM) 등의 휘발성 메모리 장치는 데이터를 저장하는 메모리 셀의 전하 누설(charge leakage) 때문에 주기적으로 리프레쉬를 해야 한다. 디램의 공정 미세화에 따라서 메모리 셀의 저장 커패시턴스가 작아지고 리프레쉬 주기가 짧아지고 있다. 또한 디램의 전체 메모리 용량이 증가함에 따라서 디램 전체를 리프레쉬하기 위해 소요되는 시간이 길어지므로 표준에서 규정하고 있는 조건을 만족하기 위해 디램 내부에서 관리하고 있는 리프레쉬 주기가 더욱 짧아지고 있다.
특정 행에 대한 집중적인 액세스에 의한 인접 셀의 열화(degradation)를 보상하기 위해 종래에는 TRR(Target Row Refresh) 방식을 채용하였고, 그 이후 시스템의 부담(burden)을 줄이기 위해 인-메모리 리프레쉬(In-memory refresh) 방식이 개발되어 사용되고 있다. TRR 방식은 집중적으로 액세스되는 해머 어드레스에 관한 해머 리프레쉬 동작에 관한 부담을 전적으로 메모리 컨트롤러가 책임지는 것이고, 인-메모리 리프레쉬 방식은 상기 부담을 전적으로 메모리 장치가 책임지는 것이다. 메모리 장치가 더욱 고용량화, 저전력화가 되면서 해머 이벤트 또는 해머 어택에 대응하여 메모리 장치에 저장된 데이터의 손실을 방지하기 위한 해머 리프레쉬 동작의 중요성이 증가하고 있다.
본 발명의 실시예들에 따른 메모리 시스템 및 메모리 장치의 리프레쉬 제어 방법은 온도 정보에 기초하여 단위 노말 실행 횟수에 대한 단위 해머 실행 횟수의 비율을 나타내는 해머 비율을 가변함으로써 메모리 장치에 저장되는 데이터의 손실을 효율적으로 방어하고 메모리 장치 및 메모리 시스템의 동작 신뢰성을 향상시킬 수 있다.
도 2는 본 발명의 실시예들에 따른 메모리 장치의 리프레쉬 조건의 일 예를 나타내는 도면이다.
도 2에는 LPDDR4 (low power double data rate 4) 표준에 따른 하나의 온도 레벨(예를 들어, 동작 온도(TCASE)가 85°C 이하인 온도 레벨)에 대하여 다양한 채널 당 밀도를 갖는 단일 채널 SDRAM 장치의 리프레쉬 조건들이 도시되어 있다. 도 2에서 리프레쉬 주기 또는 리프레쉬 윈도우(tREFW)는 각각의 메모리 셀이 다시 리프레쉬되어야 하는 시간, 즉 리프레쉬 동작이 워드라인 단위로 행해지므로 모든 워드라인들을 한번씩 리프레쉬하는데 드는 총 소요 시간을 나타낸다.
예를 들어, 8 Gb DDR4 디램의 경우 리프레쉬 윈도우(tREFW)는 32 ms(millisecond)이고, 리프레쉬 윈도우(tREFW) 내에 메모리 컨트롤러로부터 전송되는 리프레쉬 코맨드들의 개수(R)가 8192개인 경우, 인접한 리프레쉬 코맨드들 사이의 평균 리프레쉬 인터벌 시간(tREFI)은 약 3.904 us(microsecond)이고 리프레쉬 사이클 시간(tRFC)은 약 280ns(nano second)이다. 이 경우 메모리 컨트롤러는 평균적으로 3.904 us 마다 리프레쉬 코맨드를 발생해야 하고, 리프레쉬 코맨드를 발생한 후 280 ns 내에 리프레쉬 동작을 수행한다. 리프레쉬 사이클 시간(tRFC) 동안에는 다른 코맨드의 발생 및 메모리 장치로의 액세스가 금지되고 결과적으로 리프레쉬 사이클 시간(tRFC)에 상응하는 시간 손실은 메모리 시스템의 성능 저하를 초래한다. 도 2에 도시된 바와 같이, 이러한 리프레쉬 조건은 올-뱅크 리프레쉬(all-bank refresh) 및 뱅크별 리프레쉬(per-bank refresh)에 따라서 다르게 설정될 수 있다.
도 3은 본 발명의 실시예들에 따른 메모리 장치의 온도 레벨 설정의 일 실시예를 나타내는 도면이다. 도 3은 본 발명의 이해를 돕기 위한 온도 레벨 설정의 일 예일 뿐이며, 본 발명의 실시예들이 도 3의 온도 설정에 한정되는 것은 아니다.
도 3을 참조하면, 메모리 셀 어레이 또는 메모리 장치의 동작 온도(To)를 복수의 범위들로 나누어 온도 레벨들을 설정할 수 있다. 예를 들어, 동작 온도(To)의 범위가 65°C~85°C 인 경우 고 온도 레벨(TLH), 45°C~65°C인 경우 중 온도 레벨(TLM), 45°C 이하인 경우 저 온도 레벨(TLL)로 설정할 수 있다. 동작 온도(To)가 감소할수록 메모리 셀에 저장된 전하의 누설량이 감소하므로 리프레쉬 윈도우(tREFW)는 증가하고 평균 리프레쉬 인터벌 시간(tREFI)은 감소할 수 있다. 예를 들어, 도 2를 참조하여 전술한 리프레쉬 윈도우(tREFW)는 고 온도 레벨(TLH)에서 16ms이고, 중 온도 레벨(TLM)에서 32ms이고 저 온도 레벨(TLL)에서 64ms 일 수 있다. 이에 따라서, 평균 리프레쉬 인터벌 시간(tREFI)은 고 온도 레벨(TLH)에서 3.9us이고, 중 온도 레벨(TLM)에서 7.8us이고, 저 온도 레벨(TLL)에서 17.6us일 수 있다.
이와 같은, 온도 레벨들은 온도 코드(TCODE)의 값으로 표현될 수 있다. 예를 들어, 온도 코드(TCODE)의 값이 '110'일 때 고 온도 레벨(TLH)을 나타내고, '101'일 때 중 온도 레벨(TLM)을 나타내고, '100'일 때 저 온도 레벨(TLL)을 나타낼 수 있다. 메모리 장치의 온도 센서는 메모리 셀 어레이의 동작 온도(To)를 측정하여 아날로그 형태의 온도 정보로서 출력하고 상기 온도 정보는 온도 코드(TCODE)로 변환되어 메모리 컨트롤러로 제공될 수 있다.
이하, 메모리 셀 어레이의 동작 온도가 상대적으로 높은 온도 범위를 제1 온도 레벨이라 하고 메모리 셀 어레이의 동작 온도가 상대적으로 낮은 온도 범위를 제2 온도 레벨이라 할 수 있다. 예를 들어, 고 온도 레벨(TLH)이 제1 온도 레벨에 해당하고, 중 온도 레벨(TLM) 및/또는 저 온도 레벨(TLL)이 제2 온도 레벨에 해당할 수 있다. 또한, 중 온도 레벨(TLM)이 제1 온도 레벨에 해당하고 저 온도 레벨(TLL)이 제2 온도 레벨에 해당할 수 있다. 도 3은 본 발명의 이해를 돕기 위한 온도 레벨 설정의 일 예일 뿐이며, 본 발명의 실시예들이 도 3의 온도 설정에 한정되는 것은 아니다.
도 4는 본 발명의 실시예들에 따른 메모리 장치의 레지스터 정보의 일 실시예를 나타내는 도면이다.
예를 들어, 도 9의 모드 레지스터 세트(412)에 포함되는 하나의 모드 레지스터는 도 4에 도시된 바와 같은 모드 레지스터 설정(MRSET)을 가질 수 있다. 오퍼런드들(OP0~OP7)의 값들은 모드 정보(MD), 해머 비율 정보(HMRT), 플래그 정보(F), 최대 액티브 카운트 정보(MAC)를 포함할 수 있다. 모드 정보(MD) 및 해머 비율 정보(HMRT)는 해머 제어 정보(HCINF)라고 통칭될 수 있다.
모드 정보(MD)는 메모리 시스템의 동작 모드가 고정 해머 제어 모드(FHCM) 또는 가변 해머 제어 모드(VHCM)인지를 나타낼 수 있다. 예를 들어, 모드 정보(MD)의 값이 '0'인 경우 고정 해머 제어 모드(FHCM)를 나타내고 '1'인 경우 가변 해머 제어 모드(VHCM)를 나타낼 수 있다. 고정 해머 제어 모드(FHCM) 및 가변 해머 제어 모드(VHCM)에 대해서는 도 5 내지 7을 참조하여 후술한다.
해머 비율 정보(HMRT)는 리프레쉬 사이클 시간(tRFC) 동안에 실행되는 노말 리프레쉬 동작의 단위 노말 실행 횟수에 대한 상기 리프레쉬 사이클 시간(tRFC) 동안에 실행되는 해머 리프레쉬 동작의 단위 해머 실행 횟수의 비율을 나타내는 해머 비율에 관한 정보일 수 있다. 메모리 컨트롤러는 메모리 셀 어레이의 동작 온도(To) 및/또는 메모리 셀 어레이에 저장되는 데이터의 중요도에 기초하여 해머 비율 정보(HMRT)를 결정하여 메모리 장치에 제공할 수 있다. 예를 들어, 해머 비율 정보(HMRT)의 값이 클수록 해머 리프레쉬 동작의 요구되는 실행 횟수가 클 수 있다.
플래그 정보(F)는 최대 액티브 카운트 정보(MAC)의 유효 여부를 나타내고, 최대 액티브 카운트 정보(MAC)는 하나의 행(즉, 워드라인)이 인접한 행들이 리프레쉬되기 전에 리프레쉬 윈도우(tREFW) 내에서 허용되는 액티브 동작의 최대 횟수를 나타낸다.
메모리 컨트롤러는 메모리 장치로부터 수신되는 상기 온도 정보 또는 온도 코드(TCODE)에 기초하여 해머 제어 정보(HCINF)를 발생하여 모드 레지스터 셋(MRS) 기입 코맨드를 통하여 해머 제어 정보(HCINF)를 상기 메모리 장치에 전송할 수 있다. 메모리 장치는 메모리 컨트롤러로부터 수신되는 해머 제어 정보(HCINF)를 도 9의 모드 레지스터 세트(412)에 포함되는 하나의 모드 레지스터에 저장할 수 있다. 메모리 장치의 리프레쉬 컨트롤러는 가변 해머 제어 모드에서 모드 레지스터에 저장된 해머 제어 정보(HCINF)에 기초하여 상기 해머 비율을 가변할 수 있다.
이하, 도 5 내지 7을 참조하여, 본 발명의 실시예들에 따른 고정 해머 제어 모드(FHCM) 및 가변 해머 제어 모드(VHCM)를 설명한다. 전술한 바와 같이, 메모리 컨트롤러는 코맨드 신호(CMD)를 통하여 리프레쉬 코맨드(REF)를 메모리 장치로 전송할 수 있고, 메모리 장치는 메모리 컨트롤러로부터 각각의 리프레쉬 코맨드(REF)가 수신되는 시점부터 다른 코맨드의 발생이 금지되는 리프레쉬 사이클 시간(tRFC) 동안에 리프레쉬 동작(RFO)을 수행할 수 있다.
설명의 편의상, 도 3의 온도 설정의 예를 기초로 도 5 내지 7의 실시예들을 설명한다. 도 5 내지 7에 도시된 노말 리프레쉬 동작(NRO) 및 해머 리프레쉬 동작(HRO)의 개수들과 도시된 시간들(tREFIH, tREFIM, tREFIL, tRFC)에 대해 언급되는 수치는 도시 및 설명의 편의를 위한 것이며 본 발명의 실시예들이 이에 한정되는 것은 아니다.
도 5는 본 발명의 실시예들에 따른 메모리 장치의 고정 해머 제어 모드의 일 실시예를 나타내는 타이밍도이다.
도 5를 참조하면, 메모리 컨트롤러는 고정 해머 제어 모드(FHCM)에서, 고 온도 레벨(TLH)에서의 평균 리프레쉬 인터벌 시간(tREFIH)보다 중 온도 레벨(TLM)에서의 평균 리프레쉬 인터벌 시간(tREFIM)을 증가할 수 있고, 중 온도 레벨(TLM)에서의 평균 리프레쉬 인터벌 시간(tREFIM)보다 저 온도 레벨(TLL)에서의 평균 리프레쉬 인터벌 시간(tREFIL)을 증가시킬 수 있다. 예를 들어, 전술한 리프레쉬 윈도우(tREFW)는 고 온도 레벨(TLH)에서 16ms이고, 중 온도 레벨(TLM)에서 32ms이고 저 온도 레벨(TLL)에서 64ms 일 수 있다. 또한, 평균 리프레쉬 인터벌 시간(tREFI)은 고 온도 레벨(TLH)에서 3.9us이고, 중 온도 레벨(TLM)에서 7.8us이고, 저 온도 레벨(TLL)에서 17.6us일 수 있다. 결과적으로 고 온도 레벨(TLH), 중 온도 레벨(TLM) 및 저 온도 레벨(TLL)에서 리프레쉬 윈도우(tREFW) 내에 포함되는 리프레쉬 코맨드들(REF)의 개수는 8192개로 동일할 수 있다.
이와 같이, 메모리 컨트롤러는 고정 해머 제어 모드(FHCM)에서 메모리 셀 어레이의 동작 온도가 상대적으로 높은 제1 온도 레벨에서의 평균 리프레쉬 인터벌 시간보다 메모리 셀 어레이의 동작 온도가 상대적으로 낮은 제2 온도 레벨에서의 상기 평균 리프레쉬 인터벌 시간을 증가할 수 있다.
메모리 장치의 리프레쉬 컨트롤러는 고정 해머 제어 모드(FHCM)에서 리프레쉬 사이클 시간(tRFC) 동안에 실행되는 노말 리프레쉬 동작(NOR)의 단위 노말 실행 횟수(NN) 및 리프레쉬 사이클 시간(tRFC) 동안에 실행되는 해머 리프레쉬 동작(HRO)의 단위 해머 실행 횟수(NH)를 메모리 셀 어레이의 동작 온도에 관계 없이 동일하게 유지할 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 고 온도 레벨(TLH), 중 온도 레벨(TLM) 및 저 온도 레벨(TLL)에서 단위 노말 실행 횟수(NN)는 4로 고정되고 단위 해머 실행 횟수(NH)는 1로 고정될 수 있다.
도 6 및 7은 본 발명의 실시예들에 따른 메모리 장치의 가변 해머 제어 모드의 실시예들을 나타내는 타이밍도들이다.
도 6 및 7을 참조하면, 메모리 컨트롤러는 가변 해머 제어 모드(VHCM)에서, 고 온도 레벨(TLH)에서의 평균 리프레쉬 인터벌 시간(tREFIH), 중 온도 레벨(TLM)에서의 평균 리프레쉬 인터벌 시간(tREFIM) 및 저 온도 레벨(TLL)에서의 평균 리프레쉬 인터벌 시간(tREFIL)을 동일하게 유지 시킬 수 있다. 예를 들어, 전술한 리프레쉬 윈도우(tREFW)는 고 온도 레벨(TLH)에서 16ms이고, 중 온도 레벨(TLM)에서 32ms이고 저 온도 레벨(TLL)에서 64ms 일 수 있다. 반면에, 고 온도 레벨(TLH), 중 온도 레벨(TLM) 및 저 온도 레벨(TLL)에서의 평균 리프레쉬 인터벌 시간들(tREFIH, tREFIM, tREFIL)은 모두 3.9us로서 동일하게 유지될 수 있다. 이 경우, 리프레쉬 윈도우(tREFW) 내에 포함되는 리프레쉬 코맨드들의 개수는 고 온도 레벨(TLH)에서 8192개이고, 중 온도 레벨(TLM)에서 2*8192개이고, 저 온도 레벨(TLL)에서 4*8192개일 수 있다.
이와 같이, 메모리 컨트롤러는 가변 해머 제어 모드(VHCM)에서 메모리 셀 어레이의 동작 온도가 상대적으로 높은 제1 온도 레벨에서의 평균 리프레쉬 인터벌 시간 및 메모리 셀 어레이의 동작 온도가 상대적으로 낮은 제2 온도 레벨에서의 평균 리프레쉬 인터벌 시간을 동일하게 유지할 수 있다.
도 5의 고정 해머 제어 모드(FHCM)와 비교하여, 도 6 및 7의 가변 해머 제어 모드(VHCM)에서는 메모리 컨트롤러가 동작 온도가 낮은 온도 레벨일수록 필요한 리프레쉬 코맨드들(REF)의 개수보다 많은 개수의 리프레쉬 코맨드들(REF)을 전송할 수 있다. 가변 해머 제어 모드(VHCM)에서는 증가된 리프레쉬 코맨드들(REF)을 이용하여 단위 노말 실행 횟수(NN)에 대한 단위 해머 실행 횟수(NH)의 비율을 나타내는 해머 비율(NH/NN)을 가변할 수 있다.
일 실시예에서, 리프레쉬 컨트롤러는 가변 해머 제어 모드(VHCM)에서 제1 온도 레벨에서의 단위 노말 실행 횟수(NN)보다 상기 제2 온도 레벨에서의 단위 노말 실행 횟수(NN)를 감소하고, 가변 해머 제어 모드(VHCM)에서 상기 제1 온도 레벨에서의 단위 해머 실행 횟수(NH) 및 상기 제2 온도 레벨에서의 단위 해머 실행 횟수(NH)를 동일하게 유지할 수 있다. 예를 들어, 도 6에 도시된 바와 같이, 고 온도 레벨(TLH)의 단위 노말 실행 횟수(NN)는 4이고, 중 온도 레벨(TLM)에서의 단위 노말 실행 횟수(NN)는 2이고, 저 온도 레벨(TLL)에서의 단위 노말 실행 횟수(NN)는 1인 것처럼, 낮은 동작 온도에 상응하는 온도 레벨일수록 단위 노말 실행 횟수(NN)를 감소할 수 있다. 한편, 단위 해머 실행 횟수(NH)는 고 온도 레벨(TLH), 중 온도 레벨(TLM) 및 저 온도 레벨(TLL)에서 모두 1로서 동일하게 유지될 수 있다.
다른 실시예에서, 리프레쉬 컨트롤러는 가변 해머 제어 모드(VHCM)에서 제1 온도 레벨에서의 단위 노말 실행 횟수(NN)보다 상기 제2 온도 레벨에서의 단위 노말 실행 횟수(NN)를 감소하고, 가변 해머 제어 모드(VHCM)에서 상기 제1 온도 레벨에서의 단위 해머 실행 횟수(NH)보다 상기 제2 온도 레벨에서의 단위 해머 실행 횟수(NH)를 증가할 수 있다. 예를 들어, 도 7에 도시된 바와 같이, 단위 노말 실행 횟수(NN)는 고 온도 레벨(TLH)의 4이고, 중 온도 레벨(TLM)에서 2이고, 저 온도 레벨(TLL)에서 1인 것처럼, 낮은 동작 온도에 상응하는 온도 레벨일수록 단위 노말 실행 횟수(NN)를 감소할 수 있다. 한편, 단위 해머 실행 횟수(NH)는 고 온도 레벨(TLH)에서 1이고, 중 온도 레벨(TLM)에서 3이고, 저 온도 레벨(TLL)에서 5인 것처럼 낮은 동작 온도에 상응하는 온도 레벨일수록 단위 해머 실행 횟수(NH)를 증가할 수 있다.
이와 같이, 리프레쉬 컨트롤러는 가변 해머 제어 모드(VHCM)에서 제1 온도 레벨에서의 해머 비율(NH/NN)보다 상기 제2 온도 레벨에서의 해머 비율(NH/NN)을 증가할 수 있다. 이러한 가변적인 해머 비율(NH/NN)을 적용함으로써 메모리 장치에 저장되는 데이터의 해머 어택에 의한 손실을 효율적으로 방어하고 메모리 장치 및 메모리 시스템의 동작 신뢰성을 향상시킬 수 있다.
일 실시예에서, 리프레쉬 컨트롤러는 가변 해머 제어 모드(VHCM)에서 온도 센서(TSEN)로부터 제공되는 온도 정보에 기초하여 해머 비율(NH/NN)을 가변할 수 있다.
다른 실시예에서, 리프레쉬 컨트롤러는 메모리 컨트롤러로부터 수신되는 해머 제어 정보(HCINF)에 기초하여 해머 비율(NH/NN)을 가변할 수 있다. 메모리 컨트롤러는 메모리 장치로부터 수신되는 상기 온도 정보 또는 온도 코드(TCODE)에 기초하여 모드 레지스터 셋(MRS) 기입 코맨드를 통하여 해머 제어 정보(HCINF)를 상기 메모리 장치에 전송할 수 있다. 메모리 장치는 메모리 컨트롤러로부터 수신되는 해머 제어 정보(HCINF)를 도 9의 모드 레지스터 세트(412)에 포함되는 하나의 모드 레지스터에 저장할 수 있다. 도 4를 참조하여 전술한 바와 같이, 해머 제어 정보(HCINF)는 모드 정보(MD) 및 해머 비율 정보(HMRT)를 포함할 수 있다.
도 8은 본 발명의 실시예들에 따른 메모리 시스템을 나타내는 블록도이다.
도 8을 참조하면, 메모리 시스템(10)은 메모리 컨트롤러(200) 및 메모리 장치(400)를 포함한다. 메모리 컨트롤러(200)와 메모리 장치(400)의 각각은 상호간의 통신을 위한 인터페이스를 각각 포함한다. 상기 인터페이스들은 코맨드(CMD), 액세스 어드레스(ADDR), 클록 신호(CLK), 등을 전송하기 위한 컨트롤 버스(21) 및 데이터를 전송하기 위한 데이터 버스(22)를 통하여 연결될 수 있다. 메모리 장치의 유형에 따라서 코맨드(CMD)는 액세스 어드레스(ADDR)를 포함하는 것으로 간주될 수 있다. 메모리 컨트롤러(100)는 메모리 장치(200)를 제어하기 위한 코맨드 신호(CMD)를 발생하고, 메모리 컨트롤러(100)의 제어에 따라서 메모리 장치(200)에 데이터(DATA)가 기입되거나 메모리 장치(200)로부터 데이터(DATA)가 독출될 수 있다.
본 발명의 실시예들에 따라서, 메모리 장치(400)는 리프레쉬 컨트롤러(RFCON)(100), 해머 어드레스 관리부(HMMAG)(300) 및 온도 센서(TSEN)(700)를 포함할 수 있다. 해머 어드레스 관리부(300)는 메모리 장치(400)의 메모리 장치(400)의 메모리 셀 어레이에 대한 액세스 어드레스들을 통합하여 관리하고 해머 리프레쉬 동작을 위해 상기 액세스 어드레스들 중에서 집중적으로 액세스되는 해머 어드레스를 제공한다. 리프레쉬 컨트롤러(100)는 상기 해머 어드레스에 기초하여 상기 해머 어드레스에 상응하는 행과 물리적으로 인접하는 행의 어드레스를 나타내는 해머 리프레쉬 어드레스 신호를 발생한다.
온도 센서(700)는 메모리 셀 어레이의 동작 온도를 측정하여 온도 정보를 제공한다. 메모리 장치(400)는 온도 정보를 디지털 데이터인 온도 코드(TCODE)로 변환하여 메모리 컨트롤러(200)로 제공할 수 있다. 메모리 컨트롤러(200)는 온도 정보에 상응하는 온도 코드(TCODE)에 기초하여 해머 제어 정보(HCINF)를 발생하여 메모리 장치(400)로 제공할 수 있다.
도 9는 본 발명의 실시예들에 따른 메모리 장치를 나타내는 블록도이다.
도 9를 참조하면, 메모리 장치(400)는 코맨드 제어 로직(410), 어드레스 레지스터(420), 뱅크 제어 로직(430), 행 선택 회로(460), 컬럼 디코더(470), 메모리 셀 어레이(480), 센스 앰프부(485), 입출력 게이팅 회로(490), 데이터 입출력 버퍼(495), 리프레쉬 컨트롤러(100), 해머 어드레스 관리부(300), 온도 센서(TSEN)(700) 및 코드 발생부(CGEN)(800)를 포함할 수 있다.
메모리 셀 어레이(480)는 복수의 메모리 뱅크들, 즉 복수의 뱅크 어레이들(480a~480h)을 포함할 수 있다. 행 선택 회로(460)는 복수의 뱅크 어레이들(480a~480h)에 각각 연결된 복수의 뱅크 행 선택 회로들(460a~460h)을 포함하고, 컬럼 디코더(470)는 복수의 뱅크 어레이들(480a~480h)에 각각 연결된 복수의 컬럼 디코더들(470a~470h)을 포함하며, 센스 앰프부(485)는 복수의 뱅크 어레이들(480a~480h)에 각각 연결된 복수의 센스 앰프들(485a~485h)을 포함할 수 있다.
어드레스 레지스터(420)는 메모리 컨트롤러로부터 뱅크 어드레스(BANK_ADDR), 로우(행) 어드레스(ROW_ADDR) 및 컬럼 어드레스(COL_ADDR)를 포함하는 어드레스(ADD)를 수신할 수 있다. 어드레스 레지스터(420)는 수신된 뱅크 어드레스(BANK_ADDR)를 뱅크 제어 로직(430)에 제공하고, 수신된 로우 어드레스(ROW_ADDR)를 행 선택 회로(460)에 제공하며, 수신된 컬럼(열) 어드레스(COL_ADDR)를 컬럼 디코더(470)에 제공할 수 있다.
뱅크 제어 로직(430)은 뱅크 어드레스(BANK_ADDR)에 응답하여 뱅크 제어 신호들을 생성할 수 있다. 상기 뱅크 제어 신호들에 응답하여, 복수의 뱅크 행 선택 회로들(460a~460h) 중 뱅크 어드레스(BANK_ADDR)에 상응하는 뱅크 행 선택 회로가 활성화되고, 복수의 뱅크 컬럼 디코더들(470a~470h) 중 뱅크 어드레스(BANK_ADDR)에 상응하는 뱅크 컬럼 디코더가 활성화될 수 있다.
어드레스 레지스터(220)로부터 출력된 로우 어드레스(ROW_ADDR)는 뱅크 행 선택 회로들(460a~460h)에 각각 인가될 수 있다. 뱅크 행 선택 회로들(460a~460h) 중 뱅크 제어 로직(430)에 의해 활성화된 뱅크 행 선택 회로는 로우 어드레스(ROW_ADDR)를 디코딩하여 상기 로우 어드레스에 상응하는 워드 라인을 활성화할 수 있다. 예를 들어, 상기 활성화된 뱅크 행 선택 회로는 로우 어드레스에 상응하는 워드 라인에 워드 라인 구동 전압을 인가할 수 있다.
컬럼 디코더(470)는 컬럼 어드레스 래치를 포함할 수 있다. 컬럼 어드레스 래치는 어드레스 레지스터(420)로부터 컬럼 어드레스(COL_ADDR)를 수신하고, 수신된 컬럼 어드레스(COL_ADDR)를 일시적으로 저장할 수 있다. 또한, 컬럼 어드레스 래치는, 버스트 모드(burst mode)에서, 수신된 컬럼 어드레스(COL_ADDR)를 점진적으로 증가시킬 수 있다. 컬럼 어드레스 래치는 일시적으로 저장된 또는 점진적으로 증가된 컬럼 어드레스(COL_ADDR)를 뱅크 컬럼 디코더들(470a~470h)에 각각 인가할 수 있다.
뱅크 컬럼 디코더들(470a~470h) 중 뱅크 제어 로직(430)에 의해 활성화된 뱅크 컬럼 디코더는 입출력 게이팅 회로(490)를 통하여 뱅크 어드레스(BANK_ADDR) 및 컬럼 어드레스(COL_ADDR)에 상응하는 센스 앰프를 활성화시킬 수 있다.
입출력 게이팅 회로(490)는 입출력 데이터를 게이팅하는 회로들과 함께, 입력 데이터 마스크 로직, 뱅크 어레이들(480a~480h)로부터 출력된 데이터를 저장하기 위한 독출 데이터 래치들, 및 뱅크 어레이들(480a~480h)에 데이터를 기입하기 위한 기입 드라이버들을 포함할 수 있다.
뱅크 어레이들(480a~480h) 중 하나의 뱅크 어레이에서 독출될 데이터(DQ)는 상기 하나의 뱅크 어레이에 상응하는 센스 앰프에 의해 감지되고, 상기 독출 데이터 래치들에 저장될 수 있다. 상기 독출 데이터 래치들에 저장된 데이터(DQ)는 데이터 입출력 버퍼(495)를 통하여 메모리 컨트롤러에 제공될 수 있다. 뱅크 어레이들(480a~480h) 중 하나의 뱅크 어레이에 기입될 데이터(DQ)는 상기 메모리 컨트롤러로부터 데이터 입출력 버퍼(495)에 제공될 수 있다. 데이터 입출력 버퍼(495)에 제공된 데이터(DQ)는 상기 기입 드라이버들을 통하여 상기 하나의 뱅크 어레이에 기입될 수 있다.
코맨드 제어 로직(410)은 메모리 장치(400)의 동작을 제어할 수 있다. 예를 들어, 코맨드 제어 로직(410)은 메모리 장치(400)에 기입 동작, 독출 동작 또는 리프레쉬 동작이 수행되도록 제어 신호들을 생성할 수 있다. 코맨드 제어 로직(410)은 도 8의 메모리 컨트롤러(200)로부터 전송되는 코맨드(CMD)에 기초하여 액티브 신호(IACT), 프리차지 신호(IPRE), 리프레쉬 신호(IREF), 독출 신호(IRD), 기입 신호(WR) 등과 같은 내부 코맨드 신호들을 발생할 수 있다. 코맨드 제어 로직(410)은 메모리 컨트롤러로부터 수신되는 코맨드(CMD)를 디코딩하는 코맨드 디코더(411) 및 메모리 장치(400)의 동작을 제어하기 위한 값들을 저장하는 모드 레지스터 세트(MRS: mode register set)(412)를 포함할 수 있다.
도 9에는 코맨드 제어 로직(410)과 어드레스 레지스터(420)가 별개의 구성 요소들인 것으로 도시되어 있으나, 코맨드 제어 로직(410)과 어드레스 레지스터(420)는 불가분적인 하나의 구성 요소로 구현될 수도 있다. 또한 도 9에는 코맨드(CMD) 및 어드레스(ADDR)가 별개의 신호로 각각 제공되는 것으로 도시되어 있으나, LPDDR5 표준 등에 제시되는 바와 같이 어드레스는 코맨드에 포함되는 것으로 간주될 수 있다.
해머 리프레쉬 관리부(300)는 뱅크 어드레스(BANK_ADDR) 및 로우 어드레스(ROW_ADDR)에 기초하여 뱅크 어레이들(480a~480h)에 대한 액세스 어드레스들을 통합하여 관리하고 해머 리프레쉬 동작을 위해 상기 액세스 어드레스들 중에서 집중적으로 액세스되는 해머 어드레스(HADD)를 제공한다. 리프레쉬 컨트롤러(100)는 해머 어드레스(HADD)에 기초하여 해머 어드레스(HADD)에 상응하는 행과 물리적으로 인접하는 행의 어드레스를 나타내는 해머 리프레쉬 어드레스 신호를 발생한다.
온도 센서(700)는 메모리 셀 어레이(48)의 동작 온도를 측정하여 온도 정보(TINF)를 발생할 수 있다. 코드 발생부(800)는 온도 정보(TINF)를 변환하여 온도 코드(TCODE)를 발생할 수 있다. 온도 센서(700)는 메모리 셀 어레이에 인접하여 형성되는 온-칩 온도 센서 또는 그 밖의 온도 센서일 수 있다. 예를 들어, 온도 정보(TINF)는 아날로그 신호일 수 있으며, 코드 발생부(800)는 아날로그 신호를 디지털 데이터로 변환하기 위한 아날로그-디지털 컨버터(ADC, analog-to-digital) 컨버터를 포함할 수 있다.
일 실시예에서, 온도 코드(TCODE)는 모드 레지스터 세트(412)에 포함되는 하나의 모드 레지스터에 저장될 수 있고, MRS 독출 코맨드에 의해 도 8의 데이터 버스(22)를 통하여 메모리 컨트롤러(200)로 제공될 수 있다. 다른 실시예에서, 온도 코드(TCODE)는 컨트롤 버스(21) 및 데이터 버스(22) 이외의 별도의 신호 라인을 통하여 메모리 컨트롤러(200)로 제공될 수도 있다.
전술한 바와 같이, 메모리 컨트롤러(200)는 온도 코드(TCODE)에 기초하여 모드 정보(MD) 및 해머 비율 정보(HMRT)를 포함하는 해머 제어 정보(HCINF)를 발생할 수 있다. 메모리 컨트롤러(200)는 MRS 기입 코맨드에 의해 데이터 버스(22)를 통해 해머 제어 정보(HCINF)를 메모리 장치(400)에 전달할 수 있다. 메모리 장치(400)의 코맨드 제어 로직(410)은 메모리 컨트롤러(200)로부터 수신되는 해머 제어 정보(HCINF)를 모드 레지스터 세트(412)에 포함되는 하나의 모드 레지스터에 저장할 수 있다. 코맨드 제어 로직(410)은 모드 레지스터에 저장된 해머 제어 정보(HCINF), 즉 모드 정보(MD) 및 해머 비율 정보(HMRT)를 리프레쉬 컨트롤러(100)에 제공할 수 있고, 리프레쉬 컨트롤러(100)는 가변 해머 제어 모드에서 해머 제어 정보(HCINF)에 기초하여 전술한 해머 비율(NH/NN)을 가변할 수 있다.
도 10은 도 9의 메모리 장치에 포함되는 리프레쉬 컨트롤러의 일 실시예를 나타내는 블록도이다.
도 10을 참조하면, 리프레쉬 컨트롤러(100)는 타이밍 컨트롤러(timing controller)(110), 리프레쉬 카운터(refresh counter)(120), 어드레스 발생기(address generator)(130) 및 해머 비율 조절기(170)를 포함할 수 있다.
해머 비율 조절기(170)는 온도 정보(TINF) 및 해머 제어 정보(HCINF)에 기초하여 단위 노말 실행 횟수(NN)에 대한 단위 해머 실행 횟수(NH)의 비율을 나타내는 해머 비율(NH/NN)을 결정할 수 있다. 해머 비율 조절기(170)는 결정된 해머 비율(NH/NN)에 따른 단위 노말 실행 횟수(NN) 및 단위 해머 실행 횟수(NH)를 타이밍 컨트롤러(110)에 제공할 수 있다. 해머 비율 조절기(170)의 동작의 실시예들은 도 11을 참조하여 후술한다. 실시예들에 따라서, 해머 비율 조절기(170)는 온도 정보(TINF) 대신에 온도 코드(TCODE)를 수신할 수도 있다.
타이밍 컨트롤러(110)는 리프레쉬 코맨드(REF)의 수신 시점을 나타내는 리프레쉬 신호(IREF), 온도 정보(TINF) 및 해머 제어 정보(HCINF)에 기초하여 노말 리프레쉬 동작의 타이밍을 나타내는 카운터 리프레쉬 신호(CREF) 및 해머 리프레쉬 동작의 타이밍을 나타내는 해머 리프레쉬 신호(HREF)를 발생한다. 도 12 내지 15를 참조하여 후술하는 바와 같이 타이밍 컨트롤러(110)는 카운터 리프레쉬 신호(CREF) 및 해머 리프레쉬 신호(HREF)를 선택적으로 활성화할 수 있다.
일 실시예에서, 도 10에 도시된 바와 같이, 타이밍 컨트롤러(110)는 리프레쉬 컨트롤러(100)에 포함될 수 있다. 다른 실시예에서, 타이밍 컨트롤러(110)는 생략될 수 있으며, 카운터 리프레쉬 신호(CREF) 및 해머 리프레쉬 신호(HREF)는 메모리 장치 내의 다른 컨트롤 로직으로부터 제공될 수도 있다.
리프레쉬 카운터(120)는 카운터 리프레쉬 신호(CREF)에 동기하여 순차적으로 변화하는 어드레스를 나타내는 카운터 리프레쉬 어드레스 신호(CRFADD)를 발생한다. 예를 들어, 리프레쉬 카운터(120)는 카운터 리프레쉬 신호(CREF)가 활성화될 때마다 카운터 리프레쉬 어드레스 신호(CRFADD)의 값을 1씩 증가시킬 수 있다. 이와 같이, 카운터 리프레쉬 어드레스 신호(CRFADD)의 값을 1씩 증가시킴으로써 노말 리프레쉬 동작을 위한 워드라인을 하나씩 순차적으로 선택할 수 있다.
어드레스 발생기(130)는 해머 어드레스 관리부(300)로부터 제공되는 해머 어드레스(HADD)를 저장하고, 해머 리프레쉬 신호(HREF)에 동기하여 해머 어드레스(HADD)에 상응하는 행과 물리적으로 인접하는 행의 어드레스를 나타내는 해머 리프레쉬 어드레스 신호(HRFADD)를 발생한다. 어드레스 발생기(130)는 해머 어드레스 저장부(hammer address storage)(140) 및 매핑부(mapper)(150)를 포함할 수 있다.
해머 어드레스 저장부(140)는 해머 어드레스 관리부(300)로부터 제공되는 해머 어드레스(HADD)를 저장한다. 매핑부(150)는 해머 어드레스 저장부(140)로부터 제공되는 해머 어드레스(HADD)에 기초하여 해머 리프레쉬 어드레스 신호(HRFADD)를 발생한다. 실시예들에 따라서, 해머 어드레스 저장부(140)는 생략될 수 있으며, 이 경우 매핑부(150)는 해머 어드레스 관리부(300)로부터 직접 해머 어드레스(HADD)를 수신할 수 있다. 도 19를 참조하여 후술하는 바와 같이, 해머 리프레쉬 어드레스 신호(HRFADD)는 해머 어드레스(HADD)에 상응하는 행과 물리적으로 인접하는 행의 어드레스를 나타낸다.
도 11은 본 발명의 실시예들에 따른 메모리 장치의 리프레쉬 제어 방법을 나타내는 순서도이다.
도 10 및 11을 참조하면, 모드 정보(MD)에 기초하여 현재의 동작 모드가 고정 해머 제어 모드(FHCM)인지 또는 가변 해머 제어 모드(VHCM)인지를 판별할 수 있다(S10).
현재의 동작 모드가 고정 해머 제어 모드(FHCM)인 경우, 해머 비율 조절기(170)는 온도 레벨에 관계 없이 고정된 단위 노말 실행 횟수(NN) 및 단위 해머 실행 횟수(NH)를 타이밍 컨트롤러(110)에 제공할 수 있다. 메모리 장치는, 도 5를 참조하여 전술한 바와 같이, 고정 해머 제어 모드(FHCM)에서 각각의 리프레쉬 사이클 시간(tRFC) 동안에 고정된 단위 노말 실행 횟수(NN)에 상응하는 노말 리프레쉬 동작(NOR) 및 고정된 단위 해머 실행 횟수(NH)에 상응하는 해머 리프레쉬 동작(HRO)을 수행할 수 있다(S80).
현재의 동작 모드가 고정 해머 제어 모드(FHCM)인 경우, 해머 비율 조절기(170)는, 온도 정보(TINF) 및 해머 제어 정보(HCINF)를 수신하고(S30), 이에 기초하여 단위 노말 실행 횟수(NN), 리프레쉬 사이클 시간(tRFC) 내에 실행이 요구되는 해머 리프레쉬 동작(HRO)의 타겟 해머 실행 횟수(TNH) 및 리프레쉬 사이클 시간(tRFC) 내에 실행이 가능한 해머 리프레쉬 동작(HRO)의 가용 해머 실행 횟수(ANH)를 결정한다(S40). 타겟 해머 실행 횟수(TNH)는 해머 제어 정보(HCINF)에 포함되는 해머 비율 정보(HMRT)에 기초하여 결정될 수 있다. 해머 비율 정보(HMRT)는 메모리 셀 어레이의 동작 온도(To) 및/또는 메모리 셀 어레이에 저장되는 데이터의 중요도에 기초하여 결정될 수 있고, 해머 비율 정보(HMRT)의 값이 클수록 타겟 해머 실행 횟수(TNH)가 증가할 수 있다. 가용 해머 실행 횟수(ANH)는 리프레쉬 사이클 시간(tRFC) 내에 가능한 리프레쉬 동작의 전체 횟수에서 단위 노말 실행 횟수(NN)를 뺀 값에 해당할 수 있다.
해머 비율 조절기(170)는 타겟 해머 실행 횟수(TNH) 및 가용 해머 실행 횟수(ANH)를 비교할 수 있다(S50). 해머 비율 조절기(170)는 타겟 해머 실행 횟수(TNH)가 가용 해머 실행 횟수(ANH)보다 큰 경우(S50: YES), 가용 해머 실행 횟수(ANH)를 단위 해머 실행 횟수(NH)로 설정하고(S60), 타겟 해머 실행 횟수(TNH)가 가용 해머 실행 횟수(ANH)보다 작은 경우(S50: NO), 타겟 해머 실행 횟수(TNH)를 단위 해머 실행 횟수(NH)로 설정할 수 있다(S70). 메모리 장치는, 도 6 및 7을 참조하여 전술한 바와 같이, 가변 해머 제어 모드(VHCM)에서 각각의 리프레쉬 사이클 시간(tRFC) 동안에 가변적인 단위 노말 실행 횟수(NN)에 상응하는 노말 리프레쉬 동작(NOR) 및 가변적인 단위 해머 실행 횟수(NH)에 상응하는 해머 리프레쉬 동작(HRO)을 수행할 수 있다(S80).
도 12 내지 15는 본 발명의 실시예들에 따른 메모리 장치의 가변 해머 제어 모드의 실시예들을 나타내는 타이밍도들이다.
도 12 내지 15에는 도시의 편의상 2개의 리프레쉬 코맨드들(REF) 사이의 하나의 평균 리프레쉬 인터벌 시간(tREFI)에 상응하는 동작이 도시되어 있다.
도 10, 12 내지 15를 참조하면, 타이밍 컨트롤러(110)는 리프레쉬 신호(IREF)에 응답하여 리프레쉬 클록 신호(RFCLK)를 발생할 수 있다. 리프레쉬 클록 신호(RFCLK)는 리프레쉬 사이클 시간(tRFC) 내에 수행될 수 있는 리프레쉬 동작의 횟수만큼 토글링할 수 있다. 타이밍 컨트롤러(110)는 고 온도 레벨(TLH), 중 온도 레벨(TLM) 및 저 온도 레벨(TLL)의 각각의 경우에 대하여, 리프레쉬 클록 신호(RFCLK)에 동기하여 노말 리프레쉬 동작의 타이밍을 나타내는 카운터 리프레쉬 신호(CREF) 및 해머 리프레쉬 동작의 타이밍을 나타내는 해머 리프레쉬 신호(HREF)를 발생할 수 있다. 카운터 리프레쉬 신호(CREF) 및 해머 리프레쉬 신호(HREF)는, 고 온도 레벨(TLH), 중 온도 레벨(TLM) 및 저 온도 레벨(TLL)의 각각의 경우에 대한 단위 노말 실행 횟수(NN) 및 단위 해머 실행 횟수(NH)만큼 토글링할 수 있다.
도 12 및 13의 동작은 도 6을 참조하여 설명한 가변 해머 제어 모드(VHCM)에서의 동작에 해당하고, 도 14 및 15의 동작은 도 7을 참조하여 설명한 가변 해머 제어 모드(VHCM)에서의 동작에 해당한다. 이하, 도 6, 7 및 10과 중복되는 설명을 생략한다.
일 실시예에서, 도 12에 도시된 바와 같이, 타이밍 컨트롤러(110)는 고 온도 레벨(TLH)에서의 동작 인터벌 시간(tRFOIH)보다 중 온도 레벨(TLM)에서의 동작 인터벌 시간(tRFOIM)을 증가하고, 중 온도 레벨(TLM)에서의 동작 인터벌 시간(tRFOIM)보다 저 온도 레벨(TLL)에서의 동작 인터벌 시간(tRFOIL)을 증가할 수 있다. 여기서 동작 인터벌 시간은 인접하는 2개의 리프레쉬 동작 사이의 시간을 나타낸다. 다시 말해, 타이밍 컨트롤러(110)는 메모리 셀 어레이의 동작 온도가 상대적으로 높은 제1 온도 레벨에서의 동작 인터벌 시간보다 메모리 셀 어레이의 동작 온도가 상대적으로 낮은 제2 온도 레벨에서의 동작 인터벌 시간을 증가할 수 있다.
이 경우, 고 온도 레벨(TLH)에서의 리프레쉬 사이클 시간(tRFCH), 중 온도 레벨(TLM)에서의 리프레쉬 사이클 시간(tRFCM) 및 저 온도 레벨(TLL)에서의 리프레쉬 사이클 시간(tRFCL)은 동일할 수 있다. 이 경우 메모리 컨트롤러는 상기 제1 온도 레벨에서의 리프레쉬 사이클 시간 및 상기 제2 온도 레벨에서의 리프레쉬 사이클 시간을 동일하게 유지할 수 있다. 다시 말해, 메모리 컨트롤러는 온도 레벨에 관계 없이 리프레쉬 사이클 시간을 동일하게 설정할 수 있다.
일 실시예에서, 도 13에 도시된 바와 같이, 타이밍 컨트롤러(110)는 고 온도 레벨(TLH)에서의 동작 인터벌 시간(tRFOIH), 중 온도 레벨(TLM)에서의 동작 인터벌 시간(tRFOIM) 및 저 온도 레벨(TLL)에서의 동작 인터벌 시간(tRFOIL)을 온도 레벨에 관계 없이 동일하게 유지할 수 있다. 다시 말해, 타이밍 컨트롤러(110)는 메모리 셀 어레이의 동작 온도가 상대적으로 높은 제1 온도 레벨에서의 동작 인터벌 시간 및 메모리 셀 어레이의 동작 온도가 상대적으로 낮은 제2 온도 레벨에서의 동작 인터벌 시간을 동일하게 유지할 수 있다.
이 경우, 중 온도 레벨(TLM)에서의 리프레쉬 사이클 시간(tRFCM)은 고 온도 레벨(TLH)에서의 리프레쉬 사이클 시간(tRFCH)보다 감소하고, 저 온도 레벨(TLL)에서의 리프레쉬 사이클 시간(tRFCL)은 중 온도 레벨(TLM)에서의 리프레쉬 사이클 시간(tRFCM)보다 감소할 수 있다. 이 경우, 메모리 컨트롤러는, 상기 제1 온도 레벨에서의 상기 리프레쉬 사이클 시간보다 상기 제2 온도 레벨에서의 상기 리프레쉬 사이클 시간을 감소할 수 있다. 다시 말해, 메모리 컨트롤러는 온도 레벨이 낮아질수록 리프레쉬 사이클 시간을 감소할 수 있다. 리프레쉬 사이클 시간을 감소함으로써, 리프레쉬 동작에 의한 시간 손실을 감소할 수 있고 메모리 장치 및 메모리 시스템의 성능을 향상시킬 수 있다.
일 실시예에서, 도 14에 도시된 바와 같이, 고 온도 레벨(TLH), 중 온도 레벨(TLM) 및 저 온도 레벨(TLL)의 각각에 대하여, 단위 노말 실행 횟수(NN)에 상응하는 노말 리프레쉬 동작(NOR)을 수행한 후에 단위 해머 실행 횟수(NH)에 상응하는 해머 리프레쉬 동작(HRO)을 수행할 수 있다. 다른 실시예에서, 도 15에 도시된 바와 같이, 노말 리프레쉬 동작(NOR) 및 해머 리프레쉬 동작(HRO)의 실행 순서를 적절하게 조절할 수 있다.
이하 도 16 내지 18을 참조하여, 도 9의 해머 어드레스 관리부(300)의 실시예들을 설명한다.
도 16은 도 9의 메모리 장치에 포함되는 해머 어드레스 관리부의 실시예를 나타내는 블록도이고, 도 17 및 18은 도 16의 해머 어드레스 관리부에 포함되는 액세스 스토리지의 실시예들을 나타내는 도면들이다.
도 16을 참조하면, 해머 어드레스 관리부(300)는 액세스 스토리지(access storage)(320) 및 스토리지 컨트롤러(storage controller)(340)를 포함할 수 있다.
액세스 스토리지(320)는 집중적으로 액세스되는 해머 어드레스(HADD)에 관한 정보를 저장한다.
일 실시예에서, 도 17에 도시된 바와 같이, 액세스 스토리지(320a)는 액세스 어드레스들 및 상기 액세스 어드레스들의 액세스 횟수들을 각각 나타내는 액세스 카운트 값들을 저장하기 위해 복수의 저장 유닛들(SU1~SUk)을 포함할 수 있다. 각각의 저장 유닛(SUi)(i=1~k)의 각각은, 각각의 뱅크 어드레스를 저장하는 뱅크 레지스터(BREGi), 각각의 행 어드레스를 저장하는 행 레지스터(RREGi) 및 각각의 액세스 카운트 값을 저장하는 카운트 레지스터(CREGi)를 포함한다.
스토리지 컨트롤러(340)는 메모리 컨트롤러(200)로부터 메모리 장치(400)로 전송되는 액세스 어드레스 신호(BANK_ADDR, ROW_ADDR)에 기초하여 액세스 스토리지(320a)를 제어한다. 액세스 어드레스 신호는 뱅크 어드레스 신호(BANK_ADDR) 및 행 어드레스 신호(ROW_ADDR)를 포함할 수 있다. 스토리지 컨트롤러(340)는 액세스 스토리지(320a)에 저장된 액세스 어드레스들 및 상기 액세스 카운트 값들에 기초하여 상기 액세스 어드레스들 중에서 해머 어드레스(HADD)를 결정하여 제공한다. 스토리지 컨트롤러(340)가 해머 어드레스(HADD)를 관리하고 결정하는 방법은 시스템의 특성에 따라서 다양하게 결정될 수 있을 것이다.
일 실시예에서, 도 18에 도시된 바와 같이, 액세스 스토리지(320b)는 복수의 저장 블록들(SBK_A, SBK_B, SBK_C, SBK_D) (321, 322, 323, 324)을 포함할 수 있고, 저장 블록들(321, 322, 323, 324)의 각각은 복수의 저장 유닛들(SU1~SUk)을 포함할 수 있다. 도 18에는 4개의 메모리 뱅크들(A, B, C, D)에 상응하는 구성을 도시하였으나, 저장 블록들의 개수는 메모리 장치의 구성에 따라서 다양하게 변경될 수 있다. 메모리 장치가 단일 뱅크 구조인 경우에는 액세스 스토리지(320b)는 하나의 저장 블록(321)만을 포함할 수 있다. 저장 블록들(321, 322, 323, 324)은 동일한 구성을 가질 수 있으며, 이하에서는 하나의 저장 블록(321)에 대해서 설명한다.
저장 유닛들(SU1~SUk)은 행 어드레스들을 저장하는 어드레스 레지스터들(AREG1~AREGk) 및 상기 행 어드레스들에 상응하는 액세스 카운트 값들을 각각 저장하는 카운트 레지스터들(CREG1~CREGk)을 포함할 수 있다.
저장 제어부(340)는 메모리 컨트롤러(100)로부터 메모리 장치(200)로 전송되는 액세스 어드레스 신호(BADD, XADD)에 기초하여 액세스 스토리지(320b)를 제어한다. 액세스 어드레스는 뱅크 어드레스(BADD) 및 행 어드레스(XADD)를 포함할 수 있으며, 메모리 장치(200)가 단일 뱅크 구조인 경우에는 뱅크 어드레스(BADD)는 생략될 수 있다. 저장 제어부(340)는 액세스 카운트 값들에 기초하여 저장된 행 어드레스들 중에서 해머 어드레스(HADD)를 결정하여 제공한다.
도 19는 워드라인 사이의 커플링에 의한 데이터 손상을 설명하기 위해 메모리 셀 어레이의 일부를 나타내는 도면이다.
도 19에는 메모리 셀 어레이 내에서 행 방향(X)으로 신장되고(extended) 열 방향(Y)으로 인접하여 순차적으로 배열된(arranged) 5개의 워드라인들(WLs-2, WLs-1, WLs, WLs+1, WLs+2), 열 방향(Y)으로 신장되고 행 방향(X)으로 인접하여 순차적으로 배열된 3개의 비트라인들(BLp-1, BLp, BLp+1) 및 이들에 각각 결합된 메모리 셀들(MC)이 도시되어 있다.
예를 들어, 가운데 워드라인(WLs)이 집중적으로 액세스되는 해머 어드레스(HADD)에 상응할 수 있다. 여기서 집중적으로 액세스된다는 것은 워드라인의 액티브 회수가 많거나 액티브 빈도가 높다는 것을 말한다. 해머 워드라인(WLs)이 액세스되어 액티브 및 프리차지되면, 즉 해머 워드라인(WLs)의 전압이 상승 및 하강하면, 인접 워드라인들(WLs-2, WLs-1, WLs+1, WLs+2) 사이에 발생하는 커플링 현상으로 인해 인접 워드라인들(WLs-2, WLs-1, WLs+1, WLs+2)의 전압이 함께 상승 및 하강하면서 인접 워드라인들(WLs-2, WLs-1, WLs+1, WLs+2)에 연결된 메모리 셀들(MC)에 충전된 셀 전하에 영향을 미친다. 해머 워드라인(WLs)이 빈번하게 액세스될수록 인접 워드라인들(WLs-2, WLs-1, WLs+1, WLs+2)에 연결된 메모리 셀들(MC)의 셀 전하가 소실되고 저장된 데이터가 손상될 가능성이 높아진다.
도 10의 어드레스 발생기(130)는 해머 어드레스(HADD)에 상응하는 행(WLs)과 물리적으로 인접하는 워드라인들(WLs-2, WLs-1, WLs+1, WLs+2)의 어드레스(HRFADDa, HRFADDb, HRFADDc, HRFADDd)를 나타내는 해머 리프레쉬 어드레스 신호(HRFADD)를 제공하고, 이러한 해머 리프레쉬 어드레스 신호(HRFADD)에 기초하여 인접 워드라인들(WLs-2, WLs-1, WLs+1, WLs+2)에 대한 해머 리프레쉬 동작을 추가적으로 수행함으로써 집중적인 액세스에 의한 메모리 셀들의 데이터 손상을 방지할 수 있다. 해머 리프레쉬 동작은 해머 워드라인(WLs)에 직접 인접한 2개의 워드라인들(WLs-1, WLs+1)에 대해서만 수행될 수 있고, 다음으로 인접한 2개의 워드라인들(WLs-2, WLs+2)까지 확장되어 수행될 수 있다.
도 20은 본 발명의 실시예들에 따른 메모리 장치를 나타내는 블록도이다. 도 20은 복수의 메모리 뱅크들의 액세스 어드레스들을 통합 관리하는 실시예를 설명하기 위한 것으로서 도 9에 도시된 구성 요소들 중 일부는 생략되어 있다.
도 20을 참조하면, 메모리 장치(501)는 메모리 셀 어레이가 복수의 메모리 뱅크들(531, 532, 533, 534)을 포함하는 멀티 뱅크 구조를 갖는다. 본 발명의 실시예들에 따른 리프레쉬 컨트롤러(101)는 타이밍 컨트롤러(111), 리프레쉬 카운터(121) 및 어드레스 발생기를 포함한다. 상기 어드레스 발생기는 복수의 서브 어드레스 발생기들(131, 132, 133, 134)을 포함한다.
타이밍 컨트롤러(111)는 리프레쉬 신호(IREF)에 응답하여 서로 선택적으로 활성화되는 카운터 리프레쉬 신호(CREF) 및 해머 리프레쉬 신호(HREF)를 발생한다. 리프레쉬 카운터(121)는 카운터 리프레쉬 신호(CREF)에 동기하여 순차적으로 변화하는 어드레스를 나타내는 카운터 리프레쉬 어드레스 신호(CRFADD)를 발생한다. 서브 어드레스 발생기들(131, 132, 133, 134)은 해머 어드레스 관리부(300)로부터 제공되는 해머 어드레스(HADD)를 수신하여 메모리 뱅크들(531, 532, 533, 534)에 해머 리프레쉬 어드레스 신호들(HRFADD1, HRFADD2, HRFADD3, HRFADD4)을 각각 발생한다. 카운터 리프레쉬 신호(CREF), 해머 리프레쉬 신호(HREF) 및 카운터 리프레쉬 어드레스 신호(CRFADD)는 각각 메모리 뱅크들(531, 532, 533, 534)에 대하여 공통적으로 제공될 수 있다. 일 실시예에서, 도 21을 참조하여 후술하는 바와 같이, 메모리 뱅크들(531, 532, 533, 534)에 각각 제공되는 해머 리프레쉬 어드레스 신호들(HRFADD1, HRFADD2, HRFADD3, HRFADD4)은 동일할 수 있다. 다른 실시예에서, 도 22를 참조하여 후술하는 바와 같이, 메모리 뱅크들(531, 532, 533, 534)에 각각 제공되는 해머 리프레쉬 어드레스 신호들(HRFADD1, HRFADD2, HRFADD3, HRFADD4)은 독립적으로 결정될 수 있다.
도 21 및 22는 본 발명의 실시예들에 따른 메모리 장치의 해머 리프레쉬 동작을 설명하기 위한 도면들이다.
도 20 및 21을 참조하면, 해머 리프레쉬 신호(HREF)의 활성화 시점(th)에서 리프레쉬 어드레스(RAp)를 나타내는 해머 리프레쉬 어드레스 신호(HRFADD)가 복수의 메모리 뱅크들(531, 532, 533, 534)에 공통으로 제공된다. 결과적으로 메모리 뱅크들(531, 532, 533, 534)에 각각 포함되고 상기 해머 리프레쉬 어드레스 신호(HRFADD)의 어드레스(RAp)에 상응하는 동일한 행의 메모리 셀들이 동시에 리프레쉬 될 수 있다.
도 20 및 22를 참조하면, 해머 리프레쉬 신호(HREF)의 활성화 시점(th)에서 리프레쉬 어드레스들(RAa, RAb, RAc, RAd)을 나타내는 해머 리프레쉬 어드레스 신호들(HRFADD1, HRFADD2, HRFADD3, HRFADD4)가 복수의 메모리 뱅크들(531, 532, 533, 534)에 각각 제공된다. 결과적으로 메모리 뱅크들(531, 532, 533, 534)에 각각 포함되고 서브 어드레스 발생기들(301, 302, 303, 304)로 발생되는 해머 리프레쉬 어드레스 신호들(HRFADD1, HRFADD2, HRFADD3, HRFADD4)의 리프레쉬 어드레스들((RAa, RAb, RAc, RAd)에 각각 상응하는 서로 다른 행들의 메모리 셀들이 동시에 리프레쉬될 수 있다.
도 23 및 24는 본 발명의 일 실시예에 따른 적층형 메모리 장치의 구조를 나타내는 도면들이다.
도 23을 참조하면, 반도체 메모리 장치(900)는 다수의 반도체 다이들 또는 반도체 레이어들(LA1 내지 LAk, k는 3이상의 자연수)을 구비할 수 있다. 가장 아래에 위치하는 반도체 레이어(LA1)는 마스터 레이어이고 나머지 반도체 레이어들(LA2 내지 LAk)은 슬레이브 레이어일 수 있다. 슬레이브 레이어들은 전술한 바와 같은 복수의 메모리 랭크들을 형성할 수 있다.
반도체 레이어들(LA1 내지 LAk)은 관통 비아(TSV)를 통해 신호를 서로 송수신하며, 마스터 레이어(LA1)는 칩 입출력 패드부를 통해 외부의 메모리 컨트롤러(미도시)와 통신할 수 있다. 상기 칩 입출력 패드부는 마스터 레이어(LA1)의 하면에 형성되거나 베이스 기판(미도시)에 형성될 수 있다.
제1 반도체 레이어(910) 내지 제k 반도체 레이어는 각각 메모리 셀 어레이 영역(921)을 구동하기 위한 각종 주변 회로들(922)을 구비한다. 예컨데, 주변 회로들(922)은 각 메모리 셀 어레이 영역(921)의 워드 라인을 구동하기 위한 로우 드라이버(X-Driver)와, 각 메모리 영역의 비트 라인을 구동하기 위한 컬럼 드라이버(Y-Driver)와, 데이터의 입출력을 제어하기 위한 데이터 입출력부, 외부로부터 커맨드(CMD)를 입력받아 버퍼링하는 커맨드 버퍼와, 외부로부터 어드레스를 입력받아 버퍼링하는 어드레스 버퍼 등을 구비할 수 있다.
제1 반도체 레이어(910)는 제어 로직을 더 포함할 수 있다. 제어 로직은 메모리 컨트롤러(미도시)로부터 제공되는 커맨드 및 어드레스 신호에 기초하여 메모리 영역(921)에 대한 액세스를 제어하고, 메모리 영역(921)을 액세스하기 위한 제어 신호들을 생성할 수 있다.
슬레이브 레이어에 해당하는 반도체 레이어들(LA2 내지 LAk)의 각각은 본 발명의 실시예들에 따른 멀티 뱅크 메모리 셀 어레이의 구조 및 이를 제어하기 위한 리프레쉬 컨트롤러를 포함할 수 있다. 리프레쉬 컨트롤러는 전술한 바와 같이 고정 해머 제어 모드(FHCM) 및 가변 해머 제어 모드(VHCM)를 선택적으로 수행할 수 있다.
도 24에는 고 대역폭 메모리의 구조의 일 예가 도시되어 있다. 도 24를 참조하면, 고 대역폭 메모리(HBM, high bandwidth memory)(1100)는 복수의 DRAM 반도체 다이들(1120, 1130, 1140, 1150)이 적층된 구조를 포함할 수 있다. 고 대역폭 메모리는 채널이라 칭하는 복수의 독립된 인터페이스들을 통하여 상기 적층된 구조의 고 대역폭 동작에 최적화될 수 있다. HBM 표준에 따라서 각각의 DRAM 스택은 최대 8개의 채널까지 지원할 수 있다. 도 24에는 4개의 DRAM 반도체 다이들이 적층되고 각각의 DRAM 반도체 다이가 2개의 채널(CHANNEL0, CHANNEL1)을 지원하는 예가 도시되어 있다. 각각의 반도체 다이는 상기 적층 구조에 추가적인 커패시티(capacity) 및 추가적인 채널을 제공할 수 있다. 각각의 채널은 DRAM 뱅크들의 독립된 세트에 대한 액세스를 제공한다. 하나의 채널로부터의 리퀘스트는 다른 채널에 부착된 데이터를 액세스하지 못한다. 채널들은 독립적으로 클록킹되고 서로 동기화될 필요가 없다.
고 대역폭 메모리(1100)는 스택 구조의 하부에 위치하고 신호의 재분배 및 다른 기능들을 제공하는 버퍼 다이 또는 인터페이스 다이(1110)를 선택적으로 포함할 수 있다. DRAM 반도체 다이들(1120, 1130, 1140, 1150)에 통상적으로 구현되는 기능들이 이러한 인터페이스 다이(1110)에 구현될 수 있다.
DRAM 반도체 다이들(1120, 1130, 1140, 1150)의 각각은 본 발명의 실시예들에 따른 멀티 뱅크 메모리 셀 어레이의 구조 및 이를 제어하기 위한 리프레쉬 컨트롤러를 포함할 수 있다. 리프레쉬 컨트롤러는 전술한 바와 같이 고정 해머 제어 모드(FHCM) 및 가변 해머 제어 모드(VHCM)를 선택적으로 수행할 수 있다.
도 25는 본 발명의 실시예들에 따른 메모리 장치를 모바일 시스템에 응용한 예를 나타내는 블록도이다.
도 25를 참조하면, 모바일 시스템(1200)은 어플리케이션 프로세서(1210), 통신(Connectivity)부(1220), 메모리 장치(1230), 비휘발성 메모리 장치(1240), 사용자 인터페이스(1250) 및 파워 서플라이(1260)를 포함한다. 실시예에 따라, 모바일 시스템(1200)은 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(Personal Digital Assistant; PDA), 휴대형 멀티미디어 플레이어(Portable Multimedia Player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(Portable Game Console), 네비게이션(Navigation) 시스템 등과 같은 임의의 모바일 시스템일 수 있다.
어플리케이션 프로세서(1210)는 인터넷 브라우저, 게임, 동영상 등을 제공하는 어플리케이션들을 실행할 수 있다. 통신부(1220)는 외부 장치와 무선 통신 또는 유선 통신을 수행할 수 있다. 메모리 장치(1230)는 어플리케이션 프로세서(1210)에 의해 처리되는 데이터를 저장하거나, 동작 메모리(Working Memory)로서 작동할 수 있다. 비휘발성 메모리 장치(1240)는 모바일 시스템(1200)을 부팅하기 위한 부트 이미지를 저장할 수 있다. 사용자 인터페이스(1250)는 키패드, 터치 스크린과 같은 하나 이상의 입력 장치, 및/또는 스피커, 디스플레이 장치와 같은 하나 이상의 출력 장치를 포함할 수 있다. 파워 서플라이(1260)는 모바일 시스템(1200)의 동작 전압을 공급할 수 있다.
메모리 장치(1230)는 전술한 바와 같은 리프레쉬 컨트롤러(RFCON)(100) 및 해머 어드레스 관리부(HMMAG)(300)를 포함할 수 있다. 해머 어드레스 관리부(300)는 메모리 장치(1230)의 메모리 셀 어레이에 대한 액세스 어드레스들을 관리하고 해머 리프레쉬 동작을 위해 상기 액세스 어드레스들 중에서 집중적으로 액세스되는 해머 어드레스를 제공한다. 리프레쉬 컨트롤러(100)는 전술한 바와 같이 고정 해머 제어 모드(FHCM) 및 가변 해머 제어 모드(VHCM)를 선택적으로 수행할 수 있다.
일 실시예에서, 해머 어드레스 관리부(300)는 어플리케이션 프로세서(1210)의 메모리 컨트롤러에 포함되고, 리프레쉬 컨트롤러(100)는 메모리 장치(1230)에 포함될 수도 있다.
이상 설명한 바와 같이, 본 발명의 실시예들에 따른 메모리 시스템 및 메모리 장치의 리프레쉬 제어 방법은 온도 정보에 기초하여 단위 노말 실행 횟수에 대한 단위 해머 실행 횟수의 비율을 나타내는 해머 비율을 가변함으로써 메모리 장치에 저장되는 데이터의 해머 어택에 의한 손실을 효율적으로 방어하고 메모리 장치 및 메모리 시스템의 동작 신뢰성을 향상시킬 수 있다.
본 발명의 실시예들은 리프레쉬가 요구되는 메모리 장치 및 이를 포함하는 시스템에 유용하게 이용될 수 있다. 특히 본 발명의 실시예들은 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive; SSD), 임베디드 멀티미디어 카드(eMMC, embedded multimedia card), 컴퓨터(computer), 노트북(laptop), 핸드폰(cellular phone), 스마트폰(smart phone), MP3 플레이어, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 디지털 TV, 디지털 카메라, 포터블 게임 콘솔(portable game console), 네비게이션(navigation) 기기, 웨어러블(wearable) 기기, IoT(internet of things;) 기기, IoE(internet of everything:) 기기, e-북(e-book), VR(virtual reality) 기기, AR(augmented reality) 기기, 서버 시스템, 오토모티브 장치 등과 같은 전자 기기에 더욱 유용하게 적용될 수 있다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 평균 리프레쉬 인터벌 시간의 간격으로 리프레쉬 코맨드들을 발생하는 메모리 컨트롤러; 및
    상기 메모리 컨트롤러로부터 각각의 리프레쉬 코맨드가 수신되는 시점부터 다른 코맨드의 발생이 금지되는 리프레쉬 사이클 시간 동안에 리프레쉬 동작을 수행하는 메모리 장치를 포함하고,
    상기 메모리 장치는,
    복수의 워드라인들에 연결되는 메모리 셀들을 포함하는 메모리 셀 어레이;
    상기 메모리 셀 어레이의 동작 온도를 측정하여 온도 정보를 제공하는 온도 센서; 및
    리프레쉬 주기 동안에 상기 복수의 워드라인들을 하나씩 순차적으로 선택하여 리프레쉬하는 노말 리프레쉬 동작 및 상기 복수의 워드라인들 중에서 집중적으로 액세스되는 워드라인과 인접하는 워드라인을 선택하여 리프레쉬하는 해머 리프레쉬 동작을 제어하고, 상기 리프레쉬 사이클 시간 동안에 실행되는 상기 노말 리프레쉬 동작의 단위 노말 실행 횟수에 대한 상기 리프레쉬 사이클 시간 동안에 실행되는 상기 해머 리프레쉬 동작의 단위 해머 실행 횟수의 비율을 나타내는 해머 비율을 가변하는 리프레쉬 컨트롤러를 포함하는 메모리 시스템.
  2. 제1 항에 있어서,
    상기 메모리 컨트롤러는,
    상기 메모리 셀 어레이의 동작 온도가 상대적으로 높은 제1 온도 레벨 및 상기 메모리 셀 어레이의 동작 온도가 상대적으로 낮은 제2 온도 레벨에 대하여,
    가변 해머 제어 모드에서 상기 제1 온도 레벨에서의 상기 평균 리프레쉬 인터벌 시간 및 상기 제2 온도 레벨에서의 상기 평균 리프레쉬 인터벌 시간을 동일하게 유지하고,
    상기 가변 해머 제어 모드에서 상기 제1 온도 레벨에서의 상기 해머 비율보다 상기 제2 온도 레벨에서의 상기 해머 비율을 증가하는 것을 특징으로 하는 메모리 시스템.
  3. 제2 항에 있어서,
    상기 리프레쉬 컨트롤러는,
    상기 가변 해머 제어 모드에서 상기 온도 센서로부터 제공되는 상기 온도 정보에 기초하여 상기 해머 비율을 가변하는 것을 특징으로 하는 메모리 시스템.
  4. 제2 항에 있어서,
    상기 메모리 컨트롤러는 상기 메모리 장치로부터 수신되는 상기 온도 정보에 기초하여 모드 레지스터 셋(MRS) 기입 코맨드를 통하여 해머 제어 정보를 상기 메모리 장치에 전송하고,
    상기 메모리 장치는 상기 메모리 컨트롤러로부터 수신되는 상기 해머 제어 정보를 모드 레지스터에 저장하고,
    상기 리프레쉬 컨트롤러는 상기 가변 해머 제어 모드에서 상기 모드 레지스터에 저장된 해머 제어 정보에 기초하여 상기 해머 비율을 가변하는 것을 특징으로 하는 메모리 시스템.
  5. 제2 항에 있어서,
    상기 리프레쉬 컨트롤러는,
    상기 가변 해머 제어 모드에서 상기 제1 온도 레벨에서의 상기 단위 노말 실행 횟수보다 상기 제2 온도 레벨에서의 상기 단위 노말 실행 횟수를 감소하고,
    상기 가변 해머 제어 모드에서 상기 제1 온도 레벨에서의 상기 단위 해머 실행 횟수 및 상기 제2 온도 레벨에서의 상기 단위 해머 실행 횟수를 동일하게 유지하는 것을 특징으로 하는 메모리 시스템.
  6. 제2 항에 있어서,
    상기 리프레쉬 컨트롤러는,
    상기 가변 해머 제어 모드에서 상기 제1 온도 레벨에서의 상기 단위 노말 실행 횟수보다 상기 제2 온도 레벨에서의 상기 단위 노말 실행 횟수를 감소하고,
    상기 가변 해머 제어 모드에서 상기 제1 온도 레벨에서의 상기 단위 해머 실행 횟수보다 상기 제2 온도 레벨에서의 상기 단위 해머 실행 횟수를 증가하는 것을 특징으로 하는 메모리 시스템.
  7. 제2 항에 있어서,
    상기 리프레쉬 컨트롤러는,
    상기 리프레쉬 사이클 시간 내에 실행이 요구되는 상기 해머 리프레쉬 동작의 타겟 해머 실행 횟수 및 상기 리프레쉬 사이클 시간 내에 실행이 가능한 상기 해머 리프레쉬 동작의 가용 해머 실행 횟수를 비교하고,
    상기 타겟 해머 실행 횟수가 상기 가용 해머 실행 횟수보다 큰 경우, 상기 가용 해머 실행 횟수를 상기 단위 해머 실행 횟수로 설정하고,
    상기 타겟 해머 실행 횟수가 상기 가용 해머 실행 횟수보다 작은 경우, 상기 타겟 해머 실행 횟수를 상기 단위 해머 실행 횟수로 설정하는 것을 특징으로 하는 메모리 시스템.
  8. 제2 항에 있어서,
    상기 메모리 컨트롤러는,
    고정 해머 제어 모드에서 상기 제1 온도 레벨에서의 상기 평균 리프레쉬 인터벌 시간보다 상기 제2 온도 레벨에서의 상기 평균 리프레쉬 인터벌 시간을 증가하고,
    상기 리프레쉬 컨트롤러는,
    상기 고정 해머 제어 모드에서 상기 단위 노말 실행 횟수 및 상기 단위 해머 실행 횟수를 상기 동작 온도에 관계 없이 동일하게 유지하는 것을 특징으로 하는 메모리 시스템.
  9. 메모리 장치에 포함되는 메모리 셀 어레이의 동작 온도를 측정하여 온도 정보를 제공하는 단계;
    메모리 컨트롤러로부터 평균 리프레쉬 인터벌 시간의 간격으로 리프레쉬 코맨드들을 수신하는 단계;
    리프레쉬 주기 동안에 복수의 워드라인들의 각각을 한번씩 리프레쉬하는 노말 리프레쉬 동작을 수행하는 단계;
    상기 복수의 워드라인들 중에서 집중적으로 액세스되는 워드라인과 인접하는 워드라인을 선택하여 리프레쉬하는 해머 리프레쉬 동작을 수행하는 단계; 및
    상기 온도 정보에 기초하여 각각의 리프레쉬 코맨드가 수신되는 시점부터 다른 코맨드의 발생이 금지되는 리프레쉬 사이클 시간 동안에 실행되는 상기 노말 리프레쉬 동작의 단위 노말 실행 횟수에 대한 상기 리프레쉬 사이클 시간 동안에 실행되는 상기 해머 리프레쉬 동작의 단위 해머 실행 횟수의 비율을 나타내는 해머 비율을 가변하는 단계를 포함하는 메모리 장치의 리프레쉬 제어 방법.
  10. 제9 항에 있어서,
    상기 메모리 셀 어레이의 동작 온도가 상대적으로 높은 제1 온도 레벨 및 상기 메모리 셀 어레이의 동작 온도가 상대적으로 낮은 제2 온도 레벨에 대하여,
    가변 해머 제어 모드에서 상기 제1 온도 레벨에서의 상기 평균 리프레쉬 인터벌 시간 및 상기 제2 온도 레벨에서의 상기 평균 리프레쉬 인터벌 시간을 동일하게 유지하는 단계; 및
    고정 해머 제어 모드에서 상기 제1 온도 레벨에서의 상기 평균 리프레쉬 인터벌 시간보다 상기 제2 온도 레벨에서의 상기 평균 리프레쉬 인터벌 시간을 감소하는 단계를 더 포함하는 것을 특징으로 하는 메모리 장치의 리프레쉬 제어 방법.
KR1020200155414A 2020-11-19 2020-11-19 해머 리프레쉬 동작을 수행하는 메모리 시스템 및 메모리 장치의 리프레쉬 제어 방법 KR20220068532A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200155414A KR20220068532A (ko) 2020-11-19 2020-11-19 해머 리프레쉬 동작을 수행하는 메모리 시스템 및 메모리 장치의 리프레쉬 제어 방법
US17/399,402 US11508429B2 (en) 2020-11-19 2021-08-11 Memory system performing hammer refresh operation and method of controlling refresh of memory device
CN202111368418.4A CN114550768A (zh) 2020-11-19 2021-11-18 存储器***、控制存储器装置的刷新的方法、存储器装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200155414A KR20220068532A (ko) 2020-11-19 2020-11-19 해머 리프레쉬 동작을 수행하는 메모리 시스템 및 메모리 장치의 리프레쉬 제어 방법

Publications (1)

Publication Number Publication Date
KR20220068532A true KR20220068532A (ko) 2022-05-26

Family

ID=81586798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200155414A KR20220068532A (ko) 2020-11-19 2020-11-19 해머 리프레쉬 동작을 수행하는 메모리 시스템 및 메모리 장치의 리프레쉬 제어 방법

Country Status (3)

Country Link
US (1) US11508429B2 (ko)
KR (1) KR20220068532A (ko)
CN (1) CN114550768A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102410924B1 (ko) * 2018-05-14 2022-06-20 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 리프레쉬 제어 회로, 메모리 장치 및 메모리 장치의 동작 방법
KR20220090937A (ko) * 2020-12-23 2022-06-30 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
US11922031B1 (en) * 2022-09-23 2024-03-05 Micron Technology, Inc. Apparatus with directed refresh management mechanism
US20240160732A1 (en) * 2022-11-10 2024-05-16 Samsung Electronics Co., Ltd. Memory device, operating method of memory device, and memory system
CN117393016B (zh) * 2023-12-11 2024-03-08 浙江力积存储科技有限公司 三维存储器架构及其刷新方法和存储器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236110B2 (en) 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
US9286964B2 (en) 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
KR102285772B1 (ko) 2015-02-02 2021-08-05 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
KR102399475B1 (ko) * 2015-12-28 2022-05-18 삼성전자주식회사 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
US9741421B1 (en) 2016-04-05 2017-08-22 Micron Technology, Inc. Refresh circuitry
KR20180081989A (ko) 2017-01-09 2018-07-18 삼성전자주식회사 메모리 장치 및 그것의 리프레시 방법
KR20190123875A (ko) * 2018-04-25 2019-11-04 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
KR102410924B1 (ko) * 2018-05-14 2022-06-20 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 리프레쉬 제어 회로, 메모리 장치 및 메모리 장치의 동작 방법
US10504577B1 (en) 2018-11-05 2019-12-10 Micron Technology, Inc. Apparatus with a row hit rate/refresh management mechanism
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
US10770127B2 (en) * 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US10790005B1 (en) * 2019-04-26 2020-09-29 Micron Technology, Inc. Techniques for reducing row hammer refresh

Also Published As

Publication number Publication date
CN114550768A (zh) 2022-05-27
US20220157373A1 (en) 2022-05-19
US11508429B2 (en) 2022-11-22

Similar Documents

Publication Publication Date Title
KR102410924B1 (ko) 해머 리프레쉬 동작을 수행하는 리프레쉬 제어 회로, 메모리 장치 및 메모리 장치의 동작 방법
CN108154895B (zh) 执行锤击刷新操作和关联操作的存储器设备和存储器***
US11631450B2 (en) Partial refresh technique to save memory refresh power
KR102329673B1 (ko) 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR20220068532A (ko) 해머 리프레쉬 동작을 수행하는 메모리 시스템 및 메모리 장치의 리프레쉬 제어 방법
TWI735727B (zh) 記憶體裝置以及其刷新方法及記憶體系統
KR102453542B1 (ko) 스킵 연산 모드를 지원하는 메모리 장치 및 그 동작 방법
KR20170057704A (ko) 액세스 동작과 리프레쉬 동작의 충돌을 제어하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR20170024307A (ko) 내장형 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
KR20170045795A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
US12020738B2 (en) Memory device and operating method thereof
EP4141872A1 (en) Memory controller and memory system including the same
US7345940B2 (en) Method and circuit configuration for refreshing data in a semiconductor memory
TW202310202A (zh) 記憶體裝置
US10325643B2 (en) Method of refreshing memory device and memory system based on storage capacity
US11901025B2 (en) Semiconductor memory device and method of operating semiconductor memory device
KR20230045774A (ko) 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
KR102458340B1 (ko) 메모리 장치
US10978133B2 (en) Memory device and memory system comprising the same
US11475936B2 (en) Memory and memory system
US20240144988A1 (en) Memory device, memory system including memory device, and method of operating memory device
KR20230014032A (ko) 반도체 메모리 장치 및 메모리 시스템
KR20230087339A (ko) 반도체 메모리 장치
KR20230068232A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20240014439A (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템

Legal Events

Date Code Title Description
A201 Request for examination