CN108270346B - 电力电路以及驱动电路 - Google Patents

电力电路以及驱动电路 Download PDF

Info

Publication number
CN108270346B
CN108270346B CN201711071829.0A CN201711071829A CN108270346B CN 108270346 B CN108270346 B CN 108270346B CN 201711071829 A CN201711071829 A CN 201711071829A CN 108270346 B CN108270346 B CN 108270346B
Authority
CN
China
Prior art keywords
node
terminal
transistor
normally
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711071829.0A
Other languages
English (en)
Other versions
CN108270346A (zh
Inventor
杨长暻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anchorage Semiconductor Co ltd
Original Assignee
Delta Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delta Electronics Inc filed Critical Delta Electronics Inc
Publication of CN108270346A publication Critical patent/CN108270346A/zh
Application granted granted Critical
Publication of CN108270346B publication Critical patent/CN108270346B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Dc-Dc Converters (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

一种电力电路包括根据驱动节点的电压产生功率电流的功率晶体管以及包括第一自举电路、第二自举电路、前置驱动电路以及迟滞电路的驱动电路。第一自举电路包括根据上桥电压将供应电压提供至驱动节点的上桥晶体管、根据第一内部信号将驱动节点耦接至接地端的下桥晶体管以及电荷泵。电荷泵耦接至上桥电压以及驱动节点，且根据第一内部信号以及第二内部信号产生超过供应电压的上桥电压。第二自举电路根据第二内部信号，产生第一内部信号。前置驱动电路根据第三内部信号，产生第二内部信号。迟滞电路根据控制信号，产生第三内部信号。

Description

电力电路以及驱动电路
技术领域
本发明涉及整合氮化镓(GaN)功率元件的驱动电路。
背景技术
在一个电力电路中，往往需要利用电荷泵将供应电压升压至更高的电压来驱动功率晶体管。图1是显示一般的电力电路。如图1所示的电力电路100中，上桥驱动电路DRV1用以驱动第一功率晶体管110A，下桥驱动电路DRV2用以驱动第二功率晶体管110B。此外，升压电容CB以及升压二极管DB用以将供应电压VDD升压至升压电压VB，使得第一功率晶体管110A能够完全导通。因此，第一功率晶体管110A由输入电压VIN所供应，第二功率晶体管110B能够通过电感L以及电容C来驱动负载装置RL。
因为电感L会在切换节点SW上产生显著的寄生效应，如通过第二功率晶体管110B的导通的内接二极管(body diode)而在切换节点SW上产生负电压突波，这些寄生效应会在升压电容CB经由功率晶体管充电时干扰升压电压VB。因此，需要降低驱动电路的寄生效应。
发明内容
本发明提出一种电力电路，包括：一功率晶体管以及一驱动电路。上述功率晶体管根据一驱动节点的一驱动电压，而将一功率电流流至一接地端。上述驱动电路，包括：一第一自举电路、一第二自举电路、一前置驱动电路以及一迟滞电路。上述第一自举电路，包括：一上桥晶体管、一下桥晶体管以及一电荷泵。上述上桥晶体管根据一上桥节点的一上桥电压，将一供应电压提供至上述驱动节点。上述下桥晶体管根据一第一内部信号，将上述驱动节点耦接至上述接地端。上述电荷泵耦接至上述上桥节点以及上述驱动节点，其中上述电荷泵用以根据上述第一内部信号以及第二内部信号而产生上述上桥电压，其中上述上桥电压超过上述供应电压。上述第二自举电路接收上述第二内部信号而于一第一内部节点产生上述第一内部信号。上述前置驱动电路接收一第三内部信号而于一第二内部节点产生上述第二内部信号，其中上述第二自举电路以及上述前置驱动电路用以增进上述控制信号的驱动能力。上述迟滞电路接收一控制信号而于一第三内部节点产生上述第三内部信号，并且用以提供一迟滞功能给上述控制信号。
根据本发明的一实施例，上述上桥晶体管以及上述下桥晶体管为常闭晶体管。
根据本发明的一实施例，上述功率晶体管为一氮化镓晶体管。
根据本发明的一实施例，上述电荷泵包括：一第一常开晶体管、一回授常闭晶体管、一第一开关、一第一常闭晶体管、一第二常闭晶体管、一第一电容、一第三常闭晶体管以及一第四常闭晶体管。上述第一常开晶体管包括源极端、栅极端以及漏极端，其中源极端以及栅极端耦接至一回授节点，漏极端接收上述供应电压的供电。上述回授常闭晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端耦接至上述驱动节点，漏极端耦接至上述回授节点。上述第一开关用以根据上述回授节点的电压而将一第一节点耦接至上述接地端。上述第一常闭晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述第一节点，栅极端耦接至上述上桥节点，漏极端由上述供应电压供电。上述第二常闭晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第一内部信号，上述漏极端耦接至上述第一节点。上述第一电容耦接于上述第一节点以及上述上桥节点之间。上述第三常闭晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述上桥节点，栅极端接收上述第二内部信号，漏极端由上述供应电压供电。上述第四常闭晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第一内部信号，漏极端耦接至上桥节点。
根据本发明的一实施例，当上述第二内部信号是位于一高电压位准时，上述内部信号是位于一低电压位准，上述驱动电压是位于上述低电压位准上述回授节点的电压是由上述第一常开晶体管拉高而将上述第一开关导通，使得上述第一电容由上述供应电压经由上述第三常闭晶体管以及上述第一开关充电以及上述第一节点经由上述第一常闭晶体管充电，其中当上述上桥电压被拉高而导通上述第一常闭晶体管时，上述第一节点的电压被拉高而升压上述上桥电压，使得上述上桥晶体管完全导通，其中当上述驱动电压被拉高而导通上述回授常闭晶体管时，上述第一开关不导通使得上述第一节点的电压被拉高至上述供应电压。
根据本发明的一实施例，上述第二自举电路包括：一第五常闭晶体管、一第六常闭晶体管、一第二电容、一第一单向导通装置、一第一电阻以及一第二开关。上述第五常闭晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述第一内部节点，栅极端耦接至一第二节点，漏极端由上述供应电压供电。上述第六常闭晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第二内部信号，漏极端耦接至上述第一内部节点。上述第二电容耦接于一第三节点以及上述第一内部节点之间。上述第一单向导通装置单方向地将上述供应电压提供至上述第三节点。上述第一电阻耦接于上述第二节点以及上述第三节点之间。上述第二开关用以根据上述第二内部信号而将上述第二节点耦接至上述接地端。
根据本发明的一实施例，当上述第二内部信号是位于一高电压位准时，上述第六常闭晶体管以及上述第二开关皆导通，上述供应电压通过上述第一单向导通装置以及上述第六常闭晶体管而对第二电容充电，其中当上述第二内部信号是位于一低电压位准时，上述第六常闭晶体管以及上述第二开关为不导通，上述第一电阻将上述第三节点的电压提供至上述第二节点而导通上述第五常闭晶体管，其中当上述第五常闭晶体管导通而将上述第一内部信号拉高时，上述第三节点的电压为上述第二电容的跨压以及上述第一内部信号之和，用以完全导通上述第五常闭晶体管。
根据本发明的一实施例，上述第二自举电路还包括：
一第二常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端耦接至上述第一内部节点，漏极端由上述供应电压所供电，其中上述第二常开晶体管用以增进上述第五常闭晶体管的驱动能力。
根据本发明的另一实施例，上述第二自举电路包括：一第五常闭晶体管、一第六常闭晶体管、一第二单向导通装置、一第三电容、一放电电阻、一第三单向导通装置、一第四单方向导通装置以及一第三开关。上述第五常闭晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述第一内部节点，栅极端耦接至一第二节点，漏极端由上述供应电压供电。上述第六常闭晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第二内部信号，漏极端耦接至上述第一内部节点。上述第二单向导通装置单方向地将上述供应电压提供至一第三节点。上述第三电容耦接于一第三节点以及一充电节点之间。上述放电电阻耦接于上述第二节点以及上述第三节点之间。当上述充电节点的电压超过上述第二节点的电压时，上述第三单向导通装置单方向地将上述充电节点耦接至上述第二节点。当上述第一内部信号超过上述充电节点的电压时，上述第四单向导通装置单方向地将上述第一内部信号提供至上述充电节点。上述第三开关接收上述控制信号且用以根据上述控制信号而将上述上桥节点耦接至上述接地端。
根据本发明的一实施例，上述第二单向导通装置、上述第三单向导通装置以及上述第四单向导通装置为一二极管或耦接为二极管形式的一常闭晶体管。
根据本发明的一实施例，当上述第二内部信号是位于一高电压位准时，上述第三开关皆导通且上述供应电压通过上述第二单向导通装置、上述第三单向导通装置以及上述第三开关而对上述第三电容充电，其中当上述第二内部信号是位于一低电压位准时，上述第三开关为不导通，上述第四单向导通装置将上述第一内部信号提供至上述充电节点，上述第三节点通过上述放电电阻而放电至上述第二节点。
根据本发明的一实施例，上述第二自举电路还包括一第二常开晶体管。上述第二常开晶体管包括源极端、栅极端以及漏极端，其中源极端以及栅极端耦接至上述第一内部节点，漏极端由上述供应电压所供电，其中上述第二常开晶体管用以增进上述第五常闭晶体管的驱动能力。
根据本发明的另一实施例，上述第二自举电路还包括一上桥常开晶体管。上述上桥常开晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述驱动节点，漏极端耦接至上述驱动节点，漏极端由上述供应电压供应，其中上述上桥常开晶体管用以增进上述上桥晶体管的驱动能力。
根据本发明的一实施例，前置驱动电路包括：一驱动常开晶体管以及一第七常闭晶体管。上述驱动常开晶体管包括源极端、栅极端以及漏极端，其中源极端以及栅极端耦接至上述第二内部节点，漏极端由上述供应电压供电。上述第七常闭晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第三内部信号，漏极端耦接至上述第二内部节点。
根据本发明的一实施例，上述迟滞电路包括：一第二电阻、一第八常闭晶体管、一第九常闭晶体管、一第十常闭晶体管以及一第三电阻。上述第二电阻耦接于上述供应电压以及上述第三内部节点之间。上述第八常闭晶体管包括耦接至一第四节点的栅极端、耦接至一第五节点的源极端以及耦接至上述第二电阻的漏极端。上述第九常闭晶体管包括耦接至上述第四节点的栅极端、耦接至上述接地端的源极端以及耦接至上述第五节点的漏极端。上述第十常闭晶体管包括耦接至上述第八常闭晶体管的漏极端的栅极端、耦接至上述第五节点的源极端以及由上述供应电压供电的漏极端。上述第三电阻将上述控制信号提供至上述第四节点。
本发明更提出一种驱动电路，用以驱动一功率晶体管，其中上述功率晶体管根据一驱动节点的电压而产生一功率电流流至一接地端，其中上述驱动电路包括：一第一自举电路、一第二自举电路、一前置驱动电路以及一迟滞电路。上述第一自举电路，包括：一上桥晶体管、一下桥晶体管以及一电荷泵。上述上桥晶体管根据一上桥节点的一上桥电压，将一供应电压提供至上述驱动节点。上述下桥晶体管根据一第一内部信号，将上述驱动节点耦接至上述接地端。上述电荷泵耦接至上述上桥节点以及上述驱动节点，其中上述电荷泵用以根据上述第一内部信号以及第二内部信号而产生上述上桥电压，其中上述上桥电压超过上述供应电压。上述第二自举电路接收上述第二内部信号而于一第一内部节点产生上述第一内部信号。上述前置驱动电路接收一第三内部信号而于一第二内部节点产生上述第二内部信号，其中上述第二自举电路以及上述前置驱动电路用以增进上述控制信号的驱动能力。上述迟滞电路接收一控制信号而于一第三内部节点产生上述第三内部信号，并且用以提供一迟滞功能给上述控制信号。
根据本发明的一实施例，上述上桥晶体管以及上述下桥晶体管为常闭晶体管。
根据本发明的一实施例，上述功率晶体管为一氮化镓晶体管。
根据本发明的一实施例，上述电荷泵包括：一第一常开晶体管、一回授常闭晶体管、一第一开关、一第一常闭晶体管、一第二常闭晶体管、一第一电容、一第三常闭晶体管以及一第四常闭晶体管。上述第一常开晶体管包括源极端、栅极端以及漏极端，其中源极端以及栅极端耦接至一回授节点，漏极端接收上述供应电压的供电。上述回授常闭晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端耦接至上述驱动节点，漏极端耦接至上述回授节点。上述第一开关用以根据上述回授节点的电压而将一第一节点耦接至上述接地端。上述第一常闭晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述第一节点，栅极端耦接至上述上桥节点，漏极端由上述供应电压供电。上述第二常闭晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第一内部信号，上述漏极端耦接至上述第一节点。上述第一电容耦接于上述第一节点以及上述上桥节点之间。上述第三常闭晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述上桥节点，栅极端接收上述第二内部信号，漏极端由上述供应电压供电。上述第四常闭晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第一内部信号，漏极端耦接至上桥节点。
根据本发明的一实施例，当上述第二内部信号是位于一高电压位准时，上述内部信号是位于一低电压位准，上述驱动电压是位于上述低电压位准上述回授节点的电压是由上述第一常开晶体管拉高而将上述第一开关导通，使得上述第一电容由上述供应电压经由上述第三常闭晶体管以及上述第一开关充电以及上述第一节点经由上述第一常闭晶体管充电，其中当上述上桥电压被拉高而导通上述第一常闭晶体管时，上述第一节点的电压被拉高而升压上述上桥电压，使得上述上桥晶体管完全导通，其中当上述驱动电压被拉高而导通上述回授常闭晶体管时，上述第一开关不导通使得上述第一节点的电压被拉高至上述供应电压。
根据本发明的一实施例，上述第二自举电路包括：一第五常闭晶体管、一第六常闭晶体管、一第二电容、一第一单向导通装置、一第一电阻以及一第二开关。上述第五常闭晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述第一内部节点，栅极端耦接至一第二节点，漏极端由上述供应电压供电。上述第六常闭晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第二内部信号，漏极端耦接至上述第一内部节点。上述第二电容耦接于一第三节点以及上述第一内部节点之间。上述第一单向导通装置单方向地将上述供应电压提供至上述第三节点。上述第一电阻耦接于上述第二节点以及上述第三节点之间。上述第二开关用以根据上述第二内部信号而将上述第二节点耦接至上述接地端。
根据本发明的一实施例，当上述第二内部信号是位于一高电压位准时，上述第六常闭晶体管以及上述第二开关皆导通，上述供应电压通过上述第一单向导通装置以及上述第六常闭晶体管而对第二电容充电，其中当上述第二内部信号是位于一低电压位准时，上述第六常闭晶体管以及上述第二开关为不导通，上述第一电阻将上述第三节点的电压提供至上述第二节点而导通上述第五常闭晶体管，其中当上述第五常闭晶体管导通而将上述第一内部信号拉高时，上述第三节点的电压为上述第二电容的跨压以及上述第一内部信号之和，用以完全导通上述第五常闭晶体管。
根据本发明的一实施例，上述第二自举电路还包括：
一第二常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端耦接至上述第一内部节点，漏极端由上述供应电压所供电，其中上述第二常开晶体管用以增进上述第五常闭晶体管的驱动能力。
根据本发明的另一实施例，上述第二自举电路包括：一第五常闭晶体管、一第六常闭晶体管、一第二单向导通装置、一第三电容、一放电电阻、一第三单向导通装置、一第四单方向导通装置以及一第三开关。上述第五常闭晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述第一内部节点，栅极端耦接至一第二节点，漏极端由上述供应电压供电。上述第六常闭晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第二内部信号，漏极端耦接至上述第一内部节点。上述第二单向导通装置单方向地将上述供应电压提供至一第三节点。上述第三电容耦接于一第三节点以及一充电节点之间。上述放电电阻耦接于上述第二节点以及上述第三节点之间。当上述充电节点的电压超过上述第二节点的电压时，上述第三单向导通装置单方向地将上述充电节点耦接至上述第二节点。当上述第一内部信号超过上述充电节点的电压时，上述第四单向导通装置单方向地将上述第一内部信号提供至上述充电节点。上述第三开关接收上述控制信号且用以根据上述控制信号而将上述上桥节点耦接至上述接地端。
根据本发明的一实施例，上述第二单向导通装置、上述第三单向导通装置以及上述第四单向导通装置为一二极管或耦接为二极管形式的一常闭晶体管。
根据本发明的一实施例，当上述第二内部信号是位于一高电压位准时，上述第三开关皆导通且上述供应电压通过上述第二单向导通装置、上述第三单向导通装置以及上述第三开关而对上述第三电容充电，其中当上述第二内部信号是位于一低电压位准时，上述第三开关为不导通，上述第四单向导通装置将上述第一内部信号提供至上述充电节点，上述第三节点通过上述放电电阻而放电至上述第二节点。
根据本发明的一实施例，上述第二自举电路还包括一第二常开晶体管。上述第二常开晶体管包括源极端、栅极端以及漏极端，其中源极端以及栅极端耦接至上述第一内部节点，漏极端由上述供应电压所供电，其中上述第二常开晶体管用以增进上述第五常闭晶体管的驱动能力。
根据本发明的另一实施例，上述第二自举电路还包括一上桥常开晶体管。上述上桥常开晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述驱动节点，漏极端耦接至上述驱动节点，漏极端由上述供应电压供应，其中上述上桥常开晶体管用以增进上述上桥晶体管的驱动能力。
根据本发明的一实施例，前置驱动电路包括：一驱动常开晶体管以及一第七常闭晶体管。上述驱动常开晶体管包括源极端、栅极端以及漏极端，其中源极端以及栅极端耦接至上述第二内部节点，漏极端由上述供应电压供电。上述第七常闭晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第三内部信号，漏极端耦接至上述第二内部节点。
根据本发明的一实施例，上述迟滞电路包括：一第二电阻、一第八常闭晶体管、一第九常闭晶体管、一第十常闭晶体管以及一第三电阻。上述第二电阻耦接于上述供应电压以及上述第三内部节点之间。上述第八常闭晶体管包括耦接至一第四节点的栅极端、耦接至一第五节点的源极端以及耦接至上述第二电阻的漏极端。上述第九常闭晶体管包括耦接至上述第四节点的栅极端、耦接至上述接地端的源极端以及耦接至上述第五节点的漏极端。上述第十常闭晶体管包括耦接至上述第八常闭晶体管的漏极端的栅极端、耦接至上述第五节点的源极端以及由上述供应电压供电的漏极端。上述第三电阻将上述控制信号提供至上述第四节点。
附图说明
图1是显示一般的电力电路；
图2是显示根据本发明的一实施例所述的电力电路的方块图；
图3是显示根据本发明的一实施例所述的图2的电荷泵的223电路图；
图4是显示根据本发明的另一实施例所述的电力电路的方块图；
图5是显示根据本发明的另一实施例所述的电力电路的方块图；
图6是显示根据本发明的另一实施例所述的电力电路的示意图；
图7是显示根据本发明的另一实施例所述的电力电路的方块图；以及
图8是显示根据本发明的另一实施例所述的电力电路的方块图。
附图标记说明：
100、200、400、500、700、800 电力电路
110A 第一功率晶体管
110B 第二功率晶体管
410、510、610、710、810 功率晶体管
220、420、520、720、820 第一自举电路
20 反相器
221、421、521、721、821 上桥晶体管
222、422、522、722、822 下桥晶体管
223、300、423、523、723、823 电荷泵
424 上桥常开晶体管
530、730、830 第二自举电路
531 第一单向导通装置
600 自举电路
610 第二单向导通装置
620 第三单向导通装置
630 第四单向导通装置
740、840 前置驱动电路
850 迟滞电路
CB 升压电容
C1 第一电容
C2 第二电容
C3 第三电容
DRV1 上桥驱动电路
DRV2 下桥驱动电路
DB 升压二极管
L 电感
IP 功率电流
R1 第一电阻
R2 第二电阻
R3 第三电阻
RL 负载装置
RD 放电电阻
SC 控制信号
SCB 反相控制信号
SI1 第一内部信号
SI2 第二内部信号
SI3 第三内部信号
SW 切换节点
SW1 第一开关
SW2 第二开关
SW3 第三开关
MD1 第一常开晶体管
MFB 回授常闭晶体管
MD1 第一常开晶体管
MD2 第二常开晶体管
MDR 驱动常开晶体管
ME1 第一常闭晶体管
ME2 第二常闭晶体管
ME3 第三常闭晶体管
ME4 第四常闭晶体管
ME5 第五常闭晶体管
ME6 第六常闭晶体管
ME7 第七常闭晶体管
ME8 第八常闭晶体管
ME9 第九常闭晶体管
ME10 第十常闭晶体管
N1 第一节点
N2 第二节点
N3 第三节点
N4 第四节点
N5 第五节点
NCH 充电节点
ND 驱动节点
NFB 回授节点
NI1 第一内部节点
NI2 第二内部节点
NI3 第三内部节点
NH 上桥节点
VB 升压电压
VD 驱动电压
VDD 供应电压
VH 上桥电压
VIN 输入电压
具体实施方式
以下说明为本发明的实施例。其目的是要举例说明本发明一般性的原则，不应视为本发明的限制，本发明的范围当以权利要求所界定者为准。
值得注意的是，以下所公开的内容可提供多个用以实践本发明的不同特点的实施例或范例。以下所述的特殊的元件范例与安排仅用以简单扼要地阐述本发明的精神，并非用以限定本发明的范围。此外，以下说明书可能在多个范例中重复使用相同的元件符号或文字。然而，重复使用的目的仅为了提供简化并清楚的说明，并非用以限定多个以下所讨论的实施例以及/或配置之间的关系。此外，以下说明书所述的一个特征连接至、耦接至以及/或形成于另一特征之上等的描述，实际可包含多个不同的实施例，包括该等特征直接接触，或者包含其它额外的特征形成于该等特征之间等等，使得该等特征并非直接接触。
图2是显示根据本发明的一实施例所述的电力电路的方块图。如图2所示，电力电路200包括功率晶体管210以及第一自举电路220。功率晶体管210根据驱动节点ND的驱动电压VD，而将功率电流IP流至接地端。根据本发明的一实施例，功率晶体管210为氮化镓(GaN)晶体管。
第一自举电路220以及反相器20作为驱动电路，用以驱动功率晶体管210。第一自举电路220包括上桥晶体管221、下桥晶体管222以及电荷泵223。上桥晶体管221根据上桥节点NH的上桥电压VH，将供应电压VDD供应至驱动节点ND。下桥晶体管222是耦接于驱动节点ND以及接地端之间，并且根据控制信号SC而将驱动电压VD拉至接地位准。根据本发明的一实施例，上桥晶体管221以及下桥晶体管222为常闭晶体管。
电荷泵223是由供应电压VDD以及接地端所供应，并且电荷泵223耦接至上桥节点NH以及驱动节点ND。为了完全导通上桥晶体管221，电荷泵223用以根据控制信号SC以及反相器20所产生的反相控制信号SCB，产生超过供应电压VDD的上桥电压VH，使得上桥晶体管221的栅极-源极电压至少超过临限电压而将供应电压VDD施加至驱动节点ND。根据本发明的一实施例，第一自举电路220为满摆幅(rail-to-rail)驱动电路，使得驱动电压VD的范围从供应电压VDD至接地位准。
图3是显示根据本发明的一实施例所述的图2的电荷泵223的电路图。如图3所示，耦接至驱动节点ND以及上桥节点NH且接收控制信号SC以及反相控制信号SCB的电荷泵300包括第一常开晶体管MD1、回授常闭晶体管MFB、第一开关SW1、第一常闭晶体管ME1、第二常闭晶体管ME2、第一电容C1、第三常闭晶体管ME3以及第四常闭晶体管ME4。
第一常开晶体管MD1的源极端以及栅极端是耦接至回授节点NFB，第一常开晶体管MD1的漏极端是接收供应电压VDD的供应。回授常闭晶体管MFB的源极端是耦接至接地端，回授常闭晶体管MFB的栅极端是耦接至驱动节点ND，回授常闭晶体管MFB的漏极端是耦接至回授节点NFB。
第一开关SW1是用以根据回授节点NFB的电压，将第一节点N1耦接至接地端。第一常闭晶体管ME1的源极端是耦接至第一节点N1，第一常闭晶体管ME1的栅极端是耦接至上桥节点NH，第一常闭晶体管ME1的漏极端是接收供应电压VDD的供应。
第二常闭晶体管ME2的源极端是耦接至接地端，第二常闭晶体管ME2的栅极端是接收控制信号SC，第二常闭晶体管ME2的漏极端是耦接至第一节点N1。
第一电容C1是耦接于第一节点N1以及上桥节点NH之间。第三常闭晶体管ME3的源极端是耦接至上桥节点NH，第三常闭晶体管ME3的栅极端接收反相控制信号SCB，第三常闭晶体管ME3的漏极端接受供应电压VDD的供应。
第四常闭晶体管ME4的源极端是耦接至接地端，第四常闭晶体管ME4的栅极端是接收控制信号SC，第四常闭晶体管ME4的漏极端是耦接至上桥节点NH。
根据本发明的一实施例，当控制信号SC位于低电压位准时，反相控制信号SCB是位于高电压位准，驱动电压VD仍位于低电压位准，回授节点NFB的电压经第一常开晶体管MD1拉升而导通第一开关SW1，使得供应电压VDD经由第三常闭晶体管ME3以及第一开关SW1而对第一电容C1充电。
随着上桥电压VH上升，第一常闭晶体管ME1逐渐的导通，使得第一节点N1随的上升，并通过第一电容C1而升高上桥电压VH，使得上桥晶体管221以及第一常闭晶体管ME1完全导通，第一节点N1的电压以及驱动电压VD最终达到供应电压VDD。
当驱动电压VD够高而导通回授常闭晶体管MFB时，第一开关SW1为不导通，使得第一节点N1的电压通过第一常闭晶体管ME1上升至供应电压VDD。因此，在第一开关SW1不导通后，等于第一节点N1的电压以及第一电容C1的跨压之和的上桥电压VH被升压至高于供应电压VDD。
根据本发明的一实施例，因为第一电容C1并未经由下桥晶体管222充电，寄生效应不会影响上桥电压VH。
图4是显示根据本发明的另一实施例所述的电力电路的方块图。如图4所示，电力电路400包括功率晶体管410以及第一自举电路420，其中功率晶体管410以及第一自举电路420分别对应至图2的功率晶体管210以及第一自举电路220。
第一自举电路420以及反相器20作为驱动功率晶体管410的驱动电路。第一自举电路420包括上桥晶体管421、下桥晶体管422以及电荷泵423，其中上桥晶体管421、下桥晶体管422以及电荷泵423分别对应至图2的上桥晶体管221、下桥晶体管222以及电荷泵223，并且第一自举电路420还包括上桥常开晶体管424。上桥常开晶体管424的源极端以及栅极端皆耦接至驱动节点ND，上桥常开晶体管424的漏极端接收供应电压VDD的供应。上桥常开晶体管423为持续导通，用以增进上桥晶体管421的驱动能力。
图5是显示根据本发明的另一实施例所述的电力电路的方块图。如图5所示，电力电路500包括功率晶体管510、第一自举电路520以及第二自举电路530，其中功率晶体管510以及对应至图2的功率晶体管210。
第一自举电路520以及第二自举电路530为作为驱动功率晶体管510的驱动电路。第一自举电路520包括上桥晶体管521、下桥晶体管522以及电荷泵523，其中由于第一内部信号SI1为控制信号SC的反相，电荷泵523接收控制信号SC以及第一内部信号SI1。
第二自举电路530包括第五常闭晶体管ME5、第六常闭晶体管ME6、第二电容C2、第一单向导通装置531、第一电阻R1以及第二开关SW2。
第五常闭晶体管ME5的源极端耦接至第一内部节点NI1，第五常闭晶体管ME5的栅极端耦接至第二节点N2，第五常闭晶体管ME5的漏极端是由供应电压VDD供电。第六常闭晶体管ME6的源极端耦接至接地端，第六常闭晶体管ME6的栅极端接收控制信号SC，第六常闭晶体管ME6的漏极端耦接至第一内部节点NI1。
第二电容C2是耦接于上述第三节点N3以及第一内部节点NI1之间，第一单向导通装置531单方向的提供供应电压VDD至第三节点N3。根据本发明的一实施例，第一单向导通装置531为二极管。根据本发明的另一实施例，第一单向导通装置531为耦接为二极管形式的常闭晶体管。
第一电阻R1是耦接于第二节点N2以及第三节点N3之间，第二开关SW2用以根据控制信号SC，将第二节点N2耦接至接地端。为了方便说明解释，第二开关SW2在此是以N型晶体管为例。根据本发明的一实施例，当控制信号SC为高电压位准时，第六常闭晶体管ME6以及第二开关SW2为导通，使得第一内部节点NI1以及第二节点N2皆耦接至接地端。
根据本发明的一实施例，当控制信号SC是位于高电压位准时，供应电压VDD经由第一单向导通装置531以及第六常闭晶体管ME6而对第二电容C2充电，供应电压VDD经由第一单向导通装置531以及第一电阻R1而对第五常闭晶体管ME5的栅极端供电。
当第五常闭晶体管ME5逐渐导通时，第一内部信号SI1被抬高，使得第三节点N3的电压(也就是，第五常闭晶体管ME5的栅极端)升压至第二电容C2的跨压以及第一内部信号SI1之和。第三节点N3的电压因而通过第一电阻R1而提供至第二节点N2(也就是，第五常闭晶体管ME5的栅极端)，造成第五常闭晶体管ME5完全导通，并且使得第一内部信号SI1等于供应电压VDD。
根据本发明的一实施例，第二自举电路530还包括永远导通的第二常开晶体管MD2，用以增进第五常闭晶体管ME5的驱动能力。第二常开晶体管MD2的源极端以及栅极端耦接至第一内部节点NI1，第二常开晶体管MD2的漏极端是由供应电压VDD供电。
根据本发明的一实施例，由于第二自举电路530产生的第一内部信号SI1为控制信号SC的反相，图2以及图4的反相器20的功能可由第二自举电路530取代。
图6是显示根据本发明的另一实施例所述的电力电路的示意图。根据本发明的一实施例，图5的第二自举电路530可以图6的自举电路600取代。如图6所示，自举电路600包括第五常闭晶体管ME5、第六常闭晶体管ME6、第二单向导通装置610、第三单向导通装置620、第四单向导通装置630、第三电容C3、放电电阻RD以及第三开关SW3。
第五常闭晶体管ME5以及第六常闭晶体管ME6是等同于图5的第五常闭晶体管ME5以及第六常闭晶体管ME6。第二单向导通装置610单方向的将供应电压VDD提供至第三节点N3。当供应电压VDD超过第三节点N3的电压时，第二单向导通装置610为导通。当供应电压VDD不超过第三节点N3的电压时，第二单向导通装置610为不导通。
第三电容C3耦接于第三节点N3以及充电节点NCH之间，放电电阻RD是耦接于第二节点N2以及第三节点N3之间。第三单向导通装置620是耦接于充电节点NCH以及第二节点N2之间。当充电节点NCH的电压超过第二节点N2的电压时，第三单向导通装置620单方向的将充电节点NCH耦接至第二节点N2。
第四单向导通装置630是耦接于第一内部节点NI1以及充电节点NCH之间。当第一内部节点SI1超过充电节点NCH的电压时，第四单向导通装置630为导通。当第一内部节点SI1不超过充电节点NCH的电压时，第四单向导通装置630为不导通。
第三开关SW3接收控制信号SC，且耦接于第二节点N2以及接地端之间。此外，第三开关SW3用以根据控制信号SC，将第二节点N2耦接至接地端。
为了简化说明解释，第三开关SW3在此是以N型晶体管举例说明。根据本发明的一实施例，当控制信号SC为高电压位准(即，供应电压VDD)时，第三开关SW3为导通且供应电压VDD经由第二单向导通装置610、第三单向导通装置620以及第三开关SW3，对第三电容C3充电。
根据本发明的另一实施例，当控制信号SC为低电压位准(即，供应电压VDD)时，第三开关SW3为不导通。第四单向导通装置630将第一内部信号SI1提供至充电节点NCH，使得第三电容C3经由放电电阻RD而放电至第二节点N2(即，第五常闭晶体管ME5的栅极端)。
根据本发明的一实施例，放电电阻RD的电阻值是决定第三电容C3所能充电的最高电压，也决定了第二节点N2所能到达的最高电压。此外，放电电阻RD的电阻值越大，就会造成上桥电压VD的上升时间越慢。因此，放电电阻RD的电阻值存在着权衡取舍(trade-off)。
根据本发明的一实施例，第二单向导通装置610、第三单向导通装置620以及第四单向导通装置630的每一者为二极管。根据本发明的其他实施例，第二单向导通装置610、第三单向导通装置620以及第四单向导通装置630的每一者为耦接成二极管形式的常闭晶体管。
根据本发明的一实施例，自举电路600还包括常开的第二常开晶体管MD2，用以增进第五常闭晶体管ME5的驱动能力。第二常开晶体管MD2的源极端以及栅极端是耦接至第一内部节点NI1，第二常开晶体管MD2的漏极端是由供应电压VDD供电。
图7是显示根据本发明的另一实施例所述的电力电路的方块图。如图7所示，电力电路700包括功率晶体管710、第一自举电路720、第二自举电路730以及前置驱动电路740，其中第一自举电路720包括上桥晶体管721、下桥晶体管722以及电荷泵723。第一自举电路720、第二自举电路730以及前置驱动电路740作为驱动功率晶体管710的驱动电路。
功率晶体管710、上桥晶体管721、下桥晶体管722以及电荷泵723分别对应至图2的功率晶体管210、上桥晶体管221、下桥晶体管222以及电荷泵223。第二自举电路730对应至图5的第二自举电路530或图6的第二自举电路600。根据本发明的一实施例，图4的上桥常开晶体管424可用以增加上桥晶体管721的驱动能力。
第一自举电路720、第二自举电路730以及前置驱动电路740是作为驱动功率晶体管710的驱动电路。前置驱动电路740接收控制信号SC而产生第二内部信号SI2至第二自举电路730，用以增进控制信号SC的驱动能力。前置驱动电路740包括驱动常开晶体管MDR以及第七常闭晶体管ME7。
驱动常开晶体管MDR的栅极端以及源极端耦接至第二内部节点NI2，驱动常开晶体管MDR的漏极端是由供应电压VDD供电。第七常闭晶体管ME7的栅极端接收控制信号SC，第七常闭晶体管ME7的源极端耦接至接地端，第七常闭晶体管ME7的漏极端耦接至第二内部节点NI2。
图8是显示根据本发明的另一实施例所述的电力电路的方块图。如图8所示，电力电路800包括功率晶体管810、第一自举电路820、第二自举电路830、前置驱动电路840以及迟滞电路850，其中第一自举电路820包括上桥晶体管821、下桥晶体管822以及电荷泵823。第一自举电路820、第二自举电路830、前置驱动电路840以及迟滞电路850用以驱动功率晶体管810。
功率晶体管810、上桥晶体管821、下桥晶体管822以及电荷泵823、第二自举电路830以及前置驱动电路840分别对应至图7的功率晶体管710、上桥晶体管721、下桥晶体管722以及电荷泵723、第二自举电路730以及前置驱动电路740。第二自举电路830对应至图5的第二自举电路530或图6的自举电路600。根据本发明的一实施例，上桥常开晶体管424可用以增加上桥晶体管821的驱动能力。
迟滞电路850接收控制信号SC而于第三内部节点NI3产生第三内部信号SI3，并提供给前置驱动电路840，用以进一步提供迟滞功能给控制信号SC。迟滞电路850包括第二电阻R2、第八常闭晶体管ME8、第九常闭晶体管ME9、第十常闭晶体管ME10以及第三电阻R3。
第二电阻R2是耦接于供应电压VDD以及第三内部节点NI3之间。第八常闭晶体管ME8的栅极端是耦接至第四节点N4，第八常闭晶体管ME8的源极端是耦接至第四节点N4，第八常闭晶体管ME8的漏极端是于第三内部节点NI3耦接至第二电阻R2。第九常闭晶体管ME9的栅极端是耦接至第四节点N4，第九常闭晶体管ME9的源极端是耦接至接地端，第九常闭晶体管ME9的漏极端是耦接至第五节点N5。
第十常闭晶体管ME10的栅极端是耦接至三内部节点NI3，第十常闭晶体管ME10的源极端是耦接至第五节点N5，第十常闭晶体管ME10的漏极端是由供应电压VDD所供电。第三电阻R3是耦接至第四节点N4，并且接收控制信号SC。
如图3所示，由于电荷泵300的第一电容C1并未经由功率晶体管210充电，上桥电压VH可保持稳定且免于干扰。图5的第二自举电路530、图6的自举电路600、图7的前置驱动电路740以及图8的迟滞电路850是用以增进控制信号SC的驱动能力。
以上所述为实施例的概述特征。所属技术领域技术人员应可以轻而易举地利用本发明为基础设计或调整以实行相同的目的和/或实现此处介绍的实施例的相同优点。所属技术领域技术人员也应了解相同的配置不应背离本发明的精神与范围，在不背离本发明的精神与范围下他们可做出各种改变、取代和交替。说明性的方法仅表示示范性的步骤，但这些步骤并不一定要以所表示的顺序执行。可另外加入、取代、改变顺序和/或消除步骤以视情况而作调整，并与所公开的实施例精神和范围一致。

Claims (30)

1.一种电力电路，包括一功率晶体管以及一驱动电路，
该功率晶体管根据一驱动节点的一驱动电压而将一功率电流流至一接地端；
该驱动电路包括一第一自举电路、一第二自举电路、一前置驱动电路以及一迟滞电路，
该第一自举电路，包括：
一上桥晶体管，根据一上桥节点的一上桥电压，将一供应电压提供至上述驱动节点；
一下桥晶体管，根据一第一内部信号，将上述驱动节点耦接至上述接地端；以及
一电荷泵，耦接至上述上桥节点以及上述驱动节点，其中上述电荷泵用以根据上述第一内部信号以及第二内部信号而产生上述上桥电压，其中上述上桥电压超过上述供应电压；上述电荷泵包括：
一第一常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端耦接至一回授节点，漏极端接收上述供应电压的供电；
一回授常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端耦接至上述驱动节点，漏极端耦接至上述回授节点；
一第一开关，用以根据上述回授节点的电压而将一第一节点耦接至上述接地端；
一第一电容，耦接于上述第一节点以及上述上桥节点之间；
该第二自举电路接收上述第二内部信号而于一第一内部节点产生上述第一内部信号，上述第一内部信号为上述第二内部信号的反相；
该前置驱动电路接收一第三内部信号而于一第二内部节点产生上述第二内部信号，其中上述第二自举电路以及上述前置驱动电路用以增进一控制信号的驱动能力；
该迟滞电路接收上述控制信号而于一第三内部节点产生上述第三内部信号，并且用以提供一迟滞功能给上述控制信号。
2.如权利要求1所述的电力电路，其中上述上桥晶体管以及上述下桥晶体管为常闭晶体管。
3.如权利要求1所述的电力电路，其中上述功率晶体管为一氮化镓晶体管。
4.如权利要求1所述的电力电路，其中上述电荷泵还包括：
一第一常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述第一节点，栅极端耦接至上述上桥节点，漏极端由上述供应电压供电；
一第二常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第一内部信号，上述漏极端耦接至上述第一节点；
一第三常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述上桥节点，栅极端接收上述第二内部信号，漏极端由上述供应电压供电；以及
一第四常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第一内部信号，漏极端耦接至上桥节点。
5.如权利要求4所述的电力电路，其中当上述第二内部信号是位于一高电压位准时，上述第一内部信号是位于一低电压位准，上述驱动电压是位于上述低电压位准，上述回授节点的电压是由上述第一常开晶体管拉高而将上述第一开关导通，使得上述第一电容由上述供应电压经由上述第三常闭晶体管以及上述第一开关充电以及上述第一节点经由上述第一常闭晶体管充电，其中当上述上桥电压被拉高而导通上述第一常闭晶体管时，上述第一节点的电压被拉高而升压上述上桥电压，使得上述上桥晶体管完全导通，其中当上述驱动电压被拉高而导通上述回授常闭晶体管时，上述第一开关不导通使得上述第一节点的电压被拉高至上述供应电压。
6.如权利要求1所述的电力电路，其中上述第二自举电路包括：
一第五常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述第一内部节点，栅极端耦接至一第二节点，漏极端由上述供应电压供电；
一第六常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第二内部信号，漏极端耦接至上述第一内部节点；
一第二电容，耦接于一第三节点以及上述第一内部节点之间；
一第一单向导通装置，单方向地将上述供应电压提供至上述第三节点；
一第一电阻，耦接于上述第二节点以及上述第三节点之间；以及
一第二开关，用以根据上述第二内部信号而将上述第二节点耦接至上述接地端。
7.如权利要求6所述的电力电路，其中当上述第二内部信号是位于一高电压位准时，上述第六常闭晶体管以及上述第二开关皆导通，上述供应电压通过上述第一单向导通装置以及上述第六常闭晶体管而对第二电容充电，其中当上述第二内部信号是位于一低电压位准时，上述第六常闭晶体管以及上述第二开关为不导通，上述第一电阻将上述第三节点的电压提供至上述第二节点而导通上述第五常闭晶体管，其中当上述第五常闭晶体管导通而将上述第一内部信号拉高时，上述第三节点的电压为上述第二电容的跨压以及上述第一内部信号之和，用以完全导通上述第五常闭晶体管。
8.如权利要求6所述的电力电路，其中上述第二自举电路还包括：
一第二常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端耦接至上述第一内部节点，漏极端由上述供应电压所供电，其中上述第二常开晶体管用以增进上述第五常闭晶体管的驱动能力。
9.如权利要求1所述的电力电路，其中上述第二自举电路包括：
一第五常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述第一内部节点，栅极端耦接至一第二节点，漏极端由上述供应电压供电；
一第六常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第二内部信号，漏极端耦接至上述第一内部节点；
一第二单向导通装置，单方向地将上述供应电压提供至一第三节点；
一第三电容，耦接于一第三节点以及一充电节点之间；
一放电电阻，耦接于上述第二节点以及上述第三节点之间；
一第三单向导通装置，其中当上述充电节点的电压超过上述第二节点的电压时，上述第三单向导通装置单方向地将上述充电节点耦接至上述第二节点；
一第四单向导通装置，其中当上述第一内部信号超过上述充电节点的电压时，上述第四单向导通装置单方向地将上述第一内部信号提供至上述充电节点；以及
一第三开关，接收上述第二内部信号且用以根据上述第二内部信号而将上述第二节点耦接至上述接地端。
10.如权利要求9所述的电力电路，其中上述第二单向导通装置、上述第三单向导通装置以及上述第四单向导通装置为一二极管或耦接为二极管形式的一常闭晶体管。
11.如权利要求9所述的电力电路，其中当上述第二内部信号是位于一高电压位准时，上述第三开关导通且上述供应电压通过上述第二单向导通装置、上述第三单向导通装置以及上述第三开关而对上述第三电容充电，其中当上述第二内部信号是位于一低电压位准时，上述第三开关为不导通，上述第四单向导通装置将上述第一内部信号提供至上述充电节点，上述第三节点通过上述放电电阻而放电至上述第二节点。
12.如权利要求9所述的电力电路，其中上述第二自举电路还包括：
一第二常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端耦接至上述第一内部节点，漏极端由上述供应电压所供电，其中上述第二常开晶体管用以增进上述第五常闭晶体管的驱动能力。
13.如权利要求1所述的电力电路，其中上述第一自举电路还包括：
一上桥常开晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述驱动节点，栅极端耦接至上述驱动节点，漏极端由上述供应电压供电，其中上述上桥常开晶体管用以增进上述上桥晶体管的驱动能力。
14.如权利要求1所述的电力电路，其中前置驱动电路包括：
一驱动常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端耦接至上述第二内部节点，漏极端由上述供应电压供电；以及
一第七常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第三内部信号，漏极端耦接至上述第二内部节点。
15.如权利要求1所述的电力电路，其中上述迟滞电路包括：
一第二电阻，耦接于上述供应电压以及上述第三内部节点之间；
一第八常闭晶体管，包括耦接至一第四节点的栅极端、耦接至一第五节点的源极端以及耦接至上述第三内部节点的漏极端；
一第九常闭晶体管，包括耦接至上述第四节点的栅极端、耦接至上述接地端的源极端以及耦接至上述第五节点的漏极端；
一第十常闭晶体管，包括耦接至上述第八常闭晶体管的漏极端的栅极端、耦接至上述第五节点的源极端以及由上述供应电压供电的漏极端；以及
一第三电阻，将上述控制信号提供至上述第四节点。
16.一种驱动电路，用以驱动一功率晶体管，其中上述功率晶体管根据一驱动节点的驱动电压而产生一功率电流流至一接地端，其中上述驱动电路包括：
一第一自举电路，包括：
一上桥晶体管，根据一上桥节点的一上桥电压，将一供应电压提供至上述驱动节点；
一下桥晶体管，根据一第一内部信号，将上述驱动节点耦接至上述接地端；以及
一电荷泵，耦接至上述上桥节点以及上述驱动节点，其中上述电荷泵用以根据上述第一内部信号以及第二内部信号而产生上述上桥电压，其中上述上桥电压超过上述供应电压；上述电荷泵包括：
一第一常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端耦接至一回授节点，漏极端接收上述供应电压的供电；
一回授常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端耦接至上述驱动节点，漏极端耦接至上述回授节点；
一第一开关，用以根据上述回授节点的电压而将一第一节点耦接至上述接地端；
一第一电容，耦接于上述第一节点以及上述上桥节点之间；一第二自举电路，接收上述第二内部信号而于一第一内部节点产生上述第一内部信号，上述第一内部信号为上述第二内部信号的反相；一前置驱动电路，接收一第三内部信号而于一第二内部节点产生上述第二内部信号，其中上述第二自举电路以及上述前置驱动电路用以增进一控制信号的驱动能力；以及
一迟滞电路，接收上述控制信号而于一第三内部节点产生上述第三内部信号，并且用以提供一迟滞功能给上述控制信号。
17.如权利要求16所述的驱动电路，其中上述上桥晶体管以及上述下桥晶体管为常闭晶体管。
18.如权利要求16所述的驱动电路，其中上述功率晶体管为一氮化镓晶体管。
19.如权利要求16所述的驱动电路，其中上述电荷泵还包括：
一第一常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述第一节点，栅极端耦接至上述上桥节点，漏极端由上述供应电压供电；
一第二常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第一内部信号，上述漏极端耦接至上述第一节点；
一第三常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述上桥节点，栅极端接收上述第二内部信号，漏极端由上述供应电压供电；以及
一第四常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第一内部信号，漏极端耦接至上桥节点。
20.如权利要求19所述的驱动电路，其中当上述第二内部信号是位于一高电压位准时，上述第一内部信号是位于一低电压位准，上述驱动电压是位于上述低电压位准，上述回授节点的电压是由上述第一常开晶体管拉高而将上述第一开关导通，使得上述第一电容由上述供应电压经由上述第三常闭晶体管以及上述第一开关充电以及上述第一节点经由上述第一常闭晶体管充电，其中当上述上桥电压被拉高而导通上述第一常闭晶体管时，上述第一节点的电压被拉高而升压上述上桥电压，使得上述上桥晶体管完全导通，其中当上述驱动电压被拉高而导通上述回授常闭晶体管时，上述第一开关不导通使得上述第一节点的电压被拉高至上述供应电压。
21.如权利要求16所述的驱动电路，其中上述第二自举电路包括：
一第五常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述第一内部节点，栅极端耦接至一第二节点，漏极端由上述供应电压供电；
一第六常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第二内部信号，漏极端耦接至上述第一内部节点；
一第二电容，耦接于一第三节点以及上述第一内部节点之间；
一第一单向导通装置，单方向地将上述供应电压提供至上述第三节点；
一第一电阻，耦接于上述第二节点以及上述第三节点之间；以及
一第二开关，用以根据上述第二内部信号而将上述第二节点耦接至上述接地端。
22.如权利要求21所述的驱动电路，其中当上述第二内部信号是位于一高电压位准时，上述第六常闭晶体管以及上述第二开关皆导通，上述供应电压通过上述第一单向导通装置以及上述第六常闭晶体管而对第二电容充电，其中当上述第二内部信号是位于一低电压位准时，上述第六常闭晶体管以及上述第二开关为不导通，上述第一电阻将上述第三节点的电压提供至上述第二节点而导通上述第五常闭晶体管，其中当上述第五常闭晶体管导通而将上述第一内部信号拉高时，上述第三节点的电压为上述第二电容的跨压以及上述第一内部信号之和，用以完全导通上述第五常闭晶体管。
23.如权利要求21所述的驱动电路，其中上述第二自举电路还包括：
一第二常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端耦接至上述第一内部节点，漏极端由上述供应电压所供电，其中上述第二常开晶体管用以增进上述第五常闭晶体管的驱动能力。
24.如权利要求16所述的驱动电路，其中上述第二自举电路包括：
一第五常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述第一内部节点，栅极端耦接至一第二节点，漏极端由上述供应电压供电；
一第六常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第二内部信号，漏极端耦接至上述第一内部节点；
一第二单向导通装置，单方向地将上述供应电压提供至一第三节点；
一第三电容，耦接于一第三节点以及一充电节点之间；
一放电电阻，耦接于上述第二节点以及上述第三节点之间；
一第三单向导通装置，其中当上述充电节点的电压超过上述第二节点的电压时，上述第三单向导通装置单方向地将上述充电节点耦接至上述第二节点；
一第四单向导通装置，其中当上述第一内部信号超过上述充电节点的电压时，上述第四单向导通装置单方向地将上述第一内部信号提供至上述充电节点；以及
一第三开关，接收上述第二内部信号且用以根据上述第二内部信号而将上述第二节点耦接至上述接地端。
25.如权利要求24所述的驱动电路，其中上述第二单向导通装置、上述第三单向导通装置以及上述第四单向导通装置为一二极管或耦接为二极管形式的一常闭晶体管。
26.如权利要求24所述的驱动电路，其中当上述第二内部信号是位于一高电压位准时，上述第三开关导通且上述供应电压通过上述第二单向导通装置、上述第三单向导通装置以及上述第三开关而对上述第三电容充电，其中当上述第二内部信号是位于一低电压位准时，上述第三开关为不导通，上述第四单向导通装置将上述第一内部信号提供至上述充电节点，上述第三节点通过上述放电电阻而放电至上述第二节点。
27.如权利要求24所述的驱动电路，其中上述第二自举电路还包括：
一第二常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端耦接至上述第一内部节点，漏极端由上述供应电压所供电，其中上述第二常开晶体管用以增进上述第五常闭晶体管的驱动能力。
28.如权利要求16所述的驱动电路，其中第一自举电路还包括：
一上桥常开晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述驱动节点，栅极端耦接至上述驱动节点，漏极端由上述供应电压供电，其中上述上桥常开晶体管用以增进上述上桥晶体管的驱动能力。
29.如权利要求16所述的驱动电路，其中前置驱动电路包括：
一驱动常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端耦接至上述第二内部节点，漏极端由上述供应电压供电；以及
一第七常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第三内部信号，漏极端耦接至上述第二内部节点。
30.如权利要求16所述的驱动电路，其中上述迟滞电路包括：
一第二电阻，耦接于上述供应电压以及上述第三内部节点之间；
一第八常闭晶体管，包括耦接至一第四节点的栅极端、耦接至一第五节点的源极端以及耦接至上述第三内部节点的漏极端；
一第九常闭晶体管，包括耦接至上述第四节点的栅极端、耦接至上述接地端的源极端以及耦接至上述第五节点的漏极端；
一第十常闭晶体管，包括耦接至上述第八常闭晶体管的漏极端的栅极端、耦接至上述第五节点的源极端以及由上述供应电压供电的漏极端；以及
一第三电阻，将上述控制信号提供至上述第四节点。
CN201711071829.0A 2016-12-30 2017-11-03 电力电路以及驱动电路 Active CN108270346B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15/395,738 US9906221B1 (en) 2016-12-30 2016-12-30 Driving circuit of a power circuit
US15/395,738 2016-12-30
US15/494,955 US10014853B1 (en) 2016-12-30 2017-04-24 Driving circuit of a power circuit
US15/494,955 2017-04-24

Publications (2)

Publication Number Publication Date
CN108270346A CN108270346A (zh) 2018-07-10
CN108270346B true CN108270346B (zh) 2020-05-08

Family

ID=61225874

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201710736788.6A Active CN108270345B (zh) 2016-12-30 2017-08-24 电力电路以及驱动电路
CN201711071829.0A Active CN108270346B (zh) 2016-12-30 2017-11-03 电力电路以及驱动电路
CN201711159507.1A Active CN108270417B (zh) 2016-12-30 2017-11-20 稳压器以及集成电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710736788.6A Active CN108270345B (zh) 2016-12-30 2017-08-24 电力电路以及驱动电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201711159507.1A Active CN108270417B (zh) 2016-12-30 2017-11-20 稳压器以及集成电路

Country Status (3)

Country Link
US (4) US9906221B1 (zh)
CN (3) CN108270345B (zh)
TW (3) TWI631806B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6369503B2 (ja) * 2016-05-19 2018-08-08 マツダ株式会社 自動変速機の制御方法及び制御装置
TWI769160B (zh) * 2016-06-03 2022-07-01 美商英特矽爾美國有限公司 用以軟啟動大功率電荷泵的方法、電路，及電子系統
US10978403B2 (en) 2019-01-30 2021-04-13 Delta Electronics, Inc. Package structure and method for fabricating the same
US10637459B2 (en) 2016-12-30 2020-04-28 Delta Electronics, Inc. Driving circuit and an under-voltage lockout circuit of a power circuit
US9906221B1 (en) * 2016-12-30 2018-02-27 Delta Electronics, Inc. Driving circuit of a power circuit
US10608629B2 (en) 2016-12-30 2020-03-31 Delta Electronics, Inc. Driving circuit of a power circuit
US10819332B2 (en) 2016-12-30 2020-10-27 Delta Electronics, Inc. Driving circuit of a power circuit and a package structure thereof
US10666246B2 (en) 2016-12-30 2020-05-26 Delta Electronics, Inc. Driving circuit and a desaturation circuit of a power circuit
TWI692203B (zh) * 2017-05-26 2020-04-21 新唐科技股份有限公司 位準轉換電路
JP7305934B2 (ja) * 2018-08-02 2023-07-11 富士電機株式会社 差動増幅回路を備える装置
TWI675538B (zh) * 2018-08-23 2019-10-21 大陸商明緯（廣州）電子有限公司 電源控制電路
US10468961B1 (en) 2018-08-23 2019-11-05 Meanwell (Guangzhou) Electronics Co., Ltd. Power source control circuit
TWI691157B (zh) * 2018-10-22 2020-04-11 台達電子工業股份有限公司 電力電路以及驅動電路
US11095282B2 (en) * 2018-12-05 2021-08-17 Texas Instruments Incorporated Methods and apparatus to implement current limit test mode
CN109687858B (zh) * 2018-12-26 2023-06-20 深圳航天东方红海特卫星有限公司 一种卫星用高电压端pmos驱动电路
TWI709294B (zh) * 2019-01-30 2020-11-01 台達電子工業股份有限公司 積體電路
TWI692927B (zh) * 2019-05-03 2020-05-01 台達電子工業股份有限公司 電力電路以及驅動電路
CN111884490B (zh) * 2019-05-03 2022-07-08 台达电子工业股份有限公司 电力电路以及集成电路
CN110429800B (zh) * 2019-08-12 2021-05-18 上海南芯半导体科技有限公司 一种低压降驱动器及实现方法
US10972117B2 (en) * 2019-09-09 2021-04-06 Analog Devices International Unlimited Company Differential clamp circuits with current recirculation
US11463082B2 (en) * 2020-01-22 2022-10-04 Delta Electronics, Inc. Waveform conversion circuit for gate-driving circuit
WO2021255729A1 (en) * 2020-06-15 2021-12-23 Ariel Scientific Innovations Ltd. Control circuit for ring oscillator-based power controller
WO2023272674A1 (en) * 2021-07-01 2023-01-05 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based multi-channel switching semiconductor device and method for manufacturing the same
TWI790051B (zh) * 2021-12-16 2023-01-11 應廣科技股份有限公司 具有快速洩壓能力的線性穩壓電路
CN114301034B (zh) * 2021-12-28 2024-06-04 苏州锴威特半导体股份有限公司 一种带有过流保护功能的氮化镓功率管驱动电路
TWI799145B (zh) * 2022-02-18 2023-04-11 瑞昱半導體股份有限公司 D類放大器驅動電路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083430A (zh) * 2006-06-12 2007-12-05 崇贸科技股份有限公司 浮动驱动电路

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648735A (en) * 1996-04-23 1997-07-15 Analog Devices, Inc. Comparator with a predetermined output state in dropout
US6275096B1 (en) * 1999-12-14 2001-08-14 International Business Machines Corporation Charge pump system having multiple independently activated charge pumps and corresponding method
JP2002042467A (ja) * 2000-07-21 2002-02-08 Mitsubishi Electric Corp 電圧降圧回路およびそれを備える半導体集積回路装置
JP2003244966A (ja) * 2002-02-18 2003-08-29 Mitsubishi Electric Corp 駆動回路
JP4712519B2 (ja) * 2005-05-27 2011-06-29 フリースケール セミコンダクター インコーポレイテッド ハイサイド駆動回路用チャージポンプ回路及びドライバ駆動電圧回路
JP4792034B2 (ja) * 2005-08-08 2011-10-12 スパンション エルエルシー 半導体装置およびその制御方法
KR100792441B1 (ko) * 2006-06-30 2008-01-10 주식회사 하이닉스반도체 반도체 메모리 장치
JP2008167091A (ja) * 2006-12-28 2008-07-17 Matsushita Electric Ind Co Ltd 三角波発生回路およびｐｗｍ変調回路
TW200835125A (en) * 2007-02-08 2008-08-16 Richtek Techohnology Corp Circuit for charging the boot-strap capacitor of voltage converter
JP5104118B2 (ja) * 2007-08-09 2012-12-19 富士通セミコンダクター株式会社 内部電源回路
CN100527039C (zh) * 2007-09-04 2009-08-12 北京时代民芯科技有限公司 利用放大器内置补偿网络提高性能的低压差线性稳压器
DE102007061978B4 (de) * 2007-12-21 2013-04-11 Infineon Technologies Ag Schaltungsanordnung zum Bereitstellen einer Spannungsversorgung für eine Transistor-Treiberschaltung
JP5014194B2 (ja) * 2008-02-25 2012-08-29 セイコーインスツル株式会社 ボルテージレギュレータ
JP5537270B2 (ja) * 2009-07-13 2014-07-02 ローム株式会社 出力回路
JP5498896B2 (ja) * 2010-08-26 2014-05-21 ルネサスエレクトロニクス株式会社 半導体チップ
CN102568402B (zh) * 2010-12-23 2013-06-12 上海贝岭股份有限公司 一种电平转换使能控制电路
JP5766992B2 (ja) * 2011-03-24 2015-08-19 トランスフォーム・ジャパン株式会社 スイッチング回路装置
JP2013208009A (ja) * 2012-03-29 2013-10-07 Brother Ind Ltd モータ制御装置
JP6496471B2 (ja) * 2013-02-28 2019-04-03 日立オートモティブシステムズ株式会社 負荷駆動制御装置
US9559613B2 (en) * 2013-09-18 2017-01-31 Infineon Technologies Ag System and method for a switch driver
US9172364B2 (en) * 2013-10-23 2015-10-27 Linear Technology Corporation Isolated bootstrapped switch
WO2015135072A1 (en) * 2014-03-12 2015-09-17 Gan Systems Inc. Power switching systems comprising high power e-mode gan transistors and driver circuitry
TWI559111B (zh) * 2014-06-26 2016-11-21 群聯電子股份有限公司 切換式穩壓器控制電路及穩定輸出電氣訊號方法
US9473027B2 (en) * 2014-07-25 2016-10-18 Monolithic Power Systems, Inc. Voltage regulator with hybrid adaptive voltage position and control method thereof
TWI573005B (zh) * 2015-05-13 2017-03-01 晶豪科技股份有限公司 低壓降穩壓器和包含低壓降穩壓器之輸出緩衝器
JP6634752B2 (ja) * 2015-09-16 2020-01-22 富士電機株式会社 デバイス
TWI540826B (zh) * 2015-09-23 2016-07-01 茂達電子股份有限公司 馬達關機方法及使用其的馬達驅動電路
US9831867B1 (en) * 2016-02-22 2017-11-28 Navitas Semiconductor, Inc. Half bridge driver circuits
US9906221B1 (en) * 2016-12-30 2018-02-27 Delta Electronics, Inc. Driving circuit of a power circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083430A (zh) * 2006-06-12 2007-12-05 崇贸科技股份有限公司 浮动驱动电路

Also Published As

Publication number Publication date
TWI650924B (zh) 2019-02-11
CN108270417A (zh) 2018-07-10
US10103725B2 (en) 2018-10-16
TW201823905A (zh) 2018-07-01
US10014853B1 (en) 2018-07-03
US9906221B1 (en) 2018-02-27
CN108270346A (zh) 2018-07-10
CN108270345A (zh) 2018-07-10
US20180191244A1 (en) 2018-07-05
CN108270417B (zh) 2022-01-25
US10326438B2 (en) 2019-06-18
TWI631806B (zh) 2018-08-01
TWI663497B (zh) 2019-06-21
US20180191245A1 (en) 2018-07-05
TW201824716A (zh) 2018-07-01
US20180191342A1 (en) 2018-07-05
TW201824724A (zh) 2018-07-01
CN108270345B (zh) 2020-04-24

Similar Documents

Publication Publication Date Title
CN108270346B (zh) 电力电路以及驱动电路
US10122362B2 (en) Dynamic biasing circuitry for level-shifter circuitry
EP2427964A2 (en) High temperature gate drivers for wide bandgap semiconductor power jfets and integrated circuits including the same
CN110958003A (zh) 自适应栅极驱动器
US10666246B2 (en) Driving circuit and a desaturation circuit of a power circuit
JP2013198125A (ja) 半導体装置
JP2022167975A (ja) 出力トランジスタの駆動回路、半導体装置、自動車
WO2016003823A1 (en) Glitch suppression in an amplifier
CN111884490B (zh) 电力电路以及集成电路
CN111884489B (zh) 电力电路以及驱动电路
JP4830829B2 (ja) 絶縁ゲートトランジスタの駆動回路
JP2021010258A (ja) ゲートドライバ、スイッチング回路、モータドライバ、ｄｃ／ｄｃコンバータのコントローラ
US10637459B2 (en) Driving circuit and an under-voltage lockout circuit of a power circuit
CN106714032B (zh) 具有自举电容充电电路的电子装置
KR102213409B1 (ko) 구동기 회로 및 그 동작 방법
US20240178756A1 (en) Dual loop voltage clamp
US11777497B1 (en) Efficiency concept for driving a PMOS and NMOS full-bridge power stage
US20240258917A1 (en) Ringing control circuits
JP2018074669A (ja) スイッチング素子の駆動回路
TW202236793A (zh) 雙極脈衝電壓閘極驅動器
CN117955321A (zh) 低噪声栅极驱动器电路
CN117155102A (zh) 具有可配置缓冲器的开关稳压器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221111

Address after: No. 252, Shanying Road, Guishan District, Taoyuan City, Taiwan, China, China (6/F)

Patentee after: Anchorage Semiconductor Co.,Ltd.

Address before: taoyuan city

Patentee before: DELTA ELECTRONICS, Inc.

TR01 Transfer of patent right