TWI691157B - 電力電路以及驅動電路 - Google Patents

電力電路以及驅動電路 Download PDF

Info

Publication number
TWI691157B
TWI691157B TW108111600A TW108111600A TWI691157B TW I691157 B TWI691157 B TW I691157B TW 108111600 A TW108111600 A TW 108111600A TW 108111600 A TW108111600 A TW 108111600A TW I691157 B TWI691157 B TW I691157B
Authority
TW
Taiwan
Prior art keywords
terminal
coupled
node
voltage
gate
Prior art date
Application number
TW108111600A
Other languages
English (en)
Other versions
TW202017296A (zh
Inventor
楊長暻
Original Assignee
台達電子工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/167,041 external-priority patent/US10608629B2/en
Application filed by 台達電子工業股份有限公司 filed Critical 台達電子工業股份有限公司
Application granted granted Critical
Publication of TWI691157B publication Critical patent/TWI691157B/zh
Publication of TW202017296A publication Critical patent/TW202017296A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

一種電力電路，包括功率電晶體以及驅動電路。功率電晶體根據驅動節點之驅動電壓，抽取功率電流至接地端。驅動電路包括驅動器，驅動器包括上橋電晶體、下橋電晶體以及上橋驅動器。上橋電晶體根據上橋電壓，將低電壓提供至驅動節點。下橋電晶體根據控制信號，將驅動節點耦接至接地端。上橋驅動器包括複數N型電晶體，且根據控制信號，將高電壓提供至上橋節點。高電壓超過驅動電路之複數N型電晶體之閘極操作電壓。

Description

電力電路以及驅動電路
本發明係有關於氮化鎵（GaN）功率元件之驅動電路。
在一個電力電路中，往往需要利用電荷泵將供應電壓升壓至更高的電壓來驅動功率電晶體。第1圖係顯示一般的電力電路。如第1圖所示，電力電路100包括功率電晶體110、上橋電晶體121以及下橋電晶體122。上橋電晶體121以及下橋電晶體122用以於驅動節點ND產生驅動電壓VD，使得功率電晶體110根據驅動電壓VD抽取功率電流IP。
由於驅動電壓VD會達到操作電壓VS，上橋電壓VHS會超過操作電壓VS以完全導通上橋電晶體121，使得上橋電壓VHS超過操作電壓VS而確保上橋電晶體完全導通。
有鑑於此，本發明提出一種電力電路，包括：一功率電晶體以及一驅動電路。上述功率電晶體根據一驅動節點之一驅動電壓，抽取一功率電流至一接地端。上述驅動電路包括一驅動器。上述驅動器包括一上橋電晶體、一下橋電晶體以及一上橋驅動器。上述上橋電晶體根據一上橋節點之一上橋電壓，將一低電壓提供至上述驅動節點。上述下橋電晶體根據一控制信號，將上述驅動節點耦接至上述接地端。上述上橋驅動器包括複數N型電晶體，且根據上述控制信號，將一高電壓提供至上述上橋節點，其中上述高電壓超過上述驅動電路之上述複數N型電晶體之一閘極操作電壓。
本發明更提出一種驅動電路，用以驅動一功率電晶體，其中上述功率電晶體根據一驅動節點之一驅動電壓，抽取一功率電流至一接地端。上述驅動電路包括一驅動器。上述驅動器包括一上橋電晶體、一下橋電晶體以及一上橋驅動器。上述上橋電晶體根據一上橋節點之一上橋電壓，將一低電壓提供至上述驅動節點。上述下橋電晶體根據一控制信號，將上述驅動節點耦接至上述接地端。上述上橋驅動器包括複數N型電晶體，且根據上述控制信號，將一高電壓提供至上述上橋節點，其中上述高電壓超過上述驅動電路之上述複數N型電晶體之一閘極操作電壓。
以下說明為本發明的實施例。其目的是要舉例說明本發明一般性的原則，不應視為本發明之限制，本發明之範圍當以申請專利範圍所界定者為準。
值得注意的是，以下所揭露的內容可提供多個用以實踐本發明之不同特點的實施例或範例。以下所述之特殊的元件範例與安排僅用以簡單扼要地闡述本發明之精神，並非用以限定本發明之範圍。此外，以下說明書可能在多個範例中重複使用相同的元件符號或文字。然而，重複使用的目的僅為了提供簡化並清楚的說明，並非用以限定多個以下所討論之實施例以及/或配置之間的關係。此外，以下說明書所述之一個特徵連接至、耦接至以及/或形成於另一特徵之上等的描述，實際可包含多個不同的實施例，包括該等特徵直接接觸，或者包含其它額外的特徵形成於該等特徵之間等等，使得該等特徵並非直接接觸。
第2圖係顯示根據本發明之一實施例所述之電力電路之方塊圖。如第2圖所示，電力電路200包括功率電晶體10以及驅動電路220。根據本發明之一實施例，功率電晶體10係為氮化鎵電晶體。
驅動電路220包括穩壓器221以及驅動器222。穩壓器用以將供應電壓VDD降壓至低電壓VL。根據本發明之一實施例，供應電壓VDD超過驅動電路220之所有電晶體之閘極操作電壓，使得穩壓器221須將供應電壓VDD降壓至低電壓VL，其中低電壓VL等於驅動電路220之所有電晶體的閘極操作電壓。
如第2圖所示，驅動器222包括上橋電晶體MHS、下橋電晶體MLS、上橋驅動器HSD以及反相器INV。根據本發明之一實施例，上橋電晶體MHS對應至第1圖之上橋電晶體121，下橋電晶體MLS對應至第1圖之下橋電晶體122。
上橋驅動器HSD係由高電壓VH供電，用以將控制信號SC之高邏輯位準升壓至高電壓VH，以利完全導通上橋電晶體MHS。根據本發明之一實施例，高電壓VH超過低電壓VL。
根據本發明之一實施例，高電壓VH超過供應電壓VDD。根據本發明之另一實施例，高電壓VH係轉換自供應電壓VDD。下橋電晶體MLS根據控制信號SC，將驅動電壓VD下拉至接地位準。
第3圖係顯示根據本發明之一實施例所述之電力電路之方塊圖。如第3圖所示，電力電路300包括功率電晶體10以及驅動電路320，其中電力電路300係為第2圖之電力電路200之一實施例，並未以任何形式限定於此。根據本發明之一實施例，功率電晶體係為氮化鎵電晶體。
驅動電路320包括第一穩壓器321、第二穩壓器322、驅動器323以及欠壓鎖定（under-voltage lockout，UVLO）電路324。第一穩壓器321用以將供應電壓VDD降壓至高電壓VH，第二穩壓器322用以將供應電壓VDD降壓至低電壓VL。根據本發明之一實施例，低電壓VL低於高電壓VH，低電壓VL以極高電壓VH皆低於供應電壓VDD。
驅動器323係由高電壓VH以及低電壓VL所供電，並且根據控制信號SC於驅動節點ND產生驅動電壓VD，使得功率電晶體10根據驅動電壓VD抽取功率電流IP。
根據本發明之一實施例，驅動器323包括第1圖之上橋電晶體121以及下橋電晶體122，低電壓VL對應至第1圖之操作電壓VS，高電壓VH用以驅動上橋電晶體MHS，細節將於下文中詳細描述。
欠壓鎖定電路324係由低電壓VL所供電，用以偵測供應電壓VDD。當供應電壓VDD低於臨限值時，欠壓鎖定電路324將控制信號SC下拉至接地位準，使得驅動器323失能。
根據本發明之一實施例，驅動電路320可更包括位準移位器，用以將範圍自供應電壓VDD至接地位準之控制信號SC轉換成範圍自低電壓VL至接地位準之控制信號SC。為了簡化說明，在此忽略位準移位器，並且以下段落中，將以範圍自低電壓VL至接地位準之控制信號SC進行說明。
第4圖係顯示根據本發明之另一實施例所述之第3圖之驅動器之電路圖。如第4圖所示，驅動器400包括上橋電晶體MHS、下橋電晶體MLS、上橋驅動器410以及反相器INV。根據本發明之一實施例，上橋電晶體MHS對應至第1圖之上橋電晶體120，下橋電晶體MLS對應至第1圖之下橋電晶體122。
上橋驅動器410包括第一常閉電晶體ME1、第二常閉電晶體ME2以及第一常開電晶體MD1。第一常閉電晶體ME1包括源極端、閘極端以及汲極端，其中源極端耦接至上橋節點NH，閘極端接收控制信號SC，汲極端係由高電壓VH所供電。
第二常閉電晶體ME2包括源極端、閘極端以及汲極端，其中源極端耦接至接地端，閘極端接收由反相器INV產生之反相控制信號SCB，汲極端耦接至上橋節點NH。根據本發明之一實施例，下橋電晶體MLS之閘極端接收反相控制信號SCB。
第一常開電晶體MD1包括源極端、閘極端以及汲極端，其中源極端以及閘極端均耦接至上橋節點NH，汲極端係由高電壓VH所供電。根據本發明之一實施例，第一常開電晶體MD1用以提供高電壓VH至上橋節點NH，第一常閉電晶體ME1用以增加上橋電壓VHS達到高電壓VH之速度。
第5圖係顯示根據本發明之另一實施例所述之第3圖之驅動器之電路圖。如第5圖所示，驅動器500包括上橋電晶體MHS、下橋電晶體MLS、上橋驅動器510、第一前置驅動器520以及反相器INV，其中驅動器500用以驅動功率電晶體10抽取功率電流IP。根據本發明之一實施例，上橋驅動器510對應至第4圖之上橋驅動器410。
第一前置驅動器520根據控制信號SC以及反相控制信號SCB，於第一內部節點NI1產生第一內部信號SI1，其中第一前置驅動器520包括第三常閉電晶體ME3、第四常閉電晶體ME4、第五常閉電晶體ME5、第二常開電晶體MD2以及第六常閉電晶體ME6。
第三常閉電晶體ME3包括源極端、閘極端以及汲極端，其中源極端耦接至第一內部節點NI1，閘極端耦接至第一節點N1，汲極端係由低電壓VL供電。
第四常閉電晶體ME4包括源極端、閘極端以及汲極端，其中源極端耦接至接地端，閘極端接收控制信號SC，汲極端耦接至第一內部節點NI1。
第五常閉電晶體ME5包括源極端、閘極端以及汲極端，其中源極端耦接至第一節點N1，閘極端接收由反相器INV所產生之反相控制信號SCB，汲極端由高電壓VH所供電。
第二常開電晶體MD2包括源極端、閘極端以及汲極端，其中源極端以及閘極端耦接至第一節點N1，汲極端係由高電壓VH所供電。根據本發明之一實施例，第二常開電晶體MD2用以提升將高電壓VH提供置第一節點N1之電流驅動能力。
根據本發明之一實施例，第二常開電晶體MD2用以將高電壓VH提供置第一節點N1，第五常閉電晶體ME5用以增進第一節點N1達到高電壓VH之速度。
第六常閉電晶體ME6包括源極端、閘極端以及汲極端，其中源極端耦接至接地端，閘極端接收控制信號SC，汲極端耦接至第一節點N1。
根據本發明之一實施例，由於第一內部信號SI1係為控制信號SC之反相，上橋驅動器510根據控制信號SC以及第一內部信號SI1，於上橋節點NH產生上橋電壓VHS。
第6圖係顯示根據本發明之另一實施例所述之第3圖之驅動器之電路圖。如第6圖所示，驅動器600包括上橋電晶體MHS、下橋電晶體MLS、上橋驅動器610、第一前置驅動器620、第二前置驅動器630、第三前置驅動器640以及反相器INV。驅動器600於驅動節點ND產生驅動電壓VD，使得功率電晶體10根據驅動電壓VD而抽取功率電流IP。
根據本發明之一實施例，上橋驅動器610對應至第4圖之上橋驅動器410。根據本發明之一實施例，第一前置驅動器620對應至第5圖之第一前置驅動器520，其中第6圖之第二內部信號SI2以及第三內部信號SI3分別對應至第5圖之控制信號SC以及反相控制信號SCB。
第二前置驅動器630根據第三內部信號SI3以及控制信號SC，於第二內部節點NI2產生第二內部信號SI2，其中第二前置驅動器630包括第七常閉電晶體ME7、第八常閉電晶體ME8、第九常閉電晶體ME9、第三常開電晶體MD3以及第十常閉電晶體ME10。
第七常閉電晶體ME7包括源極端、閘極端以及汲極端，其中源極端耦接至第二內部節點NI2，閘極端耦接至第二節點N2，汲極端係由低電壓VL所供電。
第八常閉電晶體ME8包括源極端、閘極端以及汲極端，其中源極端耦接至接地端，閘極端接收第三內部信號SI3，汲極端耦接至第二內部節點NI2。
第九常閉電晶體ME9包括源極端、閘極端以及汲極端，其中源極端耦接至第二節點N2，閘極端接收第三內部信號SI3，汲極端係由高電壓VH供電。
第三常開電晶體MD3包括源極端、閘極端以及汲極端，其中源極端以及閘極端均耦接至第二節點N2，汲極端係由高電壓VH供電。根據本發明之一實施例，第三常開電晶體MD3用以將高電壓VH提供至第二節點N2，第九常閉電晶體ME9用以增進第二節點N2之電壓達到高電壓VH之速度。
第十常閉電晶體ME10包括源極端、閘極端以及汲極端，其中源極端耦接至接地端，閘極端接收第三內部信號SI3，汲極端耦接至第二節點N2。
第三前置驅動器640用以根據控制信號SC以及反相器INV所產生之反相控制信號SCB，於第三內部節點NI3產生第三內部信號SI3。第三前置驅動器640包括第十一常閉電晶體ME11、第十二常閉電晶體ME12、第十三常閉電晶體ME13、第十四常開電晶體MD4以及第十四常閉電晶體ME14。
第十一常閉電晶體ME11包括源極端、閘極端以及汲極端，其中源極端耦接至第三內部節點NI3，閘極端耦接至第三節點N3，汲極端係由低電壓VL所供電。
第十二常閉電晶體ME12包括源極端、閘極端以及汲極端，其中源極端耦接至接地端，閘極端接收控制信號SC，汲極端耦接至第三內部節點NI3。
第十三常閉電晶體ME13包括源極端、閘極端以及汲極端，其中源極端耦接至第三節點N3，閘極端接收反相器INV所產生之反相控制信號SCB，汲極端係由高電壓VH所供電。
第四常開電晶體MD4包括源極端、閘極端以及汲極端，其中源極端以及閘極端均耦接至第三節點N3，汲極端係由高電壓VH所供電。根據本發明之一實施例，第四常開電晶體MD4用以將高電壓VH提供至第三節點N3，第十三常閉電晶體ME13用以提升第三節點N3之電壓達到高電壓VH之速度。
第十四常閉電晶體ME14包括源極端、閘極端以及汲極端，其中源極端耦接至接地端，閘極端接收控制信號SC，汲極端耦接至第三節點N3。
根據本發明之其他實施例，第5圖之驅動器500或第6圖之驅動器600可串接任意偶數個之與第5圖以及第6圖之第一前置驅動器、第二前置驅動器及/或第三前置驅動器相同之前置驅動器，以利增進控制信號SC之驅動能力。
第7圖係顯示根據本發明之一實施例所述之第3圖之第一穩壓器之電路圖。如第7圖所示，第一穩壓器700包括第一穩壓常閉電晶體MR1、第一電阻R1、第二穩壓常閉電晶體MR2、第二電阻R2、第一電流源IC1、第三穩壓常閉電晶體MR3、第三電阻R3、第四穩壓常閉電晶體MR4以及第一電壓分壓器D1。
第一穩壓常閉電晶體MR1包括源極端、閘極端以及汲極端，其中閘極端接收參考電壓VREF，源極端耦接至第一穩壓節點NR1，汲極端耦接至第二穩壓節點NR2。
根據本發明之一實施例，參考電壓VREF可由帶隙（bandgap）電路所產生。根據本發明之另一實施例，參考電壓VREF可利用電壓分壓器將供應電壓VDD除以一係數。第一電阻R1耦接於供應電壓VDD以及第二穩壓節點NR2之間。
第二穩壓常閉電晶體MR2包括源極端、閘極端以及汲極端，其中閘極端接收第一回授電壓VFB1，源極端耦接至第一穩壓節點NR1。第二電阻R2耦接於供應電壓以及第二穩壓常閉電晶體MR2之汲極端之間。第一電流源IC1自第一穩壓節點NR1抽取第一電流I1至接地端。
第三穩壓常閉電晶體MR3包括源極端、閘極端以及汲極端，其中閘極端耦接至第二穩壓節點NR2，源極端耦接至接地端，汲極端耦接至第三穩壓節點NR3。第三電阻R3耦接於供應電壓VDD以及第三穩壓節點NR3之間。
第四穩壓常閉電晶體MR4包括源極端、閘極端以及汲極端，其中閘極端耦接至第三穩壓節點NR3，源極端產生高電壓VH，汲極端由供應電壓VDD所供電。
第一電壓分壓器D1將高電壓VH除上第一係數而產生第一回授電壓VFB1。根據本發明之一實施例，第一電壓分壓器D1包括兩個串接的電阻，使得第一係數係由兩個串接電阻之電阻值比例而決定。
根據本發明之一實施例，第一穩壓器700用以維持第一回授電壓VFB1等於參考電壓VREF，使得高電壓VH等於參考電壓VREF乘上由第一電壓分壓器D1所決定之第一係數。
根據本發明之一實施例，第一穩壓器700更包括第一箝位電路CL1。第一箝位電路CL1用以箝制第四穩壓常閉電晶體MR4之閘極端與源極端之間的跨壓，使得第四穩壓常閉電晶體MR4之閘極端與源極端之間的跨壓小於第四穩壓常閉電晶體MR4之崩潰電壓。
根據本發明之一些實施例，第一箝位電路CL1可包括多個串接的二極體或多個串接之耦接為二極體形式之電晶體，使得第四穩壓常閉電晶體MR4之閘極端與源極端之間的跨壓不超過串接之二極體或串接之耦接為二極體形式之電晶體的順向導通電壓。
第8圖係顯示根據本發明之一實施例所述之第3圖之第二穩壓器之電路圖。如第8圖所示，第二穩壓器800包括第五穩壓常閉電晶體MR5、第四電阻R4、第六穩壓常閉電晶體MR6、第五電阻R5、第二電流源IC2、第七穩壓常閉電晶體MR7、第六電阻R6、第八穩壓常閉電晶體MR8以及第二電壓分壓器D2。
第五穩壓常閉電晶體MR5包括源極端、閘極端以及汲極端，其中閘極端接收參考電壓VREF，源極端耦接至第四穩壓節點NR4，汲極端耦接至第五穩壓節點NR5。第四電阻R4耦接於上述供應電壓VDD以及第二穩壓節點NR2之間。
第六穩壓常閉電晶體MR6包括源極端、閘極端以及汲極端，其中閘極端接收第二回授電壓VFB2，源極端耦接至第四穩壓節點NR4。第五電阻R5耦接於供應電壓VDD以及第六穩壓常閉電晶體MR6之間。第二電流源IC2自第四穩壓節點NR4，抽取第二電流I2至接地端。
第七穩壓常閉電晶體MR7包括源極端、閘極端以及汲極端，其中閘極端耦接至第五穩壓節點NR5，源極端耦接至接地端，汲極端耦接至第六穩壓節點NR6。第六電阻R6耦接於供應電壓VDD以及第六穩壓節點NR6。
第八穩壓常閉電晶體MR8包括源極端、閘極端以及汲極端，其中閘極端耦接至第六穩壓節點NR6，源極端產生低電壓VL，汲極端係由供應電壓VDD所供電。
第二電壓分壓器D2將低電壓VL除上第二係數，而產生第二迴授電壓VFB2。根據本發明之一實施例，第二電壓分壓器D2包括兩個串接的電阻，使得第二係數係由兩個串接的電阻之電阻值比例所決定。
根據本發明之一實施例，第二穩壓器800用以維持第二回授電壓VFB2等於參考電壓VREF，使得低電壓VL等於參考電壓VREF乘上由第二電壓分壓器D2所決定之第二係數。
根據本發明之一實施例，第二穩壓器800更包括第二箝位電路CL2。第二箝位電路CL2用以箝制第八穩壓常閉電晶體MR8之閘極端與源極端之間的跨壓，使得第八穩壓常閉電晶體MR8之閘極端與源極端之間的跨壓低於第八穩壓常閉電晶體MR8之崩潰電壓。
根據本發明之一些實施例，第二箝位電路CL2可包括多個串接之二極體或多個串接之耦接為二極體形式之電晶體，使得第八穩壓常閉電晶體MR8之閘極端至源極端之間的跨壓不超過串接之二極體或串接之耦接為二極體形式之電晶體的順向導通電壓。
第9圖係顯示根據本發明之一實施例所述之第3圖之欠壓鎖定電路之電路圖。如第9圖所示，欠壓鎖定電路900包括第三電壓分壓器D3、第五常開電晶體MD5、第十五常閉電晶體ME15、第十六常閉電晶體ME16、欠壓電阻RX、第十七常閉電晶體ME17、第十八常閉電晶體ME18、第十九常閉電晶體ME19、第二十常閉電晶體ME20以及第二十一常閉電晶體ME21。
第三電壓分壓器D3用以將供應電壓VDD除上第三係數，而產生分壓電壓VDV。根據本發明之一實施例，第三電壓分壓器D3係由許多電阻串接所組成。根據本發明之另一實施例，第三電壓分壓器D3係由許多二極體或許多耦接為二極體形式之電晶體串接所組成。
第五常開電晶體MD5包括源極端、閘極端以及汲極端，其中源極端以及閘極端均耦接至第一欠壓節點NU1，汲極端係由低電壓VL所供電。
第十五常閉電晶體ME15包括源極端、閘極端以及汲極端，其中源極端係耦接至接地端，閘極端接收分壓電壓VDV，汲極端耦接至第一欠壓節點NU1。
第十六常閉電晶體ME16包括源極端、閘極端以及汲極端，其中源極端係耦接至第二欠壓節點NU2，閘極端耦接至第一欠壓節點NU1，汲極端耦接至第三欠壓節點NU3。欠壓電阻RX戲偶接於低電壓VL以及第三欠壓節點NU3之間。
第十七常閉電晶體ME17包括源極端、閘極端以及汲極端，其中源極端耦接至接地端，閘極端耦接至第一欠壓節點NU1，汲極端耦接至第二欠壓節點NU2。
第十八常閉電晶體ME18包括源極端、閘極端以及汲極端，其中源極端係耦接至第二欠壓節點NU2，閘極端耦接至第三欠壓節點NU3，汲極端耦接至第四欠壓節點NU4。
第十九常閉電晶體ME19包括源極端、閘極端以及汲極端，其中源極端係耦接至欠壓鎖定節點NUVLO，閘極端耦接至第四欠壓節點NU4，汲極端係由低電壓VL所供電。
第二十常閉電晶體ME20包括源極端、閘極端以及汲極端，其中源極端係耦接至接地端，閘極端耦接至第三欠壓節點NU3，汲極端耦接至欠壓鎖定節點NUVLO。欠壓鎖定信號SUVLO係產生於欠壓鎖定節點NUVLO。
第二十一常閉電晶體ME21包括源極端、閘極端以及汲極端，其中源極端係耦接至接地端，閘極端耦接至欠壓鎖定節點NUVLO，汲極端耦接至控制信號SC。第二十一常閉電晶體ME21根據欠壓鎖定信號SUVLO，將控制信號SC下拉至接地位準。
根據本發明之一實施例，假定第三電壓分壓器D3所產生之第三係數係為2/7，第十五常閉電晶體ME15之臨限電壓係為2V，且當供應電壓VDD超過7V時，欠壓鎖定信號SUVLO係為低邏輯位準。因此，控制信號SC驅動第3圖之驅動器323觸發功率電晶體10抽取功率電流IP。以上所述之數值僅用以說明解釋，並非以任何形式限定於此。
第10圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖。電力電路1000係為第2圖之電力電路200之另一實施例，其中電力電路100包括功率電晶體10以及驅動電路1020。根據本發明之一實施例，功率電晶體10係為氮化鎵電晶體。
如第10圖所示，驅動電路1020包括第二穩壓器1022、驅動器1023以及欠壓鎖定電路1024。將第10圖與第3圖相比，第10圖之驅動器1023係由供應電壓VDD以及由第二穩壓器1022所產生之低電壓VL所供電。換句話說，第2圖之高電壓VH之位置，係直接由第10圖之供應電壓VDD所供電。根據本發明之一實施例，第二穩壓器1022係對應至第3圖之第二穩壓器322，欠壓鎖定電路1024係對應至第3圖之欠壓鎖定電路324。根據本發明之一實施例，第9圖之欠壓鎖定電路900係如第10圖之欠壓鎖定電路1024所示。
第11圖係顯示根據本發明之一實施例所述之第10圖之驅動器之電路圖。如第11圖所示，驅動器1100包括上橋電晶體MHS、下橋電晶體MLS、上橋驅動器1110以及反相器INV，其中上橋驅動器1110包括差動放大器1111。
差動放大器1111包括正輸入節點NIP、負輸入節點NIN以及輸出節點NO。正輸入節點NIP接收控制信號SC，負輸入節點NIN耦接至驅動節點ND。差動放大器1111將正輸入節點NIP之控制信號SC與驅動節點ND之驅動電壓VD相比，而於輸出節點NO產生上橋電壓VHS，使得上橋電晶體MHS根據上橋電壓VHS而完全導通。當上橋電晶體MHS完全導通時，驅動電壓VD等於低電壓VL。
第12圖係顯示根據本發明之一實施例所述之第11圖之驅動器之電路圖。如第12圖所示，驅動器1200包括上橋電晶體MHS、下橋電晶體MLS、上橋驅動器1210以及反相器INV，其中上橋驅動器1210包括差動放大器1211。將第12圖與第10圖相比，差動放大器1211對應至差動放大器1011。
差動放大器1211擴第一放大器常閉電晶體MA1、第七電阻R7、第二放大器常閉電晶體MA2、第八電阻R8、放大器電流源IA1、第三放大器常閉電晶體MA3、第九電阻R9、第四放大器常閉電晶體MA4以及第五放大器常閉電晶體MA5。
第一放大器常閉電晶體MA1包括源極端、閘極端以及汲極端，其中閘極端接收控制信號SC，源極端耦接至第一放大器節點NA1，汲極端耦接至第二放大器節點NA2。第七電阻R7耦接於供應電壓VDD以及第二放大器節點NA2之間。
第二放大器常閉電晶體MA2包括源極端、閘極端以及汲極端，其中閘極端耦接至驅動節點ND，源極端耦接至第一放大器節點NA1。第八電阻R8耦接於上述供應電壓VDD以及第二放大器常閉電晶體MA2之汲極端。放大器電流源IA1自第一放大器節點NA1抽取偏壓電流IB流至接地端。
第三放大器常閉電晶體MA3包括源極端、閘極端以及汲極端，其中閘極端耦接至第二放大器節點NA2，源極端耦接至接地端，汲極端耦接至第三放大器節點NA3。第九電阻R9耦接於供應電壓VDD以及第三放大器節點NA3。
第四放大器常閉電晶體MA4包括源極端、閘極端以及汲極端，其中閘極端耦接至第三放大器節點NA3，源極端耦接至放大器節點NO，汲極端係由供應電壓VDD所供電。第三放大器節點NA3係耦接至上橋節點NH。
第五放大器常閉電晶體MA5包括源極端、閘極端以及汲極端，其中閘極端接收反相控制信號SCB，源極端耦接至接地端，汲極端耦接至差動放大器1211之輸出節點NO。
根據本發明之一實施例，差動放大器1211更包括第三箝位電路CL3。第三箝位電路CL3用以箝制第四放大器常閉電晶體MA4之閘極端與源極端之間的跨壓，低於第四放大器常閉電晶體MA4之崩潰電壓。因此，第四放大器常閉電晶體MA4係由第三箝位電路CL3所保護，避免超過崩潰電壓。
根據本發明之一些實施例，第三箝位電路CL3可包括多個串接之二極體或多個串接之耦接為二極體形式之電晶體，使得第四放大器常閉電晶體MA4之閘極端與源極端之間的跨壓不超過多個串接之二極體或多個串接之耦接為二極體形式之電晶體的順向導通電壓。
根據本發明之一實施例，控制信號SC係為高電壓位準，驅動電壓VD相對於控制信號SC係為低電壓位準。第一放大器常閉電晶體MA1下拉第二放大器節點NA2之電壓，使得第三放大器常閉電晶體MA3不導通，並且第九電阻R9將第三放大器節點NA3上拉至供應電壓VDD。
接著，第三放大器節點NA3之電壓導通第四放大器常閉電晶體MA4，反向控制信號SCB不導通第五放大器常閉電晶體MA5。因此，差動放大器1211於輸出節點NO輸出供應電壓VDD，而導通上橋電晶體MHS。
根據本發明之另一實施例，控制信號SC係位於低電壓為準。由於當控制信號SC位於低電壓未準時，反向控制信號SCB位於高電壓位準而導通了第五放大器常閉電晶體MA5，差動放大器1211之輸出節點NO被下拉至接地端。因此，反向控制信號SCB不導通上橋電晶體MHS，且導通下橋電晶體MLS。
第13圖係顯示根據本發明之另一實施例所述之第11圖之驅動器之電路圖。如第13圖所示，驅動器1300包括上橋驅動器1310以及第一前置驅動器1320，其中上橋驅動器包括差動放大器1311。
根據本發明之一實施例，差動放大器1311係與第12圖之差動放大器1211相同。第一前置驅動器1320根據控制信號SC以及反相控制信號SCB，於第一內部節點產生第一內部信號SI1，用以增進控制信號SC之驅動能力。第一前置驅動器1320包括第六放大器常閉電晶體MA6、第六常開電晶體MD6、第七放大器常閉電晶體MA7。
第六放大器常閉電晶體MA6包括源極端、閘極端以及汲極端，其中源極端耦接至第一內部節點NI1，閘極端接收由斐相器INV產生之反相控制信號SCB，汲極端係由低電壓VL所供電。
第六常開電晶體MD6包括源極端、閘極端以及汲極端，其中源極端以及閘極端均耦接至第一內部節點NI1，汲極端係由低電壓VL所供電。根據本發明之一實施例，第六常開電晶體MD6用以增進低電壓VL至第一內部節點NI1之電流驅動能力。
第七放大器常閉電晶體MA7包括源極端、閘極端以及汲極端，其中源極端耦接至接地端，閘極端接收控制信號SC，汲極端耦接至第一節點N1。
第14圖係顯示根據本發明之另一實施例所述之第11圖之驅動器之電路圖。如第14圖所示，驅動器1400包括上橋驅動器1410、第一前置驅動器1420、第二前置驅動器1430以及第三前置驅動器1440，其中上橋驅動器1410包括差動放大器1411。根據發明之一實施例，上橋驅動器1410對應至第12圖之上橋驅動器1210，差動放大器1411對應至第12圖之差動放大器1211。根據本發明之一實施例，第一前置驅動器1420、第二前置驅動器1430以及第三前置驅動器1440用以增進控制信號SC之驅動能力。
根據本發明之另一實施例，第一前置驅動器1420對應至第13圖之第一前置驅動器1320。第二前置驅動器1430根據第三內部信號SI3以及控制信號SC，於第二內部節點NI2產生第二內部信號SI2。如第14圖所示，第二前置驅動器1430包括第八放大器常閉電晶體MA8、第七常開電晶體MD7以及第九放大器常閉電晶體MA9。
第八放大器常閉電晶體MA8包括源極端、閘極端以及汲極端，其中源極端耦接至第二內部節點NI2，閘極端接收控制信號SC，汲極端係由低電壓VL所供電。
第七常開電晶體MD7包括源極端、閘極端以及汲極端，其中源極端以及閘極端均耦接至第二內部節點NI2，汲極端係由低電壓VL所供電。根據本發明之一實施例，第一常開電晶體MD7用以提供低電壓VL至第二內部節點NI2，第八放大器常閉電晶體MA8用以增進第二內部節點NI2之電壓達到低電壓VL之速度。
第九放大器常閉電晶體MA9包括源極端、閘極端以及汲極端，其中源極端耦接至接地端，閘極端耦接至第三內部節點NI3，用以接收第三內部信號SI3，極極端耦接至第二內部節點NI2。
第三前置驅動器1440根據控制信號SC以及反相控制信號SCB，於第三內部節點NI3產生第三內部信號SI3。如第14圖所示，第三前置放大器1440包括第十放大器常閉電晶體MA10、第八常開電晶體MD8以及第十一放大器常閉電晶體MA11。
第十放大器常閉電晶體MA10包括源極端、閘極端以及汲極端，其中源極端耦接至第三內部節點NI3，閘極端接收反相器INV所產生之反相控制信號SCB，汲極端係由低電壓VL所供電。
第八常開電晶體MD8包括源極端、閘極端以及汲極端，其中源極端以及閘極端均耦接至第三內部節點NI3，汲極端係由低電壓VL所供電。根據本發明之一實施例，第八常開電晶體MD8用以增進低電壓VL至第三內部節點NI3之電流驅動能力。
第十一放大器常閉電晶體MA11包括源極端、閘極端以及汲極端，其中源極端耦接至接地端，閘極端接收控制信號SC，汲極端耦接至第三內部節點NI3。
根據本發明之其他實施例，第14圖之驅動器1400更串接任意偶數個與第13圖以及第14圖中之第一前置驅動器、第二前置驅動器及/或第三前置驅動器相同的前置驅動器，用以增進控制信號SC之驅動能力。
將第3-6圖與第10-14圖相比，由於第3圖之第一穩壓器321移至上橋驅動器，第5圖以及第6圖所示之第一前置驅動器、第二前置驅動器及/或第三前置驅動器，可簡化為第13圖以及第14圖所示之第一前置驅動器、第二前置驅動器及/或第三前置驅動器。
以上所述為實施例的概述特徵。所屬技術領域中具有通常知識者應可以輕而易舉地利用本發明為基礎設計或調整以實行相同的目的和/或達成此處介紹的實施例的相同優點。所屬技術領域中具有通常知識者也應了解相同的配置不應背離本創作的精神與範圍，在不背離本創作的精神與範圍下他們可做出各種改變、取代和交替。說明性的方法僅表示示範性的步驟，但這些步驟並不一定要以所表示的順序執行。可另外加入、取代、改變順序和/或消除步驟以視情況而作調整，並與所揭露的實施例精神和範圍一致。
100、200、300、1000:電力電路
110、10:功率電晶體
121:上橋電晶體
122:下橋電晶體
220、320、1020:驅動電路
221:穩壓器
222、323、400、500、600、1023、1100、1200、1300、1400:驅動器
321、700:第一穩壓器
322、800、1022:第二穩壓器
324、900、1024:欠壓鎖定電路
410、510、610、1110、1210、1310、1410:上橋驅動器
520、620、1320、1420:第一前置驅動器
630、1430:第二前置驅動器
640、1440:第三前置驅動器
1111、1211、1311、1411:差動放大器
ND:驅動節點
VD:驅動電壓
IP:功率電流
VS:操作電壓
VHS:上橋電壓
VDD:供應電壓
VH:高電壓
VL:低電壓
SC:控制信號
SCB:反相控制信號
MHS:上橋電晶體
MLS:下橋電晶體
HSD:上橋驅動器
INV:反相器
ME1:第一常閉電晶體
ME2:第二常閉電晶體
ME3:第三常閉電晶體
ME4:第四常閉電晶體
ME5:第五常閉電晶體
ME6:第六常閉電晶體
ME7:第七常閉電晶體
ME8:第八常閉電晶體
ME9:第九常閉電晶體
ME10:第十常閉電晶體
ME11:第十一常閉電晶體
ME12:第十二常閉電晶體
ME13:第十三常閉電晶體
ME14:第十四常閉電晶體
ME15:第十五常閉電晶體
ME16:第十六常閉電晶體
ME17:第十七常閉電晶體
ME18:第十八常閉電晶體
ME19:第十九常閉電晶體
ME20:第二十常閉電晶體
ME21:第二十一常閉電晶體
MD1:第一常開電晶體
MD2:第二常開電晶體
MD3:第三常開電晶體
MD4:第十四常開電晶體
MD5:第五常開電晶體
MD6:第六常開電晶體
MD7:第七常開電晶體
MD8:第八常開電晶體
MR1:第一穩壓常閉電晶體
MR2:第二穩壓常閉電晶體
MR3:第三穩壓常閉電晶體
MR4:第四穩壓常閉電晶體
MR5:第五穩壓常閉電晶體
MR6:第六穩壓常閉電晶體
MR7:第七穩壓常閉電晶體
MR8:第八穩壓常閉電晶體
MA1:第一放大器常閉電晶體
MA2:第二放大器常閉電晶體
MA3:第三放大器常閉電晶體
MA4:第四放大器常閉電晶體
MA5:第五放大器常閉電晶體
MA6:第六放大器常閉電晶體
MA7:第七放大器常閉電晶體
MA8:第八放大器常閉電晶體
MA9:第九放大器常閉電晶體
MA10:第十放大器常閉電晶體
MA11:第十一放大器常閉電晶體
R1:第一電阻
R2:第二電阻
R3:第三電阻
R4:第四電阻
R5:第五電阻
R6:第六電阻
R7:第七電阻
R8:第八電阻
R9:第九電阻
RX:欠壓電阻
IC1:第一電流源
IC2:第二電流源
IA1:放大器電流源
I1:第一電流
I2:第二電流
IB:偏壓電流
D1:第一電壓分壓器
D2:第二電壓分壓器
D3:第三電壓分壓器
CL1:第一箝位電路
CL2:第二箝位電路
CL3:第三箝位電路
NH:上橋節點
NI1:第一內部節點
NI2:第二內部節點
NI3:第三內部節點
SI1:第一內部信號
SI2:第二內部信號
SI3:第三內部信號
SUVLO:欠壓鎖定信號
N1:第一節點
N2:第二節點
N3:第三節點
VREF:參考電壓
NR1:第一穩壓節點
NR2:第二穩壓節點
NR3:第三穩壓節點
NR4:第四穩壓節點
NR5:第五穩壓節點
NU1:第一欠壓節點
NU2:第二欠壓節點
NU3:第三欠壓節點
NU4:第四欠壓節點
NUVLO:欠壓鎖定節點
NIP:正輸入節點
NIN:負輸入節點
NO:輸出節點
NA1:第一放大器節點
NA2:第二放大器節點
NA3:第三放大器節點
VFB1:第一回授電壓
VFB2:第二回授電壓
VDV:分壓電壓
第1圖係顯示一般的電力電路； 第2圖係顯示根據本發明之一實施例所述之電力電路之方塊圖； 第3圖係顯示根據本發明之一實施例所述之電力電路之方塊圖； 第4圖係顯示根據本發明之另一實施例所述之第3圖之驅動器之電路圖； 第5圖係顯示根據本發明之另一實施例所述之第3圖之驅動器之電路圖； 第6圖係顯示根據本發明之另一實施例所述之第3圖之驅動器之電路圖； 第7圖係顯示根據本發明之一實施例所述之第3圖之第一穩壓器之電路圖； 第8圖係顯示根據本發明之一實施例所述之第3圖之第二穩壓器之電路圖； 第9圖係顯示根據本發明之一實施例所述之第3圖之欠壓鎖定電路之電路圖； 第10圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖； 第11圖係顯示根據本發明之一實施例所述之第10圖之驅動器之電路圖； 第12圖係顯示根據本發明之一實施例所述之第11圖之驅動器之電路圖； 第13圖係顯示根據本發明之另一實施例所述之第11圖之驅動器之電路圖；以及 第14圖係顯示根據本發明之另一實施例所述之第11圖之驅動器之電路圖。
200:電力電路
220:驅動電路
221:穩壓器
222:驅動器
ND:驅動節點
VD:驅動電壓
IP:功率電流
VHS:上橋電壓
VDD:供應電壓
VH:高電壓
VL:低電壓
SC:控制信號
SCB:反相控制信號
MHS:上橋電晶體
MLS:下橋電晶體
HSD:上橋驅動器

Claims (40)

  1. 一種電力電路，包括：一功率電晶體，根據一驅動節點之一驅動電壓，抽取一功率電流至一接地端；以及一驅動電路，包括：一驅動器，包括：一上橋電晶體，根據一上橋節點之一上橋電壓，將一低電壓提供至上述驅動節點；一下橋電晶體，根據一控制信號，將上述驅動節點耦接至上述接地端；一上橋驅動器，包括複數N型電晶體，且根據上述控制信號，將一高電壓提供至上述上橋節點，其中上述高電壓超過上述驅動電路之上述複數N型電晶體之一閘極操作電壓；一第一前置驅動器，根據上述控制信號以及上述控制信號之反相，於一第一內部節點產生一第一內部信號，其中上述上橋驅動器根據上述控制信號以及上述第一內部信號，將上述高電壓提供至上述上橋節點；一第二前置驅動器，根據一第三內部信號以及上述控制信號，於一第二內部節點產生一第二內部信號；以及一第三前置驅動器，根據上述控制信號以及上述控制信號之反相，於一第三內部節點產生一第三內部信號； 其中上述第一前置驅動器根據上述第二內部信號以及上述第三內部信號，產生上述第一內部信號；以及一第二穩壓器，將一供應電壓降壓至上述低電壓。
  2. 如申請專利範圍第1項所述之電力電路，其中上述功率電晶體係為氮化鎵電晶體。
  3. 如申請專利範圍第1項所述之電力電路，其中上述驅動電路更包括：一第一穩壓器，將上述供應電壓降壓為上述高電壓，其中上述低電壓係低於上述高電壓。
  4. 如申請專利範圍第3項所述之電力電路，其中上述第一穩壓器包括：一第一穩壓常閉電晶體，包括源極端、閘極端以及汲極端，其中閘極端接收一參考電壓，源極端耦接至一第一穩壓節點，汲極端耦接至上述第二穩壓節點；一第一電阻，耦接於上述供應電壓以及上述第二穩壓節點之間；一第二穩壓常閉電晶體，包括源極端、閘極端以及汲極端，其中閘極端接收一第一回授電壓，源極端耦接至上述第一穩壓節點；一第二電阻，耦接於上述供應電壓以及上述第二穩壓常閉電晶體之汲極端之間；一第一電流源，自上述第一穩壓節點抽取一第一電流流至上述接地端； 一第三穩壓常閉電晶體，包括源極端、閘極端以及汲極端，其中閘極端耦接至上述第二穩壓節點，源極端耦接至上述接地端，汲極端耦接至一第三穩壓節點；一第三電阻，耦接於上述供應電壓以及上述第三穩壓節點之間；一第四穩壓常閉電晶體，包括源極端、閘極端以及汲極端，其中閘極端耦接至上述第三穩壓節點，源極端產生上述高電壓，汲極端係由上述供應電壓供電；以及一第一電壓分壓器，將上述高電壓除以一第一係數而產生上述第一回授電壓。
  5. 如申請專利範圍第4項所述之電力電路，其中上述第一穩壓器更包括：一第一箝位電路，用以箝制上述第四穩壓常閉電晶體之閘極端與源極端之間之跨壓低於上述第四穩壓常閉電晶體之崩潰電壓。
  6. 如申請專利範圍第3項所述之電力電路，其中上述上橋驅動器包括：一第一常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述上橋節點，閘極端接收上述控制信號，汲極端係由高電壓所供電；一第一常開電晶體，包括源極端、閘極端以及汲極端，其中源極端以及閘極端皆耦接至上述上橋節點，汲極端係由上述高電壓所供電；以及 一第二常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述第一內部信號，汲極端耦接至上述上橋節點。
  7. 如申請專利範圍第1項所述之電力電路，其中上述第一前置驅動器包括：一第三常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述第一內部節點，閘極端耦接至一第一節點，汲極端係由上述低電壓供電；一第四常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述控制信號，汲極端耦接至上述第一內部節點；一第五常閉電晶體，包括源極端、閘極端以及汲極端，源極端耦接至上述第一節點，閘極端接收上述控制信號之反相，汲極端係由上述高電壓所供電；一第二常開電晶體，包括源極端、閘極端以及汲極端，其中源極端以及閘極端皆耦接至上述第一節點，汲極端係由上述高電壓所供電；以及一第六常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述控制信號，汲極端耦接至上述第一節點。
  8. 如申請專利範圍第1項所述之電力電路，其中上述第二前置驅動器包括： 一第七常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述第二內部節點，閘極端耦接至一第二節點，汲極端係由上述低電壓所供電；一第八常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述第三內部信號，汲極端耦接至上述第二內部信號；一第九常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述第二節點，閘極端接收上述第三內部信號，汲極端係由上述高電壓所供電；一第三常開電晶體，包括源極端、閘極端以及汲極端，其中源極端以及閘極端皆耦接至第二節點，汲極端係由上述高電壓所供電；以及一第十常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述第三內部信號，汲極端耦接至上述第二節點。
  9. 如申請專利範圍第8項所述之電力電路，其中上述第三前置驅動器包括：一第十一常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述第三內部節點，閘極端耦接至一第三節點，汲極端係由上述低電壓所供電； 一第十二常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述控制信號，汲極端耦接至上述第三內部節點；一第十三常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述第三節點，閘極端接收上述控制信號之反相，汲極端係由上述高電壓所供電；一第四常開電晶體，包括源極端、閘極端以及汲極端，其中源極端以及閘極端皆耦接至上述第三節點，汲極端係由上述高電壓所供電；以及一第十四常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述控制信號，汲極端耦接至上述第三節點。
  10. 一種電力電路，包括：一功率電晶體，根據一驅動節點之一驅動電壓，抽取一功率電流至一接地端；以及一驅動電路，包括：一驅動器，包括：一上橋電晶體，根據一上橋節點之一上橋電壓，將一低電壓提供至上述驅動節點；一下橋電晶體，根據一控制信號，將上述驅動節點耦接至上述接地端； 一上橋驅動器，包括複數N型電晶體，且根據上述控制信號，將一高電壓提供至上述上橋節點，其中上述高電壓超過上述驅動電路之上述複數N型電晶體之一閘極操作電壓，其中上述高電壓係等於上述供應電壓，其中上述上橋驅動器包括：一差動放大器，包括一正輸入節點、一負輸入節點以及一輸出節點，其中上述正輸入節點接收上述控制信號，上述負輸入節點耦接至上述驅動節點，上述輸出節點耦接至上述上橋節點；以及一第一前置驅動器，根據上述控制信號以及上述控制信號之反相，於一第一內部節點產生一第一內部信號，其中上述上橋驅動器根據上述控制信號以及上述第一內部信號，將上述高電壓提供至上述上橋節點；以及一第二穩壓器，將一供應電壓降壓至上述低電壓。
  11. 如申請專利範圍第10項所述之電力電路，其中上述差動放大器包括：一第一放大器常閉電晶體，包括源極端、閘極端以及汲極端，其中閘極端接收上述控制信號，源極端耦接至一第一放大器節點，汲極端耦接至一第二放大器節點；一第七電阻，耦接於上述供應電壓以及上述第二放大器節點之間； 一第二放大器常閉電晶體，包括源極端、閘極端以及汲極端，其中閘極端耦接至上述驅動節點，源極端耦接至上述第一放大器節點；一第八電阻，耦接於上述供應電壓以及上述第二放大器常閉電晶體之汲極端之間；一放大器電流源，自上述第一放大器節點抽取一偏壓電流流至上述接地端；一第三放大器常閉電晶體，包括源極端、閘極端以及汲極端，其中閘極端耦接至上述第二放大器節點，源極端耦接至上述接地端，汲極端耦接至一第三放大器節點；一第九電阻，耦接於上述供應電壓以及上述第三放大器節點；一第四放大器常閉電晶體，包括源極端、閘極端以及汲極端，其中閘極端耦接至上述第三放大器節點，源極端耦接至上述輸出節點；以及一第五放大器常閉電晶體，包括源極端、閘極端以及汲極端，其中閘極端接收上述第一內部信號，源極端耦接至上述接地端，汲極端耦接至上述差動放大器之上述輸出節點。
  12. 如申請專利範圍第11項所述之電力電路，其中上述差動放大器更包括：一第三箝位電路，用以箝制上述第四放大器常閉電晶體之閘極端與源極端之間的跨壓。
  13. 如申請專利範圍第10項所述之電力電路，其中上述第一前置驅動器包括：一第六放大器常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述第一內部節點，閘極端接收上述控制信號之反相，汲極端係由上述低電壓所供電；一第六放大器常開電晶體，包括源極端、閘極端以及汲極端，其中源極端以及閘極端皆耦接至上述第一內部節點，汲極端係由上述低電壓所供電；以及一第七放大器常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述控制信號，汲極端耦接至上述第一內部節點。
  14. 如申請專利範圍第10項所述之電力電路，其中上述驅動器更包括：一第二前置驅動器，根據一第三內部信號以及上述控制信號，於一第二內部節點產生一第二內部信號；以及一第三前置驅動器，根據上述控制信號以及上述控制信號之反相，於一第三內部節點產生一第三內部信號；其中上述第一前置驅動器根據上述第二內部信號以及上述第三內部信號，產生上述第一內部信號。
  15. 如申請專利範圍第14項所述之電力電路，其中上述第二前置驅動器包括： 一第八放大器常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述第二內部節點，閘極端接收上述控制信號，汲極端係由上述低電壓所供電；一第七放大器常開電晶體，包括源極端、閘極端以及汲極端，其中源極端以及閘極端皆耦接至上述第二內部節點，汲極端係由上述低電壓所供電；以及一第九放大器常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述第三內部信號，汲極端耦接至上述第二內部節點。
  16. 如申請專利範圍第15項所述之電力電路，其中上述第三前置驅動器包括：一第十放大器常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述第三內部節點，閘極端接收上述控制信號之反相，汲極端係由上述低電壓所供電；一第八放大器常開電晶體，包括源極端、閘極端以及汲極端，其中源極端以及閘極端皆耦接至上述第三內部節點，汲極端係由上述低電壓所供電；以及一第十一放大器常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述控制信號，汲極端耦接至上述第三內部節點。
  17. 如申請專利範圍第1項所述之電力電路，其中上述第二穩壓器包括： 一第五穩壓常閉電晶體，包括源極端、閘極端以及汲極端，其中閘極端接收一參考電壓，源極端耦接至一第四穩壓節點，汲極端耦接至上述第五穩壓節點；一第四電阻，耦接於上述供應電壓以及上述第二穩壓節點之間；一第六穩壓常閉電晶體，包括源極端、閘極端以及汲極端，其中閘極端接受一第二回授電壓，源極端耦接至上述第四穩壓節點；一第五電阻，耦接於上述供應電壓以及上述第六穩壓常閉電晶體之汲極端之間；一第二電流源，自上述第四穩壓節點抽取一第二電流流至上述接地端；一第七穩壓常閉電晶體，包括源極端、閘極端以及汲極端，其中閘極端耦接至上述第五穩壓節點，源極端耦接至上述接地端，汲極端耦接至一第六穩壓節點；一第六電阻，耦接於上述供應電壓以及上述第六穩壓節點之間；一第八穩壓常閉電晶體，包括源極端、閘極端以及汲極端，其中閘極端耦接至上述第六穩壓節點，源極端產生上述低電壓，汲極端係由上述供應電壓所供電；以及一第二電阻分壓器，將上述低電壓除上一第二係數而產生上述第二回授電壓。
  18. 如申請專利範圍第17項所述之電力電路，其中上述第二穩壓器更包括：一第二箝位電路，用以箝制上述第八穩壓常閉電晶體之閘極端與源極端之間的跨壓，小於上述第八穩壓常閉電晶體之崩潰電壓。
  19. 如申請專利範圍第1項所述之電力電路，其中上述驅動電路更包括：一欠壓鎖定電路，由上述低電壓所供電，當上述供應電壓低於一臨限值時將上述控制信號下拉至上述接地端。
  20. 如申請專利範圍第19項所述之電力電路，其中上述欠壓鎖定電路包括：一第三電壓分壓器，將上述供應電壓分壓而產生一分壓電壓；一第五常開電晶體，包括源極端、閘極端以及汲極端，其中源極端以及閘極端皆耦接至一第一欠壓節點，汲極端係由上述低電壓所供電；一第十五常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述分壓電壓，極極端耦接至上述第一欠壓節點；一第十六常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至一第二欠壓節點，閘極端耦接至上述第一欠壓節點，汲極端耦接至一第三欠壓節點；一欠壓電阻，耦接於上述低電壓以及一第三欠壓節點之間； 一第十七常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端耦接至上述第一欠壓節點，汲極端耦接至上述第二欠壓節點；一第十八常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述第二欠壓節點，閘極端耦接至上述第三欠壓節點，汲極端耦接至一第四欠壓節點；一第十九常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至一欠壓鎖定節點，閘極端耦接至上述第四欠壓節點，汲極端係由上述低電壓所供電；一第二時常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端耦接至上述第三欠壓節點，汲極端耦接至上述欠壓鎖定節點，其中一欠壓鎖定信號係產生於上述欠壓鎖定節點；以及一第二十一常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端耦接至上述欠壓鎖定節點，汲極端耦接至上述控制信號，其中上述第二十一常閉電晶體根據上述欠壓鎖定信號，將上述控制信號下拉至上述接地端。
  21. 一種驅動電路，用以驅動一功率電晶體，其中上述功率電晶體根據一驅動節點之一驅動電壓，抽取一功率電流至一接地端，其中上述驅動電路包括：一驅動器，包括： 一上橋電晶體，根據一上橋節點之一上橋電壓，將一低電壓提供至上述驅動節點；一下橋電晶體，根據一控制信號，將上述驅動節點耦接至上述接地端；一上橋驅動器，包括複數N型電晶體，用以根據上述控制信號，將一高電壓提供至上述上橋節點，其中上述高電壓超過上述複數N型電晶體之閘極操作電壓；一第一前置驅動器，根據上述控制信號以及上述控制信號之反相，於一第一內部節點產生一第一內部信號，其中上述上橋驅動器根據上述控制信號以及上述第一內部信號，將上述高電壓提供至上述上橋節點；一第二前置驅動器，根據一第三內部信號以及上述控制信號，於一第二內部節點產生一第二內部信號；以及一第三前置驅動器，根據上述控制信號以及上述控制信號之反相，於一第三內部節點產生一第三內部信號；其中上述第一前置驅動器根據上述第二內部信號以及上述第三內部信號，產生上述第一內部信號；以及一第二穩壓器，將一供應電壓降壓至上述低電壓。
  22. 如申請專利範圍第21項所述之驅動電路，其中上述功率電晶體係為氮化鎵電晶體。
  23. 如申請專利範圍第21項所述之驅動電路，更包括： 一第一穩壓器，將上述供應電壓降壓為上述高電壓，其中上述低電壓係低於上述高電壓。
  24. 如申請專利範圍第24項所述之驅動電路，其中上述第一穩壓器包括：一第一穩壓常閉電晶體，包括源極端、閘極端以及汲極端，其中閘極端接收一參考電壓，源極端耦接至一第一穩壓節點，汲極端耦接至上述第二穩壓節點；一第一電阻，耦接於上述供應電壓以及上述第二穩壓節點之間；一第二穩壓常閉電晶體，包括源極端、閘極端以及汲極端，其中閘極端接收一第一回授電壓，源極端耦接至上述第一穩壓節點；一第二電阻，耦接於上述供應電壓以及上述第二穩壓常閉電晶體之汲極端之間；一第一電流源，自上述第一穩壓節點抽取一第一電流流至上述接地端；一第三穩壓常閉電晶體，包括源極端、閘極端以及汲極端，其中閘極端耦接至上述第二穩壓節點，源極端耦接至上述接地端，汲極端耦接至一第三穩壓節點；一第三電阻，耦接於上述供應電壓以及上述第三穩壓節點之間； 一第四穩壓常閉電晶體，包括源極端、閘極端以及汲極端，其中閘極端耦接至上述第三穩壓節點，源極端產生上述高電壓，汲極端係由上述供應電壓供電；以及一第一電壓分壓器，將上述高電壓除以一第一係數而產生上述第一回授電壓。
  25. 如申請專利範圍第24項所述之驅動電路，其中上述第一穩壓器更包括：一第一箝位電路，用以箝制上述第四穩壓常閉電晶體之閘極端與源極端之間之跨壓低於上述第四穩壓常閉電晶體之崩潰電壓。
  26. 如申請專利範圍第23項所述之驅動電路，其中上述上橋驅動器包括：一第一常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述上橋節點，閘極端接收上述控制信號，汲極端係由高電壓所供電；一第一常開電晶體，包括源極端、閘極端以及汲極端，其中源極端以及閘極端皆耦接至上述上橋節點，汲極端係由上述高電壓所供電；以及一第二常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述第一內部信號，汲極端耦接至上述上橋節點。
  27. 如申請專利範圍第21項所述之驅動電路，其中上述第一前置驅動器包括： 一第三常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述第一內部節點，閘極端耦接至一第一節點，汲極端係由上述低電壓供電；一第四常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述控制信號，汲極端耦接至上述第一內部節點；一第五常閉電晶體，包括源極端、閘極端以及汲極端，源極端耦接至上述第一節點，閘極端接收上述控制信號之反相，汲極端係由上述高電壓所供電；一第二常開電晶體，包括源極端、閘極端以及汲極端，其中源極端以及閘極端皆耦接至上述第一節點，汲極端係由上述高電壓所供電；以及一第六常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述控制信號，汲極端耦接至上述第一節點。
  28. 如申請專利範圍第21項所述之驅動電路，其中上述第二前置驅動器包括：一第七常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述第二內部節點，閘極端耦接至一第二節點，汲極端係由上述低電壓所供電； 一第八常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述第三內部信號，汲極端耦接至上述第二內部信號；一第九常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述第二節點，閘極端接收上述第三內部信號，汲極端係由上述高電壓所供電；一第三常開電晶體，包括源極端、閘極端以及汲極端，其中源極端以及閘極端皆耦接至第二節點，汲極端係由上述高電壓所供電；以及一第十常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述第三內部信號，汲極端耦接至上述第二節點。
  29. 如申請專利範圍第28項所述之驅動電路，其中上述第三前置驅動器包括：一第十一常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述第三內部節點，閘極端耦接至一第三節點，汲極端係由上述低電壓所供電；一第十二常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述控制信號，汲極端耦接至上述第三內部節點； 一第十三常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述第三節點，閘極端接收上述控制信號之反相，汲極端係由上述高電壓所供電；一第四常開電晶體，包括源極端、閘極端以及汲極端，其中源極端以及閘極端皆耦接至上述第三節點，汲極端係由上述高電壓所供電；以及一第十四常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述控制信號，汲極端耦接至上述第三節點。
  30. 一種驅動電路，用以驅動一功率電晶體，其中上述功率電晶體根據一驅動節點之一驅動電壓，抽取一功率電流至一接地端，其中上述驅動電路包括：一驅動器，包括：一上橋電晶體，根據一上橋節點之一上橋電壓，將一低電壓提供至上述驅動節點；一下橋電晶體，根據一控制信號，將上述驅動節點耦接至上述接地端；一上橋驅動器，包括複數N型電晶體，用以根據上述控制信號，將一高電壓提供至上述上橋節點，其中上述高電壓超過上述複數N型電晶體之閘極操作電壓，其中上述高電壓係等於上述供應電壓，其中上述上橋驅動器包括： 一差動放大器，包括一正輸入節點、一負輸入節點以及一輸出節點，其中上述正輸入節點接收上述控制信號，上述負輸入節點耦接至上述驅動節點，上述輸出節點耦接至上述上橋節點；以及一第一前置驅動器，根據上述控制信號以及上述控制信號之反相，於一第一內部節點產生一第一內部信號，其中上述上橋驅動器根據上述控制信號以及上述第一內部信號，將上述高電壓提供至上述上橋節點；以及一第二穩壓器，將一供應電壓降壓至上述低電壓。
  31. 如申請專利範圍第30項所述之驅動電路，其中上述差動放大器包括：一第一放大器常閉電晶體，包括源極端、閘極端以及汲極端，其中閘極端接收上述控制信號，源極端耦接至一第一放大器節點，汲極端耦接至一第二放大器節點；一第七電阻，耦接於上述供應電壓以及上述第二放大器節點之間；一第二放大器常閉電晶體，包括源極端、閘極端以及汲極端，其中閘極端耦接至上述驅動節點，源極端耦接至上述第一放大器節點；一第八電阻，耦接於上述供應電壓以及上述第二放大器常閉電晶體之汲極端之間； 一放大器電流源，自上述第一放大器節點抽取一偏壓電流流至上述接地端；一第三放大器常閉電晶體，包括源極端、閘極端以及汲極端，其中閘極端耦接至上述第二放大器節點，源極端耦接至上述接地端，汲極端耦接至一第三放大器節點；一第九電阻，耦接於上述供應電壓以及上述第三放大器節點；一第四放大器常閉電晶體，包括源極端、閘極端以及汲極端，其中閘極端耦接至上述第三放大器節點，源極端耦接至上述輸出節點；以及一第五放大器常閉電晶體，包括源極端、閘極端以及汲極端，其中閘極端接收上述第一內部信號，源極端耦接至上述接地端，汲極端耦接至上述差動放大器之上述輸出節點。
  32. 如申請專利範圍第31項所述之驅動電路，其中上述差動放大器更包括：一第三箝位電路，用以箝制一第四放大器常閉電晶體之閘極端與源極端之間的跨壓。
  33. 如申請專利範圍第30項所述之驅動電路，其中上述第一前置驅動器包括：一第六放大器常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述第一內部節點，閘極端接收上述控制信號之反相，汲極端係由上述低電壓所供電； 一第六放大器常開電晶體，包括源極端、閘極端以及汲極端，其中源極端以及閘極端皆耦接至上述第一內部節點，汲極端係由上述低電壓所供電；以及一第七放大器常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述控制信號，汲極端耦接至上述第一內部節點。
  34. 如申請專利範圍第30項所述之驅動電路，更包括：一第二前置驅動器，根據一第三內部信號以及上述控制信號，於一第二內部節點產生一第二內部信號；以及一第三前置驅動器，根據上述控制信號以及上述控制信號之反相，於一第三內部節點產生一第三內部信號；其中上述第一前置驅動器根據上述第二內部信號以及上述第三內部信號，產生上述第一內部信號。
  35. 如申請專利範圍第34項所述之驅動電路，其中上述第二前置驅動器包括：一第八放大器常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述第二內部節點，閘極端接收上述控制信號，汲極端係由上述低電壓所供電；一第七放大器常開電晶體，包括源極端、閘極端以及汲極端，其中源極端以及閘極端皆耦接至上述第二內部節點，汲極端係由上述低電壓所供電；以及 一第九放大器常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述第三內部信號，汲極端耦接至上述第二內部節點。
  36. 如申請專利範圍第35項所述之驅動電路，其中上述第三前置驅動器包括：一第十放大器常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述第三內部節點，閘極端接收上述控制信號之反相，汲極端係由上述低電壓所供電；一第八放大器常開電晶體，包括源極端、閘極端以及汲極端，其中源極端以及閘極端皆耦接至上述第三內部節點，汲極端係由上述低電壓所供電；以及一第十一放大器常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述控制信號，汲極端耦接至上述第三內部節點。
  37. 如申請專利範圍第21項所述之驅動電路，其中上述第二穩壓器包括：一第五穩壓常閉電晶體，包括源極端、閘極端以及汲極端，其中閘極端接收一參考電壓，源極端耦接至一第四穩壓節點，汲極端耦接至上述第五穩壓節點；一第四電阻，耦接於上述供應電壓以及上述第二穩壓節點之間； 一第六穩壓常閉電晶體，包括源極端、閘極端以及汲極端，其中閘極端接受一第二回授電壓，源極端耦接至上述第四穩壓節點；一第五電阻，耦接於上述供應電壓以及上述第六穩壓常閉電晶體之汲極端之間；一第二電流源，自上述第四穩壓節點抽取一第二電流流至上述接地端；一第七穩壓常閉電晶體，包括源極端、閘極端以及汲極端，其中閘極端耦接至上述第五穩壓節點，源極端耦接至上述接地端，汲極端耦接至一第六穩壓節點；一第六電阻，耦接於上述供應電壓以及上述第六穩壓節點之間；一第八穩壓常閉電晶體，包括源極端、閘極端以及汲極端，其中閘極端耦接至上述第六穩壓節點，源極端產生上述低電壓，汲極端係由上述供應電壓所供電；以及一第二電阻分壓器，將上述低電壓除上一第二係數而產生上述第二回授電壓。
  38. 如申請專利範圍第37項所述之驅動電路，其中上述第二穩壓器更包括：一第二箝位電路，用以箝制上述第八穩壓常閉電晶體之閘極端與源極端之間的跨壓，小於上述第八穩壓常閉電晶體之崩潰電壓。
  39. 如申請專利範圍第21項所述之驅動電路，更包括： 一欠壓鎖定電路，由上述低電壓所供電，當上述供應電壓低於一臨限值時將上述控制信號下拉至上述接地端。
  40. 如申請專利範圍第39項所述之驅動電路，其中上述欠壓鎖定電路包括：一第三電壓分壓器，將上述供應電壓分壓而產生一分壓電壓；一第五常開電晶體，包括源極端、閘極端以及汲極端，其中源極端以及閘極端皆耦接至一第一欠壓節點，汲極端係由上述低電壓所供電；一第十五常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述分壓電壓，極極端耦接至上述第一欠壓節點；一第十六常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至一第二欠壓節點，閘極端耦接至上述第一欠壓節點，汲極端耦接至一第三欠壓節點；一欠壓電阻，耦接於上述低電壓以及一第三欠壓節點之間；一第十七常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端耦接至上述第一欠壓節點，汲極端耦接至上述第二欠壓節點；一第十八常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述第二欠壓節點，閘極端耦接至上述第三欠壓節點，汲極端耦接至一第四欠壓節點； 一第十九常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至一欠壓鎖定節點，閘極端耦接至上述第四欠壓節點，汲極端係由上述低電壓所供電；一第二時常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端耦接至上述第三欠壓節點，汲極端耦接至上述欠壓鎖定節點，其中一欠壓鎖定信號係產生於上述欠壓鎖定節點；以及一第二十一常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端耦接至上述欠壓鎖定節點，汲極端耦接至上述控制信號，其中上述第二十一常閉電晶體根據上述欠壓鎖定信號，將上述控制信號下拉至上述接地端。
TW108111600A 2018-10-22 2019-04-02 電力電路以及驅動電路 TWI691157B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/167,041 2018-10-22
US16/167,041 US10608629B2 (en) 2016-12-30 2018-10-22 Driving circuit of a power circuit

Publications (2)

Publication Number Publication Date
TWI691157B true TWI691157B (zh) 2020-04-11
TW202017296A TW202017296A (zh) 2020-05-01

Family

ID=70310286

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108111600A TWI691157B (zh) 2018-10-22 2019-04-02 電力電路以及驅動電路

Country Status (2)

Country Link
CN (1) CN111082786B (zh)
TW (1) TWI691157B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160233859A1 (en) * 2014-03-12 2016-08-11 Gan Systems Inc. POWER SWITCHING SYSTEMS COMPRISING HIGH POWER E-MODE GaN TRANSISTORS AND DRIVER CIRCUITRY
US9906221B1 (en) * 2016-12-30 2018-02-27 Delta Electronics, Inc. Driving circuit of a power circuit
TW201838335A (zh) * 2017-04-10 2018-10-16 力智電子股份有限公司 驅動電路及其控制方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200835125A (en) * 2007-02-08 2008-08-16 Richtek Techohnology Corp Circuit for charging the boot-strap capacitor of voltage converter
CN101483426B (zh) * 2008-01-10 2011-10-12 普诚科技股份有限公司 输出驱动电路
CN106487220B (zh) * 2015-08-31 2019-05-21 世界先进积体电路股份有限公司 切换式转换器以及升压装置
TWI591949B (zh) * 2016-02-01 2017-07-11 立錡科技股份有限公司 具有漣波調變定導通時間之切換式電源供應器及其控制電路與控制方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160233859A1 (en) * 2014-03-12 2016-08-11 Gan Systems Inc. POWER SWITCHING SYSTEMS COMPRISING HIGH POWER E-MODE GaN TRANSISTORS AND DRIVER CIRCUITRY
US9906221B1 (en) * 2016-12-30 2018-02-27 Delta Electronics, Inc. Driving circuit of a power circuit
TW201824716A (zh) * 2016-12-30 2018-07-01 台達電子工業股份有限公司 電力電路以及驅動電路
TW201824724A (zh) * 2016-12-30 2018-07-01 台達電子工業股份有限公司 電力電路以及驅動電路
TW201838335A (zh) * 2017-04-10 2018-10-16 力智電子股份有限公司 驅動電路及其控制方法

Also Published As

Publication number Publication date
CN111082786A (zh) 2020-04-28
CN111082786B (zh) 2024-03-29
TW202017296A (zh) 2020-05-01

Similar Documents

Publication Publication Date Title
TWI663497B (zh) 穩壓器以及積體電路
US7477532B2 (en) Method of forming a start-up device and structure therefor
WO2020038016A1 (zh) 短路保护的检测电路和检测方法
US10295577B1 (en) Current sensor with extended voltage range
WO2016095445A1 (zh) 一种低压电源产生电路、方法及集成电路
US9710002B2 (en) Dynamic biasing circuits for low drop out (LDO) regulators
KR20070052691A (ko) 씨엠오에스 정전압 발전기
US8487594B2 (en) Accurate current sensing circuit with ultra low voltage supply
US20170085182A1 (en) Demand-Controlled, Low Standby Power Linear Shunt Regulator
TWI831857B (zh) 用於調節交換式電源供應器之偏電壓的設備
CN116126077A (zh) 用于控制低压差稳压器的***和方法
US10608629B2 (en) Driving circuit of a power circuit
JP5631918B2 (ja) 過電流保護回路、および、電力供給装置
US8193843B1 (en) Charge pump tracking circuit for a phase lock loop
WO2015015488A1 (en) Integrated limiter and active filter
TWI691157B (zh) 電力電路以及驅動電路
TWI468894B (zh) 具有改善暫態響應之低壓降穩壓器
JP2006303093A (ja) Ｌｅｄ駆動装置
US10444775B2 (en) Apparatus for producing unvarying direct load current
US10423188B1 (en) Voltage generating circuit for improving stability of bandgap voltage generator
US20050104560A1 (en) Voltage sense apparatus and method for a capacitor charger
US8957646B2 (en) Constant voltage circuit and electronic device including same
US9588540B2 (en) Supply-side voltage regulator
JP2002016484A (ja) 半導体回路
US20130249510A1 (en) Voltage regulator