CN111884489B - 电力电路以及驱动电路 - Google Patents

Abstract

一种电力电路，包括功率晶体管以及驱动电路。功率晶体管根据驱动节点的驱动电压而汲取功率电流，且根据过电流信号而停止汲取功率电流。驱动电路，包括上桥晶体管、下桥晶体管、电荷泵、前置驱动电路以及去饱和电路。上桥晶体管根据上桥节点的上桥电压，将供应电压提供至驱动节点。下桥晶体管根据第一内部信号，将驱动节点耦接至接地端。电荷泵耦接至上桥节点以及驱动节点，且用以根据第一内部信号而产生超过供应电压的上桥电压。前置驱动电路根据控制信号产生第一内部信号。去饱和电路判断功率电流超过临限值而产生过电流信号。

Description

电力电路以及驱动电路

技术领域

本发明涉及一种整合氮化镓(GaN)功率元件的驱动电路以及去饱和电路。

背景技术

在一个电力电路中，往往需要利用电荷泵将供应电压升压至更高的电压来驱动功率晶体管。图1是显示一般的电力电路。如图1所示的电力电路100中，上桥驱动电路DRV1用以驱动第一功率晶体管110A，下桥驱动电路DRV2用以驱动第二功率晶体管110B。此外，升压电容CB以及升压二极管DB用以将供应电压VDD升压至升压电压VB，使得第一功率晶体管110A能够完全导通。因此，第一功率晶体管110A由输入电压VIN所供应，第二功率晶体管110B能够通过电感L以及电容C来驱动负载装置RL。

因为电感L会在切换节点SW上产生显着的寄生效应，如通过第二功率晶体管110B的导通的内接二极管(body diode)而在切换节点SW上产生负电压突波，这些寄生效应会在升压电容CB经由功率晶体管充电时干扰升压电压VB。因此，需要降低驱动电路的寄生效应。

发明内容

有鉴于此，本发明提出一种电力电路，包括一功率晶体管以及一驱动电路。上述功率晶体管根据一驱动节点的一驱动电压自一负载节点汲取一功率电流，并且根据一过电流信号停止汲取上述功率电流。上述驱动电路包括一上桥晶体管、一下桥晶体管、一电荷泵、一前置驱动电路以及一去饱和电路。上述上桥晶体管根据一上桥节点的一上桥电压，将一供应电压提供至上述驱动节点。上述电荷泵耦接于上述上桥节点以及上述驱动节点之间，用以根据上述第一内部信号产生超过上述供应电压的上述上桥电压。上述前置驱动电路根据一控制信号产生上述第一内部信号，用以增进上述控制信号的驱动能力。上述去饱和电路判断上述功率电流超过一临限值而产生上述过电流信号。

根据本发明的一实施例，上述电力电路还包括一第一迟滞电路。上述第一迟滞电路是耦接于上述控制信号以及上述前置驱动电路之间，接收上述控制信号而产生一第二内部信号，使得上述前置驱动电路根据上述第二内部信号而产生上述第一内部信号。上述第一迟滞电路用以提供一迟滞功能给上述控制信号。

根据本发明的一实施例，上述去饱和电路包括一第一去饱和电阻、一第一去饱和常开晶体管、一第二去饱和常开晶体管、一低通滤波器、一第一去饱和常闭晶体管、一第二去饱和常闭晶体管、一第三去饱和常闭晶体管以及一第二迟滞电路。上述第一迟滞电阻是耦接于上述供应电压以及一第一去饱和节点之间。上述第一去饱和常开晶体管包括耦接至上述第一去饱和节点的栅极端、耦接至上述第一去饱和节点的源极端以及耦接至上述负载节点的漏极端。上述第二去饱和常开晶体管包括耦接至一第二去饱和节点的栅极端、耦接至上述第二去饱和节点的源极端以及耦接至上述供应电压的漏极端。上述低通滤波器滤除上述第一去饱和节点的一涟波而于一检测节点产生一检测电压。上述第一去饱和常闭晶体管包括耦接至上述驱动节点的栅极端、耦接至上述接地端的源极端以及耦接至上述第二去饱和节点的漏极端。上述第二去饱和常闭晶体管根据上述第一内部信号，将上述供应电压提供至上述第二去饱和节点。上述第三去饱和常闭晶体管根据上述第二去饱和节点的电压，将上述检测节点耦接至上述接地端。上述第二迟滞电路判断上述检测电压是否超过上述临限值，且当上述检测电压超过上述临限值时产生上述过电流信号。

根据本发明的一实施例，上述低通滤波器包括一第二去饱和电阻、一第一去饱和单向导通元件、一第三去饱和电阻以及一第二去饱和单向导通元件。上述第二去饱和电阻偶接于上述第一去饱和节点以及一第三去饱和节点之间。上述第一去饱和单向导通元件具有一第一顺向导通电压，当上述涟波低于上述接地端超过上述第一顺向导通电压时，上述第一去饱和单向导通元件为导通。上述第三去饱和电阻偶接于上述第三去饱和节点以及上述检测节点之间。上述第二去饱和单向导通元件具有一第二顺向导通电压，当上述涟波超过上述第二顺向导通电压时，上述第二去饱和单向导通元件为导通。

根据本发明的一实施例，第二迟滞电路包括一第四去饱和电阻、一第四去饱和常闭晶体管、一第五去饱和常闭晶体管、一第六去饱和常闭晶体管、一第七去饱和常闭晶体管以及一第三去饱和常开晶体管。上述第四去饱和电阻是耦接于上述供应电压以及一第四去饱和节点。上述第四去饱和常闭晶体管根据上述检测电压，将一第五去饱和节点耦接至上述接地端。上述第五去饱和常闭晶体管根据上述检测电压，将上述第四去饱和节点耦接至上述第五去饱和节点。上述第六去饱和常闭晶体管根据上述第四去饱和节点的电压，将上述供应电压提供至上述第五去饱和节点。上述第七去饱和常闭晶体管根据上述第四去饱和节点的电压，将一过电压节点耦接至上述接地端。上述第三去饱和常开晶体管包括耦接至上述过电流节点的栅极端、耦接至上述过电流节点的源极端以及耦接至上述供应电压的漏极端，其中上述过电流信号是产生于上述过电流节点。

根据本发明的一实施例，上述去饱和电路还包括一下拉晶体管。回应上述过电流信号，上述下拉晶体管将上述驱动节点耦接至上述接地端。

根据本发明的另一实施例，上述去饱和电路还包括一下拉晶体管。回应上述过电流信号，上述下拉晶体管将上述第一子内部信号下拉至上述接地端。

根据本发明的另一实施例，上述去饱和电路还包括一下拉晶体管。回应上述过电流信号，上述下拉晶体管将上述第三子内部信号下拉至上述接地端。

根据本发明的一实施例，上述控制信号是由一控制器所产生，其中回应上述过电流信号，上述控制器停止产生上述控制信号。

根据本发明的另一实施例，上述驱动电路还包括一上桥常开晶体管。上述上桥常开晶体管包括耦接至上述驱动节点的源极端、耦接至上述驱动节点的栅极端以及由上述供应电压所供电的漏极端。上述上桥常开晶体管用以增进上述上桥晶体管的驱动能力。

本发明更提出一种驱动电路，用以驱动一功率晶体管，其中上述功率晶体管根据一驱动节点的一驱动电压而汲取一功率电流。上述驱动电路包括一上桥晶体管、一下桥晶体管、一电荷泵、一前置驱动电路以及一去饱和电路。上述上桥晶体管根据一上桥节点的一上桥电压，将一供应电压提供至上述驱动节点。上述下桥晶体管根据一第一内部信号，而将上述驱动节点耦接至一接地端。上述电荷泵是耦接至上述上桥节点以及上述驱动节点，且用以根据上述第一内部信号产生超过上述供应电压的一上桥电压。上述前置驱动电路根据一控制信号产生上述第一内部信号，且用以增进上述控制信号的驱动能力。上述前置驱动电路判断上述功率电流超过一临限值而产生上述过电流信号，其中上述功率晶体管根据上述过电流信号，而停止汲取上述功率电流。

根据本发明的一实施例，上述驱动电路还包括一第一迟滞电路。上述第一迟滞电路是耦接于上述控制信号以及上述前置驱动电路之间，接收上述控制信号而产生一第二内部信号，使得上述前置驱动电路根据上述第二内部信号而产生上述第一内部信号。上述第一迟滞电路用以提供一迟滞功能给上述控制信号。

根据本发明的一实施例，上述去饱和电路包括一第一去饱和电阻、一第一去饱和常开晶体管、一第二去饱和常开晶体管、一低通滤波器、一第一去饱和常闭晶体管、一第二去饱和常闭晶体管、一第三去饱和常闭晶体管以及一第二迟滞电路。上述第一迟滞电阻是耦接于上述供应电压以及一第一去饱和节点之间。上述第一去饱和常开晶体管包括耦接至上述第一去饱和节点的栅极端、耦接至上述第一去饱和节点的源极端以及耦接至上述负载节点的漏极端。上述第二去饱和常开晶体管包括耦接至一第二去饱和节点的栅极端、耦接至上述第二去饱和节点的源极端以及耦接至上述供应电压的漏极端。上述低通滤波器滤除上述第一去饱和节点的一涟波而于一检测节点产生一检测电压。上述第一去饱和常闭晶体管包括耦接至上述驱动节点的栅极端、耦接至上述接地端的源极端以及耦接至上述第二去饱和节点的漏极端。上述第二去饱和常闭晶体管根据上述第一内部信号，将上述供应电压提供至上述第二去饱和节点。上述第三去饱和常闭晶体管根据上述第二去饱和节点的电压，将上述检测节点耦接至上述接地端。上述第二迟滞电路判断上述检测电压是否超过上述临限值，且当上述检测电压超过上述临限值时产生上述过电流信号。

根据本发明的一实施例，上述低通滤波器包括一第二去饱和电阻、一第一去饱和单向导通元件、一第三去饱和电阻以及一第二去饱和单向导通元件。上述第二去饱和电阻偶接于上述第一去饱和节点以及一第三去饱和节点之间。上述第一去饱和单向导通元件具有一第一顺向导通电压，当上述涟波低于上述接地端超过上述第一顺向导通电压时，上述第一去饱和单向导通元件为导通。上述第三去饱和电阻偶接于上述第三去饱和节点以及上述检测节点之间。上述第二去饱和单向导通元件具有一第二顺向导通电压，当上述涟波超过上述第二顺向导通电压时，上述第二去饱和单向导通元件为导通。

根据本发明的一实施例，第二迟滞电路包括一第四去饱和电阻、一第四去饱和常闭晶体管、一第五去饱和常闭晶体管、一第六去饱和常闭晶体管、一第七去饱和常闭晶体管以及一第三去饱和常开晶体管。上述第四去饱和电阻是耦接于上述供应电压以及一第四去饱和节点。上述第四去饱和常闭晶体管根据上述检测电压，将一第五去饱和节点耦接至上述接地端。上述第五去饱和常闭晶体管根据上述检测电压，将上述第四去饱和节点耦接至上述第五去饱和节点。上述第六去饱和常闭晶体管根据上述第四去饱和节点的电压，将上述供应电压提供至上述第五去饱和节点。上述第七去饱和常闭晶体管根据上述第四去饱和节点的电压，将一过电压节点耦接至上述接地端。上述第三去饱和常开晶体管包括耦接至上述过电流节点的栅极端、耦接至上述过电流节点的源极端以及耦接至上述供应电压的漏极端，其中上述过电流信号是产生于上述过电流节点。

根据本发明的一实施例，上述去饱和电路还包括一下拉晶体管。回应上述过电流信号，上述下拉晶体管将上述驱动节点耦接至上述接地端。

根据本发明的另一实施例，上述去饱和电路还包括一下拉晶体管。回应上述过电流信号，上述下拉晶体管将上述第一子内部信号下拉至上述接地端。

根据本发明的另一实施例，上述去饱和电路还包括一下拉晶体管。回应上述过电流信号，上述下拉晶体管将上述第三子内部信号下拉至上述接地端。

根据本发明的一实施例，上述控制信号是由一控制器所产生，其中回应上述过电流信号，上述控制器停止产生上述控制信号。

根据本发明的另一实施例，上述驱动电路还包括一上桥常开晶体管。上述上桥常开晶体管包括耦接至上述驱动节点的源极端、耦接至上述驱动节点的栅极端以及由上述供应电压所供电的漏极端。上述上桥常开晶体管用以增进上述上桥晶体管的驱动能力。

附图说明

图1是显示一般的电力电路；

图2是显示根据本发明的一实施例所述的电力电路的方框图；

图3是显示根据本发明的一实施例所述的图2的电力电路200的电荷泵的电路图；

图4是显示根据本发明的另一实施例所述的电力电路的方框图；

图5是显示根据本发明的另一实施例所述的电力电路的方框图；

图6是显示根据本发明的另一实施例所述的电力电路的方框图；

图7是显示根据本发明的另一实施例所述的电力电路的方框图；

图8是显示根据本发明的另一实施例所述的电力电路的方框图；

图9是显示根据本发明的另一实施例所述的电力电路的方框图；

图10是显示根据本发明的另一实施例所述的电力电路的方框图；

图11是显示根据本发明的另一实施例所述的电力电路的电路图；

图12是显示根据本发明的一实施例所述的第二迟滞电路的电路图；

图13是显示根据本发明的另一实施例所述的电力电路的电路图；

图14是显示根据本发明的另一实施例所述的电力电路的电路图；

图15是显示根据本发明的另一实施例所述的电力电路的电路图；以及

图16是显示根据本发明的另一实施例所述的电力电路的电路图。

附图标记说明：

100、200、400、500、600、700、800、900、1000、1100、1300、1400、1500、1600 电力电路

110A 第一功率晶体管

110B 第二功率晶体管

210、410、510、610、710、810、910、1010、1110 功率晶体管

220、420、520、620、720、820、920、1020、1120 驱动电路

221 上桥晶体管

222 下桥晶体管

230 电荷泵

310 第一单向导通装置

320 第二单向导通装置

330 第三单向导通装置

340 开关

421 上桥晶体管

423 上桥常开晶体管

530 第一前置驱动电路

531 第一常开晶体管

532 第一常闭晶体管

630、730 第一前置驱动电路

640、740 第二前置驱动电路

641 第二常开晶体管

642 第二常闭晶体管

750、850、950、1050 第一迟滞电路

751 第三常闭晶体管

752 第四常闭晶体管

753 第五常闭晶体管

830、930、1030 前置驱动电路

931、1031 第一子前置驱动电路

932、1032 第二子前置驱动电路

1033 第三子前置驱动电路

1034 第四子前置驱动电路

1130、1330、1430、1530 去饱和电路

1131 低通滤波器

1132、1200、1300 第二迟滞电路

C 电容

CB 升压电容

DRV1 上桥驱动电路

DRV2 下桥驱动电路

DB 升压二极管

E1 第一子常闭晶体管

E2 第二子常闭晶体管

E3 第三子常闭晶体管

E4 第四子常闭晶体管

E5 第五子常闭晶体管

E6 第六子常闭晶体管

E7 第七子常闭晶体管

E8 第八子常闭晶体管

D1 第一子常开晶体管

D2 第二子常开晶体管

D3 第三子常开晶体管

D4 第四子常开晶体管

DD1 第一去饱和常开晶体管

DD2 第二去饱和常开晶体管

DD3 第三去饱和常开晶体管

DE1 第一去饱和常闭晶体管

DE2 第二去饱和常闭晶体管

DE3 第三去饱和常闭晶体管

DE4 第四去饱和常闭晶体管

DE5 第五去饱和常闭晶体管

DE6 第六去饱和常闭晶体管

DE7 第七去饱和常闭晶体管

L 电感

IP 功率电流

R1 第一电阻

R2 第二电阻

RL 负载装置

RD 放电电阻

RD1 第一去饱和电组

RD2 第二去饱和电组

RD3 第三去饱和电阻

RD4 第四去饱和电组

UC1 第一去饱和单向导通元件

UC2 第二去饱和单向导通元件

SW 切换节点

VB 升压电压

VDD 供应电压

VD 驱动电压

VH 上桥电压

VIN 输入电压

VDT 检测电压

VF1 第一顺向导通电压

VF2 第二顺向导通电压

SC 控制信号

SB1 第一子内部信号

SB2 第二子内部信号

SB3 第三子内部信号

SI1 第一内部信号

SI2 第二内部信号

SI3 第三内部信号

SOC 过电流信号

ND 驱动节点

ND1 第一去饱和节点

ND2 第二去饱和节点

ND3 第三去饱和节点

ND4 第四去饱和节点

NH 上桥节点

N1 第一节点

N2 第二节点

N3 第三节点

N4 第四节点

NL 负载节点

NDT 检测节点

NOC 过电流节点

MPD 下拉晶体管

具体实施方式

以下说明为本发明的实施例。其目的是要举例说明本发明一般性的原则，不应视为本发明的限制，本发明的范围当以权利要求所界定者为准。

值得注意的是，以下所公开的内容可提供多个用以实践本发明的不同特点的实施例或范例。以下所述的特殊的元件范例与安排仅用以简单扼要地阐述本发明的构思，并非用以限定本发明的范围。此外，以下说明书可能在多个范例中重复使用相同的元件符号或文字。然而，重复使用的目的仅为了提供简化并清楚的说明，并非用以限定多个以下所讨论的实施例以及/或配置之间的关系。此外，以下说明书所述的一个特征连接至、耦接至以及/或形成于另一特征之上等的描述，实际可包含多个不同的实施例，包括该等特征直接接触，或者包含其它额外的特征形成于该等特征之间等等，使得该等特征并非直接接触。

图2是显示根据本发明的一实施例所述的电力电路的方框图。如图2所示，电力电路200包括功率晶体管210以及驱动电路220。功率晶体管210根据驱动节点ND的驱动电压VD，而汲取功率电流IP。根据本发明的一实施例，功率晶体管210为氮化镓(GaN)晶体管。

驱动电路220包括上桥晶体管221、下桥晶体管222以及电荷泵230。上桥晶体管221根据上桥节点NH的上桥电压VH，将供应电压VDD供应至驱动节点ND。下桥晶体管222是耦接于驱动节点ND以及接地端之间，并且根据控制信号SC而将驱动电压VD拉至接地电平。根据本发明的一实施例，上桥晶体管221以及下桥晶体管222为常闭晶体管。

电荷泵230是由供应电压VDD以及接地端所供应，并且电荷泵230耦接至上桥节点NH以及驱动节点ND。为了完全导通上桥晶体管221，电荷泵230用以产生超过供应电压VDD的上桥电压VH，使得上桥晶体管221的栅极-源极电压至少超过临限电压而将供应电压VDD施加至驱动节点ND。根据本发明的一实施例，驱动电路220为满摆幅(rail-to-rail)驱动电路，使得驱动电压VD的范围从供应电压VDD至接地电平。

图3是显示根据本发明的一实施例所述的图2的电力电路200的电荷泵的电路图。如图3所示，耦接至驱动节点ND以及上桥节点NH的电荷泵300包括第一单向导通装置310、放电电阻RD、电容C、第二单向导通装置320、第三单向导通装置330以及开关340。

当供应电压VDD超过第一节点N1的电压时，第一单向导通装置310为导通。当供应电压VDD并未超过第一节点N1的电压时，第一单向导通装置310为不导通。电容C是耦接于第一节点N1以及第二节点N2之间，放电电阻RD是耦接于第一节点N1以及上桥节点NH之间。

第二单向导通装置320是耦接于第二节点N2以及上桥节点NH之间。当第二节点N2的电压超过上桥电压VH时，第二单向导通装置320为导通。当第二节点N2的电压并未超过上桥电压VH时，第二单向导通装置320为不导通。

第三单向导通装置330是耦接于驱动节点ND以及第二节点N2之间。当驱动节点ND的驱动电压VD超过第二节点N2的电压时，第三单向导通装置330为导通。当驱动电压VD并未超过第二节点N2的电压时，第三单向导通装置330为不导通。

开关340接收控制信号SC，且耦接于上桥节点NH以及接地端之间。此外，开关340用以根据控制信号SC，将上桥节点NH耦接至接地端。

为了简化说明，开关340在此是以N型晶体管作为一举例。根据本发明的一实施例，当控制信号SC是位于高电压电平(如，供应电压VDD)时，开关340为导通且供应电压VDD对电容C充电且经由第一单向导通装置310、第二单向导通装置320以及开关340而至接地端。

根据本发明的另一实施例，当控制信号SC是位于低电压电平(如接地电平)时，开关340为不导通，并且第三单向导通装置330提供驱动电压VD至第二节点N2，使得电容C通过放电电阻RD而放电至驱动节点ND。

根据本发明的一实施例，放电电阻RD的电阻值是决定电容C所能充电的最高电压，也决定了上桥电压VH所能到达的最高电压。此外，放电电阻RD的电阻值越大，就会造成上桥电压VD的上升时间越慢。因此，放电电阻RD的电阻值存在着权衡取舍(trade-off)。

根据本发明的一实施例，第一单向导通装置310、第二单向导通装置320以及第三单向导通装置330的每一者为二极管。根据本发明的其他实施例，第一单向导通装置310、第二单向导通装置320以及第三单向导通装置330的每一者为耦接成二极管形式的常闭晶体管。

图4是显示根据本发明的另一实施例所述的电力电路的方框图。如图4所示的电力电路400中，功率晶体管410以及驱动电路420分别对应至图2的功率晶体管210以及驱动电路220。

驱动电路420还包括上桥常开晶体管423。上桥常开晶体管423的源极端以及栅极端是皆耦接至驱动节点ND，上桥常开晶体管423的漏极端是由供应电压VDD所供电。上桥常开晶体管423为持续导通，用以增进上桥晶体管221的驱动能力。

图5是显示根据本发明的另一实施例所述的电力电路的方框图。如图5所示，电力电路500包括功率晶体管510、驱动电路520以及第一前置驱动电路530，其中功率晶体管510以及驱动电路520分别对应至图2的功率晶体管210以及驱动电路220。

第一前置驱动电路530接收控制信号SC而产生第一内部信号SI1至驱动电路520，用以增进控制信号SC的驱动能力。第一前置驱动电路530包括第一常开晶体管531以及第一常闭晶体管532。

第一常开晶体管531的栅极端以及源极端是皆耦接至驱动电路520，并且第一常开晶体管531的漏极端是由供应电压所供电。第一常闭晶体管532的栅极端接收控制信号SC，第一常闭晶体管532的源极端是耦接至接地端，第一常闭晶体管532的漏极端是耦接至驱动电路520。

图6是显示根据本发明的另一实施例所述的电力电路的方框图。如图6所示，电力电路600包括功率晶体管610、驱动电路620、第一前置驱动电路630以及第二前置驱动电路640，其中功率晶体管610、驱动电路620以及第一前置驱动电路630分别对应至图5的功率晶体管510、驱动电路520以及第一前置驱动电路530。

第二前置驱动电路640接收控制信号SC而产生第二内部信号SI2至第一前置驱动电路630，用以进一步增进控制信号SC的驱动能力。第二前置驱动电路640包括第二常开晶体管641以及第二常闭晶体管642。

第二常开晶体管641的栅极端以及源极端是皆耦接至第一前置驱动电路630的第一常闭晶体管532的栅极端，并且第二常开晶体管641的漏极端是由供应电压VDD所供电。第二常闭晶体管642的栅极端接收控制信号SC，第二常闭晶体管642的源极端是耦接至接地端，而第二常闭晶体管642的漏极端是耦接至第一前置驱动电路630的第一常闭晶体管532的栅极端。

图7是显示根据本发明的另一实施例所述的电力电路的方框图。如图7所示，电力电路700包括功率晶体管710、驱动电路720、第一前置驱动电路730、第二前置驱动电路740以及第一迟滞电路750，其中功率晶体管710、驱动电路720、第一前置驱动电路730以及第二前置驱动电路740分别对应至图6的功率晶体管610、驱动电路620、第一前置驱动电路630以及第二前置驱动电路640。

第一迟滞电路750接收控制信号SC而产生第三内部信号SI3，用以进一步提供迟滞功能给控制信号SC。第一迟滞电路750包括第一电阻R1、第三常闭晶体管751、第四常闭晶体管752、第五常闭晶体管753以及第二电阻R2。

第一电阻R1是耦接于供应电压VDD以及第二前置驱动电路740的第二常闭晶体管642的栅极端之间，第三常闭晶体管751的栅极端是耦接至第三节点N3，第三常闭晶体管751的源极端是耦接至第四节点N4，第三常闭晶体管751的漏极端是耦接至第一电阻R1以及第二前置驱动电路740的第二常闭晶体管642的栅极端。第四常闭晶体管752的栅极端是耦接至第三节点N3，第四常闭晶体管752的源极端是耦接至接地端，第四常闭晶体管的漏极端是耦接至第四节点N4。

第五常闭晶体管753的栅极端是耦接至第一电阻R1以及第二前置驱动电路740的第二常闭晶体管642的栅极端，第五常闭晶体管753的源极端是耦接至第四节点N4，第五常闭晶体管753的漏极端是由供应电压VDD所供电。第二电阻R2是耦接至第三节点N3，并且接收控制信号SC。

图8是显示根据本发明的另一实施例所述的电力电路的方框图。如图8所示，电力电路800包括功率晶体管810、驱动电路820、前置驱动电路830以及第一迟滞电路850，其中功率晶体管810、驱动电路820以及第一迟滞电路850分别对应至图7的功率晶体管710、驱动电路720以及第一迟滞电路750。

根据本发明的一实施例，前置驱动电路830根据第二内部信号SI2而产生第一内部信号SI1，用以增进控制信号SC的驱动能力。根据本发明的一实施例，第一内部信号SI1以及第二内部信号SI2为同相。

图9是显示根据本发明的另一实施例所述的电力电路的方框图。如图9所示，电力电路900包括功率晶体管910、驱动电路920、前置驱动电路930以及第一迟滞电路950，其中功率晶体管910、驱动电路920、前置驱动电路930以及第一迟滞电路950是分别对应至图8的功率晶体管810、驱动电路820、前置驱动电路830以及第一迟滞电路850。

如图9所示，前置驱动电路930包括第一子前置驱动电路931以及第二子前置驱动电路932。第一子前置驱动电路931包括第一子常闭晶体管E1、第二子常闭晶体管E2以及第一子常开晶体管D1，其中第一子前置驱动电路931根据第一子内部信号SB1而产生第一内部信号SI1。

第一子常闭晶体管E1的栅极端接收第一子内部信号SB1，第一子常闭晶体管E1的源极端耦接至接地端。第二子常闭晶体管E2的栅极端接收第二内部信号SI2。也就是，第二子常闭晶体管E2的栅极端是耦接至第三子常闭晶体管E3的栅极端。第二子常闭晶体管E2的漏极端是由供应电压VDD所供电。

第二子常闭晶体管E2的源极端是耦接至第一子常闭晶体管E1的漏极端，其中第一子常闭晶体管E1的漏极端产生第一内部信号SI1而提供至驱动电路920。第一子常开晶体管D1的栅极端以及源极端耦接在一起，第一子常开晶体管D1的源极端是由供应电压VDD所供电。

第二子前置驱动电路932包括第三子常闭晶体管E3、第四子常闭晶体管E4以及第二子常开晶体管D2，其中第二子前置驱动电路932根据第二内部信号SI2而产生第一子内部信号SB1。

第三子常闭晶体管E3的栅极端接收第二内部信号SI2，第三子常闭晶体管E3的源极端是耦接至接地端。第四子常闭晶体管E4的栅极端是耦接至第一迟滞电路950的第三节点N3，第四子常闭晶体管E4的漏极端是由供应电压VDD所供电。

第四子常闭晶体管E4的源极端是耦接至第三子常闭晶体管E3的漏极端，其中第三子常闭晶体管E4的漏极端产生第一子内部信号SB1并提供至第一子前置驱动电路931。第二子常开晶体管D2的栅极端以及源极端是耦接在一起，第二子常开晶体管D2的漏极端是由供应电压VDD所供电。

图10是显示根据本发明的另一实施例所述的电力电路的方框图。如图10所示，电力电路1000包括功率晶体管1010、驱动电路1020、前置驱动电路1030以及第一迟滞电路1050，其中功率晶体管1010、驱动电路1020、前置驱动电路1030以及第一迟滞电路1050分别对应至图9的功率晶体管910、驱动电路920、前置驱动电路930以及第一迟滞电路950。

如图10所示，前置驱动电路1030包括第一子前置驱动电路1031、第二子前置驱动电路1032、第三子前置驱动电路1033以及第四子前置驱动电路1034，其中第一子前置驱动电路1031以及第二子前置驱动电路1032是分别对应至图9的第一子前置驱动电路931以及第二子前置驱动电路932，在此不再重复赘述。

第二子前置驱动电路1032包括第三子常闭晶体管E3、第四子常闭晶体管E4以及第二子常开晶体管D2，其中第二子前置驱动电路1032根据第二子内部信号SB2而产生第一子内部信号SB1。

第三子常闭晶体管E3的栅极端接收第二子内部信号SB2，第三子常闭晶体管E3的源极端是耦接至接地端。第四子常闭晶体管E4的栅极端接收第三子内部信号SB3。第四子常闭晶体管E4的漏极端是由供应电压VDD所供电。

第四子常闭晶体管E4的源极端是耦接至第三子常闭晶体管E3的漏极端，其中第三子常闭晶体管E3的漏极端产生第二子内部信号SB2至第一子前置驱动电路1031。第二子常开晶体管D2的栅极端以及源极端是耦接在一起，第二子常开晶体管D2的漏极端是由供应电压VDD所供电。

第三子前置驱动电路1033包括第五子常闭晶体管E5、第六子常闭晶体管E6以及第三子常开晶体管D3，其中第三子驱动电路1033根据第三子内部信号SB3而产生第二子内部信号SB2。

第五子常闭晶体管E5的栅极端接收第三子内部信号SB3，第五子常闭晶体管E5的源极端耦接至接地端。第六子常闭晶体管E6的栅极端接收第二内部信号SI2，第六子常闭晶体管E6的漏极端是由供应电压VDD所供电。

第六子常闭晶体管E6的源极端是耦接至第五子常闭晶体管E5的漏极端，其中第五子常闭晶体管E5的漏极端产生第二子内部信号SB2至第二子前置驱动电路1032。第三子常开晶体管D3的栅极端以及源极端是耦接在一起，第三子常开晶体管D3的漏极端是由供应电压VDD所供电。

第四子前置驱动电路1034包括第七子常闭晶体管E7、第八子常闭晶体管E8以及第四子常开晶体管D4，其中第四子前置驱动电路1034根据第二内部信号SI2而产生第三子内部信号SB3。

第七子常闭晶体管E7的栅极端接收第二内部信号SI2，第七子常闭晶体管E7的源极端是耦接至接地端。第八子常闭晶体管E8的栅极端是耦接至第一迟滞电路1050的第三节点N3。第八子常闭晶体管E8的漏极端是由供应电压VDD所供电。

第八子常闭晶体管E8的源极端是耦接至第七子常闭晶体管E7的漏极端，其中第七子常闭晶体管E7的漏极端产生第三子内部信号SB3至第三子前置驱动电路1033。第四子常开晶体管D4的栅极端以及源极端是耦接在一起，第四子常开晶体管D4的漏极端是由供应电压VDD所供电。

根据本发明的其他实施例，图8的前置驱动电路830可包括偶数个子前置驱动电路，使得第一内部信号SI1以及第二内部信号SI2的相位为同相。

图11是显示根据本发明的另一实施例所述的电力电路的电路图。如图11所示，电力电路1100包括功率晶体管1110、驱动电路1120以及去饱和电路1130，其中功率晶体管1110以及驱动电路1120对应至图10的功率晶体管1010以及驱动电路1020。

去饱和电路1130用以判断功率电流IP超过临限值而产生过电流信号SOC，其中去饱和电路1130包括第一去饱和电组RD1、第一去饱和常开晶体管DD1、第二去饱和常开晶体管DD2、低通滤波器1131、第一去饱和常闭晶体管DE1、第二去饱和常闭晶体管DE2、第三去饱和常闭晶体管DE3以及第二迟滞电路1132。

第一去饱和电组RD1是耦接于供应电压VDD以及第一去饱和节点ND1。第一去饱和常开晶体管DD1用以承受负载节点NL的高电压。第一去饱和常开晶体管DD1包括耦接至第一去饱和节点ND1的栅极端、耦接至第一去饱和节点ND1的源极端以及耦接至负载节点NL的漏极端，其中功率晶体管1110的漏极端耦接至负载节点NL。

低通滤波器1131将第一去饱和节点ND1的涟波滤除，而在检测节点NDT上产生检测电压VDT。根据本发明的一实施例，第一去饱和常开晶体管DD1将负载节点NL的电压传递至第一去饱和节点ND1，低通滤波器1131用以将第一去饱和节点ND1的涟波滤除，而于检测节点NDT上产生直流检测电压VDT。

如图11所示，低通滤波器1131包括第二去饱和电组RD2、第一去饱和单向导通元件UC1、第三去饱和电阻RD3以及第二去饱和单向导通元件UC2。第二去饱和电阻RD2耦接于第一去饱和节点ND1以及第三去饱和节点ND3。

第一去饱和单向导通元件UC1具有第一顺向导通电压VF1。当第一去饱和节点ND1的涟波低于接地端一个第一顺向导通电压VF1时，第一去饱和单向导通元件UC1导通，进而抑制涟波。

根据本发明的一些实施例，第一去饱和单向导通元件UC1包括串联的至少一二极管，第一顺向导通电压VF1为第一去饱和单向导通元件UC1的至少一二极管的顺向导通电压的总和。

第三去饱和电阻RD3是耦接于第三去饱和节点ND3以及检测节点NDT之间，第二去饱和单向导通元件UC2具有第二顺向导通电压VF2。当第一去饱和节点ND1的涟波超过第二顺向导通电压VF2时，第二去饱和单向导通元件UC2则导通以抑制涟波。

根据本发明的一些实施例，第二去饱和单向导通元件UC2包括串联的至少一二极管，第二顺向导通电压VF2为第二去饱和单向导通元件UC2中的至少一二极管的顺向导通电压的总和。

第二迟滞电路1132判断检测电压VDT是否超过临限值，并且当检测电压VDT超过临限值时产生过电流信号SOC。根据本发明的一实施例，临限值可由设计者所决定。

第二去饱和常开晶体管DD2包括耦接至第二去饱和节点ND2的栅极端、耦接至第二去饱和节点ND2的源极端以及耦接至供应电压VDD的漏极端。

第一去饱和常闭晶体管DE1包括耦接至驱动节点ND的栅极端、耦接至接地端的源极端以及耦接至第二去饱和节点ND2的漏极端。

第二去饱和常闭晶体管DE2根据下桥晶体管222的栅极端的电压，而将供应电压VDD提供至第二去饱和节点ND2。在本实施例中，下桥晶体管222的栅极端的电压为控制信号SC。第三去饱和常闭晶体管DE3根据第二去饱和节点ND2的电压，而将检测节点NDT耦接至接地端。

根据本发明的一实施例，当功率晶体管1110导通而汲取功率电流IP时，控制信号SC是位于低逻辑电平而不导通下桥晶体管222，而上桥晶体管221为导通而将供应电压VDD提供至驱动节点ND。

同时，第一去饱和常闭晶体管DE1根据驱动电压VD而不导通，第二去饱和常闭晶体管DE2根据控制信号SC而不导通，因此第三去饱和常闭晶体管DE3为不导通。

当负载节点NL的电压超过供应电压VDD时，第一去饱和常开晶体管DD1将负载节点NL的电压提供至第一去饱和节点ND1。低通滤波器1131将第一去饱和节点ND1的涟波滤除，并将第一去饱和节点ND1的直流电压提供至检测节点NDT，作为检测电压VDT。

当第二迟滞电路1132判断检测电压VDT超过临限值时，为了避免功率晶体管1110烧坏，第二迟滞电路1132产生过电流信号SOC用以不导通功率晶体管1110。功率晶体管1110根据过电流信号SOC，而停止汲取功率电流IP。

根据本发明的另一实施例，当功率晶体管1110不导通时，控制信号SC为高逻辑电平，使得下桥晶体管222导通而将驱动节点ND耦接至接地端，而上桥晶体管221不导通。

同时，第一去饱和常闭晶体管DE1根据驱动电压VD被拉至接地端而不导通，第二去饱和常闭晶体管DE2根据控制信号SC而导通，因此第三去饱和常闭晶体管DE3为导通，且检测节点NDT是耦接至接地端。因此，第二迟滞电路1132无须判断检测电压VDT是否超过临限值，也无须产生过电流信号SOC。

根据本发明的其他实施例，控制信号SC是由控制器所产生，并且控制器根据过电流信号SOC而停止产生控制信号SC。

图12是显示根据本发明的一实施例所述的第二迟滞电路的电路图。如图12所示，第二迟滞电路1200是对应至图11的第二迟滞电路1132。第二迟滞电路1200包括第四去饱和电组RD4、第四去饱和常闭晶体管DE4、第五去饱和常闭晶体管DE5、第六去饱和常闭晶体管DE6、第七去饱和常闭晶体管DE7以及第三去饱和常开晶体管DD3。

第四去饱和电阻RD4是耦接于供应电压VDD以及第四去饱和节点ND4之间。第四去饱和常闭晶体管DE4根据检测节点NDT的检测电压VDT，而将第五去饱和节点ND5耦接至接地端。第五去饱和常闭晶体管DE5根据检测电压VDT，将第四去饱和节点ND4耦接至第五去饱和节点ND5。

第六去饱和常闭晶体管DE6根据第四去饱和节点ND5的电压，将供应电压VDD提供至第五去饱和节点ND5。第七去饱和常闭晶体管DE7根据第四去饱和节点ND4的电压，将过电流节点NOC耦接至接地端。

第三去饱和常开晶体管DD3包括耦接至过电流节点NOC的栅极端、耦接至过电流节点NOC的源极端以及耦接至供应电压VDD的漏极端。根据本发明的一实施例，过电流信号SOC是产生于过电流节点NOC。

图13是显示根据本发明的另一实施例所述的电力电路的电路图。将电力电路1300与图11的电力电路1100相比，图11的去饱和电路1130是由去饱和电路1330所替代。去饱和电路1330还包括下拉晶体管MPD。

如图13所示，回应过电流信号SOC，下拉晶体管MPD将驱动电压VD下拉至接地端。由于驱动电压VD下拉至接地电平，功率晶体管1110为不导通。根据本发明的其他实施例，控制信号SC是由控制器所产生。过电流信号SOC亦可用以通知控制器停止产生控制信号SC，用以进一步保护功率晶体管1110。

图14是显示根据本发明的另一实施例所述的电力电路的电路图。如图14所示，电力电路1400还包括前置驱动电路930，其中前置驱动电路930，如图9所示，包括第一子前置驱动电路931以及第二子前置驱动电路932，在此不再重复赘述。将电力电路1400与图11的电力电路1100相比，图11的去饱和电路1130是由去饱和电路1430所替代。

去饱和电路1430还包括下拉晶体管MPD。如图14所示，回应过电流信号SOC，下拉晶体管MPD将第一子内部信号SB1下拉至接地端，使得功率晶体管1110为不导通。根据本发明的其他实施例，控制信号SC是由控制器所产生。过电流信号SOC也可用以通知控制器停止产生控制信号SC，以进一步保护功率晶体管1110。

图15是显示根据本发明的另一实施例所述的电力电路的电路图。如图15所示，电力电路1500还包括前置驱动电路1030，其中如图10所示，前置驱动电路1030包括第一子前置驱动电路1031、第二子前置驱动电路1032、第三子前置驱动电路1033以及第四子前置驱动电路1034，在此不再重复赘述。将电力电路1500与图11的电力电路1100相比，图11的去饱和电路1130是由去饱和电路1530所替代。

去饱和电路1530还包括下拉晶体管MPD。如图15所示，回应过电流信号SOC，下拉晶体管MPD将第三子内部信号SB3下拉至接地电平，使得功率晶体管1110不导通。根据本发明的其他实施例，控制信号SC是由控制器所产生。过电流信号SOC也可用以通知控制器停止产生控制信号SC，以进一步保护功率晶体管1110。

图16是显示根据本发明的另一实施例所述的电力电路的电路图。将电力电路1600与图15的电力电路1500相比，回应过电流信号SOC，下拉晶体管MPD将第一子内部信号SB1下拉至接地电平，而非将第三子内部信号SB3下拉至接地电平，用以保护功率晶体管1110。

由于第一子内部信号SB1以及第三子内部信号SB3为同相，无论将第一子内部信号SB1或第三子内部信号SB3下拉至低逻辑电平，均使得功率晶体管1110不导通。根据本发明的一实施例，由于第三子前置驱动电路1033的第五子常闭晶体管E5的尺寸小于第一子常闭晶体管E1的尺寸，因此将第三子内部信号SB3下拉至接地电平相较于将第一子内部信号SB1下拉至接地电平，更为容易且更有效率。

以上所述为实施例的概述特征。所属技术领域中技术人员应可以轻而易举地利用本发明为基础设计或调整以实行相同的目的和/或实现此处介绍的实施例的相同优点。所属技术领域中技术人员也应了解相同的配置不应背离本创作的构思与范围，在不背离本创作的构思与范围下他们可做出各种改变、取代和交替。说明性的方法仅表示示范性的步骤，但这些步骤并不一定要以所表示的顺序执行。可另外加入、取代、改变顺序和/或消除步骤以视情况而作调整，并与所公开的实施例构思和范围一致。

Claims (22)

1.一种电力电路，包括：

一功率晶体管，根据一驱动节点的一驱动电压自一负载节点汲取一功率电流，且根据一过电流信号而停止汲取上述功率电流；以及

一驱动电路，包括：

一上桥晶体管，根据一上桥节点的一上桥电压，将一供应电压提供至上述驱动节点；

一下桥晶体管，根据一第一内部信号，将上述驱动节点耦接至一接地端；

一电荷泵，耦接至上述上桥节点以及上述驱动节点，其中上述电荷泵用以根据上述第一内部信号而产生上述上桥电压，其中上述上桥电压超过上述供应电压；

一前置驱动电路，根据一控制信号产生上述第一内部信号，其中上述前置驱动电路用以增进上述控制信号的驱动能力；以及

一去饱和电路，判断上述功率电流超过一临限值而产生上述过电流信号，其中上述去饱和电路包括：

一第一去饱和电阻，耦接于上述供应电压以及一第一去饱和节点之间；

一第一去饱和常开晶体管，包括耦接至上述第一去饱和节点的栅极端、耦接至上述第一去饱和节点的源极端以及耦接至上述负载节点的漏极端；

一第二去饱和常开晶体管，包括耦接至一第二去饱和节点的栅极端、耦接至上述第二去饱和节点的源极端以及耦接至上述供应电压的漏极端；

一低通滤波器，滤除上述第一去饱和节点的一涟波而于一检测节点产生一检测电压；

一第一去饱和常闭晶体管，包括耦接至上述驱动节点的栅极端、耦接至上述接地端的源极端以及耦接至上述第二去饱和节点的漏极端；

一第二去饱和常闭晶体管，根据上述第一内部信号而将上述供应电压提供至上述第二去饱和节点；

一第三去饱和常闭晶体管，根据上述第二去饱和节点的电压而将上述检测节点耦接至上述接地端；以及

一第二迟滞电路，判断上述检测电压是否超过上述临限值，其中当上述检测电压超过上述临限值时，上述第二迟滞电路产生上述过电流信号。

2.如权利要求1所述的电力电路，还包括：

一第一迟滞电路，耦接于上述控制信号以及上述前置驱动电路之间，其中上述第一迟滞电路接收上述控制信号而产生一第二内部信号，使得上述前置驱动电路根据上述第二内部信号而产生上述第一内部信号，其中上述第一迟滞电路用以提供一迟滞功能给上述控制信号。

3.如权利要求1所述的电力电路，其中上述低通滤波器包括：

一第二去饱和电阻，耦接于上述第一去饱和节点以及一第三去饱和节点之间；

一第一去饱和单向导通元件，具有一第一顺向导通电压，其中当上述涟波低于上述接地端超过上述第一顺向导通电压时，上述第一去饱和单向导通元件为导通；

一第三去饱和电阻，耦接于上述第三去饱和节点以及上述检测节点之间；以及

一第二去饱和单向导通元件，具有一第二顺向导通电压，其中当上述涟波超过上述第二顺向导通电压时，上述第二去饱和单向导通元件为导通。

4.如权利要求1所述的电力电路，其中上述第二迟滞电路包括：

一第四去饱和电阻，耦接于上述供应电压以及一第四去饱和节点之间；

一第四去饱和常闭晶体管，根据上述检测电压而将一第五去饱和节点耦接至接地端；

一第五去饱和常闭晶体管，根据上述检测电压而将上述第四去饱和节点耦接至上述第五去饱和节点；

一第六去饱和常闭晶体管，根据上述第四去饱和节点的电压而将上述供应电压提供至上述第五去饱和节点；

一第七去饱和常闭晶体管，根据上述第四去饱和节点的电压而将过电流节点耦接至上述接地端；以及

一第三去饱和常开晶体管，包括耦接至上述过电流节点的栅极端、耦接至上述过电流节点的源极端以及耦接至上述供应电压的漏极端，其中上述过电流信号是产生于上述过电流节点。

5.如权利要求4所述的电力电路，其中上述去饱和电路还包括：

一下拉晶体管，回应上述过电流信号而将上述驱动节点耦接至上述接地端。

6.如权利要求2所述的电力电路，其中上述前置驱动电路包括第一子前置驱动电路和第二子前置驱动电路，其中上述第一子前置驱动电路根据第一子内部信号而产生上述第一内部信号，上述第二子前置驱动电路根据上述第二内部信号而产生上述第一子内部信号。

7.如权利要求6所述的电力电路，其中上述去饱和电路还包括：

一下拉晶体管，回应上述过电流信号，将上述第一子内部信号下拉至上述接地端。

8.如权利要求6所述的电力电路，其中上述前置驱动电路包括第三子前置驱动电路以及第四子前置驱动电路，上述第三子前置驱动电路根据第三子内部信号而产生第二子内部信号，上述第四子前置驱动电路根据上述第二内部信号而产生上述第三子内部信号。

9.如权利要求8所述的电力电路，其中上述去饱和电路还包括：

一下拉晶体管，回应上述过电流信号，将上述第三子内部信号下拉至上述接地端。

10.如权利要求4所述的电力电路，其中上述控制信号是由一控制器所产生，其中回应上述过电流信号，上述控制器停止产生上述控制信号。

11.如权利要求1所述的电力电路，其中上述驱动电路还包括：

一上桥常开晶体管，包括耦接至上述驱动节点的源极端、耦接至上述驱动节点的栅极端以及耦接至上述供应电压的漏极端，其中上述上桥常开晶体管用以增进上述上桥晶体管的驱动能力。

12.一种驱动电路，用以驱动一功率晶体管，其中上述功率晶体管根据一驱动节点的一驱动电压自一负载节点汲取一功率电流，上述驱动电路包括：

一上桥晶体管，根据一上桥节点的一上桥电压，而将一供应电压提供至上述驱动节点；

一下桥晶体管，根据一第一内部信号，而将上述驱动节点耦接至一接地端；

一电荷泵，耦接至上述上桥节点以及上述驱动节点，其中上述电荷泵用以根据上述第一内部信号，产生超过上述供应电压的一上桥电压；

一前置驱动电路，根据一控制信号而产生上述第一内部信号，其中上述前置驱动电路用以增进上述控制信号的驱动能力，其中上述前置驱动电路根据一过电流信号而停止产生上述第一内部信号；以及

一去饱和电路，判断上述功率电流超过一临限值而产生上述过电流信号，其中上述功率晶体管根据上述过电流信号而停止汲取上述功率电流，其中上述去饱和电路包括：

一第一去饱和电阻，耦接于上述供应电压以及一第一去饱和节点之间；

一第一去饱和常开晶体管，包括耦接至上述第一去饱和节点的栅极端、耦接至上述第一去饱和节点的源极端以及耦接至上述负载节点的漏极端；

一第二去饱和常开晶体管，包括耦接至一第二去饱和节点的栅极端、耦接至上述第二去饱和节点的源极端以及耦接至上述供应电压的漏极端；

一低通滤波器，滤除上述第一去饱和节点的一涟波而于一检测节点产生一检测电压；

一第一去饱和常闭晶体管，包括耦接至上述驱动节点的栅极端、耦接至上述接地端的源极端以及耦接至上述第二去饱和节点的漏极端；

一第二去饱和常闭晶体管，根据上述第一内部信号而将上述供应电压提供至上述第二去饱和节点；

一第三去饱和常闭晶体管，根据上述第二去饱和节点的电压而将上述检测节点耦接至上述接地端；以及

一第二迟滞电路，判断上述检测电压是否超过上述临限值，其中当上述检测电压超过上述临限值时，上述第二迟滞电路产生上述过电流信号。

13.如权利要求12所述的驱动电路，还包括：

一第一迟滞电路，耦接于上述控制信号以及上述前置驱动电路之间，其中上述第一迟滞电路接收上述控制信号而产生一第二内部信号，使得上述前置驱动电路根据上述第二内部信号而产生上述第一内部信号，其中上述第一迟滞电路用以提供一迟滞功能给上述控制信号。

14.如权利要求12所述的驱动电路，其中上述低通滤波器包括：

一第二去饱和电阻，耦接于上述第一去饱和节点以及一第三去饱和节点之间；

一第一去饱和单向导通元件，具有一第一顺向导通电压，其中当上述涟波低于上述接地端超过上述第一顺向导通电压时，上述第一去饱和单向导通元件为导通；

一第三去饱和电阻，耦接于上述第三去饱和节点以及上述检测节点之间；以及

一第二去饱和单向导通元件，具有一第二顺向导通电压，其中当上述涟波超过上述第二顺向导通电压时，上述第二去饱和单向导通元件为导通。

15.如权利要求12所述的驱动电路，其中上述第二迟滞电路包括：

一第四去饱和电阻，耦接于上述供应电压以及一第四去饱和节点之间；

一第四去饱和常闭晶体管，根据上述检测电压而将一第五去饱和节点耦接至接地端；

一第五去饱和常闭晶体管，根据上述检测电压而将上述第四去饱和节点耦接至上述第五去饱和节点；

一第六去饱和常闭晶体管，根据上述第四去饱和节点的电压而将上述供应电压提供至上述第五去饱和节点；

一第七去饱和常闭晶体管，根据上述第四去饱和节点的电压而将过电流节点耦接至上述接地端；以及

一第三去饱和常开晶体管，包括耦接至上述过电流节点的栅极端、耦接至上述过电流节点的源极端以及耦接至上述供应电压的漏极端，其中上述过电流信号是产生于上述过电流节点。

16.如权利要求15所述的驱动电路，其中上述去饱和电路还包括：

一下拉晶体管，回应上述过电流信号而将上述驱动节点耦接至上述接地端。

17.如权利要求13所述的驱动电路，其中上述前置驱动电路包括第一子前置驱动电路和第二子前置驱动电路，其中上述第一子前置驱动电路根据第一子内部信号而产生上述第一内部信号，上述第二子前置驱动电路根据上述第二内部信号而产生上述第一子内部信号。

18.如权利要求17所述的驱动电路，其中上述去饱和电路还包括：

一下拉晶体管，回应上述过电流信号，将上述第一子内部信号下拉至上述接地端。

19.如权利要求17所述的驱动电路，其中上述前置驱动电路包括第三子前置驱动电路以及第四子前置驱动电路，上述第三子前置驱动电路根据第三子内部信号而产生第二子内部信号，上述第四子前置驱动电路根据上述第二内部信号而产生上述第三子内部信号。

20.如权利要求19所述的驱动电路，其中上述去饱和电路还包括：

一下拉晶体管，回应上述过电流信号，将上述第三子内部信号下拉至上述接地端。

21.如权利要求15所述的驱动电路，其中上述控制信号是由一控制器所产生，其中回应上述过电流信号，上述控制器停止产生上述控制信号。

22.如权利要求12所述的驱动电路，其中上述驱动电路还包括：

一上桥常开晶体管，包括耦接至上述驱动节点的源极端、耦接至上述驱动节点的栅极端以及耦接至上述供应电压的漏极端，其中上述上桥常开晶体管用以增进上述上桥晶体管的驱动能力。

Images