CN108257842B - 衬底处理装置、半导体器件的制造方法及记录介质 - Google Patents

衬底处理装置、半导体器件的制造方法及记录介质 Download PDF

Info

Publication number
CN108257842B
CN108257842B CN201711437688.XA CN201711437688A CN108257842B CN 108257842 B CN108257842 B CN 108257842B CN 201711437688 A CN201711437688 A CN 201711437688A CN 108257842 B CN108257842 B CN 108257842B
Authority
CN
China
Prior art keywords
value
impedance
gas
plasma
frequency power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711437688.XA
Other languages
English (en)
Other versions
CN108257842A (zh
Inventor
竹田刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INTERNATIONAL ELECTRIC CO Ltd
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of CN108257842A publication Critical patent/CN108257842A/zh
Application granted granted Critical
Publication of CN108257842B publication Critical patent/CN108257842B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/245—Detection characterised by the variable being measured
    • H01J2237/24564—Measurements of electric or magnetic variables, e.g. voltage, current, frequency
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/248—Components associated with the control of the tube
    • H01J2237/2485—Electric or electronic means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/327—Arrangements for generating the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Plasma Technology (AREA)

Abstract

本发明涉及衬底处理装置，半导体器件的制造方法及记录介质。本发明要解决的课题为提供能够均匀地处理衬底的技术。本发明的解决手段为具有：处理衬底的处理室；向所述处理室内供给气体的气体供给部；等离子体生成部，其具有连接于高频电源的电极，通过使被供给至所述处理室内的气体等离子体化从而使其活化；阻抗测定器，测定所述等离子体生成部的阻抗；判断部，根据由所述阻抗测定器测定的阻抗的值来判断等离子体的活性种生成量；和控制部，根据由所述判断部判断的活性种生成量来控制所述高频电源。

Description

衬底处理装置、半导体器件的制造方法及记录介质
技术领域
本发明涉及衬底处理装置、半导体器件的制造方法及程序。
背景技术
在半导体器件制造工序之一中，有时进行向衬底处理装置的处理室内搬入衬底、使用等离子体使供给至处理室内的原料气体和反应气体等活化，在衬底上形成绝缘膜、半导体膜、导体膜等各种膜、除去各种膜的衬底处理。为了促进沉积的薄膜的反应、从薄膜除去杂质，或者辅助成膜原料的化学反应等目的而使用等离子体(例如，参见专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2015-92637号公报
发明内容
发明要解决的课题
然而，若由于经年变化、意想不到的原因而发生等离子体电极的劣化，则存在下述情况：由等离子体生成的离子、自由基等活性种的生成量、分布产生不均，从等离子体生成部发生弧放电等异常放电，难以均匀地对膜进行处理。
本发明的目的在于，提供一种能够均匀地处理衬底的技术。
用于解决课题的手段
通过本发明的一个方式，提供一种技术，具有：处理衬底的处理室；向所述处理室内供给气体的气体供给部；等离子体生成部，其具有连接于高频电源的电极，通过使被供给至所述处理室内的气体等离子体化从而使其活化；阻抗测定器，测定所述等离子体生成部的阻抗；判断部，根据由所述阻抗测定器测定的阻抗的值来判断等离子体的活性种生成量；和控制部，根据由所述判断部判断的活性种生成量来控制所述高频电源。
发明效果
通过本发明，可提供能够均匀地处理衬底的技术。
附图说明
[图1]为本发明的实施方式中适合使用的衬底处理装置的立式处理炉的概略构成图，是用纵剖面图表示处理炉部分的图。
[图2]为本发明的实施方式中适合使用的衬底处理装置的立式处理炉的概略构成图，是用图1的A-A线剖面图表示处理炉部分的图。
[图3]为本发明的实施方式中适合使用的衬底处理装置的控制器的概略构成图，是用框图表示控制器的控制***的图。
[图4]为本发明的实施方式涉及的衬底处理工序的流程图。
[图5]为表示本发明的实施方式涉及的衬底处理工序中的气体供给的定时的图。
[图6]为表示本发明的实施方式涉及的衬底处理装置的阻抗控制的功能构成的框图。
[图7]为用于说明本发明的实施方式中适合使用的衬底处理装置的立式处理炉的变形例的概略横截面图。
[图8]为示出本发明的实施方式涉及的衬底处理装置的变形例的衬底处理工序中的气体供给的定时的图。
附图标记说明
121 控制器
200 晶片
201 处理室
202 处理炉
231 排气管
237 缓冲室
249 喷嘴
269～271、369～371 棒状电极
272、372 匹配器
273、373 高频电源
274、374 阻抗测定器
275 电极保护管
300、400 缓冲结构
302、304、402、404 气体供给口
具体实施方式
＜本发明的实施方式＞
以下，参照图1至图6，对本发明的一实施方式进行说明。
(1)衬底处理装置的构成
(加热装置)
如图1所示，处理炉202为能够在垂直方向上以多层收纳衬底的、所谓的立式炉，具有作为加热装置(加热机构)的加热器207。加热器207是圆筒形，通过支承于作为保持板的加热器基座(未图示)而被垂直地安装。如后述那样，加热器207也作为利用热量使气体活化(激发)的活化机构(激发部)发挥功能。
(处理室)
在加热器207的内侧，与加热器207呈同心圆状地配设有反应管203。反应管203例如由石英(SiO2)或者碳化硅(SiC)等耐热性材料形成，并且形成为上端封闭、下端开口的圆筒形。在反应管203的下方与反应管203呈同心圆状地配设有集流管(入口凸缘)209。集流管209例如由不锈钢(SUS)等金属形成，并且形成为上端和下端开口的圆筒形。集流管209的上端部构成为与反应管203的下端部卡合，支承反应管203。在集流管209和反应管203之间设置有作为密封构件的O型环220a。通过将集流管209支承于加热器基座，而使反应管203处于被垂直地安装好的状态。主要由反应管203和集流管209构成处理容器(反应容器)。在处理容器的内侧的筒空心部形成有处理室201。处理室201构成为能够收纳多片作为衬底的晶片200。需要说明的是，处理容器不限于上述构成，有时还仅将反应管203称为处理容器。
在处理室201内以贯穿集流管209的侧壁的方式设置有喷嘴249a、249b。喷嘴249a、249b上分别连接有气体供给管232a、232b。这样一来，在反应管203上设置有两根喷嘴249a、249b和两根气体供给管232a、232b，能够向处理室201内供给多种气体。需要说明的是，当不设置集流管209而仅将反应管203作为处理容器时，喷嘴249a、249b也可以以贯穿反应管203的侧壁的方式设置。
在气体供给管232a、232b上，从气流的上游侧起分别依次设置有作为流量控制器(流量控制部)的质量流量控制器(MFC)241a、241b和作为开闭阀的阀243a、243b。气体供给管232a、232b的比阀243a、243b靠下游侧分别连接有供给非活性气体的气体供给管232c、232d。在气体供给管232c、232d上，从气流的上游侧起分别依次设置有MFC241c、241d和阀243c、243d。
如图2所示，喷嘴249a在反应管203的内壁和晶片200之间的空间中，以沿着从反应管203的内壁的下部向上部的方向，朝着晶片200的搭载方向上方立起的方式设置。即，喷嘴249a以在供晶片200排列(载置)的晶片排列区域(载置区域)的侧方的、沿着水平方向包围晶片排列区域而成的区域中，沿着晶片排列区域的方式设置。即，喷嘴249a在被搬入处理室201内的各晶片200的端部(周缘部)的侧方、在与晶片200的表面(平坦面)垂直的方向上设置。在喷嘴249a的侧面设置有供给气体的气体供给孔250a。气体供给孔250a以朝向反应管203的中心的方式开口，从而能够朝向晶片200供给气体。气体供给孔250a从反应管203的下部至上部的范围内设置有多个，分别具有相同的开口面积，进一步以相同的开口间距设置。
喷嘴249b设置在作为气体分散空间的缓冲室237内。如图2所示，缓冲室237设置于反应管203的内壁和晶片200之间的、俯视观察为圆环状的空间中，而且在反应管203的内壁的下部至上部范围内的部分，沿着晶片200的搭载方向设置。即，缓冲室237以在晶片排列区域的侧方的、沿着水平方向包围晶片排列区域的区域中，沿着晶片排列区域的方式由缓冲结构300形成。缓冲结构300由石英等绝缘物构成，在缓冲结构300的、以圆弧状形成的壁面上形成有供给气体的气体供给孔302、304。如图2所示，气体供给口302、304分别在与后述的棒状电极269、270之间、棒状电极270、271之间的等离子体生成区域224a、224b相对的位置，以朝向反应管203的中心的方式开口，从而能够朝向晶片200供给气体。气体供给口302、304在从反应管203的下部至上部的范围内设置有多个，分别具有相同的开口面积，进一步以相同的开口间距设置。
喷嘴249b以沿着从反应管203的内壁的下部向上部的方向，朝着晶片200的搭载方向上方立起的方式设置。即，喷嘴249b以在缓冲结构300的内侧、在供晶片200排列的晶片排列区域的侧方的、沿水平方向包围晶片排列区域的区域中，沿着晶片排列区域的方式设置。即，喷嘴249b在被搬入处理室201内的晶片200的端部的侧方在与晶片200的表面垂直的方向上设置。在喷嘴249b的侧面，设置有供给气体的气体供给孔250b。气体供给孔250b以朝向相对于缓冲结构300的以圆弧状形成的壁面而言在径向上形成的壁面的方式开口，能够朝向壁面供给气体。由此，反应气体在缓冲室237内得以分散，而不直接向棒状电极269～271吹喷，颗粒的产生得以抑制。与气体供给孔250a同样地，气体供给孔250b在从反应管203的下部至上部的范围内设置多个。
作为包含规定元素的原料，例如将包含作为规定元素的硅(Si)的硅烷原料气体从气体供给管232a经由MFC241a、阀243a、喷嘴249a向处理室201内供给。
作为硅烷原料气体，可使用例如包含Si及卤元素的原料气体，即，可使用卤代硅烷原料气体。所谓卤代硅烷原料，是指具有卤素基团的硅烷原料。卤元素包括选自由氯(Cl)、氟(F)、溴(Br)、碘(I)组成的组中的至少一者。
作为卤代硅烷原料气体，例如可使用包含Si及Cl的原料气体、即氯硅烷原料气体。作为氯硅烷原料气体，可使用例如二氯硅烷(SiH2Cl2，简称：DCS)气体。
从气体供给管232b经由MFC241b、阀243b、喷嘴249b向处理室201内供给例如作为反应气体的含氮(N)气体，作为包含不同于上述规定元素的元素的反应物(反应体)。作为含N气体，例如可使用氮化氢系气体。氮化氢系气体也可以说是仅由N及H这两种元素构成的物质，作为氮化气体、即N源发挥作用。作为氮化氢系气体，例如可使用氨(NH3)气体。
作为非活性气体，例如将氮(N2)气体从气体供给管232c、232d分别经由MFC241c、241d、阀243c、243d、气体供给管232a、232b、喷嘴249a、249b向处理室201内供给。
主要由气体供给管232a、MFC241a、阀243a构成作为第一气体供给***的原料供给***。主要由气体供给管232b、MFC241b、阀243b构成作为第二气体供给***的反应体供给***(反应物供给***)。主要由气体供给管232c、232d、MFC241c、241d、阀243c、243d构成非活性气体供给***。有时也将原料供给***、反应体供给***及非活性气体供给***统称地简称为气体供给***(气体供给部)。
(等离子体生成部)
如图2所示，在缓冲室237内，由导电体构成的、具有细长的结构的三根棒状电极269、270、271，从反应管203的下部至上部沿着晶片200的排列方向配设。棒状电极269、270、271分别与喷嘴249b平行地设置。棒状电极269、270、271在从上部至下部的范围内各自被电极保护管275所覆盖而被保护起来。棒状电极269、270、271中的配置于两端的棒状电极269、271经由匹配器272和阻抗测定器274与高频电源273连接。棒状电极270与作为基准电位的地线相连。即，连接于高频电源273的棒状电极、与接地的棒状电极交替配置，在连接于高频电源273的棒状电极269、271之间配置的棒状电极270作为接地的棒状电极而相对于棒状电极269、271共用。换言之，接地的棒状电极270以被连接于相邻的高频电源273的棒状电极269、271夹持的方式配置，棒状电极269与棒状电极270、同样地棒状电极271与棒状电极270以分别成对的方式构成从而生成等离子体。即，接地的棒状电极270相对于与棒状电极270相邻的、2根连接于高频电源273的棒状电极269、271而共用。另外，通过从高频电源273向棒状电极269、271施加高频(RF)电力，而在棒状电极269、270间的等离子体产生区域224a、棒状电极270、271间的等离子体生成区域224b产生等离子体。
阻抗测定器274设置在匹配器272与高频电源273之间。阻抗测定器274测定高频的行波和反射波，利用匹配器272测定棒状电极269、271中的负载阻抗、高频的反射状态。即，阻抗测定器274测定高频的行波和反射波，将测定的值反馈给控制器121从而控制器121控制高频电源273，由此可控制在等离子体生成区域224a、224b中生成的等离子体生成量。
由阻抗测定器274测定的信息包括反射波相对于高频的行波的电压比或电力比、反射波相对于高频的行波的相位差、或由这些电压比或电力比与相位差计算的电阻、电抗、电导、电纳、阻抗及导纳等中的至少一者。
在棒状电极269与阻抗测定器274之间设置有开关276a。另外，在棒状电极271与阻抗测定器274之间设置有开关276b。通过像这样在棒状电极269与阻抗测定器274之间设置开关276a，在棒状电极271与阻抗测定器274之间设置开关276b，能够确定发生劣化、断线、短路等异常的电极。
主要由棒状电极269、270、271、匹配器272构成在等离子体生成区域224a、224b中生成等离子体的等离子体生成部。也可以考虑将电极保护管275、开关276a、276b、高频电源273、阻抗测定器274包含在等离子体生成部中。如后述那样，等离子体生成部作为对气体进行等离子体激发、即、将气体激发(活化)成等离子体状态的等离子体激发部(活化机构)发挥功能。
电极保护管275形成为能够以与缓冲室237内的气氛分隔离的状态将棒状电极269、270、271分别***缓冲室237内的结构。如果电极保护管275的内部的O2浓度与外部气体(大气)的O2浓度程度相同，则分别向电极保护管275内***的棒状电极269、270、271会因加热器207的热量而被氧化。因此，通过向电极保护管275的内部预先填充N2气体等非活性气体，或者使用非活性气体吹扫机构，利用N2气体等非活性气体对电极保护管275的内部进行吹扫，由此，能够降低电极保护管275的内部的O2浓度，从而能够防止棒状电极269、270、271的氧化。
(排气部)
在反应管203上设置有对处理室201内的气氛进行排气的排气管231。在排气管231上，经由作为检测处理室201内的压力的压力检测器(压力检测部)的压力传感器245和作为排气阀(压力调节部)的APC(Auto Pressure Controller)阀244，连接作为真空排气装置的真空泵246。APC阀244是以如下方式构成的阀：通过在使真空泵246工作着的状态下开闭阀，能够进行处理室201内的真空排气及真空排气停止，而且，在使真空泵246工作着的状态下，通过基于由压力传感器245检测出的压力信息来调节阀开度，能够调节处理室201内的压力。主要由排气管231、APC阀244、压力传感器245构成排气***。也可以考虑将真空泵246包含在排气***中。排气管231并不限于设置在反应管203上，也可以与喷嘴249a、249b一样设置在集流管209上。
在集流管209的下方，设置有作为能够将集流管209的下端开口气密地封闭的炉口盖体的密封盖219。密封盖219以从垂直方向下侧与集流管209的下端抵接的方式构成。密封盖219例如由SUS等金属形成且形成为圆盘状。在密封盖219的上表面设置有作为与集流管209的下端抵接的密封构件的O型环220b。在密封盖219的与处理室201相反一侧设置有用于使后述的晶舟217旋转的旋转机构267。旋转机构267的旋转轴255贯穿密封盖219而与晶舟217连接。旋转机构267以通过使晶舟217旋转从而使晶片200旋转的方式构成。密封盖219以通过垂直地设置在反应管203的外部的作为升降机构的晶舟升降机115而在垂直方向上升降的方式构成。晶舟升降机115以能通过使密封盖219升降来将晶舟217向处理室201内搬入和向处理室201外搬出的方式构成。晶舟升降机115构成为将晶舟217、即晶片200向处理室201内外搬送的搬送装置(搬送机构)。此外，在集流管209的下方，设置有在借助晶舟升降机115使密封盖219下降期间能够气密地将集流管209的下端开口密封的作为炉口盖体的闸门219s。闸门219s例如由SUS等金属构成且形成为圆盘状。在闸门219s的上表面设置有作为与集流管209的下端抵接的作为密封构件的O型环220c。闸门219s的开闭动作(升降动作、转动动作等)由闸门开闭机构115s来控制。
(衬底支承件)
如图1所示，作为衬底支承件的晶舟217以如下方式构成：使1片或多片、例如25～200片的晶片200在水平姿态且彼此中心对齐的状态下沿着垂直方向排列且支承为多层，即，隔开规定的间隔地排列。晶舟217例如由石英、SiC等耐热性材料形成。在晶舟217的下部，支承有多层例如由石英、SiC等耐热性材料形成的隔热板218。
如图2所示，在反应管203的内部设置有作为温度检测器的温度传感器263。通过基于由温度传感器263检测出的温度信息来调节向加热器207通电的情况，使处理室201内的温度达到所期望的温度分布。温度传感器263与喷嘴249a、249b同样地沿着反应管203的内壁设置。
(控制装置)
下面使用图3对控制装置进行说明。如图3所示，作为控制部(控制装置)的控制器121，构成为具有CPU(Central Processing Unit)121a、RAM(Random Access Memory)121b、存储装置121c、I/O端口121d的计算机。RAM121b、存储装置121c、I/O端口121d以借助内部总线121e能够与CPU121a进行数据交换的方式构成。在控制器121上连接有例如作为触控面板等而构成的输入输出装置122。
存储装置121c例如由闪存、HDD(Hard Disk Drive)等构成。在存储装置121c内可读取地存储有控制衬底处理装置的动作的控制程序、后述的成膜处理的步骤、条件等的工艺制程等。工艺制程是以使后述的各种处理(成膜处理)中的各步骤在控制器121中执行、并获得规定的结果的方式组合而得到的，并且作为程序发挥功能。以下，将工艺制程、控制程序等总称地简称为程序。另外，也可以将工艺制程简称为制程。在本说明书中使用程序这一用语的情况有时是只包含制程单体的情况、有时是只包含控制程序单体的情况或者有时是包含这两者的情况。RAM121b以临时保存由CPU121a读取出来的程序、数据等的存储区域(工作区域)的形式构成。
I/O端口121d与上述MFC241a～241d、阀243a～243d、压力传感器245、APC阀244、真空泵246、加热器207、温度传感器263、匹配器272、高频电源273、阻抗测定器274、开关276a、276b、旋转机构267、晶舟升降机115、闸门开闭机构115s等连接。
CPU121a以在从存储装置121c读取并执行控制程序的同时，根据来自输入输出装置122的操作指令的输入等从存储装置121c读取出制程的方式构成。CPU121a以根据读取出的制程的内容控制如下动作的方式构成，这些动作包括：旋转机构267的控制，利用MFC241a～241d对各种气体的流量调节动作、阀243a～243d的开闭动作、基于利用阻抗测定器274进行的阻抗监测而进行的高频电源273的调节动作、开关276a、276b的切换动作、APC阀244的开闭动作及基于压力传感器245的利用APC阀244进行的压力调节动作、真空泵246的启动及停止、基于温度传感器263进行的加热器207的温度调节动作、利用旋转机构267进行的晶舟217的正反旋转、旋转角度及旋转速度调节动作、利用晶舟升降机115进行的晶舟217的升降动作等。
控制器121能够通过将存储在外部存储装置(例如，硬盘等磁盘、CD等光盘、MO等光磁盘、USB存储器等半导体存储器)123中的上述程序安装到计算机中而构成。存储装置121c、外部存储装置123构成为计算机可读取的存储介质。以下，也将这些统称地简称为存储介质。在本说明书中使用存储介质这样的用语的情况有时是只包含存储装置121c单体的情况、有时是只包含外部存储装置123单体的情况，或者有时是包含这两者的情况。需要说明的是，向计算机提供程序也可以不使用外部存储装置123，而使用网络、专用线路等通信方式。
(2)衬底处理工序
下面，参照图4及图5，对作为半导体器件的制造工序的一个工序的、使用衬底处理装置100在晶片200上形成薄膜的工序进行说明。在以下说明中，构成衬底处理装置的各部的动作由控制器121控制。
这里，对下述例子进行说明：将供给DCS气体作为原料气体的步骤、供给等离子体激发的NH3气体作为反应气体的步骤非同时地(即非同步地)进行规定次数(1次以上)，从而在晶片200上形成氮化硅膜(SiN膜)作为包含Si及N的膜。另外，例如，也可以预先在晶片200上形成规定的膜。另外，也可以预先在晶片200或规定的膜上形成规定的图案。
在本说明书中，方便起见，有时将图5所示的成膜处理的过程流程按以下方式表示。在以下其他实施方式的说明中，也使用同样的表述。
Figure BDA0001526097800000111
在本说明书中，在使用“晶片”这一用语时，有时指“晶片本身”、有时指“晶片和形成于其表面的规定的层、膜等的层叠体”。在本说明书中使用用语“晶片的表面”时，有时指晶片本身的表面，有时指形成于晶片上的规定层等的表面。在本说明书中，当记载有“在晶片上形成规定的层”时，有时指在晶片本身的表面上直接形成规定的层，有时指在形成于晶片上的层等上形成规定的层。在本说明书中，使用用语“衬底”时，也与使用用语“晶片”时的情况含义相同。
(搬入步骤：S1)
在将多片晶片200装填(晶片装载)到晶舟217上时，利用闸门开闭机构115s使闸门219s移动，从而使集流管209的下端开口敞开(闸门打开)。之后，如图1所示，支承有多片晶片200的晶舟217被晶舟升降机115抬起并搬入(晶舟加载)到处理室201内。在该状态下，密封盖219处于借助O型环220b而将集流管209的下端密封的状态。
(压力温度调节步骤：S2)
为了使处理室201的内部即晶片200存在的空间达到所期望的压力(真空度)，利用真空泵246进行真空排气(减压排气)。此时，利用压力传感器245测定处理室201内的压力，基于该测定的压力信息对APC阀244进行反馈控制。另外，以达到所期望的温度的方式通过加热器207加热处理室201内的晶片200。此时，以处理室201内成为所期望的温度分布的方式，基于温度传感器263检测到的温度信息对向加热器207通电的情况进行反馈控制。接下来，开始利用旋转机构267进行的晶舟217及晶片200的旋转。处理室201内的排气、晶片200的加热及旋转均在直至至少对晶片200的处理结束的期间持续进行。
(成膜步骤：S3、S4、S5、S6)
然后，依次执行步骤S3、S4、S5、S6，从而进行成膜步骤。
(原料气体供给步骤：S3，S4)
在步骤S3中，对处理室201内的晶片200供给DCS气体。
打开阀243a，向气体供给管232a内流过DCS气体。DCS气体利用MFC241a进行流量调节，经由喷嘴249a而从气体供给孔250a向处理室201内供给，从排气管231排气。与此同时，也可以打开阀243c，向气体供给管232c内流过N2气体。N2气体利用MFC241c进行流量调节，与DCS气体一同向处理室201内供给，从排气管231排气。
另外，为了抑制DCS气体向喷嘴249b内侵入，也可以打开阀243d，向气体供给管232d内流过N2气体。N2气体经由气体供给管232b、喷嘴249b向处理室201内供给，从排气管231排气。
通过MFC241a控制的DCS气体的供给流量例如设为1sccm以上、6000sccm以下，优选为2000sccm以上、3000sccm以下的范围内的流量。通过MFC241c、241d控制的N2气体的供给流量分别例如设为100sccm以上、10000sccm以下的范围内的流量。处理室201内的压力例如设为1Pa以上、2666Pa以下，优选为665Pa以上、1333Pa的范围内的压力。DCS气体的供给时间设为例如1秒以上、10秒以下，优选为1秒以上、3秒以下的范围内的时间。
加热器207的温度设定为使得晶片200的温度成为例如0℃以上700℃以下、优选为室温(25℃)以上550℃以下、更优选为40℃以上500℃以下的范围内的温度。如本实施方式这样，通过将晶片200的温度设定为700℃以下、进一步设定为550℃以下、进一步设定为500℃以下，由此，能够减少施加至晶片200的热量，能够良好地控制晶片200经受的热历史。
通过在上述的条件下对晶片200供给DCS气体，可在晶片200(表面的基膜)上形成包含Cl的含Si层。包含Cl的含Si层既可以是包含Cl的Si层，也可以是DCS的吸附层，也可以包含这两者。以下，也将包含Cl的含Si层简称为含Si层。
在形成含Si层后，关闭阀243a，停止向处理室201内供给DCS气体。此时，保持APC阀244打开，利用真空泵246将处理室201内真空排气，将残留在处理室201内的未反应或者对含Si层的形成做出贡献后的DCS气体、反应副产物等从处理室201内排除(S4)。另外，保持阀243c、243d打开，维持向处理室201内供给N2气体。N2气体作为吹扫气体而发挥作用。需要说明的是，也可以省略上述步骤S4。
作为原料气体，除了DCS气体以外，可优选使用四(二甲基氨基)硅烷气体、三(二甲基氨基)硅烷气体、双(二甲基氨基)硅烷气体、双(二乙基氨基)硅烷气体、双(叔丁基氨基)硅烷气体、二甲基氨基硅烷气体、二乙基氨基硅烷气体、二丙基氨基硅烷气体、二异丙基氨基硅烷气体、丁基氨基硅烷气体、六甲基二硅氮烷气体等各种氨基硅烷原料气体、一氯甲硅烷气体、三氯甲硅烷气体、四氯甲硅烷气体、六氯乙硅烷气体、八氯三硅烷气体等无机系卤代硅烷原料气体、甲硅烷气体、乙硅烷气体、丙硅烷气体等的不含卤素基的无机系硅烷原料气体。
除N2气体外，还能够使用Ar气体、He气体、Ne气体、Xe气体等稀有气体，作为非活性气体。
(反应气体供给步骤：S5、S6)
成膜处理完成后，对处理室201内的晶片200供给作为反应气体的、等离子体激发后的NH3气体(S5)。
在该步骤中，通过与步骤S3中的阀243a、243c、243d的开闭控制同样的步骤进行阀243b～243d的开闭控制。NH3气体利用MFC241b进行流量调节，经由喷嘴249b向缓冲室237内供给。此时，向棒状电极269、270、271间供给高频电力。向缓冲室237内供给的NH3气体被激发成等离子体状态(进行等离子体化从而将其活化)，从而以活性种(NH3 *)的形式被供给至处理室201内，从排气管231排气。
通过MFC241b控制的NH3气体的供给流量例如设为100sccm以上、10000sccm以下，优选为1000sccm以上、2000sccm以下的范围内的流量。施加至棒状电极269、270、271的高频电力例如设为50W以上、600W以下的范围内的电力。处理室201内的压力例如设为1Pa以上、500Pa以下的范围内的压力。通过使用等离子体，即便将处理室201内的压力设为这样的较低的压力范围，也能够使NH3气体活化。将通过对NH3气体进行等离子体激发而得到的活性种相对于晶片200进行供给的时间，即气体供给时间(照射时间)例如设为1秒以上、180秒以下，优选为1秒以上、60秒以下的范围内的时间。其他处理条件设为与上述S3同样的处理条件。
通过在上述条件下对晶片200供给NH3气体，在晶片200上形成的含Si层被等离子体氮化。此时，通过被等离子体激发了的NH3气体的能量，含Si层所具有的Si-Cl键、Si-H键被切断。与Si之间的键被切断了的Cl、H从含Si层脱离。并且，(通过Cl等脱离而成为具有未结合键(悬挂键)的)含Si层中的Si与NH3气体中所含的N成键，从而形成Si-N键。通过上述反应的进行，含Si层变为包含Si及N的层，即变化为氮化硅层(SiN层)(被改质)。
需要说明的是，对于将含Si层改质为SiN层而言，需要将NH3气体进行等离子体激发并供给。这是由于，即便在非等离子体的气氛下供给了NH3气体，在上述温度区域内，对于将含Si层氮化所需的能量不足，难以使Cl、H充分地从含Si层脱离，难以使含Si层充分氮化从而增加Si-N键。
另外，被供给至缓冲室237内的NH3气体被激发为等离子体状态(进行等离子体化从而将其活化)，以活性种(NH3 *)的形式被供给至处理室201内，从排气管231排气。
在使含Si层变化为SiN层后，关闭阀243b，停止供给NH3气体。另外，停止向棒状电极269、270、271间供给高频电力。并且，通过与步骤S4同样的处理步骤、处理条件，将残留在处理室201内的NH3气体、反应副产物从处理室201内排除(S6)。需要说明的是，也可以省略上述步骤S6。
作为氮化剂、即被等离子体激发的含NH3的气体，除了NH3气体以外，也可以使用二氮烯(N2H2)气体、肼(N2H4)气体、N3H8气体等。
作为非活性气体，除了N2气体以外，例如，可使用在步骤S4中例示的各种稀有气体。
(实施规定次数：S7)
将非同时地(即非同步地)依次进行上述S3、S4、S5、S6作为1循环，通过将上述循环进行规定次数(n次)，即1次以上(S7)，从而能够在晶片200上形成规定组成及规定膜厚的SiN膜。上述的循环优选重复多次。即，优选地，使每1循环所形成的SiN层的厚度小于所期望的膜厚，重复多次上述循环，直至通过将SiN层层叠所形成的SiN膜的膜厚成为所期望的膜厚。
(大气压恢复步骤：S8)
上述的成膜处理完成后，分别从气体供给管232c、232d向处理室201内供给作为非活性气体的N2气体，从排气管231排气。由此，通过非活性气体对处理室201内进行吹扫，从而将残留在处理室201内的气体等从处理室201内除去(非活性气体吹扫)。之后，将处理室201内的气氛置换为非活性气体(非活性气体置换)，使处理室201内的压力恢复到常压(S8)。(搬出步骤：S9)
然后，利用晶舟升降机115使密封盖219下降，从而使集流管209的下端开口，然后将已处理的晶片200在支承于晶舟217的状态下从集流管209的下端搬出到反应管203的外部(晶舟卸载)(S9)。晶舟卸载之后，移动闸门219s，利用闸门219s借助O型环220c将集流管209的下端开口密封(闸门关闭)。已处理的晶片200在被搬出到反应管203的外部之后，从晶舟217取出(晶片取出)。需要说明的是，也可以在晶片取出后，向处理室201内搬入空的晶舟217。
(3)等离子体控制动作
下面，使用图6对进行等离子体处理的控制器121的动作进行详述。上述控制器121也作为控制等离子体的生成的等离子体控制装置发挥功能。
如图6所示，至少由设定数据121f、运算部121g、电源控制部121h、高频电源273、等离子体生成部277、阻抗测定器274构成控制回路(control loop)。可主要将控制器121的设定数据121f、运算部121g、电源控制部121h称为判断部。另外，也可以将包括高频电源273、等离子体生成部277、阻抗测定器274的控制回路称为判断部，也可以将控制器121整体称为判断部。
设定数据121f是在成膜工序、蚀刻工序等中的等离子体处理中，对于生成等离子体而言适当地设定的阻抗的设定值。阻抗的设定值包含电阻值和电抗值。设定数据121f存储于存储装置121c。
运算部121g为例如CPU121a。运算部121g将从存储装置121c读取出的设定数据121f、与由阻抗测定器274检测出的阻抗的测定值进行比较，并对电源控制部121h控制的高频电源273的电力值、频率值进行控制。
电源控制部121h基于由运算部121g比较并输出的电力值、频率值，控制高频电源273。具体而言，电源控制部121h控制高频电源273，从而对向棒状电极269、270、271供给的电力值、频率值进行控制。由此，以维持规定的阻抗(设定数据121f)的方式调节等离子体生成部277、控制在等离子体生成区域224a、224b中生成的等离子体生成量。
阻抗测定器274检测等离子体生成部277的等离子体状态。具体而言，测定从阻抗测定器274起靠负载侧的阻抗、即图2所示的匹配器272、棒状电极269、271的阻抗，进行除去同轴电缆的行波与反射波的相位差、匹配器272内部的元件阻抗等的运算，并输出包含棒状电极269、271与等离子体的合成的阻抗。这里，在图2所示那样的装置构成的情况下，以阻抗的形式测定棒状电极269、271的合成测定值、或平均测定值。
而且，运算部121g对由阻抗测定器274测定的测定值与设定数据121f进行比较，电源控制部121h控制高频电源273的电力值、频率值，由此以维持规定的阻抗(设定数据121f)的方式控制等离子体生成部277，被供给至缓冲室237的气体被激发成恒定浓度的等离子体状态。
这里，若以复数来表示阻抗Z，则可由如下式子表示。实部R为电阻(resistance)，虚部X为电抗。
[数学式]
Z＝R+jX
由于可将由棒状电极269、270、271与所生成的等离子体形成的电的回路构成(等效电路)视为由电阻、线圈、电容器形成的串联电路，因此，电阻R及电抗X可由如下式子表示。
当等离子体未产生时，如下所述。
[数学式2]
R＝R0
[数学式3]
Figure BDA0001526097800000181
上述式中，ω＝2πf(f为高频电源273的频率)，R0为关于电极的电阻，L0为关于电极的电感，C0为关于电极的电容。
当等离子体产生时，如下所述。
[数学式4]
R＝R0+Rp
[数学式5]
Figure BDA0001526097800000182
上述式中，Rp为关于等离子体的电阻，Cp为关于等离子体的电容。
等离子体的电容Cp由等离子体壳层(plasma sheath)的厚度决定。等离子体壳层是指当等离子体与晶片、电极等接触时，在晶片、电极等的表面形成的空间电荷层。若等离子体密度高，则等离子体壳层的厚度变薄，因此Cp变大。另一方面，若等离子体密度低，则等离子体壳层的厚度变厚，因此Cp变小。因此，能够基于电抗X的行为与高频的反射的程度而在控制器121中判断是否产生了等离子体。这里，反射的程度可通过例如行波与反射波的电力比或电压比来判断，由阻抗测定器274、高频电源273来确认。
因此，若阻抗Z的电抗X对等离子体密度产生影响、且阻抗Z的测定值变高，则等离子体密度变高，可了解到活性种的生成量变多。
即，能够根据由阻抗测定器274测定的阻抗Z(R+jX)的值来判断活性种的生成量。详细而言，能够根据由阻抗测定器274测定的阻抗的电抗X的值来判断活性种的生成量。
而且，当由阻抗测定器274测定的电抗X的绝对值在预先存储于存储装置121c的设定值的规定范围内时，判断为活性种的生成量是适当的。另外，当由阻抗测定器274测定的电抗X的绝对值不在预先存储于存储装置121c的设定值的规定范围内时，判断为活性种的生成量不适当、即电源控制部121h判断活性种的生成量少了或多了、并调节高频电源273的电力值、频率值。即，电源控制部121h通过调节高频电源273的电力值、频率值从而以将活性种的生成量维持为适当的方式进行控制。
另外，当等离子体没有正常生成时，阻抗的电抗X的值变得非常大。因此，当由阻抗测定器274测定的电抗X的值高于基准值Xs时，控制器121判断为等离子体没有正常生成，并通过警报等来警告使用者。
另一方面，当由阻抗测定器274测定的电抗X的值在预先设定的设定值的规定范围内、高频的相位差处于规定范围内时，控制器121判断为等离子体正常生成。
另外，若电极劣化或发生了断线，则阻抗的电阻R的值变大。另外，若电极短路，则阻抗的电阻R的值变小。此外，还了解到，若电极劣化或发生了断线、短路，则高频的相位差变大。
因此，通过对由阻抗测定器274测定的阻抗的电阻R的值与基准值Rs进行比较，能够判断电极的劣化、断线、短路。
具体而言，当由阻抗测定器274测定的电阻R的值低于电阻R的基准值Rs1(其为能够判断为等离子体正常生成的范围内的最小值)、高频的反射波的大小(电力或电压)不在规定范围内时，控制器121判断电极发生短路，并通过警报等来警告使用者。
另外，当由阻抗测定器274测定的电阻R的值高于电阻R的基准值Rs2(其为能够判断为等离子体正常生成的范围内的最大值)、高频的相位差不在规定范围内时，控制器121判断为电极劣化或发生断线，并通过警报等来警告使用者。
另外，控制器121通过切换开关276a、276b的连接、并向棒状电极269、270间或棒状电极271、270间供给高频电力，由此能够确定作为发生劣化、断线、短路的原因的电极。
即，通过对由阻抗测定器274测定的阻抗的电抗值、电阻值与各自的设定值、基准值进行比较，或者通过对高频的反射波的大小与各自的设定值、基准值进行比较，能够判断活性种的生成量、等离子体产生的有无、等离子体的异常放电、电极的劣化、断线或短路等。
下面，对实验例进行详述。在实验例中，使用上述衬底处理装置100，在衬底处理工序的反应气体供给步骤S5中，将处理室201的温度设为室温，将处理室201内的压力设为66Pa，将高频电源273的频率f设为28MHz，使用长度为0.6m、直径为12mm左右的直流电阻小于1Ω的棒状电极269、270、271生成NH3气体的CCP(Capacitively Coupled Plasma(电容耦合等离子体))模式的等离子体，并向缓冲室237内供给。匹配器272由与棒状电极269、270、271并联连接的真空可变电容器和与棒状电极269、270、271串联连接的线圈构成。另外，通过同轴电缆在匹配器272与高频电源273之间连接阻抗测定器274，并观测阻抗。
在实验例中，当由阻抗测定器274测定的电抗X的绝对值在下述范围内、并且高频的反射波的大小相对于入射波而言小于10％时，活性种的生成量是适当的，并且在控制器121中能够适当地控制活性种的生成量。
[数学式6]
|X|＜100Ω
另一方面，当由阻抗测定器274测定的电抗X的绝对值在下述范围内、并且高频的反射波的大小小于10％时，发生活性种的生成量少等的异常，在控制器121中不能适当地控制活性种的生成量、不能正常地生成等离子体。
[数学式7]
|X|≥100Ω
即，在上述条件中，以下述方式进行控制：产生适当量的等离子体的、电抗X的绝对值的值如下所述，并且控制器121调节高频电源273的电力值、频率值，等离子体生成部277的电抗X的绝对值在下述范围内。
[数学式8]
|X|＜100Ω
另外，当由阻抗测定器274测定的电抗X的绝对值为100Ω以上时，判断为活性种的生成量是不适当的，并进行控制以调节高频电源273的电力值、频率值。需要说明的是，在本实验例中，能够稳定地供给适当量的活性种的电抗的阈值为X＝±100Ω。
另外，当由阻抗测定器274测定的电阻R的值在下述范围内、并且高频的反射波的大小为10％以上时，电极劣化或者发生断线。
[数学式9]
R＞50Ω
另外，当由阻抗测定器274测定的电阻R的值在下述范围内、并且高频的反射波的大小为10％以上时，电极发生短路。
[数学式10]
R＜5Ω
即，在上述条件中，当由阻抗测定器274测定的电阻R的值大于50Ω时，能够判断为电极劣化或发生了断线，当电阻R的值小于5Ω时，能够判断为电极发生短路，并通过警报等来警告使用者。另外，通过切换开关276a与开关276b的连接并进行测定，能够确定发生劣化、或断线或者短路的电极。
(4)本实施方式带来的效果
通过本实施方式，能够得到以下所示的一种或多种效果。
(a)通过本实施方式，即便改变了电极、其周边的环境，通过利用阻抗测定器测定负载阻抗、并以保持设定值的方式调节高频电源的电力值、频率值，也能够维持等离子体特性、使成膜特性、蚀刻特性变得稳定。
(b)另外，通过本实施方式，通过维持等离子体特性，能够使成膜特性、蚀刻特性变得稳定，能够提高相对于晶片处理的生产率、稳定性。
(c)另外，通过本实施方式，通过在缓冲室内设置3根电极，在外侧的电极上分别设置开关，由此，能够在增加向晶片表面供给的活性种的供给量的同时，在电极劣化或发生断线、短路的情况下，确定作为原因的电极。
(变形例)
下面，基于图7及图8说明本实施方式的变形例。在本变形例中，仅将不同于上述实施方式的部分在以下进行说明，省略相同部分的说明。
在上述实施方式中，对在反应管203的内壁设置缓冲结构300、在该缓冲结构300的内侧设置有分别被电极保护管275覆盖的棒状电极269、270、271及喷嘴249b的构成进行了详述，但本变形例也可以在反应管203的内壁进一步设置与缓冲结构300的构成相同的缓冲结构400。
在缓冲结构400的内侧，设置有分别被电极保护管275覆盖的棒状电极369、370、371及喷嘴249c。在棒状电极369、370、371之中的配置于两端的棒状电极369、371经由匹配器372、阻抗测定器374而连接于高频电源373，棒状电极370连接于作为基准电位的地线，从而接地。喷嘴249c连接于气体供给管232e，供给例如氢(H2)气体作为改质气体。在喷嘴249c的侧面，在从反应管203的下部至上部的范围内设置有多个供给气体的气体供给孔250c。气体供给孔250c以朝向相对于缓冲结构400的以圆弧状形成的壁面而言在径向上形成的壁面的方式开口，能够朝向壁面供给气体。在缓冲结构400的以圆弧状形成的壁面，设置有供给缓冲室237内的气体的气体供给口402、404。气体供给口402、404以在与棒状电极369、370间、棒状电极370、371间的等离子体生成区域324a、324b相对的位置分别朝向反应管203的中心的方式开口，在从反应管203的下部至上部的范围内设置多个，分别具有相同的开口面积，进一步以相同的开口间距设置。
阻抗测定器374设置于匹配器372与高频电源373之间。阻抗测定器374利用匹配器372测定负载阻抗、高频的反射状态。
在棒状电极369与阻抗测定器374之间设置有开关376a。另外，在棒状电极371与阻抗测定器374之间设置有开关376b。
主要由棒状电极269、270、271、匹配器272构成在等离子体生成区域224a、224b中生成等离子体的第一等离子体生成部。另外，主要由棒状电极369、370、371、匹配器372构成在等离子体生成区域324a、324b中生成等离子体的第二等离子体生成部。
缓冲结构300与缓冲结构400夹着排气管231、并且相对于通过排气管231与反应管203的中心的线而言以线对称的方式设置。另外，喷嘴249a夹着排气管231的晶片200并设置在相对的位置。另外，喷嘴249b和喷嘴249c分别设置在缓冲室237内的远离排气管231的位置。
另外，如图8所示，通过非同时、即非同步地将供给DCS气体作为原料气体的步骤、供给等离子体激发的NH3气体作为反应气体的步骤、和供给等离子体激发的H2气体作为改质气体进行规定次数(1次以上)，从而在晶片200上形成氮化硅膜(SiN膜)作为包含Si及N的膜。
Figure BDA0001526097800000231
如上所述，在从喷嘴249b将作为反应气体的NH3气体等离子体激发并供给至晶片后、将H2气体等离子体激发并供给的情况下，本发明也能够适用。
在本变形例中，设置有两个具有等离子体生成部的缓冲结构，各缓冲结构300、400分别具有高频电源273、373、阻抗测定器274、374及匹配器272、372。
阻抗测定器274、374、高频电源273、373分别连接于控制器121，能够按照缓冲结构300、400的每个缓冲室237来进行等离子体控制。即，控制器121利用阻抗测定器274、374对各个等离子体生成部的阻抗进行监测并独立地控制各个高频电源273、373，当阻抗大时，进行控制以提高高频电源的电力值，以使得在各缓冲室237中的每一个中不产生活性种量的偏差。
因此，基于各个阻抗测定器274、374得到的测定值，控制高频电源273、373，并使相互的等离子体生成相关联，由此能够高效地进行衬底处理。
具体而言，例如，基于阻抗测定器274得到的NH3气体的阻抗测定值的反馈控制H2气体的高频电源373，基于阻抗测定器374得到的H2气体的阻抗测定值的反馈控制NH3气体的高频电源273，由此能够相互关联地控制第一等离子体发生部和第二等离子体发生部。
另外，通过本变形例，与有1个等离子体生成部的情况相比，即便减小各等离子体生成部的高频电力，也能够对晶片供给充分量的活性种，能够提高晶片的面内均一性。另外，相对于2个等离子体生成部而通过1个高频电源进行等离子体控制，与此相对，通过按照等离子体生成部中的每一个来设置阻抗测定器、和高频电源，当在各等离子体生成部发生断线等异常时，能够易于掌握。此外，由于易于调节高频电源与各电极间的距离，因此，能够容易地抑制由各电极与高频电源之间的距离不同而产生的RF电力施加的差异。
以上，对本发明的实施方式进行了具体说明。但是，本发明并不限于上述实施方式，能够在不脱离其主旨的范围内，进行各种改变。例如，在上述实施方式中，以分别为单独部件的形式例示了匹配器272、高频电源273、阻抗测定器274，但不限于此，也可以以将匹配器272或高频电源273的任一者、或两者组装入阻抗测定器274的内部而得到的单元的形式构成。
另外，在上述实施方式中，当设置2个缓冲结构时，对按照每个缓冲结构而不同的反应气体进行等离子体激发并系那个晶片供给的构成进行了说明。但本发明不限于这种方式，也可以将同一反应气体等离子体激发并向晶片供给。
另外，在上述实施方式中，对在供给原料后，供给反应气体的例子进行了说明。但本发明不限于上述方式，原料、反应气体的供给顺序也可以相反。即，也可以在供给反应体后，供给原料。通过改变供给顺序，能够改变所形成的膜的膜质、组成比。
另外，在上述实施方式中，对在晶片200上形成SiN膜的例子进行了说明。但本发明不限于如上所述的方式，在晶片200上形成氧化硅膜(SiO膜)、碳氧化硅膜(SiOC膜)，氮碳氧化硅膜(SiOCN膜)，氮氧化硅膜(SiON膜)等Si系氧化膜的情况下、在晶片200上形成氮碳化硅膜(SiCN膜)、氮硼化硅膜(SiBN膜)、硅硼碳氮化膜(SiBCN膜)，硼碳氮化膜(BCN膜)等Si系氮化膜的情况下，也能够适合地适用。在这些情况下，作为反应气体，除了含O气体以外，能够使用C3H6等的含C气体、NH3等含N气体、BCl3等的含B气体。
另外，本发明也可适用于下述情况：在晶片200上形成含有钛(Ti)、锆(Zr)、铪(Hf)、钽(Ta)、铌(Nb)、铝(Al)、钼(Mo)、钨(W)等金属元素的氧化膜、氮化膜、即包含金属系氧化膜、金属系氮化膜的情况。即、本发明还能够适用于下述情况：在晶片200上，形成TiN膜、TiO膜、TiOC膜、TiOCN膜、TiON膜等金属系薄膜。
在上述情况下，作为原料气体，能够使用例如四(二甲基氨基)钛(Ti[N(CH3)2]4、简称：TDMAT)气体、四(乙基甲基氨基)铪(Hf[N(C2H5)(CH3)]4、简称：TEMAH)气体、四(乙基甲基氨基)锆(Zr[N(C2H5)(CH3)]4、简称：TEMAZ)气体、三甲基铝(Al(CH3)3、简称：TMA)气体、四氯化钛(TiCl4)气体、四氯化铪(HfCl4)气体等。作为反应气体，能够使用上述的反应气体。
即，本发明能够适用于形成包含半金属元素的半金属系膜、包含金属元素的金属系膜的情况。这些成膜处理的处理步骤、处理条件可设为与上述实施方式、变形例所示的成膜处理同样的处理步骤、处理条件。在上述情况下，也能够获得与上述实施方式、变形例同样的效果。
优选地，成膜处理中使用的制程根据处理内容而分别地准备，并经由电通信线路、外部存储装123而预先存储在存储装置121c内。并且，优选地，在开始各种处理时，CPU121a根据处理内容从存储在存储装置121c内的多个制程中适宜选择适当的制程。由此，能够通过1台衬底处理装置通用地、且重现性良好地形成各种膜种类、组成比、膜质、膜厚的薄膜。此外，既能减小操作员的负担，避免操作错误，又能迅速地开始各种处理。
上述制程并不限于新制作的情况，例如，也可以通过变更衬底处理装置中已安装的既存的制程来准备。在变更制程的情况下，也可以将变更后的制程经由电通信线路、记录有该制程的记录介质安装于衬底处理装置。此外，也可以对既存的衬底处理装置所具备的输入输出装置122进行操作，直接变更已安装于衬底处理装置的既存的制程。

Claims (18)

1.一种衬底处理装置，具有：
处理衬底的处理室；
向所述处理室内供给气体的气体供给部；
等离子体生成部，其具有连接于高频电源的电极，通过使被供给至所述处理室内的气体等离子体化从而使其活化；
阻抗测定器，测定所述等离子体生成部的阻抗；
判断部，根据由所述阻抗测定器测定的阻抗的测定值来判断等离子体的活性种的生成量；和
控制部，根据由所述判断部判断的活性种的生成量来控制所述高频电源，
所述电极由经由匹配器连接于所述高频电源的多个第一电极和设于所述多个第一电极之间且接地的第二电极构成，所述阻抗测定器设于所述匹配器与所述高频电源之间，所述衬底处理装置具有设置于所述阻抗测定器与所述多个第一电极的各个第一电极之间的多个开关，所述控制部通过对设置于所述阻抗测定器与所述多个第一电极的各个第一电极之间的所述多个开关的连接进行切换来测定所述阻抗，由此确定异常的电极。
2.根据权利要求1所述的衬底处理装置，其中，所述控制部对所述阻抗的测定值与预先存储的设定值进行比较，从而控制所述高频电源的电力值或频率值。
3.根据权利要求2所述的衬底处理装置，其中，所述控制部以控制所述高频电源的电力值或频率值、从而所述等离子体生成部维持规定的阻抗的方式进行控制。
4.根据权利要求2所述的衬底处理装置，其中，所述控制部控制所述高频电源的电力值或频率值，从而控制由所述等离子体生成部生成的等离子体的活性种的生成量。
5.根据权利要求1所述的衬底处理装置，其中，由所述阻抗测定器测定的测定值至少包含电抗的值，所述控制部对由所述阻抗测定器测定的电抗的值与预先存储的设定值进行比较，当所述电抗的值在所述设定值的规定范围内时，判断为所述活性种的生成量是适当的。
6.根据权利要求1所述的衬底处理装置，其中，由所述阻抗测定器测定的测定值至少包含电抗的值，所述控制部对由所述阻抗测定器测定的电抗的值与预先存储的设定值进行比较，当所述电抗的值不在所述设定值的规定范围内时，判断为所述活性种的生成量是不适当的。
7.根据权利要求1所述的衬底处理装置，其中，由所述阻抗测定器测定的测定值至少包含电阻值，所述控制部对由所述阻抗测定器测定的电阻值与预先存储的基准值进行比较，当所述阻抗的电阻值低于所述基准值的最小值时，判断为所述电极短路。
8.根据权利要求1所述的衬底处理装置，其中，由所述阻抗测定器测定的测定值至少包含电阻值，所述控制部对由所述阻抗测定器测定的电阻值与预先存储的基准值进行比较，当所述阻抗的电阻值高于所述基准值的最大值时，判断为所述电极劣化或发生了断线。
9.一种半导体器件的制造方法，具有：
将衬底搬入处理室内的工序；
向所述处理室内供给气体的工序；
具有由经由匹配器连接于高频电源的多个第一电极和设于所述多个第一电极之间且接地的第二电极构成的电极、设于匹配器与所述高频电源之间的阻抗测定器、以及设置于所述阻抗测定器与所述多个第一电极的各个第一电极之间的多个开关，通过对设置于所述阻抗测定器与所述多个第一电极的各个第一电极之间的所述多个开关的连接进行切换来测定所述阻抗的工序；
通过测定所述阻抗来确定异常电极的工序；
根据测定的阻抗的测定值来判断等离子体的活性种生成量的工序；
根据判断的活性种的生成量控制所述高频电源，使被供给至所述处理室内的气体等离子体化从而使其活化的工序；和
对所述衬底供给经等离子体化从而活化的气体的工序。
10.根据权利要求9所述的半导体器件的制造方法，其中，在所述活化的工序中，对所述测定的阻抗的测定值与预先记载的设定值进行比较，从而控制所述高频电源的电力值或频率值。
11.根据权利要求10所述的半导体器件的制造方法，其中，在所述活化的工序中，以控制所述高频电源的电力值或频率值、从而所述等离子体生成部维持规定的阻抗的方式进行控制。
12.根据权利要求10所述的半导体器件的制造方法，其中，在所述活化的工序中，控制所述高频电源的电力值或频率值，从而控制由所述等离子体生成部生成的等离子体的活性种的生成量。
13.根据权利要求9所述的半导体器件的制造方法，其中，在所述活化的工序中，根据所述判断的活性种的生成量，控制所述高频电源的电力值或频率值。
14.一种计算机可读取的记录介质，其记录有通过计算机使衬底处理装置执行下述步骤的程序，所述步骤为：
将衬底搬入所述衬底处理装置的处理室内的步骤；
向所述处理室内供给气体的步骤；
具有由经由匹配器连接于高频电源的多个第一电极和设于所述多个第一电极之间且接地的第二电极构成的电极、设于匹配器与所述高频电源之间的阻抗测定器、以及设置于所述阻抗测定器与所述多个第一电极的各个第一电极之间的多个开关，通过对设置于所述阻抗测定器与所述多个第一电极的各个第一电极之间的所述多个开关的连接进行切换来测定所述阻抗的步骤；
通过测定所述阻抗来确定异常电极的步骤；
根据测定的阻抗的测定值来判断等离子体的活性种生成量的步骤；
根据判断的活性种的生成量控制所述高频电源，使被供给至所述处理室内的气体等离子体化从而使其活化的步骤；和
对所述衬底供给经等离子体化从而活化的气体的步骤。
15.根据权利要求14所述的计算机可读取的记录介质，在所述活化的步骤中，对所述测定的阻抗测定值与预先记载的设定值进行比较，从而控制所述高频电源的电力值或频率值。
16.根据权利要求15所述的计算机可读取的记录介质，在所述活化的步骤中，以控制所述高频电源的电力值或频率值、从而所述等离子体生成部维持规定的阻抗的方式进行控制。
17.根据权利要求15所述的计算机可读取的记录介质，在所述活化的步骤中，控制所述高频电源的电力值或频率值，从而控制由所述等离子体生成部生成的等离子体的活性种的生成量。
18.根据权利要求14所述的计算机可读取的记录介质，在所述活化的步骤中，根据所述判断的活性种的生成量，控制所述高频电源的电力值或频率值。
CN201711437688.XA 2016-12-27 2017-12-26 衬底处理装置、半导体器件的制造方法及记录介质 Active CN108257842B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-252878 2016-12-27
JP2016252878A JP6567489B2 (ja) 2016-12-27 2016-12-27 基板処理装置、半導体装置の製造方法及びプログラム

Publications (2)

Publication Number Publication Date
CN108257842A CN108257842A (zh) 2018-07-06
CN108257842B true CN108257842B (zh) 2020-07-14

Family

ID=62625610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711437688.XA Active CN108257842B (zh) 2016-12-27 2017-12-26 衬底处理装置、半导体器件的制造方法及记录介质

Country Status (3)

Country Link
US (1) US10679831B2 (zh)
JP (1) JP6567489B2 (zh)
CN (1) CN108257842B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6602332B2 (ja) * 2017-03-28 2019-11-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
KR102009348B1 (ko) * 2017-09-20 2019-08-09 주식회사 유진테크 배치식 플라즈마 기판처리장치
KR101931692B1 (ko) 2017-10-11 2018-12-21 주식회사 유진테크 배치식 플라즈마 기판처리장치
JP6966402B2 (ja) * 2018-09-11 2021-11-17 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法および基板処理装置の電極
JP6999596B2 (ja) * 2019-03-25 2022-01-18 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及びプログラム
KR20220041167A (ko) * 2019-09-02 2022-03-31 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 플라스마 생성 장치, 반도체 장치의 제조 방법, 플라즈마 생성 방법 및 프로그램
JP7433154B2 (ja) 2020-07-16 2024-02-19 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
KR102418947B1 (ko) * 2020-10-26 2022-07-11 주식회사 유진테크 배치식 기판처리장치
TWI806261B (zh) * 2020-12-24 2023-06-21 日商國際電氣股份有限公司 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
JP7290680B2 (ja) * 2021-02-26 2023-06-13 株式会社Kokusai Electric 基板処理装置、プラズマ生成装置、半導体装置の製造方法、及びプログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313583B1 (en) * 1998-12-01 2001-11-06 Matsushita Electric Industrial Co., Ltd. Plasma processing apparatus and method
JP2003142455A (ja) * 2001-10-31 2003-05-16 Matsushita Electric Ind Co Ltd プラズマ処理装置及び処理方法
TW201015637A (en) * 2008-07-02 2010-04-16 Hitachi High Tech Corp Plasma treatment device and plasma treatment method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489361A (en) * 1994-06-30 1996-02-06 International Business Machines Corporation Measuring film etching uniformity during a chemical etching process
US7004107B1 (en) * 1997-12-01 2006-02-28 Applied Materials Inc. Method and apparatus for monitoring and adjusting chamber impedance
JP4127435B2 (ja) * 1998-10-16 2008-07-30 後藤 俊夫 原子状ラジカル測定方法及び装置
JP2005142582A (ja) * 2000-03-24 2005-06-02 Hitachi Ltd 半導体製造装置および処理方法
US7247218B2 (en) * 2003-05-16 2007-07-24 Applied Materials, Inc. Plasma density, energy and etch rate measurements at bias power input and real time feedback control of plasma source and bias power
JP4171380B2 (ja) * 2003-09-05 2008-10-22 株式会社日立ハイテクノロジーズ エッチング装置およびエッチング方法
US7740737B2 (en) * 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
JP2008287999A (ja) * 2007-05-16 2008-11-27 Panasonic Corp プラズマ処理装置およびその制御方法
US20090294275A1 (en) * 2008-05-29 2009-12-03 Applied Materials, Inc. Method of plasma load impedance tuning by modulation of a source power or bias power rf generator
US8883024B2 (en) * 2010-10-18 2014-11-11 Tokyo Electron Limited Using vacuum ultra-violet (VUV) data in radio frequency (RF) sources
JP5882509B2 (ja) 2015-02-12 2016-03-09 株式会社日立国際電気 基板処理装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313583B1 (en) * 1998-12-01 2001-11-06 Matsushita Electric Industrial Co., Ltd. Plasma processing apparatus and method
JP2003142455A (ja) * 2001-10-31 2003-05-16 Matsushita Electric Ind Co Ltd プラズマ処理装置及び処理方法
TW201015637A (en) * 2008-07-02 2010-04-16 Hitachi High Tech Corp Plasma treatment device and plasma treatment method

Also Published As

Publication number Publication date
US10679831B2 (en) 2020-06-09
JP2018107304A (ja) 2018-07-05
CN108257842A (zh) 2018-07-06
JP6567489B2 (ja) 2019-08-28
US20180182601A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
CN108257842B (zh) 衬底处理装置、半导体器件的制造方法及记录介质
JP6845334B2 (ja) プラズマ生成装置、基板処理装置、半導体装置の製造方法およびプログラム
JP6778144B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR20200099073A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
CN111739779A (zh) 基板处理装置、半导体装置的制造方法以及存储介质
KR102364441B1 (ko) 플라스마 생성 장치, 기판 처리 장치, 반응관, 플라스마 생성 방법, 반도체 장치의 제조 방법 및 프로그램
CN111868896B (zh) 基板处理装置、半导体装置的制造方法及存储介质
US20220208544A1 (en) Method of manufacturing semiconductor device, substrate processing method, non-transitory computer-readable recording medium and substrate processing apparatus
CN110942976A (zh) 半导体器件的制造方法及衬底处理装置
JP7290680B2 (ja) 基板処理装置、プラズマ生成装置、半導体装置の製造方法、及びプログラム
WO2021181450A1 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
WO2020053996A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
TW202219312A (zh) 基板處理裝置、半導體裝置的製造方法及程式
JP2023098338A (ja) 基板処理装置、プラズマ生成装置、半導体装置の製造方法およびプログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20181203

Address after: Tokyo, Japan, Japan

Applicant after: International Electric Co., Ltd.

Address before: Tokyo, Japan, Japan

Applicant before: Hitachi Kunisai Electric Corp.

GR01 Patent grant
GR01 Patent grant