CN108233895B - 一种反相器及其驱动方法、移位寄存器单元、显示装置 - Google Patents
一种反相器及其驱动方法、移位寄存器单元、显示装置 Download PDFInfo
- Publication number
- CN108233895B CN108233895B CN201810117060.XA CN201810117060A CN108233895B CN 108233895 B CN108233895 B CN 108233895B CN 201810117060 A CN201810117060 A CN 201810117060A CN 108233895 B CN108233895 B CN 108233895B
- Authority
- CN
- China
- Prior art keywords
- signal input
- control
- level signal
- input end
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明公开一种反相器及其驱动方法、移位寄存器单元、显示装置,涉及显示技术领域,为解决现有技术中,反相器的工作稳定性较低的问题。所述反相器,包括:第一上拉模块,用于在第一时钟信号输入端的控制下,控制第一电平信号输入端与信号输出端是否连接;第二上拉模块,用于在第二时钟信号输入端的控制下,控制第一电平信号输入端与信号输出端是否连接;输出下拉模块,用于在输入控制端的控制下,控制信号输出端与第二电平信号输入端否连接。本发明提供的反相器用于输出与输入端反相的信号。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种反相器及其驱动方法、移位寄存器单元、显示装置。
背景技术
在显示领域,显示面板中经常会用到反相器,反相器的主要功能是将输入信号进行180°翻转后输出,以二进制数值1表示信号的高电平,二进制数值0表示信号的低电平为例,当向反相器输入的信号为1时,从反相器中输出的信号为0,当向反相器输入的信号为0时,从反相器中输出的信号为1。
由于现有技术中的反相器一般包括两个模块,即上拉模块和下拉模块,在反相器的正常工作状态中,上拉模块需要长时间处于工作状态,使得上拉模块中的晶体管容易出现阈值电压漂移的问题,进而导致反相器的工作稳定性较低。
发明内容
本发明的目的在于提供一种反相器及其驱动方法、移位寄存器单元、显示装置,用于解决现有技术中,反相器的工作稳定性较低的问题。
为了实现上述目的,本发明提供如下技术方案:
本发明的第一方面提供一种反相器,包括:
第一上拉模块,分别与第一电平信号输入端、第一时钟信号输入端和信号输出端连接,用于在所述第一时钟信号输入端的控制下,控制所述第一电平信号输入端与所述信号输出端是否连接;
第二上拉模块,分别与所述第一电平信号输入端、第二时钟信号输入端和所述信号输出端连接,用于在所述第二时钟信号输入端的控制下,控制所述第一电平信号输入端与所述信号输出端是否连接;
输出下拉模块,分别与输入控制端、所述信号输出端和第二电平信号输入端连接,用于在所述输入控制端的控制下,控制所述信号输出端与所述第二电平信号输入端否连接。
进一步地,所述第一上拉模块包括第一开关管和第二开关管;其中,所述第一开关管的栅极与所述第一时钟信号输入端连接,所述第一开关管的第一极与所述第一电平信号输入端连接,所述第一开关管的第二极与第一节点连接;所述第二开关管的栅极与所述第一节点连接,所述第二开关管的第一极与所述第一电平信号输入端连接,所述第二开关管的第二极与所述信号输出端连接;
所述第二上拉模块包括第三开关管和第四开关管;其中,所述第三开关管的栅极与所述第二时钟信号输入端连接,所述第三开关管的第一极与所述第一电平信号输入端连接,所述第三开关管的第二极与第二节点连接;所述第四开关管的栅极与所述第二节点连接,所述第四开关管的第一极与所述第一电平信号输入端连接,所述第四开关管的第二极与所述信号输出端连接;
所述输出下拉模块包括第五开关管,所述第五开关管的栅极与所述输入控制端连接,所述第五开关管的第一极与所述信号输出端连接,所述第五开关管的第二极与所述第二电平信号输入端连接。
进一步地,所述第一上拉模块还包括第一电容,所述第一电容的第一端与所述第一节点连接,所述第一电容的第二端与所述信号输出端连接;和/或,
所述第二上拉模块还包括第二电容,所述第二电容的第一端与所述第二节点连接,所述第二电容的第二端与所述信号输出端连接。
进一步地,所述反相器还包括:
第一节点控制模块,分别与所述第二时钟信号输入端、所述第二电平信号输入端和所述第一节点连接,用于在所述第二时钟信号输入端的控制下,控制所述第一节点与所述第二电平信号输入端是否连接;和/或,
第二节点控制模块,分别与所述第一时钟信号输入端、所述第二电平信号输入端和所述第二节点连接,用于在所述第一时钟信号输入端的控制下,控制所述第二节点与所述第二电平信号输入端是否连接。
进一步地,所述第一节点控制模块包括第六开关管,所述第六开关管的栅极与所述第二时钟信号输入端连接,所述第六开关管的第一极与所述第一节点连接,所述第六开关管的第二极与所述第二电平信号输入端连接;
所述第二节点控制模块包括第七开关管,所述第七开关管的栅极与所述第一时钟信号输入端连接,所述第七开关管的第一极与所述第二节点连接,所述第七开关管的第二极与所述第二电平信号输入端连接。
进一步地,所述反相器还包括:
第一节点下拉模块,分别与所述输入控制端、所述第一节点和所述第二电平信号输入端连接,用于在所述输入控制端的控制下,控制所述第一节点与所述第二电平信号输入端是否连接;和/或,
第二节点下拉模块,分别与所述输入控制端、所述第二节点和所述第二电平信号输入端连接,用于在所述输入控制端的控制下,控制所述第二节点与所述第二电平信号输入端是否连接。
进一步地,所述第一节点下拉模块包括第八开关管,所述第八开关管的栅极与所述输入控制端连接,所述第八开关管的第一极与所述第一节点连接,所述第八开关管的第二极与所述第二电平信号输入端连接;
所述第二节点下拉模块包括第九开关管,所述第九开关管的栅极与所述输入控制端连接,所述第九开关管的第一极与所述第二节点连接,所述第九开关管的第二极与所述第二电平信号输入端连接。
基于上述反相器的技术方案,本发明的第二方面提供一种移位寄存器单元,包括上述反相器。
基于上述移位寄存器单元的技术方案,本发明的第三方面提供一种显示装置,包括上述移位寄存器单元。
基于上述反相器的技术方案,本发明的第四方面提供一种反相器的驱动方法,用于驱动上述反相器,所述驱动方法包括:在第一驱动阶段执行第一反相步骤,在第二驱动阶段执行第二反相步骤;所述第一驱动阶段包括交替设置的第一驱动时段和第二驱动时段;
所述第一反相步骤包括:
在所述第一驱动时段,输入控制端输入第二电平,第一上拉模块在第一时钟信号输入端的控制下,控制所述第一电平信号输入端与所述信号输出端连接;
在所述第二驱动时段,所述输入控制端输入第二电平,第二上拉模块在第二时钟信号输入端的控制下,控制所述第一电平信号输入端与所述信号输出端连接;
所述第二反相步骤包括:
所述输入控制端输入第一电平,输出下拉模块在所述输入控制端的控制下,控制所述信号输出端与所述第二电平信号输入端连接。
本发明提供的技术方案中,反相器包括第一上拉模块、第二上拉模块和下拉模块。在第一驱动时段,第二上拉模块处于不工作状态,仅通过第一上拉模块控制第一电平信号输入端与信号输出端连接,使得信号输出端能够输出第一电平信号。而在第二驱动时段,第一上拉模块处于不工作状态,仅通过第二上拉模块控制第一电平信号输入端与信号输出端连接,从而使得信号输出端能够输出第一电平信号。可见本发明实施例提供的反相器能够控制第一上拉模块和第二上拉模块交替工作,避免了仅通过一个上拉模块长时间处于工作状态而导致的模块中的晶体管容易出现阈值电压漂移的问题,因此,本发明实施例提供的反相器具有更好的稳定性。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本发明的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1为现有技术中反相器的结构示意图;
图2为本发明实施例中反相器的第一模块示意图;
图3为本发明实施例中反相器的第二模块示意图;
图4为本发明实施例中反相器的结构示意图;
图5为本发明实施例中反相器的工作时序图。
附图标记:
S1-上拉模块, S2-下拉模块,
1-第一上拉模块, 2-第二上拉模块,
3-输出下拉模块, 4-第一节点控制模块,
5-第二节点控制模块, 6-第一节点下拉模块,
7-第二节点下拉模块, V1-第一电平信号输入端,
CLKA-第一时钟信号输入端, VOUT-信号输出端,
CLKB-第二时钟信号输入端, VIN-输入控制端,
V2-第二电平信号输入端, N1-第一节点,
N2-第二节点, C1-第一电容,
C2-第二电容, T1-第一开关管,
T2-第二开关管, T3-第三开关管,
T4-第四开关管, T5-第五开关管,
T6-第六开关管, T7-第七开关管,
T8-第八开关管, T9-第九开关管,
P1-第一驱动阶段, P11-第一驱动时段,
P12-第二驱动时段, P2-第二驱动阶段。
具体实施方式
为了进一步说明本发明实施例提供的反相器及其驱动方法、移位寄存器单元、显示装置,下面结合说明书附图进行详细描述。
如背景技术所述,请参阅图1,现有技术中的反相器一般包括上拉模块S1和下拉模块S2,在正常工作状态下,上拉模块S1中包括的晶体管一直处于工作状态,当晶体管采用氧化物薄膜晶体管时,容易出现阈值电压漂移的问题,进而导致反相器的工作稳定性较低。
基于上述问题的存在,本发明的发明人经研究发现,可以通过设置两个上拉模块交替工作来解决上述问题,具体地,请参阅图2,本发明实施例提供了一种反相器,包括:
第一上拉模块1,分别与第一电平信号输入端V1、第一时钟信号输入端CLKA和信号输出端VOUT连接,用于在第一时钟信号输入端CLKA的控制下,控制第一电平信号输入端V1与信号输出端VOUT是否连接;
第二上拉模块2,分别与第一电平信号输入端V1、第二时钟信号输入端CLKB和信号输出端VOUT连接,用于在第二时钟信号输入端CLKB的控制下,控制第一电平信号输入端V1与信号输出端VOUT是否连接;
输出下拉模块3,分别与输入控制端VIN、信号输出端VOUT和第二电平信号输入端V2连接,用于在输入控制端VIN的控制下,控制信号输出端VOUT与第二电平信号输入端V2否连接。
上述反相器在具体工作时,包括两个驱动阶段,且在第一驱动阶段P1执行第一反向步骤,在第二驱动阶段P2执行第二反向步骤;其中第一驱动阶段P1包括交替设置的第一驱动时段P11和第二驱动时段P12。
在第一驱动时段P11:输入控制端VIN输入第二电平,输出下拉模块3在输入控制端VIN的控制下,控制信号输出端VOUT与第二电平信号输入端V2不连接。第一上拉模块1在第一时钟信号输入端CLKA的控制下,控制第一电平信号输入端V1与信号输出端VOUT连接,从而使得信号输出端VOUT能够输出第一电平信号。同时,在该第一驱动时段P11,第二上拉模块2在第二时钟信号输入端CLKB的控制下处于不工作的状态,从而实现了在该第一驱动时段P11仅由第一上拉模块1控制信号输出端VOUT输出第一电平信号。
在第二驱动时段P12:输入控制端VIN继续输入第二电平,输出下拉模块3在输入控制端VIN的控制下,继续控制信号输出端VOUT与第二电平信号输入端V2不连接。第二上拉模块2在第二时钟信号输入端CLKB的控制下,控制第一电平信号输入端V1与信号输出端VOUT连接,从而使得信号输出端VOUT能够输出第一电平信号。同时,在该第二驱动时段P12,第一上拉模块1在第一时钟信号输入端CLKA的控制下处于不工作的状态,从而实现了在该第二驱动时段P12仅由第二上拉模块2控制信号输出端VOUT输出第一电平信号。
在第二驱动阶段P2:第一上拉模块1在第一时钟信号输入端CLKA的控制下处于不工作的状态,第二上拉模块2在第二时钟信号输入端CLKB的控制下处于不工作的状态。输入控制端VIN输入第一电平,输出下拉模块3在输入控制端VIN的控制下,控制信号输出端VOUT与第二电平信号输入端V2连接,从而使得信号输出端VOUT输出第二电平信号。
根据上述实施例提供的反相器的具体结构和工作过程可知,本发明实施例提供的反相器中包括第一上拉模块1、第二上拉模块2和输出下拉模块3。在第一驱动时段P11,第二上拉模块2处于不工作状态,仅通过第一上拉模块1控制第一电平信号输入端V1与信号输出端VOUT连接,使得信号输出端VOUT能够输出第一电平信号。而在第二驱动时段P12,第一上拉模块1处于不工作状态,仅通过第二上拉模块2控制第一电平信号输入端V1与信号输出端VOUT连接,从而使得信号输出端VOUT能够输出第一电平信号。可见本发明实施例提供的反相器能够控制第一上拉模块1和第二上拉模块2交替工作,避免了仅通过一个上拉模块长时间处于工作状态而导致的模块中的晶体管容易出现阈值电压漂移的问题,因此,本发明实施例提供的反相器具有更好的工作稳定性,信号输出端VOUT能够输出更稳定的信号。
上述实施例提供的第一上拉模块1、第二上拉模块2和输出下拉模块3的具体结构均多种多样,下面给出各模块对应的一种具体结构,并对这种具体结构下的反相器的工作过程进行详细说明。
如图4所示,上述第一上拉模块1包括第一开关管T1和第二开关管T2;其中,第一开关管T1的栅极与第一时钟信号输入端CLKA连接,第一开关管T1的第一极与第一电平信号输入端V1连接,第一开关管T1的第二极与第一节点N1连接;第二开关管T2的栅极与第一节点连接,第二开关管T2的第一极与第一电平信号输入端V1连接,第二开关管T2的第二极与信号输出端VOUT连接。
第二上拉模块2包括第三开关管T3和第四开关管T4;其中,第三开关管T3的栅极与第二时钟信号输入端CLKB连接,第三开关管T3的第一极与第一电平信号输入端V1连接,第三开关管T3的第二极与第二节点N2连接;第四开关管T4的栅极与第二节点连接,第四开关管T4的第一极与第一电平信号输入端V1连接,第四开关管T4的第二极与信号输出端VOUT连接。
输出下拉模块3包括第五开关管T5,第五开关管T5的栅极与输入控制端VIN连接,第五开关管T5的第一极与信号输出端VOUT连接,第五开关管T5的第二极与第二电平信号输入端V2连接。
具体地,在第一驱动阶段P1中的第一驱动时段P11,第一时钟信号输入端CLKA控制第一开关管T1导通,使得第一电平信号输入端V1与第一节点N1连接,由第一电平信号输入端V1输入的第一电平信号传输至第一节点N1。第一节点N1控制第二开关管T2导通,使第一电平信号输入端V1与信号输出端VOUT连接,进而使得由第一电平信号输入端V1输入的第一电平信号传输至信号输出端VOUT,实现信号输出端VOUT能够输出第一电平信号。
同时在该第一驱动时段P11,第二时钟信号输入端CLKB控制第三开关管T3截止,使第一电平信号输入端V1与第二节点N2不连接,进而使得第四开关管T4也处于截止状态,实现了第二上拉模块2处于不工作状态。在该第一驱动时段P11,输入控制端VIN控制第五开关管T5截止,使得信号输出端VOUT与第二电平信号输入端V2不连接。
在第一驱动阶段P1中的第二驱动时段P12,第二时钟信号输入端CLKB控制第三开关管T3导通,使第一电平信号输入端V1与第二节点N2连接,由第一电平信号输入端V1输入的第一电平信号传输至第二节点N2。第二节点N2控制第四开关管T4导通,使第一电平信号输入端V1与信号输出端VOUT连接,进而使得由第一电平信号输入端V1输入的第一电平信号传输至信号输出端VOUT,实现信号输出端VOUT能够输出第一电平信号。
同时在该第二驱动时段P12,第一时钟信号输入端CLKA控制第一开关管T1截止,使第一电平信号输入端V1与第一节点N1不连接,进而使得第二开关管T2也处于截止状态,实现了第一上拉模块1处于不工作状态。在该第二驱动时段P12,输入控制端VIN控制第五开关管T5截止,使得信号输出端VOUT与第二电平信号输入端V2不连接。
在第二驱动阶段P2,第一开关管T1、第二开关管T2、第三开关管T3和第四开关管T4均截止,使得第一上拉模块1和第二上拉模块2均处于不工作状态。在该第二驱动阶段P2,输入控制端VIN控制第五开关管T5导通,使得信号输出端VOUT与第二电平信号输入端V2连接,使得由第二电平信号输入端V2输入的第二电平信号传输至信号输出端VOUT,实现信号输出端VOUT能够输出第二电平信号。
请继续参阅图4,上述实施例提供的第一上拉模块1还包括第一电容C1,第一电容C1的第一端与第一节点N1连接,第一电容C1的第二端与信号输出端VOUT连接;和/或,上述第二上拉模块2还包括第二电容C2,第二电容C2的第一端与第二节点N2连接,第二电容C2的第二端与信号输出端VOUT连接。
具体地,当上述第一上拉模块1包括第一电容C1时,在第一驱动时段P11,第一开关管T1和第二开关管T2依次导通,在第一开关管T1导通后,第一节点N1的电位变为第一电平,在第二开关管T2导通后,第一电容C1的第二端电位升高,而由于电容的耦合作用,使得第一电容C1的第一端的电位升高,从而进一步抬升了第一节点N1的电位,而第一节点N1的电位得到抬升后,第二开关管T2就能够在第一节点N1的控制下处于完全打开状态,从而避免了第二开关管T2的阈值电压对传输至信号输出端VOUT的第一电平信号产生影响,使反相器更好的实现了轨到轨输出。
同理,当上述第二上拉模块2包括第二电容C2时,在第二驱动时段P12,第三开关管T3和第四开关管T4依次导通,在第三开关管T3导通后,第二节点N2的电位变为第一电平,在第四开关管T4导通后,第二电容C2的第二端电位升高,而由于电容的耦合作用,使得第二电容C2的第一端的电位升高,从而进一步抬升了第二节点N2的电位,而第二节点N2的电位得到抬升后,第四开关管T4就能够在第二节点N2的控制下处于完全打开状态,从而避免了第四开关管T4的阈值电压对传输至信号输出端VOUT的第一电平信号产生影响,使反相器更好的实现了轨到轨输出。
如图3所示,上述实施例提供的反相器还包括:第一节点控制模块4,分别与第二时钟信号输入端CLKB、第二电平信号输入端V2和第一节点N1连接,用于在第二时钟信号输入端CLKB的控制下,控制第一节点N1与第二电平信号输入端V2是否连接;和/或,第二节点控制模块5,分别与第一时钟信号输入端CLKA、第二电平信号输入端V2和第二节点N2连接,用于在第一时钟信号输入端CLKA的控制下,控制第二节点N2与第二电平信号输入端V2是否连接。
具体地,在第一驱动阶段P1中的第一驱动时段P11,在第二时钟信号输入端CLKB的控制下,第一节点控制模块4控制第一节点N1与第二电平信号输入端V2不连接;同时,在第一时钟信号输入端CLKA的控制下,第二节点控制模块5控制第二节点N2与第二电平信号输入端V2连接。
在第一驱动阶段P1中的第二驱动时段P12,在第二时钟信号输入端CLKB的控制下,第一节点控制模块4控制第一节点N1与第二电平信号输入端V2连接;同时,在第一时钟信号输入端CLKA的控制下,第二节点控制模块5控制第二节点N2与第二电平信号输入端V2不连接。
上述实施例提供的反相器包括第一节点控制模块4和第二节点控制模块5,使得在第一上拉模块1处于工作状态,而第二上拉模块2处于不工作状态时,能够通过第二节点控制模块5将第二节点N2的电位拉低,从而避免第二节点N2处于浮空状态,通过第二电容C2的耦合作用对信号输出端VOUT输出的信号产生影响。同理,在第一上拉模块1处于不工作状态,而第二上拉模块2处于工作状态时,能够通过第一节点控制模块4将第一节点N1的电位拉低,从而避免第一节点N1处于浮空状态,通过第二电容C1的耦合作用对第二开关管T2作用,进而对信号输出端VOUT输出的信号产生影响。因此,上述实施例提供的反相器包括第一节点控制模块4和第二节点控制模块5时,能够避免信号输出端VOUT输出的信号中存在噪声信号。
进一步地,请继续参阅图4,上述实施例提供的第一节点控制模块4包括第六开关管T6,第六开关管T6的栅极与第二时钟信号输入端CLKB连接,第六开关管T6的第一极与第一节点N1连接,第六开关管T6的第二极与第二电平信号输入端V2连接;第二节点控制模块5包括第七开关管T7,第七开关管T7的栅极与第一时钟信号输入端CLKA连接,第七开关管T7的第一极与第二节点N2连接,第七开关管T7的第二极与第二电平信号输入端V2连接。
具体地,在第一驱动阶段P1中的第一驱动时段P11,在第二时钟信号输入端CLKB的控制下,第六开关管T6截止,使得第一节点N1与第二电平信号输入端V2不连接;同时,在第一时钟信号输入端CLKA的控制下,第七开关管T7导通,使得第二节点N2与第二电平信号输入端V2连接。
在第一驱动阶段P1中的第二驱动时段P12,在第二时钟信号输入端CLKB的控制下,第六开关管T6导通,使得第一节点N1与第二电平信号输入端V2连接;同时,在第一时钟信号输入端CLKA的控制下,第七开关管T7截止,使得第二节点N2与第二电平信号输入端V2不连接。
如图3所示,上述实施例提供的反相器还包括:第一节点下拉模块6,分别与输入控制端VIN、第一节点N1和第二电平信号输入端V2连接,用于在输入控制端VIN的控制下,控制第一节点N1与第二电平信号输入端V2是否连接;和/或,第二节点下拉模块7,分别与输入控制端VIN、第二节点N2和第二电平信号输入端V2连接,用于在输入控制端VIN的控制下,控制第二节点N2与第二电平信号输入端V2是否连接。
具体地,在第一驱动阶段P1中的第一驱动时段P11和第二驱动时段P12,在输入控制端VIN的控制下,第一节点下拉模块6控制第一节点N1与第二电平信号输入端V2不连接,第二节点下拉模块7控制第二节点N2与第二电平信号输入端V2不连接。在第二驱动阶段P2中,在输入控制端VIN的控制下,第一节点下拉模块6控制第一节点N1与第二电平信号输入端V2连接,第二节点下拉模块7控制第二节点N2与第二电平信号输入端V2连接。
上述实施例提供的反相器包括第一节点下拉模块6和第二节点下拉模块7,使得在第二驱动阶段P2,第一节点下拉模块6能够将第一节点N1的电位拉低,第二节点下拉模块7能够将第二节点N2的电位拉低,从而实现了在该第二驱动阶段P2反相器能够将信号输出端VOUT的电位更快速的拉低,避免了仅通过输出下拉模块3对信号输出端VOUT的电位拉低,所容易导致的信号输出端VOUT的电位拉低不彻底的问题。
进一步地,请继续参阅图4,上述实施例提供的第一节点下拉模块6包括第八开关管T8,第八开关管T8的栅极与输入控制端VIN连接,第八开关管T8的第一极与第一节点N1连接,第八开关管T8的第二极与第二电平信号输入端V2连接;
第二节点下拉模块7包括第九开关管T9,第九开关管T9的栅极与输入控制端VIN连接,第九开关管T9的第一极与第二节点N2连接,第九开关管T9的第二极与第二电平信号输入端V2连接。
具体地,在第一驱动阶段P1中的第一驱动时段P11和第二驱动时段P12,在输入控制端VIN的控制下,第八开关管T8截止,使得第一节点N1与第二电平信号输入端V2不连接,第九开关管T9均截止,使得第二节点N2与第二电平信号输入端V2不连接。在第二驱动阶段P2中,在输入控制端VIN的控制下,第八开关管T8导通,使得第一节点N1与第二电平信号输入端V2连接,第九开关管T9均导通,使得第二节点N2与第二电平信号输入端V2连接。需要说明的是,在第二驱动阶段P2中,虽然T1和T3能够交替导通,对第一节点N1和第二节点N2的电位产生影响,但是由于第八开关管T8和第九开关管T9均导通,仍然能够保证将第一节点N1和第二节点N2的电位被很好的拉低,保证反相器工作的稳定性。
进一步地,可设置第八开关管T8和第九开关管T9的宽长比(W/L)相对于第五开关管T5、第六开关管T6和第七开关管T7的宽长比(W/L)更小,这样就使得第八开关管T8和第九开关管T9能够具有更小的漏电流,使得第一节点N1和第二节点N2能够更加稳定,从而进一步提升了反相器工作的稳定性。
需要说明的是,上述各个开关管均可以采用薄膜晶体管、场效应管或其他特性相同的器件。在上述实施例中,为区分各个开关管除栅极之外的两极,将其中一极称为第一极,另一极称为第二极。在实际操作时,所述第一极可以为漏极,所述第二极可以为源极;或者,所述第一极可以为源极,所述第二极可以为漏极。
此外,在上述实施例中以各个开关管为N型晶体管,且第一极为漏极,第二极为源极为例进行说明。当上述实施例中各个开关管均选用N型晶体管时,上述实施例中提到的第一电平信号输入端V1可选为高电平信号输入端,由其输入的第一电平信号为高电平信号(VGH),第二电平信号输入端V2可选为低电平信号输入端,由其输入的第二电平信号为低电平信号(VGL)。上述实施例中提到的输入控制端VIN输入的第一电平可选为高电平,输入控制端VIN输入的第二电平可选为低电平。而且,在反相器正常工作时,可设置输入控制端VIN输入的第一电平与第一电平信号输入端V1输入的高电平信号相同,输入控制端VIN输入的第二电平与第二电平信号输入端V2输入的低电平信号相同。
另外,上述各个开关管也可以为P型晶体管,且各个开关管为P型晶体管的电路设计也在本申请的保护范围之内,当上述各个开关管均选为P型晶体管时,针对于图4中的电路图,只需将第一时钟信号输入端CLKA输入的第一时钟信号和第二时钟信号输入端CLKB输入的第二时钟信号均反相(可理解为将图5中的CLKA对应的波形与CLKB对应的波形互换),并将第一电平信号输入端V1输出低电平信号,将第二电平信号输入端V2输出高电平信号即可。
本发明实施例还提供了一种移位寄存器单元,包括上述实施例提供的反相器。
由于上述实施例提供的反相器具有稳定的工作性能,能够实现轨到轨输出,且能够降低信号输出端输出的信号的噪声等优点,因此本发明实施例提供的移位寄存器单元在包括上述反相器时,同样具有上述优点,此处不再赘述。
本发明实施例还提供了一种显示装置,包括上述实施例提供的移位寄存器单元。
由于上述移位寄存器单元包括上述实施例提供的反相器,因此本发明实施例提供显示装置在包括上述移位寄存器单元时,同样具备上述移位寄存器单元的优点,此处不再赘述。
本发明实施例还提供了一种反相器的驱动方法,用于驱动上述实施例提供的反相器,该驱动方法包括:在第一驱动阶段P1执行第一反相步骤,在第二驱动阶段P2执行第二反相步骤;第一驱动阶段P1包括交替设置的第一驱动时段P11和第二驱动时段P12。
上述第一反相步骤包括:
在第一驱动时段P11,输入控制端VIN输入第二电平,第一上拉模块1在第一时钟信号输入端CLKA的控制下,控制第一电平信号输入端V1与信号输出端VOUT连接;
具体地,在该第一驱动时段P11,输入控制端VIN输入第二电平,输出下拉模块3在输入控制端VIN的控制下,控制信号输出端VOUT与第二电平信号输入端V2不连接。第一上拉模块1在第一时钟信号输入端CLKA的控制下,控制第一电平信号输入端V1与信号输出端VOUT连接,从而使得信号输出端VOUT能够输出第一电平信号。同时,在该第一驱动时段P11,第二上拉模块2在第二时钟信号输入端CLKB的控制下处于不工作的状态,从而实现了在该第一驱动时段P11仅由第一上拉模块1控制信号输出端VOUT输出第一电平信号。
在第二驱动时段P12,输入控制端VIN输入第二电平,第二上拉模块2在第二时钟信号输入端CLKB的控制下,控制第一电平信号输入端V1与信号输出端VOUT连接。
具体地,输入控制端VIN继续输入第二电平,输出下拉模块3在输入控制端VIN的控制下,继续控制信号输出端VOUT与第二电平信号输入端V2不连接。第二上拉模块2在第二时钟信号输入端CLKB的控制下,控制第一电平信号输入端V1与信号输出端VOUT连接,从而使得信号输出端VOUT能够输出第一电平信号。同时,在该第二驱动时段P11,第一上拉模块1在第一时钟信号输入端CLKA的控制下处于不工作的状态,从而实现了在该第一驱动时段P11仅由第二上拉模块2控制信号输出端VOUT输出第一电平信号。
上述第二反相步骤包括:
输入控制端VIN输入第一电平,输出下拉模块3在输入控制端VIN的控制下,控制信号输出端VOUT与第二电平信号输入端V2连接。
具体地,第一上拉模块1在第一时钟信号输入端CLKA的控制下处于不工作的状态,第二上拉模块2在第二时钟信号输入端CLKB的控制下处于不工作的状态。输入控制端VIN输入第一电平,输出下拉模块3在输入控制端VIN的控制下,控制信号输出端VOUT与第二电平信号输入端V2连接,从而使得信号输出端VOUT输出第二电平信号。
在利用本发明实施例提供的反相器的驱动方法驱动上述反相器时,在第一驱动时段P11,第二上拉模块2处于不工作状态,仅通过第一上拉模块1控制第一电平信号输入端V1与信号输出端VOUT连接,使得信号输出端VOUT能够输出第一电平信号。而在第二驱动时段P12,第一上拉模块1处于不工作状态,仅通过第二上拉模块2控制第一电平信号输入端V1与信号输出端VOUT连接,从而使得信号输出端VOUT能够输出第一电平信号。可见在利用本发明实施例提供的反相器的驱动方法驱动上述反相器时,能够控制第一上拉模块1和第二上拉模块2交替工作,避免了仅通过一个上拉模块长时间处于工作状态而导致的模块中的晶体管容易出现阈值电压漂移的问题,使得上述反相器具有更高的工作稳定性。
在上述实施方式的描述中,具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (9)
1.一种反相器,其特征在于,包括:
第一上拉模块,分别与第一电平信号输入端、第一时钟信号输入端和信号输出端连接,用于在所述第一时钟信号输入端的控制下,控制所述第一电平信号输入端与所述信号输出端是否连接;
第二上拉模块,分别与所述第一电平信号输入端、第二时钟信号输入端和所述信号输出端连接,用于在所述第二时钟信号输入端的控制下,控制所述第一电平信号输入端与所述信号输出端是否连接;
输出下拉模块,分别与输入控制端、所述信号输出端和第二电平信号输入端连接,用于在所述输入控制端的控制下,控制所述信号输出端与所述第二电平信号输入端否连接;
所述反相器工作时,包括两个驱动阶段,在第一驱动阶段执行第一反向步骤,在第二驱动阶段执行第二反向步骤;其中第一驱动阶段包括交替设置的第一驱动时段和第二驱动时段;
在第一驱动时段:输入控制端输入第二电平,输出下拉模块在输入控制端的控制下,控制信号输出端与第二电平信号输入端不连接;第一上拉模块在第一时钟信号输入端的控制下,控制第一电平信号输入端与信号输出端连接,使信号输出端能够输出第一电平信号;在该第一驱动时段,第二上拉模块在第二时钟信号输入端的控制下处于不工作的状态,在该第一驱动时段仅由第一上拉模块控制信号输出端输出第一电平信号;
在第二驱动时段:输入控制端继续输入第二电平,输出下拉模块在输入控制端的控制下,继续控制信号输出端与第二电平信号输入端不连接;第二上拉模块在第二时钟信号输入端的控制下,控制第一电平信号输入端与信号输出端连接,使信号输出端能够输出第一电平信号;在该第二驱动时段,第一上拉模块在第一时钟信号输入端的控制下处于不工作的状态,在该第二驱动时段仅由第二上拉模块控制信号输出端输出第一电平信号;
所述第一上拉模块包括第一开关管和第二开关管;其中,所述第一开关管的栅极与所述第一时钟信号输入端连接,所述第一开关管的第一极与所述第一电平信号输入端连接,所述第一开关管的第二极与第一节点连接;所述第二开关管的栅极与所述第一节点连接,所述第二开关管的第一极与所述第一电平信号输入端连接,所述第二开关管的第二极与所述信号输出端连接;
所述第二上拉模块包括第三开关管和第四开关管;其中,所述第三开关管的栅极与所述第二时钟信号输入端连接,所述第三开关管的第一极与所述第一电平信号输入端连接,所述第三开关管的第二极与第二节点连接;所述第四开关管的栅极与所述第二节点连接,所述第四开关管的第一极与所述第一电平信号输入端连接,所述第四开关管的第二极与所述信号输出端连接;
所述输出下拉模块包括第五开关管,所述第五开关管的栅极与所述输入控制端连接,所述第五开关管的第一极与所述信号输出端连接,所述第五开关管的第二极与所述第二电平信号输入端连接。
2.根据权利要求1所述的反相器,其特征在于,
所述第一上拉模块还包括第一电容,所述第一电容的第一端与所述第一节点连接,所述第一电容的第二端与所述信号输出端连接;和/或,
所述第二上拉模块还包括第二电容,所述第二电容的第一端与所述第二节点连接,所述第二电容的第二端与所述信号输出端连接。
3.根据权利要求1或2所述的反相器,其特征在于,所述反相器还包括:
第一节点控制模块,分别与所述第二时钟信号输入端、所述第二电平信号输入端和所述第一节点连接,用于在所述第二时钟信号输入端的控制下,控制所述第一节点与所述第二电平信号输入端是否连接;和/或,
第二节点控制模块,分别与所述第一时钟信号输入端、所述第二电平信号输入端和所述第二节点连接,用于在所述第一时钟信号输入端的控制下,控制所述第二节点与所述第二电平信号输入端是否连接。
4.根据权利要求3所述的反相器,其特征在于,
所述第一节点控制模块包括第六开关管,所述第六开关管的栅极与所述第二时钟信号输入端连接,所述第六开关管的第一极与所述第一节点连接,所述第六开关管的第二极与所述第二电平信号输入端连接;
所述第二节点控制模块包括第七开关管,所述第七开关管的栅极与所述第一时钟信号输入端连接,所述第七开关管的第一极与所述第二节点连接,所述第七开关管的第二极与所述第二电平信号输入端连接。
5.根据权利要求1或2所述的反相器,其特征在于,所述反相器还包括:
第一节点下拉模块,分别与所述输入控制端、所述第一节点和所述第二电平信号输入端连接,用于在所述输入控制端的控制下,控制所述第一节点与所述第二电平信号输入端是否连接;和/或,
第二节点下拉模块,分别与所述输入控制端、所述第二节点和所述第二电平信号输入端连接,用于在所述输入控制端的控制下,控制所述第二节点与所述第二电平信号输入端是否连接。
6.根据权利要求5所述的反相器,其特征在于,
所述第一节点下拉模块包括第八开关管,所述第八开关管的栅极与所述输入控制端连接,所述第八开关管的第一极与所述第一节点连接,所述第八开关管的第二极与所述第二电平信号输入端连接;
所述第二节点下拉模块包括第九开关管,所述第九开关管的栅极与所述输入控制端连接,所述第九开关管的第一极与所述第二节点连接,所述第九开关管的第二极与所述第二电平信号输入端连接。
7.一种移位寄存器单元,其特征在于,包括如权利要求1~6任一项所述的反相器。
8.一种显示装置,其特征在于,包括如权利要求7所述的移位寄存器单元。
9.一种反相器的驱动方法,其特征在于,用于驱动如权利要求1~6任一项所述的反相器,所述驱动方法包括:两个驱动阶段,在第一驱动阶段执行第一反相步骤,在第二驱动阶段执行第二反相步骤;所述第一驱动阶段包括交替设置的第一驱动时段和第二驱动时段;
所述第一反相步骤包括:
在所述第一驱动时段,输入控制端输入第二电平,输出下拉模块在输入控制端的控制下,控制信号输出端与第二电平信号输入端不连接;第一上拉模块在第一时钟信号输入端的控制下,控制所述第一电平信号输入端与所述信号输出端连接,使信号输出端能够输出第一电平信号;在该第一驱动时段,第二上拉模块在第二时钟信号输入端的控制下处于不工作的状态,在该第一驱动时段仅由第一上拉模块控制信号输出端输出第一电平信号;
在所述第二驱动时段,所述输入控制端输入第二电平,输出下拉模块在输入控制端的控制下,继续控制信号输出端与第二电平信号输入端不连接;第二上拉模块在第二时钟信号输入端的控制下,控制所述第一电平信号输入端与所述信号输出端连接,使得信号输出端能够输出第一电平信号;在该第二驱动时段,第一上拉模块在第一时钟信号输入端的控制下处于不工作的状态,在该第二驱动时段仅由第二上拉模块控制信号输出端输出第一电平信号;
所述第二反相步骤包括:
所述输入控制端输入第一电平,输出下拉模块在所述输入控制端的控制下,控制所述信号输出端与所述第二电平信号输入端连接;
所述第一上拉模块包括第一开关管和第二开关管;其中,所述第一开关管的栅极与所述第一时钟信号输入端连接,所述第一开关管的第一极与所述第一电平信号输入端连接,所述第一开关管的第二极与第一节点连接;所述第二开关管的栅极与所述第一节点连接,所述第二开关管的第一极与所述第一电平信号输入端连接,所述第二开关管的第二极与所述信号输出端连接;
所述第二上拉模块包括第三开关管和第四开关管;其中,所述第三开关管的栅极与所述第二时钟信号输入端连接,所述第三开关管的第一极与所述第一电平信号输入端连接,所述第三开关管的第二极与第二节点连接;所述第四开关管的栅极与所述第二节点连接,所述第四开关管的第一极与所述第一电平信号输入端连接,所述第四开关管的第二极与所述信号输出端连接;
所述输出下拉模块包括第五开关管,所述第五开关管的栅极与所述输入控制端连接,所述第五开关管的第一极与所述信号输出端连接,所述第五开关管的第二极与所述第二电平信号输入端连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810117060.XA CN108233895B (zh) | 2018-02-06 | 2018-02-06 | 一种反相器及其驱动方法、移位寄存器单元、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810117060.XA CN108233895B (zh) | 2018-02-06 | 2018-02-06 | 一种反相器及其驱动方法、移位寄存器单元、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108233895A CN108233895A (zh) | 2018-06-29 |
CN108233895B true CN108233895B (zh) | 2021-08-31 |
Family
ID=62670517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810117060.XA Active CN108233895B (zh) | 2018-02-06 | 2018-02-06 | 一种反相器及其驱动方法、移位寄存器单元、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108233895B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109064964B (zh) * | 2018-09-18 | 2021-11-09 | 合肥鑫晟光电科技有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 |
CN109887467B (zh) * | 2018-11-23 | 2021-05-18 | 北京大学深圳研究生院 | 移位寄存器以及栅极驱动装置 |
CN112509513A (zh) * | 2020-12-15 | 2021-03-16 | 云谷(固安)科技有限公司 | 移位寄存器、显示面板及显示装置 |
CN112785959B (zh) * | 2021-02-05 | 2024-05-10 | 厦门天马微电子有限公司 | 反相器及其驱动方法、驱动电路和显示面板 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0533340A3 (en) * | 1991-09-16 | 1993-05-05 | Advanced Micro Devices, Inc. | Output driver circuits |
CN104134425A (zh) * | 2014-06-30 | 2014-11-05 | 上海天马有机发光显示技术有限公司 | 一种oled反相电路和显示面板 |
CN104217693A (zh) * | 2014-09-04 | 2014-12-17 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动电路及其驱动方法、显示装置 |
CN105139794A (zh) * | 2015-09-08 | 2015-12-09 | 京东方科技集团股份有限公司 | 移位寄存电路及其驱动方法、扫描驱动电路、显示装置 |
CN105529009A (zh) * | 2016-02-04 | 2016-04-27 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 |
CN105609069A (zh) * | 2016-01-04 | 2016-05-25 | 京东方科技集团股份有限公司 | 电平转换电路、驱动电路和显示装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI398852B (zh) * | 2008-06-06 | 2013-06-11 | Au Optronics Corp | 可降低時脈偶合效應之移位暫存器及移位暫存器單元 |
-
2018
- 2018-02-06 CN CN201810117060.XA patent/CN108233895B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0533340A3 (en) * | 1991-09-16 | 1993-05-05 | Advanced Micro Devices, Inc. | Output driver circuits |
CN104134425A (zh) * | 2014-06-30 | 2014-11-05 | 上海天马有机发光显示技术有限公司 | 一种oled反相电路和显示面板 |
CN104217693A (zh) * | 2014-09-04 | 2014-12-17 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动电路及其驱动方法、显示装置 |
CN105139794A (zh) * | 2015-09-08 | 2015-12-09 | 京东方科技集团股份有限公司 | 移位寄存电路及其驱动方法、扫描驱动电路、显示装置 |
CN105609069A (zh) * | 2016-01-04 | 2016-05-25 | 京东方科技集团股份有限公司 | 电平转换电路、驱动电路和显示装置 |
CN105529009A (zh) * | 2016-02-04 | 2016-04-27 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN108233895A (zh) | 2018-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110176204B (zh) | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 | |
CN108233895B (zh) | 一种反相器及其驱动方法、移位寄存器单元、显示装置 | |
CN103761937B (zh) | 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置 | |
CN109147635B (zh) | 一种移位寄存器、其驱动方法及显示装置 | |
CN108682380B (zh) | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 | |
CN108806584B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
KR102080730B1 (ko) | 양방향 스캐닝 게이트 구동 회로 | |
CN107068106B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 | |
CN102479477B (zh) | 移位寄存器单元、栅极驱动电路和显示装置 | |
CN105551421B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 | |
JP6518785B2 (ja) | Goa回路及び液晶表示装置 | |
JP6423956B2 (ja) | Igzo製造工程に基づくゲート電極駆動回路 | |
US20160125955A1 (en) | Shift Register, Driving Method Thereof and Gate Driving Circuit | |
CN108428468B (zh) | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 | |
KR20180057685A (ko) | 디스플레이 장치, tft 기판 및 goa 구동 회로 | |
JP2017535105A (ja) | Igzo製造工程に基づくゲート電極駆動回路 | |
JP2019179239A (ja) | 走査駆動回路 | |
US20200184873A1 (en) | Shift register and driving method thereof, gate driving circuit and display device | |
JP2016516254A (ja) | シフトレジスタユニット、ゲート駆動装置及び表示装置 | |
CN109658888B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
CN111179811A (zh) | 一种移位寄存器单元、栅极驱动电路以及显示面板 | |
CN109671385B (zh) | 栅极驱动单元、栅极驱动方法、栅极驱动电路和显示装置 | |
CN108154836B (zh) | 一种移位寄存器单元及其驱动方法、栅极驱动电路 | |
CN107093394B (zh) | 一种移位寄存器单元及其电压释放方法、栅极驱动电路 | |
CN113192453B (zh) | 显示面板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |