CN108231793B - 对导电膜层进行构图的方法、显示基板及制作方法、显示装置 - Google Patents

对导电膜层进行构图的方法、显示基板及制作方法、显示装置 Download PDF

Info

Publication number
CN108231793B
CN108231793B CN201810003045.2A CN201810003045A CN108231793B CN 108231793 B CN108231793 B CN 108231793B CN 201810003045 A CN201810003045 A CN 201810003045A CN 108231793 B CN108231793 B CN 108231793B
Authority
CN
China
Prior art keywords
mask
sub
film layer
conductive film
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810003045.2A
Other languages
English (en)
Other versions
CN108231793A (zh
Inventor
华明
滕飞
李建敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Display Lighting Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Display Lighting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Display Lighting Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810003045.2A priority Critical patent/CN108231793B/zh
Publication of CN108231793A publication Critical patent/CN108231793A/zh
Application granted granted Critical
Publication of CN108231793B publication Critical patent/CN108231793B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种对导电膜层进行构图的方法、显示基板及制作方法、显示装置。包括：在预定图形区域中形成主掩膜；检测所述预定图形区域中的主掩膜和导电膜层是否存在第一缺口，所述第一缺口将所述预定图形区域中的主掩膜或导电膜层分割为第一子部分和第二子部分；若存在所述第一缺口，则在所述预定图形区域以外的导电膜层上形成辅掩膜，以将所述第一子部分和所述第二子部分连接；以所述主掩膜和所述辅掩膜为掩膜对所述导电膜层进行刻蚀。因此，可以简化预定图形区域中的导电膜层和主掩膜出现的缺口不良的修复工艺，降低制作成本，另外，利用主掩膜和辅掩膜一起对导电膜层进行刻蚀，还可以使得最终形成的导电图形各处导电性能相一致。

Description

对导电膜层进行构图的方法、显示基板及制作方法、显示装置
技术领域
本发明涉及显示技术领域，具体涉及一种对导电膜层进行构图的方法、一种显示基板的制作方法、一种显示基板和一种显示装置。
背景技术
一般地，在显示基板的制作工艺中，当沉积导电膜层(例如，栅极线Gate或信号线Data)时，如果镀膜设备(例如，磁控溅射设备)或者镀膜环境存在颗粒杂质，则该颗粒杂质会落在该金属膜层或者光刻胶层中，经过清洗等工艺，该颗粒脱落，但是，会对该金属膜层造成断线等不良。
因此，如何设计一种不存在扩散现象，同时还能够提高修复成功率的对导电膜层的构图方法成为本领域亟待解决的技术问题。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种对导电膜层进行构图的方法、一种显示基板的制作方法、一种显示基板和一种显示装置。
为了实现上述目的，本发明的第一方面，提供了一种对导电膜层进行构图的方法，所述方法包括：
在预定图形区域中形成主掩膜；
检测所述预定图形区域中的主掩膜和导电膜层是否存在第一缺口，所述第一缺口将所述预定图形区域中的主掩膜和/或导电膜层分割为第一子部分和第二子部分；
若存在所述第一缺口，则在所述预定图形区域以外的导电膜层上形成辅掩膜，以将所述第一子部分和所述第二子部分连接；
以所述主掩膜和所述辅掩膜为掩膜对所述导电膜层进行刻蚀。
优选地，所述在所述预定图形区域以外的导电膜层上形成辅掩膜的步骤包括：
在所述预定图形区域以外的至少部分导电膜层上设置辅助光刻胶层；
对所述辅助光刻胶层进行构图以获得所述辅掩膜。
优选地，通过激光对所述辅助光刻胶层进行构图以获得所述辅掩膜。
优选地，所述辅掩膜包括第一子掩膜、第二子掩膜以及连接所述第一子掩膜和所述第二子掩膜的第三子掩膜；所述第一子掩膜与所述第一子部分连接，所述第二子掩膜与所述第二子部分连接，所述第三子掩膜与所述预定图形区域之间具有预设距离。
优选地，所述检测所述预定图形区域中的主掩膜和导电膜层是否存在第一缺口的步骤包括：
获取包括所述预定图形区域的图像；
将所述图像中的预定图形区域划分为多个检测单元；
提取所述多个检测单元的灰度值；
将所述多个检测单元的灰度值与预设灰度值进行对比，判定与所述预设灰度值不一致的所述检测单元所在的位置为所述第一缺口。
优选地，所述检测所述预定图形区域中的主掩膜和导电膜层是否存在第一缺口的步骤包括：
获取包括所述预定图形区域的图像；
将所述图像中的预定图形区域划分为多个检测单元；
提取所述多个检测单元的灰度值；
将每个检测单元的灰度值与其余检测单元的灰度值进行对比，当该检测单元的灰度值与其余检测单元的灰度值均不一致时，判定该检测单元所在的位置为所述第一缺口。
本发明的第二方面，提供了一种显示基板的制作方法，所述制作方法包括对导电膜层进行构图的步骤，其中，所述对导电膜层进行构图的步骤包括前文记载的所述的对导电膜层进行构图的方法。
本发明的第三方面，提供了一种显示基板，所述显示基板包括对导电膜层构图形成的预定图形，所述预定图形包括主导电件和辅助导电件，所述主导电件上设置有第二缺口，所述第二缺口将所述主导电件分割为第一子主导电件和第二子主导电件；所述辅助导电件电连接所述第一子主导电件和所述第二子主导电件。
优选地，所述辅助导电件包括第一子辅助导电件、第二子辅助导电件以及连接所述第一子辅助导电件和所述第二子辅助导电件的第三子辅助导电件，所述第一子辅助导电件与所述第一子主导电件电连接，所述第二子辅助导电件与所述第二子主导电件电连接，所述第三子辅助导电件与所述主导电件之间具有预设距离。
本发明的第四方面，提供了一种显示装置，所述显示装置包括对盒设置的两个显示基板，所述两个显示基板中的至少一者包括前文记载的所述的显示基板。
本发明的对导电膜层进行构图的方法中，通过检测预定图形区域中的主掩膜和导电膜层是否存在第一缺口，并当存在第一缺口时，形成辅掩膜，将断开的第一子部分和第二子部分连接。因此，可以简化预定图形区域中的导电膜层和主掩膜出现的缺口不良的修复工艺，降低制作成本，另外，利用主掩膜和辅掩膜一起对导电膜层进行刻蚀，还可以使得最终形成的导电图形各处导电性能相一致。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为导电膜层与主掩膜的截面图；
图2为本发明第一实施例中对导电膜层进行构图的方法的流程图；
图3为本发明第二实施例中导电膜层、主掩膜和辅掩膜的结构示意图；
图4为本发明第三实施例中显示基板的结构示意图。
附图标记说明
100：显示基板；
110：导电膜层；
120：主掩膜；
121：第一子部分；
122：第二子部分；
130：第一缺口；
140：辅掩膜；
141：第一子掩膜；
142：第二子掩膜；
143：第三子掩膜；
150：预定图形；
151：主导电件；
151a：第二缺口；
151b：第一子主导电件；
151c：第二子主导电件；
152：辅助导电件；
152a：第一子辅助导电件；
152b：第二子辅助导电件；
152c：第三子辅助导电件。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
本发明的发明人发现，在对导电膜层进行构图以形成所需要的金属图形层时，当镀膜环境或镀膜设备存在颗粒杂质时，会对导电膜层和/或主掩膜产生第一缺口。如图1所示，导电膜层110上存在第一缺口130，这样，在利用主掩膜120对导电膜层110进行刻蚀以后，所形成的金属图形层存在断线等不良。
针对上述这种断线不良，传统的修复方法为在刻蚀完成之后进行激光化学气象沉积修复，该修复方法由于修补的膜层与原膜层存在差异，以及存在扩散现象，易产生二次失败。
基于此，本发明的发明人设计出了下述对导电膜层进行构图的方法。
参考图2，本发明的第一方面，涉及一种对导电膜层进行构图的方法S100，该方法S100包括：
S110、在预定图形区域中形成主掩膜。
其中，本步骤中的预定图形区域为最终形成的图形所对应的区域，例如，当最终形成的图形为栅极图形时，则该预定图形区域为与栅极图形相对应的图形区域。再例如，该预定图形区域还可以是与源极相对应的图形等。当然，根据实际需要，预定图形区域还可以是其他的一些具体地图形，在此不作限定。
如图3所示，具体地，可以是在导电膜层110上先沉积主光刻胶层，并对该主光刻胶层进行曝光和显影后，得到上述主掩膜120。S120、检测预定图形区域中的主掩膜和导电膜层是否存在第一缺口，第一缺口将预定图形区域中的主掩膜和/或导电膜层分割为第一子部分和第二子部分。
在实际形成主掩膜的过程中，由于镀膜设备(例如，磁控溅射设备)或者镀膜环境存在颗粒杂质，因此，该颗粒杂质会导致导电膜层和/或主掩膜出现缺口，也即上述的第一缺口，也就是说，第一缺口可以位于主掩膜上，也可以位于导电膜层上，当然，还可以同时位于主掩膜和导电膜层上。相应地，当第一缺口位于主掩膜上时，会将预定图形区域中的主掩膜分割为第一子部分和第二子部分。当第一缺口位于导电膜层上时，第一缺口会将预定图形区域中的导电膜层分割为第一子部分和第二子部分。当第一缺口位于导电膜层和主掩膜上时，第一缺口会将预定图形区域中的导电膜层和主掩膜分割为第一子部分和第二子部分。
具体地，如图3所示，其示意了第一缺口130位于主掩膜120上的结构示意图。该第一缺口130将预定图形区域内的主掩膜120分割为第一子部分121和第二子部分122。
需要说明的是，对于如何检测上述的第一缺口的方法并没有作出限定。例如，可以通过获取预定图形区域中的主掩膜和导电膜层的的图像，通过分析所获得的图像的灰度等信息，进而确定是否存在第一缺口。
S130、若存在第一缺口，则在预定图形区域以外的导电膜层上形成辅掩膜，以将第一子部分和第二子部分连接。
具体地，如图3所示，上述主掩膜120上存在第一缺口130，该第一缺口130将主掩膜120分割为第一子部分121和第二子部分122，在该第一缺口130的右侧(即图3中的第一缺口130的右侧)的导电膜层110上形成有辅掩膜140，该辅掩膜140将第一子部分121和第二子部分122连接在一起。
S140、以主掩膜和辅掩膜为掩膜对导电膜层进行刻蚀。
具体地，如图3所示，以主掩膜120和辅掩膜140为掩膜，对导电膜层110进行刻蚀。这样，经过刻蚀以后最终所形成的导电件可以包括主导电件和辅助导电件，其中，第一主导电件与主掩膜120相对应，相应地，辅助导电件与辅掩膜140相对应。这样，虽然主导电件存在断路的情况，但是，所形成的辅助导电件可以将断路的主导电件导通，也就是说，辅助导电件相当于并联设置在断路的主导电件上。
本实施例的对导电膜层进行构图的方法S100中，通过检测预定图形区域中的主掩膜和导电膜层是否存在第一缺口，并当存在第一缺口时，形成辅掩膜，将断开的第一子部分和第二子部分连接。因此，可以简化预定图形区域中的导电膜层和主掩膜出现的缺口不良的修复工艺，降低制作成本，另外，利用主掩膜和辅掩膜一起对导电膜层进行刻蚀，还可以使得最终形成的导电图形各处导电性能相一致。
优选地，上述步骤S130包括：
在预定图形区域以外的至少部分导电膜层上设置辅助光刻胶层。
对辅助光刻胶层进行构图以获得辅掩膜。
本实施例的对导电膜层进行构图的方法S100中，可以进一步简化预定图形区域中的导电膜层和主掩膜出现的缺口不良的修复工艺，降低制作成本。
优选地，在对上述辅助光刻胶层进行构图形成辅掩膜的步骤中，可以采用激光(例如，皮秒激光等)将辅助光刻胶层中多余的光刻胶去掉，形成如图3所示的辅掩膜140的结构。当然，除了可以采用激光对辅助光刻胶层进行构图以外，还可以采用其他的处理方式。
优选地，为了简化所形成的辅掩膜140的结构，如图3所示，上述辅掩膜140包括第一子掩膜141、第二子掩膜142以及连接第一子掩膜141和第二子掩膜142的第三子掩膜143。第一子掩膜141与第一子部分121连接，第二子掩膜142与第二子部分122连接，第三子掩膜143与预定图形区域之间具有预设距离。也就是说，如图3所示，该辅掩膜140大致呈U型。
优选地，作为检测第一缺口的第一种具体实施方式，上述步骤S120包括：
获取包括预定图形区域的图像。
具体地，例如，可以通过摄像机等拍摄工具以获取得到包括预定图形区域的图像。
将图像中的预定图形区域划分为多个检测单元。
在该步骤中，可以根据实际需要，将获得的图像中的预定图形区域划分为多个检测单元，在此不作限定。
提取多个检测单元的灰度值，将多个检测单元的灰度值与预设灰度值进行对比，判定与预设灰度值不一致的检测单元所在的位置为第一缺口。
本实施例的对导电膜层进行构图的方法S100中，利用获取得到的包括预定图形区域的图像，并将该图像中的预定图形区域的灰度值与预设灰度值进行对比，两者不一致的位置为第一缺口。因此，可以简化检测第一缺口的工艺，同时，还可以提高所检测到的第一缺口的准确度，从而可以提高工艺制作良率。
需要说明的是，上述预设灰度值所指的是预定图形区域不存在缺口时，所应当满足的灰度值。
优选地，作为上述检测第一缺口的第二种具体实施方式，其与第一种具体实施方式不同的是：
将每个检测单元的灰度值与其余检测单元的灰度值进行对比，当该检测单元的灰度值与其余检测单元的灰度值均不一致时，判定该检测单元所在的位置为第一缺口。
也就是说，在第二种具体实施方式中，采用的是各个检测单元相互对比的原则，这样，当其中一个检测单元的灰度值明显不同于其他检测单元的灰度值时，可以判定该检测单元存在第一缺口。因此，可以进一步地简化检测第一缺口的工艺，同时，还可以进一步提高所检测到的第一缺口的准确度，从而可以提高工艺制作良率。
本发明的第二方面，提供了一种显示基板的制作方法，制作方法包括对导电膜层进行构图的步骤，其中，对导电膜层进行构图的步骤包括前文记载的的对导电膜层进行构图的方法。
本实施例的显示基板的制作方法，包括前文记载的对导电膜层进行构图的方法，因此，可以简化导电膜层和主掩膜出现的缺口不良的修复工艺，降低制作成本，另外，利用主掩膜和辅掩膜一起对导电膜层进行刻蚀，还可以使得最终形成的导电图形各处导电性能相一致。
本发明的第三方面，提供了一种显示基板100，如图4所示，该显示基板100包括经对导电膜层构图形成的预定图形150，对导电膜层构成的方法可以采用前文记载的构图方法。其中，该预定图形150包括主导电件151和辅助导电件152。该主导电件151上设置有第二不良缺口151a，该第二不良缺口151a将主导电件151分割为第一子主导电件151b和第二子主导电件151c。辅助导电件152可以位于主导电件151的一侧(如图4，位于主导电件151的右侧)，并且该辅助导电件电连接第一子主导电件151b和第二子主导电件151c。
虽然，上述主导电件151上存在的第二缺口151a，将主导电件151断开，形成了第一子主导电件151b和第二子主导电件151c。但是，上述预定图形150还包括辅助导电件152，该辅助导电件152可以将断开的主导电件151导通。因此，当显示基板的导电膜层，因颗粒杂质等出现缺口不良时，可以通过形成辅助导电件的方式，消除工艺不良，降低显示基板的制作成本。
优选地，为了简化辅助导电件152的结构，同时有效避免辅助导电件152对显示基板上其余导电结构的影响。如图4所示，上述辅助导电件152包括第一子辅助导电件152a、第二子辅助导电件152b以及连接第一子辅助导电件152a和第二子辅助导电件152b的第三子辅助导电件152c。其中，第一子辅助导电件152a与第一子主导电件151b电连接，第二子辅助导电件152b与第二子主导电件151c电连接，第三子辅助导电件152c与主导电件151之间具有预设距离，也就是说，如图4所示，辅助导电件152大致呈U型结构。
本发明的第四方面，提供了一种显示装置(图中并未示出)，显示装置包括对盒设置的两个显示基板，两个显示基板中的至少一者包括前文记载的显示基板。
因此，当上述显示装置中的其中一个显示基板的导电膜层，因颗粒杂质等出现缺口不良时，可以通过形成辅助导电件的方式，消除工艺不良，降低该显示装置的制作成本。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (7)

1.一种对导电膜层进行构图的方法，其特征在于，所述方法包括：
在预定图形区域中形成主掩膜；
检测所述预定图形区域中的主掩膜和导电膜层是否存在第一缺口，所述第一缺口将所述预定图形区域中的主掩膜和/或导电膜层分割为第一子部分和第二子部分；
若存在所述第一缺口，则在所述预定图形区域以外的导电膜层上形成辅掩膜，以将所述第一子部分和所述第二子部分连接；
以所述主掩膜和所述辅掩膜为掩膜对所述导电膜层进行刻蚀。
2.根据权利要求1所述的方法，其特征在于，所述在所述预定图形区域以外的导电膜层上形成辅掩膜的步骤包括：
在所述预定图形区域以外的至少部分导电膜层上设置辅助光刻胶层；
对所述辅助光刻胶层进行构图以获得所述辅掩膜。
3.根据权利要求2所述的方法，其特征在于，通过激光对所述辅助光刻胶层进行构图以获得所述辅掩膜。
4.根据权利要求1所述的方法，其特征在于，所述辅掩膜包括第一子掩膜、第二子掩膜以及连接所述第一子掩膜和所述第二子掩膜的第三子掩膜；所述第一子掩膜与所述第一子部分连接，所述第二子掩膜与所述第二子部分连接，所述第三子掩膜与所述预定图形区域之间具有预设距离。
5.根据权利要求1至4中任意一项所述的方法，其特征在于，所述检测所述预定图形区域中的主掩膜和导电膜层是否存在第一缺口的步骤包括：
获取包括所述预定图形区域的图像；
将所述图像中的预定图形区域划分为多个检测单元；
提取所述多个检测单元的灰度值；
将所述多个检测单元的灰度值与预设灰度值进行对比，判定与所述预设灰度值不一致的所述检测单元所在的位置为所述第一缺口。
6.根据权利要求1至4中任意一项所述的方法，其特征在于，所述检测所述预定图形区域中的主掩膜和导电膜层是否存在第一缺口的步骤包括：
获取包括所述预定图形区域的图像；
将所述图像中的预定图形区域划分为多个检测单元；
提取所述多个检测单元的灰度值；
将每个检测单元的灰度值与其余检测单元的灰度值进行对比，当该检测单元的灰度值与其余检测单元的灰度值均不一致时，判定该检测单元所在的位置为所述第一缺口。
7.一种显示基板的制作方法，其特征在于，所述制作方法包括对导电膜层进行构图的步骤，其中，所述对导电膜层进行构图的步骤包括权利要求1至6中任意一项所述的对导电膜层进行构图的方法。
CN201810003045.2A 2018-01-02 2018-01-02 对导电膜层进行构图的方法、显示基板及制作方法、显示装置 Active CN108231793B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810003045.2A CN108231793B (zh) 2018-01-02 2018-01-02 对导电膜层进行构图的方法、显示基板及制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810003045.2A CN108231793B (zh) 2018-01-02 2018-01-02 对导电膜层进行构图的方法、显示基板及制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN108231793A CN108231793A (zh) 2018-06-29
CN108231793B true CN108231793B (zh) 2021-01-26

Family

ID=62642655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810003045.2A Active CN108231793B (zh) 2018-01-02 2018-01-02 对导电膜层进行构图的方法、显示基板及制作方法、显示装置

Country Status (1)

Country Link
CN (1) CN108231793B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6673721B1 (en) * 2001-07-02 2004-01-06 Lsi Logic Corporation Process for removal of photoresist mask used for making vias in low k carbon-doped silicon oxide dielectric material, and for removal of etch residues from formation of vias and removal of photoresist mask
CN104517802A (zh) * 2013-09-27 2015-04-15 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7494748B2 (en) * 2004-11-03 2009-02-24 International Business Machines Corporation Method for correction of defects in lithography masks
CN101666948B (zh) * 2008-09-03 2011-01-05 北京京东方光电科技有限公司 Tft-lcd像素结构、制造方法和断线修复方法
CN102809839A (zh) * 2012-08-31 2012-12-05 深圳市华星光电技术有限公司 阵列基板的图形修补装置及方法
KR102075060B1 (ko) * 2013-03-14 2020-02-11 삼성디스플레이 주식회사 리페어를 위한 배선 구조 및 그를 구비하는 평판표시장치
CN104880876A (zh) * 2015-06-18 2015-09-02 京东方科技集团股份有限公司 阵列基板、阵列基板的数据线开路修复方法以及显示装置
CN104932161A (zh) * 2015-06-30 2015-09-23 京东方科技集团股份有限公司 阵列基板及其制作方法、修复方法、显示装置
CN106569387B (zh) * 2015-10-09 2021-03-23 中芯国际集成电路制造(北京)有限公司 光罩及其修复方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6673721B1 (en) * 2001-07-02 2004-01-06 Lsi Logic Corporation Process for removal of photoresist mask used for making vias in low k carbon-doped silicon oxide dielectric material, and for removal of etch residues from formation of vias and removal of photoresist mask
CN104517802A (zh) * 2013-09-27 2015-04-15 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
软X射线投影光刻技术及其发展(续);金春水等;《物理实验》;20020625(第06期);3-6页 *

Also Published As

Publication number Publication date
CN108231793A (zh) 2018-06-29

Similar Documents

Publication Publication Date Title
JP5624939B2 (ja) 露光領域間のパターンシフト量に対する測定方法及び測定マーク
CN104143519A (zh) 一种产品通孔刻蚀缺陷的检测方法
CN109683358B (zh) 检测方法、装置和存储介质
WO2016006480A1 (ja) 成膜マスク、成膜マスクの製造方法及びタッチパネル
CN103715140B (zh) 一种避免oled显示设备中金属线路短路的方法
CN108231793B (zh) 对导电膜层进行构图的方法、显示基板及制作方法、显示装置
JPH1074813A (ja) 半導体装置のコンタクトオープン検査方法
JP2003121983A (ja) 付加図形付きフォトマスクの欠陥検査方法
US10980110B2 (en) Shadow elimination detection method and manufacturing method for a touch substrate, touch substrate and touch device
US6277661B1 (en) Method for detecting sloped contact holes using a critical-dimension waveform
CN104571757A (zh) 电容式触摸屏的制作方法
CN110416103B (zh) 一种残胶标准片及其制备方法
WO2021169561A1 (zh) 一种阵列基板及其制备方法、掩膜板和显示面板
EP3940466A2 (en) Information processing apparatus, display control method, program, substrate processing system, and method for manufacturing article
US6149792A (en) Row electrode anodization
US10355026B2 (en) Method for manufacturing metal wire and array substrate using the same
CN112838059B (zh) 一种阵列基板及其制作方法
CN113341070B (zh) 蚀刻液的评估方法
KR101083711B1 (ko) 평판표시소자 검사용 점등 보드 및 그 제조방법
JP2002033252A (ja) 半導体デバイスの製造方法
CN107170709B (zh) 修补显示装置中金属层短路的方法
WO2016093139A1 (ja) メタルマスク、タッチパネル及びタッチパネルの製造方法
JP2000131823A (ja) 半導体レチクル・マスク
JP2009105400A (ja) フレキシブルプリント回路基板の製造方法及びその検査方法
JPH11233021A (ja) プラズマディスプレイパネル用基板の検査、修正方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant