CN102956511A - 半导体封装结构及其制作方法 - Google Patents

半导体封装结构及其制作方法 Download PDF

Info

Publication number
CN102956511A
CN102956511A CN2011103080339A CN201110308033A CN102956511A CN 102956511 A CN102956511 A CN 102956511A CN 2011103080339 A CN2011103080339 A CN 2011103080339A CN 201110308033 A CN201110308033 A CN 201110308033A CN 102956511 A CN102956511 A CN 102956511A
Authority
CN
China
Prior art keywords
packing colloid
chip
semiconductor package
connection pad
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103080339A
Other languages
English (en)
Other versions
CN102956511B (zh
Inventor
廖宗仁
黄成棠
彭美芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmos Technologies Inc
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Publication of CN102956511A publication Critical patent/CN102956511A/zh
Application granted granted Critical
Publication of CN102956511B publication Critical patent/CN102956511B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提出一种半导体封装结构的制作方法。该方法包括以下步骤：提供一芯片。将芯片的一有源表面配置于一承载板上。于承载板上形成一第一封装胶体。于第一封装胶体上设置一金属层。金属层具有一上表面与一下表面、多个形成于上表面的凹陷及多个形成于下表面且对应凹陷设置的突出。突出嵌于第一封装胶体内。图案化金属层以于第一封装胶体的部分区域上形成多个接垫。令承载板与第一封装胶体分离。于第一封装胶体中形成多个将突出暴露的通孔。于第一封装胶体与芯片的有源表面上形成一重配置线路层。于重配置线路层上形成多个第一焊球。部分第一焊球对应于接垫设置。

Description

半导体封装结构及其制作方法
技术领域
本发明是有关于一种半导体元件及其制作方法，且特别是有关于一种半导体封装结构及其制作方法。
背景技术
芯片封装的目的在于保护裸露的芯片、降低芯片接点的密度及提供芯片良好的散热。当芯片的接点数不断地增加，而芯片的面积却越来越小的情况下，势必难以将芯片所有的接点以面矩阵的方式重新分布于芯片的表面，即使芯片表面容纳得下所有的接点，也将造成接点之间的间距过小，而影响后续焊接焊球时的电性可靠度。
因此，已知技术提出了可先利用封装胶体封装芯片来增加芯片的面积，其中芯片的有源表面与封装胶体的底面暴露于外。之后，再于芯片的有源表面以及封装胶体的底面上形成重配置线路层，并在重配置线路层的接点上分别形成焊球，来作为芯片与外界接点相电性连接的媒介。也就是说，芯片的有源表面与焊球是位于同一平面上。由于封装时易产生溢胶的现象，而导致封装胶体延伸至芯片的部分有源表面上，污染芯片的有源面，因此此方式无法应用于CMOS芯片。
再者，上述的方式亦无法利用垂直堆叠的方式将多个半导体元件(例如是芯片)封装于同一封装结构中。由于已知是通过封装胶体封装芯片来增加芯片的面积设计，但其重配置线路层仅位于芯片的有源表面及封装胶体的底面上，因此无法通过堆叠的形式来堆叠芯片。因此，如何有效缩小多个堆叠芯片的封装结构的厚度与尺寸，同时兼顾封装结构的电性可靠度，已成为亟待解决的课题。
发明内容
本发明提供一种半导体封装结构及其制作方法，具有低成本、制程简单以及适于量产等优势。
本发明提出一种半导体封装结构的制作方法，其包括以下步骤。提供一芯片，其中芯片具有彼此相对的一有源表面与一背面。将芯片配置于一承载板上，其中有源表面朝向承载板。于承载板上形成一第一封装胶体以覆盖芯片。于第一封装胶体上设置一金属层。金属层具有彼此相对的一上表面与一下表面、多个形成于上表面的凹陷以及多个形成于下表面且对应凹陷设置的突出，其中突出嵌于第一封装胶体内。图案化金属层以于第一封装胶体的部分区域上形成多个接垫，其中每一凹陷分别位于每一接垫的一顶表面上，而每一突出分别位于每一接垫的一底表面上。令承载板与第一封装胶体分离。于第一封装胶体中形成多个将突出暴露的通孔。于第一封装胶体与芯片的有源表面上形成一重配置线路层，其中部分重配置线路层从第一封装胶体延伸至芯片的有源表面上以及通孔中，以使芯片通过部分重配置线路层与接垫电性连接。于重配置线路层上形成多个第一焊球，其中部分第一焊球对应于接垫设置。
在本发明的一实施例中，上述形成凹陷与突出的方法包括：提供一金属材料层；于金属材料层的一第一表面上形成一第一图案化光阻层；以第一图案化光阻层为掩模，移除部分金属材料层以于金属材料层的第一表面上形成凹陷；于金属材料层的一第二表面上形成一第二图案化光阻层；以及以第二图案化光阻层为掩模，移除部分金属材料层以于金属材料层的第二表面上形成突出。
在本发明的一实施例中，上述图案化金属层的方法包括：于金属层的上表面上形成一第三图案化光阻层；以及以第三图案化光阻层为掩模，移除部分金属层直至部分第一封装胶体被暴露。
在本发明的一实施例中，上述半导体封装结构的制作方法，还包括：于每一接垫的顶表面上形成一第二焊球。
在本发明的一实施例中，上述半导体封装结构的制作方法，还包括：形成一第二封装胶体于第一封装胶体上，其中第二封装胶体覆盖接垫与第一封装胶体。
在本发明的一实施例中，上述半导体封装结构的制作方法，还包括：形成第一焊球之后，进行一单体化程序，以形成多个各自独立的封装单元。
在本发明的一实施例中，上述的半导体封装结构的制作方法，还包括：于第一封装胶体呈一半固化状态时，将金属层设置于第一封装胶体上，以使突出嵌入于第一封装胶体内；以及于图案化金属层之前，同时对第一封装胶体与金属层进行一烘烤步骤，以固化第一封装胶体。
本发明提出一种半导体封装结构，其包括一芯片、一第一封装胶体、一金属层、一重配置线路层以及多个第一焊球。芯片具有彼此相对的一有源表面与一背面。第一封装胶体覆盖芯片且具有多个通孔，其中第一封装胶体的一底面与芯片的有源表面实质上齐平。金属层设置于部分第一封装胶体上，且具有多个凹陷、多个对应凹陷设置的突出以及多个接垫，其中每一凹陷分别位于每一接垫的一顶表面上，而每一突出分别位于每一接垫的一底表面上，且通孔暴露出突出。重配置线路层配置于第一封装胶体与芯片的有源表面上，其中部分重配置线路层从第一封装胶体延伸至芯片的有源表面上以及通孔中，以使芯片通过部分重配置线路层与接垫电性连接。多个第一焊球配置于重配置线路层上，其中部分第一焊球对应于接垫设置。
在本发明的一实施例中，上述的半导体封装结构还包括多个第二焊球，配置于接垫的顶表面上。
在本发明的一实施例中，上述的半导体封装结构还包括一第二封装胶体，配置于第一封装胶体上，其中第二封装胶体覆盖接垫与第一封装胶体。
基于上述，由于本发明是将预先形成的金属层设置于第一封装胶体上，因此本发明的半导体封装结构除了具有较佳的散热效能外，亦可通过金属层来增加整体的半导体封装结构的结构可靠度，以避免整体结构产生挠曲(warpage)的现象。再者，由于金属层的制作具有制程简单与适于量产等优势，因此本发明的半导体封装结构采用此金属层亦可有效降低生产成本。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1A至图1G为本发明的一实施例的一种半导体封装结构的制作方法的剖面示意图。
图1H绘示为本发明的一实施例的一种半导体封装结构的剖面示意图。
图2绘示为本发明的一实施例的一种堆叠多个半导体封装结构的剖面示意图。
主要元件符号说明：
10：承载板
20：第一图案化光阻层
30：第二图案化光阻层
40：第三图案化光阻层
100、100’、100a、100b：半导体封装结构
110：芯片
112：有源表面
114：背面
116：焊垫
120：第一封装胶体
122：通孔
124：底面
130：金属层
130’：金属材料层
132：上表面
132’：第一表面
134’：第二表面
134：下表面
136：凹陷
138：突出
130a：接垫
132a：顶表面
134a：底表面
140：重配置线路层
150：第一焊球
160：第二焊球
170：第二封装胶体
L：切割线
具体实施方式
图1A至图1G为本发明的一实施例的一种半导体封装结构的制作方法的剖面示意图。请先参考图1A，本实施例的半导体封装结构的制作方法包括以下步骤。首先，提供一芯片110，其中芯片110具有彼此相对的一有源表面112与一背面114以及位于有源表面112上的多个焊垫116。接着，并将芯片110配置于一承载板10上，其中芯片110的有源表面112朝向承载板10。
接着，请参考图1B，于承载板10上形成一第一封装胶体120以覆盖芯片110与部分承载板10。
之后，请同时参考图1C与图1D，提供一金属材料层130’，并于金属材料层130’的一第一表面132’及一第二表面134’上全面性的涂布覆盖一层光阻层(未绘示)，再借由曝光显影的方式，于第一图案化光阻层20上暴露出部分第一表面132’，以及，于第二图案化光阻层30上暴露出部分第二表面134’。接着，以第一图案化光阻层20为掩模，移除部分金属材料层130’，以于金属材料层130’的第一表面132’上形成多个凹陷136。再以第二图案化光阻30层为掩模，移除部分金属材料层130’，以于金属材料层130’的第二表面134’上形成多个突出138。之后，再移除第一图案化光阻层20与第二图案化光阻层30，借以完成一金属层130的制作。简言之，本实施例的金属层130具有彼此相对的一上表面132与一下表面134、多个形成于上表面132的凹陷136以及多个形成于下表面134且对应凹陷136设置的突出138。
接着，请参考图1E，于第一封装胶体120上设置金属层130，其中金属层130的突出138嵌于第一封装胶体120内。于此必须说明的是，本实施例是于第一封装胶体120呈现一半固化状态时，将金属层130设置于第一封装胶体120上，如此一来，该突出138可轻易地嵌入于第一封装胶体120内。接着，在同时对第一封装胶体120与金属层130进行一烘烤步骤，以进一步固化呈现半固化状态的第一封装胶体120。并于金属层130的上表面132上形成一第三图案化光阻层40，以图案化金属层130，其中第三图案化光阻层40暴露出部分上表面132。
接着，请同时参考图1E与图1F，以第三图案化光阻层40为掩模，移除部分金属层130，直至部分第一封装胶体120被暴露，而于第一封装胶体120的部分区域上形成多个接垫130a。其中，每一凹陷136分别位于每一接垫130a的一顶表面132a上，而每一突出138分别位于每一接垫130a的一底表面134a上。
之后，请参考图1G，令承载板10与第一封装胶体120分离，且于第一封装胶体120中形成多个将突出138暴露的通孔122，其中形成通孔122的方法例如是以激光烧蚀的方式移除部分第一封装胶体120。接着，于第一封装胶体120与芯片110的有源表面112上形成一重配置线路层140，其中部分重配置线路层140从第一封装胶体120延伸至芯片110的有源表面112上以及通孔122中，以使芯片110上的焊垫116通过部分重配置线路层140与接垫130a电性连接。最后，于重配置线路层140上形成多个第一焊球150，其中部分第一焊球150对应于接垫130a设置。至此，已完成半导体封装结构100的制作。
在结构上，请再参考图1G，本发明的半导体封装结构100包括芯片110、第一封装胶体120、金属层130、重配置线路层140以及多个第一焊球150。芯片110具有彼此相对的有源表面112与背面114。第一封装胶体120覆盖芯片110且具有通孔122，其中第一封装胶体120的一底面124与芯片130的有源表面112实质上齐平。金属层130设置于部分第一封装胶体120上，且具有多个凹陷136、多个对应凹陷136设置的突出138以及多个接垫130a，其中每一凹陷136分别位于每一接垫130a的顶表面132a上，而每一突出138分别位于每一接垫130a的一底表面134a上，且通孔122暴露出突出138。重配置线路层140配置于第一封装胶体120与芯片110的有源表面112上，其中部分重配置线路层140从芯片110的有源表面112上延伸至第一封装胶体120以及通孔122中，以使芯片110的焊垫116通过部分重配置线路层140与接垫130a电性连接。第一焊球150配置于重配置线路层140上，其中部分第一焊球150对应于接垫130a设置。
图1H绘示为本发明的一实施例的一种半导体封装结构的剖面示意图。请参考图1H，本实施例的半导体封装结构100a相似于图1G的半导体封装结构100，差异之处仅在于：本实施例的半导体封装结构100a还包括于每一接垫130a的顶表面132a上形成一第二焊球160，其中第二焊球160嵌入于凹陷136中，且与第一焊球150对应设置。
图2绘示为本发明的一实施例的一种堆叠多个半导体封装结构的剖面示意图。请参考图2，本实施例是将多个半导体封装结构100’、100、100b垂直叠置，其中半导体封装结构100’与图1G的半导体封装结构100相似，而半导体封装结构100与图1G的半导体封装结构100相同。半导体封装结构100b与图1G的半导体封装结构100相似，其两者差异之处在于：半导体封装结构100b还包括一第二封装胶体170于第一封装胶体120上，其中第二封装胶体170覆盖接垫130a与第一封装胶体120。再者，半导体封装结构100’与图1G的半导体封装结构100相似，差异之处在于：半导体封装结构100’为并未进行单体化程序的晶圆级的封装结构，而半导体封装结构100、100b则为芯片级的封装结构。
如图2所示，半导体封装结构100、100b叠置于半导体封装结构100’上，其中半导体封装结构100的第一焊球150对应配置于半导体封装结构100’的接垫130a上，而半导体封装结构100b的第一焊球150对应配置于半导体封装结构100的接垫130a上，如此一来，可有效减少整体的封装厚度。再者，于叠置半导体封装结构100、100b于半导体封装结构100’上之后，亦可沿着切割线L对半导体封装结构100’进行一单体化切割制程，以使半导体封装结构100’形成多个各自独立的封装单元(未绘示)。
综上所述，由于本发明是将事先已做好的金属层设置于第一封装胶体上，因此本发明的半导体封装结构除了具有较佳的散热效能外，亦可通过金属层来增加整体的半导体封装结构的结构可靠度，以避免整体结构产生挠曲(warpage)的现象。再者，由于金属层的制作具有制程简单与适于量产等优势，因此本发明的半导体封装结构采用此金属层亦可有效降低生产成本。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (10)

1.一种半导体封装结构的制作方法，包括：
提供一芯片，具有彼此相对的一有源表面与一背面；
将该芯片配置于一承载板上，其中该有源表面朝向该承载板；
于该承载板上形成一第一封装胶体以覆盖该芯片；
于该第一封装胶体上设置一金属层，该金属层具有彼此相对的一上表面与一下表面、多个形成于该上表面的凹陷以及多个形成于该下表面且对应所述凹陷设置的突出，其中所述突出嵌于该第一封装胶体内；
图案化该金属层以于该第一封装胶体的部分区域上形成多个接垫，其中各该凹陷分别位于各该接垫的一顶表面上，而各该突出分别位于各该接垫的一底表面上；
令该承载板与该第一封装胶体分离；
于该第一封装胶体中形成多个将所述突出暴露的通孔；
于该第一封装胶体与该芯片的该有源表面上形成一重配置线路层，其中部分该重配置线路层从该第一封装胶体延伸至该芯片的该有源表面上以及所述通孔中，以使该芯片通过部分该重配置线路层与所述接垫电性连接；以及
于该重配置线路层上形成多个第一焊球，其中部分所述第一焊球对应于所述接垫设置。
2.如权利要求1所述的半导体封装结构的制作方法，其特征在于，形成所述凹陷与所述突出的方法包括：
提供一金属材料层；
于该金属材料层的一第一表面上形成一第一图案化光阻层；
以该第一图案化光阻层为掩模，移除部分该金属材料层以于该金属材料层的该第一表面上形成所述凹陷；
于该金属材料层的一第二表面上形成一第二图案化光阻层；以及
以该第二图案化光阻层为掩模，移除部分该金属材料层以于该金属材料层的该第二表面上形成所述突出。
3.如权利要求1所述的半导体封装结构的制作方法，其特征在于，图案化该金属层的方法包括：
于该金属层的该上表面上形成一第三图案化光阻层；以及
以该第三图案化光阻层为掩模，移除部分该金属层直至部分该第一封装胶体被暴露。
4.如权利要求1所述的半导体封装结构的制作方法，还包括：
于各该接垫的该顶表面上形成一第二焊球。
5.如权利要求1所述的半导体封装结构的制作方法，还包括：
形成一第二封装胶体于该第一封装胶体上，其中该第二封装胶体覆盖所述接垫与该第一封装胶体。
6.如权利要求1所述的半导体封装结构的制作方法，还包括：
形成所述第一焊球之后，进行一单体化程序，以形成多个各自独立的封装单元。
7.如权利要求1所述的半导体封装结构的制作方法，还包括：
于该第一封装胶体呈一半固化状态时，将该金属层设置于该第一封装胶体上，以使所述突出嵌入于该第一封装胶体内；以及
于图案化该金属层之前，同时对该第一封装胶体与该金属层进行一烘烤步骤，以固化该第一封装胶体。
8.一种半导体封装结构，包括：
一芯片，具有彼此相对的一有源表面与一背面；
一第一封装胶体，覆盖该芯片且具有多个通孔，其中该第一封装胶体的一底面与该芯片的该有源表面实质上齐平；
一金属层，设置于部分该第一封装胶体上，且具有多个凹陷、多个对应所述凹陷设置的突出以及多个接垫，其中各该凹陷分别位于各该接垫的一顶表面上，而各该突出分别位于各该接垫的一底表面上，且所述通孔暴露出所述突出；
一重配置线路层，配置于该第一封装胶体与该芯片的该有源表面上，其中部分该重配置线路层从该第一封装胶体延伸至该芯片的该有源表面上以及所述通孔中，以使该芯片通过部分该重配置线路层与所述接垫电性连接；以及
多个第一焊球，配置于该重配置线路层上，其中部分所述第一焊球对应于所述接垫设置。
9.如权利要求8所述的半导体封装结构，还包括多个第二焊球，配置于所述接垫的所述顶表面上。
10.如权利要求8所述的半导体封装结构，还包括一第二封装胶体，配置于该第一封装胶体上，其特征在于，该第二封装胶体覆盖所述接垫与该第一封装胶体。
CN201110308033.9A 2011-08-25 2011-09-29 半导体封装结构的制作方法 Active CN102956511B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100130539 2011-08-25
TW100130539A TWI462194B (zh) 2011-08-25 2011-08-25 半導體封裝結構及其製作方法

Publications (2)

Publication Number Publication Date
CN102956511A true CN102956511A (zh) 2013-03-06
CN102956511B CN102956511B (zh) 2015-08-19

Family

ID=47742473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110308033.9A Active CN102956511B (zh) 2011-08-25 2011-09-29 半导体封装结构的制作方法

Country Status (3)

Country Link
US (1) US20130049198A1 (zh)
CN (1) CN102956511B (zh)
TW (1) TWI462194B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105765711A (zh) * 2013-12-23 2016-07-13 英特尔公司 封装体叠层架构以及制造方法
CN106449584A (zh) * 2015-08-13 2017-02-22 碁鼎科技秦皇岛有限公司 Ic载板、具有该ic载板的封装结构及其制作方法
CN106486382A (zh) * 2015-08-28 2017-03-08 碁鼎科技秦皇岛有限公司 封装基板、封装结构及其制作方法
CN110211931A (zh) * 2019-06-14 2019-09-06 上海先方半导体有限公司 一种三维封装结构及其制造方法
CN113380638A (zh) * 2021-05-21 2021-09-10 苏州通富超威半导体有限公司 封装体上通孔的设置方法及封装体的制备方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101695353B1 (ko) * 2010-10-06 2017-01-11 삼성전자 주식회사 반도체 패키지 및 반도체 패키지 모듈
TWI513069B (zh) * 2013-05-21 2015-12-11 Subtron Technology Co Ltd 散熱板
US9515068B1 (en) * 2013-08-29 2016-12-06 Hrl Laboratories, Llc Monolithic integration of GaN and InP components
US9769978B2 (en) * 2013-08-30 2017-09-26 Precision Planting Llc Seed delivery apparatus, systems, and methods
US9818736B1 (en) * 2017-03-03 2017-11-14 Tdk Corporation Method for producing semiconductor package
US10602656B2 (en) 2017-08-04 2020-03-31 Deere & Company Skip compensation system
US11974517B2 (en) 2019-10-31 2024-05-07 Deere & Company Agricultural seed detection and tracking system
US11602095B2 (en) 2019-10-31 2023-03-14 Deere & Company Precision agricultural seed delivery system
US11425855B2 (en) 2019-10-31 2022-08-30 Deere & Company Agricultural seed delivery system using target location map
US11937531B2 (en) 2020-06-08 2024-03-26 Deere & Company Systems and methods for selective material placement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080157358A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Wafer level package with die receiving through-hole and method of the same
US7642128B1 (en) * 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
CN101615583B (zh) * 2008-06-25 2011-05-18 南茂科技股份有限公司 芯片堆栈结构的形成方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106471A (ja) * 1993-10-05 1995-04-21 Toshiba Corp 半導体装置
JP2866572B2 (ja) * 1994-02-07 1999-03-08 三菱電機株式会社 半導体製造方法
KR100206866B1 (ko) * 1995-10-19 1999-07-01 구본준 반도체 장치
JPH1197568A (ja) * 1997-09-22 1999-04-09 Sumitomo Metal Smi Electron Devices Inc キャビティダウン型ｂｇａパッケージ
JP3939429B2 (ja) * 1998-04-02 2007-07-04 沖電気工業株式会社 半導体装置
US6933594B2 (en) * 1998-06-10 2005-08-23 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
JP2000260901A (ja) * 1999-03-04 2000-09-22 Mitsubishi Gas Chem Co Inc 金属芯入半導体プラスチックパッケージ用多層プリント配線板
TW483133B (en) * 2001-06-07 2002-04-11 Ultratera Corp Semiconductor package and the manufacturing method thereof
TWI249828B (en) * 2001-08-07 2006-02-21 Advanced Semiconductor Eng Packaging structure for semiconductor chip and the manufacturing method thereof
US6617680B2 (en) * 2001-08-22 2003-09-09 Siliconware Precision Industries Co., Ltd. Chip carrier, semiconductor package and fabricating method thereof
FI117812B (fi) * 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
KR100698526B1 (ko) * 2005-07-20 2007-03-22 삼성전자주식회사 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US7952198B2 (en) * 2006-10-05 2011-05-31 Chipmos Technologies (Bermuda) Ltd. BGA package with leads on chip
TWI313050B (en) * 2006-10-18 2009-08-01 Advanced Semiconductor Eng Semiconductor chip package manufacturing method and structure thereof
TWI462192B (zh) * 2007-06-06 2014-11-21 矽品精密工業股份有限公司 半導體封裝件及其製法
TWI389220B (zh) * 2007-10-22 2013-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
TWI387074B (zh) * 2008-06-05 2013-02-21 Chipmos Technologies Inc 晶粒堆疊結構及其形成方法
US20100295168A1 (en) * 2009-05-21 2010-11-25 Chien-Te Feng Semiconductor package using conductive plug to replace solder ball

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080157358A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Wafer level package with die receiving through-hole and method of the same
CN101615583B (zh) * 2008-06-25 2011-05-18 南茂科技股份有限公司 芯片堆栈结构的形成方法
US7642128B1 (en) * 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105765711A (zh) * 2013-12-23 2016-07-13 英特尔公司 封装体叠层架构以及制造方法
CN106449584A (zh) * 2015-08-13 2017-02-22 碁鼎科技秦皇岛有限公司 Ic载板、具有该ic载板的封装结构及其制作方法
CN106449584B (zh) * 2015-08-13 2019-06-18 碁鼎科技秦皇岛有限公司 Ic载板、具有该ic载板的封装结构及其制作方法
CN106486382A (zh) * 2015-08-28 2017-03-08 碁鼎科技秦皇岛有限公司 封装基板、封装结构及其制作方法
CN106486382B (zh) * 2015-08-28 2019-06-18 碁鼎科技秦皇岛有限公司 封装基板、封装结构及其制作方法
CN110211931A (zh) * 2019-06-14 2019-09-06 上海先方半导体有限公司 一种三维封装结构及其制造方法
CN113380638A (zh) * 2021-05-21 2021-09-10 苏州通富超威半导体有限公司 封装体上通孔的设置方法及封装体的制备方法

Also Published As

Publication number Publication date
TW201310554A (zh) 2013-03-01
US20130049198A1 (en) 2013-02-28
CN102956511B (zh) 2015-08-19
TWI462194B (zh) 2014-11-21

Similar Documents

Publication Publication Date Title
CN102956511B (zh) 半导体封装结构的制作方法
US20120038044A1 (en) Chip scale package and fabrication method thereof
KR101368793B1 (ko) 반도체 패키지 및 그 제조 방법
JP2007287922A (ja) 積層型半導体装置及びその製造方法
KR20100121231A (ko) 회로패턴 들뜸 현상을 억제하는 패키지 온 패키지 및 그 제조방법
JP2015195263A (ja) 半導体装置及びその製造方法
KR101332859B1 (ko) 원 레이어 섭스트레이트를 갖는 반도체 패키지를 이용한 팬 아웃 타입 반도체 패키지 및 이의 제조 방법
US9659842B2 (en) Methods of fabricating QFN semiconductor package and metal plate
US8648455B2 (en) Semiconductor device and method of manufacturing the same
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
KR101573281B1 (ko) 재배선층을 이용한 적층형 반도체 패키지 및 이의 제조 방법
TWI578472B (zh) 封裝基板、半導體封裝件及其製法
JP5547703B2 (ja) 半導体装置の製造方法
KR20160042486A (ko) 반도체 패키지 제조용 ncf 및 이의 제조 방법, ncf를 이용한 반도체 패키지 제조 방법
CN101211792A (zh) 半导体封装件及其制法与堆叠结构
US9190354B2 (en) Semiconductor device and manufacturing method of the same
CN102956547B (zh) 半导体封装结构及其制作方法
KR101099583B1 (ko) 웨이퍼 레벨의 칩 적층형 패키지 및 그 제조 방법
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
KR101607989B1 (ko) 패키지 온 패키지 및 이의 제조 방법
KR102494595B1 (ko) 반도체 패키지
JP2014082302A (ja) 半導体装置
KR101209473B1 (ko) 반도체 패키지 제조용 기판 및 그 제조 방법
KR101346485B1 (ko) 반도체 패키지 및 그 제조 방법
KR101088087B1 (ko) 반도체 패키지용 히트슬러그 및 이를 이용한 반도체 패키지의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant