CN111863728A - 阵列基板及其制造方法 - Google Patents

阵列基板及其制造方法 Download PDF

Info

Publication number
CN111863728A
CN111863728A CN202010605707.0A CN202010605707A CN111863728A CN 111863728 A CN111863728 A CN 111863728A CN 202010605707 A CN202010605707 A CN 202010605707A CN 111863728 A CN111863728 A CN 111863728A
Authority
CN
China
Prior art keywords
insulating layer
terminal
gate insulating
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010605707.0A
Other languages
English (en)
Other versions
CN111863728B (zh
Inventor
费米
王鸣昕
卞存健
徐尚君
舒扬
袁玲
程一鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing CEC Panda FPD Technology Co Ltd
Original Assignee
Nanjing CEC Panda FPD Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing CEC Panda FPD Technology Co Ltd filed Critical Nanjing CEC Panda FPD Technology Co Ltd
Priority to CN202010605707.0A priority Critical patent/CN111863728B/zh
Publication of CN111863728A publication Critical patent/CN111863728A/zh
Application granted granted Critical
Publication of CN111863728B publication Critical patent/CN111863728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种阵列基板及其制造方法，制造方法包括如下步骤：S1：在玻璃基板上沉积第一金属层；S2：形成位于半导体沟道所在区域并位于栅极绝缘层上的半导体沟道孔和位于第一端子上的端子接触孔；其中栅极绝缘层的厚度为
Figure DDA0002558869410000011
至
Figure DDA0002558869410000012
半导体沟道孔下方的栅极绝缘层的厚度为
Figure DDA0002558869410000013
至
Figure DDA0002558869410000014
S3：形成位于部分半导体沟道孔内的半导体层；S4：形成分别与半导体层两端接触的源极和漏极以及通过端子接触孔与第一端子接触的第二端子。本发明阵列基板通过把第一金属层和第二金属层的交叠距离增大
Figure DDA0002558869410000015
至
Figure DDA0002558869410000016
减小第一金属层和第二金属层交叠区域的寄生电容，在不增加额外掩膜版的情况下，降低TFT开关的寄生电容。

Description

阵列基板及其制造方法
技术领域
本发明涉及显影面板的技术领域，尤其涉及一种阵列基板及其制造方法。
背景技术
TFT(Thin Film Transistor)是薄膜晶体管的缩写。TFT式显示屏是各类屏的主流显示设备，该类显示屏上的每个像素点都是由集成在像素点后面的薄膜晶体管来驱动。TFT-LCD、AMOLED、AMQLED和Micro-LED等要实现良好的显示效果，都与阵列基板有着密不可分的关系。
目前，现有面板主流发展技术包括窄边框设计和自发光显示技术。边框变窄和自发光的像素补偿电路对面板电路设计提出了更高的要求。首先，将走线更多的集成在AA区内，会造成不同金属走线交叠增多，交叠引起的寄生电容增多会导致走线压降增大，面板的功耗增加。其次，现有的阵列基板中，栅极与源漏极存在一定的交叠面积，形成了栅极和源极之间的电容Cgs和栅极和漏极之间的电容Cgd，并且阵列基板上扫描线和数据线相互交叉也会形成寄生电容。交叠电容的存在会使像素电极存在一定程度的跳变电压，即某一行开启或关闭时，栅极电压在关闭电压Voff和打开电压Von之间变化，该过程中寄生电容使像素电极产生跳变电压，跳变电压的大小与寄生电容的电容值成正比。
图1所示为现有BCE TFT(背沟道蚀刻型TFT)的结构示意图，包括衬底基板10、设置在衬底基板10上的栅极20、覆盖栅极10的栅极绝缘层30、设置在栅极绝缘层30上的有源层40以及设置在栅极绝缘层30和有源层40上且分别与有源层40两端接触的源极51和漏极52。
现有栅极绝缘层30的厚度一般为
Figure BDA0002558869390000011
为降低面板功耗，需要降低电阻和电容负载。由于电容与栅极和源漏极之间的距离成反比，可以通过增加栅极和源漏极之间的距离来达到减小电容的目的。但是栅极和源漏极之间的距离增大，同时也会影响到TFT的特性，因此现有的阵列基板不能够到达降低器件电容从而降低器件功耗的目的。
发明内容
本发明的目的在于提供一种降低第一金属层和第二金属层的交叠区域的寄生电容且实现降低功耗的阵列基板及其制造方法。
本发明提供一种阵列基板的制造方法，其包括如下步骤：
S1：在玻璃基板上沉积第一金属层，然后通过曝光显影和刻蚀形成位于像素区域的栅极和位于端子区域的第一端子；
S2：首先沉积覆盖栅极和第一端子的栅极绝缘层和位于栅极绝缘层上的光阻；然后对栅极绝缘层和光阻进行曝光和显影，形成位于半导体沟道所在区域并位于栅极绝缘层上的半导体沟道孔和位于第一端子上的端子接触孔；最后灰化去掉光阻；其中栅极绝缘层的厚度为
Figure BDA0002558869390000021
至
Figure BDA0002558869390000022
半导体沟道孔下方的栅极绝缘层的厚度为
Figure BDA0002558869390000023
至
Figure BDA0002558869390000024
S3：在步骤S2的基础上沉积半导体材料层，对半导体材料层进行刻蚀形成位于部分半导体沟道孔内的半导体层；
S4：在步骤S3的基础上沉积第二金属层，对第二金属层金属刻蚀形成分别与半导体层两端接触的源极和漏极以及通过端子接触孔与第一端子接触的第二端子。
本发明还提供一种阵列基板的制造方法，其包括如下步骤：
S1：在玻璃基板上沉积第一金属层，然后通过曝光显影和刻蚀形成位于像素区域的栅极和位于端子区域的第一端子；
S2：首先沉积覆盖栅极和第一端子的栅极绝缘层和位于栅极绝缘层上的光阻；然后对栅极绝缘层和光阻进行曝光和显影，形成位于半导体沟道所在区域并位于栅极绝缘层上的半导体沟道孔；最后灰化去掉光阻；其中栅极绝缘层的厚度为
Figure BDA0002558869390000027
至
Figure BDA0002558869390000028
半导体沟道孔下方的栅极绝缘层的厚度为
Figure BDA0002558869390000025
至
Figure BDA0002558869390000026
S3：在步骤S2的基础上沉积半导体材料层，对半导体材料层进行刻蚀形成位于部分半导体沟道孔内的半导体层；
S4：对栅极绝缘层进行刻蚀并形成位于第一端子上的端子接触孔；
S5：在步骤S4的基础上沉积第二金属层，对第二金属层金属刻蚀形成分别与半导体层两端接触的源极和漏极以及通过端子接触孔与第一端子接触的第二端子。
本发明还提供一种阵列基板的制造方法，其包括如下步骤：
S1：在玻璃基板上沉积第一金属层，然后通过曝光显影和刻蚀形成位于像素区域的栅极和位于端子区域的第一端子；
S2：首先沉积覆盖栅极和第一端子的第一栅极绝缘层和位于第一栅极绝缘层上的负性光阻；然后对负性光阻进行曝光显影和刻蚀，形成位于半导体沟道所在区域并位于栅极上的半导体沟道孔；最后灰化去掉负性光阻；其中第一栅极绝缘层的材料为低温SiNx，其厚度为
Figure BDA0002558869390000031
至
Figure BDA0002558869390000032
S3：首先在步骤S2的基础上沉积第二栅极绝缘层和位于第二栅极绝缘层上的正性光阻；然后对第二栅极绝缘层和正性光阻进行曝光显影和刻蚀，使得在前体半导体沟道孔上形成半导体沟道孔，半导体沟道孔由刻蚀部分第二栅极绝缘层形成的；最后灰化去掉正性光阻；其中，第二栅极绝缘层的厚度为
Figure BDA0002558869390000033
至
Figure BDA0002558869390000034
Figure BDA0002558869390000035
第一栅极绝缘层和第二栅极绝缘层分别在源极所在区域和漏极所在区域的厚度之和为
Figure BDA0002558869390000036
至
Figure BDA0002558869390000037
半导体沟道孔处下方的第二栅极绝缘层的厚度为
Figure BDA0002558869390000039
至
Figure BDA0002558869390000038
S4：在步骤S3的基础上沉积半导体材料层，对半导体材料层进行刻蚀形成部分位于半导体沟道孔内的半导体层；
S5：在步骤S4的基础上刻蚀第一栅极绝缘层和第二栅极绝缘层并在第一端子上形成端子接触孔；
S6：在步骤S5的基础上沉积第二金属层，对第二金属层金属刻蚀形成分别与半导体层两端接触的源极和漏极以及通过端子接触孔与第一端子接触的第二端子。
本发明又提供一种阵列基板，其由上述阵列基板的制造方法制造的。
本发明阵列基板通过把第一金属层和第二金属层的交叠距离增大
Figure BDA00025588693900000311
至
Figure BDA00025588693900000310
减小第一金属层和第二金属层交叠区域的寄生电容，在不增加额外掩膜版的情况下，降低TFT开关的寄生电容。
附图说明
图1为现有BCE TFT的结构示意图；
图2(a)至图5为本发明阵列基板的第一实施例的制造方法；
图6至图10为本发明阵列基板的第二实施例的制造方法；
图11至图16为本发明阵列基板的第二实施例的制造方法；
图17为本发明阵列基板仿真出的Vgs与Ids之间关系的曲线图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
图2(a)至图5为本发明阵列基板的第一实施例的制造方法，其包括如下步骤：
S1：如图2(a)至图2(d)所示，在玻璃基板10上沉积第一金属层20，然后通过曝光显影和刻蚀形成位于像素区域的栅极21和位于端子区域的第一端子22。
步骤S1的具体包括如下步骤：
S11：如图2(a)所示，在玻璃基板10上沉积第一金属层20，并在第一金属层20上涂覆第一光阻101；
S12：如图2(b)所示，对第一光阻101曝光和显影，显影掉第一光阻101；
S13：如图2(c)所示，刻蚀掉未被第一光阻101覆盖的第一金属层20并形成位于像素区域的栅极21和位于端子区域的第一端子22；
S14：如图2(d)所示，灰化去掉第一光阻101。
S2：如图3(a)至图3(d)所示，首先沉积覆盖栅极21和第一端子22的栅极绝缘层30和位于栅极绝缘层30上的第二光阻102；然后采用栅极绝缘层半透掩膜版200对栅极绝缘层30和第二光阻102进行曝光和显影，形成位于半导体沟道所在区域并位于栅极绝缘层30上的半导体沟道孔31和位于第一端子22上的端子接触孔32；最后灰化去掉第二光阻102。
步骤S2的具体包括如下步骤：
S21：如图3(a)所示，沉积覆盖栅极21和第一端子22的栅极绝缘层30和位于栅极绝缘层30上的第二光阻102，栅极绝缘层30的厚度为
Figure BDA0002558869390000044
至
Figure BDA0002558869390000043
Figure BDA0002558869390000042
(最好为
Figure BDA0002558869390000041
)，栅极绝缘层30的厚度在现有厚度的基础上增加
Figure BDA0002558869390000045
至
Figure BDA0002558869390000051
(最好为
Figure BDA0002558869390000052
)；
S22：如图3(b)所示，采用栅极绝缘层半透掩膜版200对第二光阻102进行曝光和显影，半导体沟道所在区域内的部分第二光阻102全部被显影掉，端子接触孔所在区域的第二光阻102被显影掉；栅极绝缘层半透掩膜版200包括位于半导体沟道所在区域的半曝光区域201、位于端子接触孔所在区域的全曝光区域202以及其他未曝光区域，半曝光区域201的透过率为70％，全曝光区域202的透过率为100％；
S23：如图3(c)所示，继续对第二光阻102和栅极绝缘层30进行曝光显影和刻蚀，首先刻蚀端子接触孔所在区域的栅极绝缘层30并形成端子接触孔32，然后对半导体沟道所在区域的部分第二光阻102进行灰化处理并去掉所述部分第二光阻，最后对半导体沟道所在区域的栅极绝缘层进行刻蚀并形成半导体沟道孔31；
S24：如图3(d)所示，灰化去掉第二光阻102。
步骤S23中，对半导体沟道所在区域的栅极绝缘层30进行刻蚀时，控制刻蚀时间和/或刻蚀液的量，只刻蚀掉半导体沟道孔31内的栅极绝缘层为增加的厚度，半导体沟道孔31下方的栅极绝缘层30的厚度为
Figure BDA0002558869390000053
至
Figure BDA0002558869390000054
(最好为
Figure BDA0002558869390000055
)，刻蚀掉栅极绝缘层30的厚度为
Figure BDA0002558869390000056
至
Figure BDA0002558869390000057
(最好为
Figure BDA0002558869390000058
)，这样可以保证栅极21和半导体层之间的厚度不变，以免影响TFT开关的性能。
S3：如图4所示，在步骤S2的基础上沉积半导体材料层，采用半导体掩膜版(图未示)对半导体材料层进行刻蚀形成位于部分半导体沟道孔31内的半导体层40；
S4：如图5所示，在步骤S3的基础上沉积第二金属层，采用源漏极掩膜版(图未示)对第二金属层金属刻蚀形成分别与半导体层40两端接触的源极51和漏极52以及通过端子接触孔32与第一端子22接触的第二端子53。
通过上述方法形成阵列基板。
本发明在沉积栅极绝缘层30进行加厚处理，栅极绝缘层30厚度增加时会造成在刻蚀形成端子接触孔32时会刻蚀不沉底的情况产生，故本发明栅极绝缘层30厚度增加的范围为
Figure BDA0002558869390000059
至
Figure BDA00025588693900000510
(最好为
Figure BDA00025588693900000511
)。
栅极绝缘层30成膜后采用栅极绝缘层半透掩膜版200进行曝光形成位于栅极绝缘层30上的半导体沟道孔31和位于第一端子22上的端子接触孔32，保证了栅极22与半导体层40之间的厚度不变，以免影响TFT开关的性能。半导体层40下方的栅极绝缘层30的厚度为现有栅极绝缘层的厚度，即
Figure BDA0002558869390000064
至
Figure BDA0002558869390000065
(最好为
Figure BDA0002558869390000061
)，其他区域的绝缘层厚度为
Figure BDA0002558869390000062
至
Figure BDA0002558869390000063
(最好为
Figure BDA0002558869390000066
)，这样既能保证TFT开关的特性，又能降低面板内走线之间的交叠电容，交叠电容值可以降低为原先的69％。TFT开关的寄生电容Cgs和Cgd也会有略微的降低。
本方法没有增加掩膜版的数量，在保证成本的同时又降低了面板的功耗。
图6至图10为本发明阵列基板的第二实施例的制造方法，其包括如下步骤：
S1：如图6所示，在玻璃基板10｀上沉积第一金属层，然后通过曝光显影和刻蚀形成位于像素区域的栅极21｀和位于端子区域的第一端子22｀。
S2：如图7(a)至图7(d)所示，首先沉积覆盖栅极21｀和第一端子22｀的栅极绝缘层30｀和位于栅极绝缘层30｀上的光阻102｀；然后采用源漏极掩膜版(图未示)对栅极绝缘层30｀和光阻102｀进行曝光、显影和刻蚀，形成位于半导体沟道所在区域并位于栅极绝缘层30｀上的半导体沟道孔31｀；最后灰化去掉光阻102｀。
步骤S2的具体方法如下：
S21：如图7(a)所示，沉积覆盖栅极21｀和第一端子22｀的栅极绝缘层30｀和位于栅极绝缘层30｀上的光阻102｀，栅极绝缘层30｀的厚度为
Figure BDA0002558869390000069
至
Figure BDA0002558869390000068
(最好为
Figure BDA0002558869390000067
)，栅极绝缘层30｀的厚度在现有厚度的基础上增加
Figure BDA00025588693900000610
至
Figure BDA00025588693900000611
(最好为
Figure BDA00025588693900000612
)；
S22：如图7(b)所示，采用源漏极透掩膜版(图未示)对光阻102｀进行曝光和显影，半导体沟道所在区域内的部分光阻102｀被显影掉；源漏极半透掩膜版包括位于半导体沟道所在区域的全曝光区域以及其他未曝光区域，全曝光区域202的透过率为100％；
S23：如图7(c)所示，继续对栅极绝缘层30｀进行刻蚀，形成位于栅极绝缘层30｀上的半导体沟道孔31｀；
S24：如图7(d)所示，灰化去掉光阻102｀。
S3：如图8所示，在步骤S2的基础上沉积半导体材料层，采用半导体掩膜版(图未示)对半导体材料层进行刻蚀形成位于部分半导体沟道孔31｀内的半导体层40｀；
S4：如图9所示，采用栅极绝缘层掩膜版(图未示)对栅极绝缘层30｀进行刻蚀并形成位于第一端子22｀上的端子接触孔32｀。
S5：如图10所示，在步骤S4的基础上沉积第二金属层，采用源漏极掩膜版(图未示)对第二金属层金属刻蚀形成分别与半导体层40｀两端接触的源极51｀和漏极52｀以及通过端子接触孔32｀与第一端子22｀接触的第二端子53｀。
通过上述方法形成阵列基板。
第二实施例与第一实施例的区别是：第一实施例采用的是栅极绝缘层半透掩膜版，第二实施例采用的是栅极绝缘层掩膜版，第二实施例的步骤比第一实施例多一步。
图11至图16为本发明阵列基板的第二实施例的制造方法，其包括如下步骤：
S1：如图11所示，在玻璃基板10｀｀上沉积第一金属层，然后通过曝光显影和刻蚀形成位于像素区域的栅极21｀｀和位于端子区域的第一端子22｀｀。
S2：如图12(a)至图12(d)所示，首先沉积覆盖栅极21｀｀和第一端子22｀｀的第一栅极绝缘层301｀｀和位于第一栅极绝缘层30｀｀上的负性光阻102｀｀；然后采用半导体掩膜版(图未示)对负性光阻102｀｀进行曝光显影和刻蚀，形成位于半导体沟道所在区域并位于栅极21｀｀上的半导体沟道孔31｀｀；最后灰化去掉负性光阻102｀｀。
步骤S2的具体方法如下：
S21：如图12(a)所示，沉积覆盖栅极21｀｀和第一端子22｀｀的第一栅极绝缘层301｀｀和位于第一栅极绝缘层301｀｀上的负性光阻102｀｀，第一栅极绝缘层301｀｀的材料为低温SiNx，其厚度为
Figure BDA0002558869390000071
至
Figure BDA0002558869390000072
(最好为
Figure BDA0002558869390000073
)；
S22：如图12(b)所示，采用半导体掩膜版(图未示)对负性光阻102｀｀进行曝光和显影，半导体沟道所在区域且位于第一栅极绝缘层301｀｀上的负性光阻102｀｀被显影掉；
S23：如图12(c)所示，继续对第一栅极绝缘层301｀｀进行刻蚀，形成位于栅极21｀｀上的前体半导体沟道孔31｀；
S24：如图12(d)所示，灰化去掉负性光阻102｀｀。
S3：如图13(a)和13(b)所示，首先在步骤S2的基础上沉积第二栅极绝缘层302｀｀和位于第二栅极绝缘层302｀｀上的正性光阻103｀｀；然后采用源漏极掩膜版(图未示)对第二栅极绝缘层302｀｀和正性光阻103｀｀进行曝光显影和刻蚀，使得在前体半导体沟道孔31｀上形成半导体沟道孔32｀，半导体沟道孔32｀由刻蚀部分第二栅极绝缘层302｀｀形成的；最后灰化去掉正性光阻103｀｀。
其中，第二栅极绝缘层302｀｀的厚度为
Figure BDA0002558869390000081
至
Figure BDA0002558869390000082
(最好为
Figure BDA0002558869390000083
)，第一栅极绝缘层301｀｀和第二栅极绝缘层302｀｀分别在第二金属层所在区域的厚度之和为
Figure BDA0002558869390000089
至
Figure BDA0002558869390000088
(最好为
Figure BDA0002558869390000086
)；半导体沟道孔31｀｀处下方的第二栅极绝缘层302｀｀的厚度为
Figure BDA0002558869390000087
至
Figure BDA0002558869390000085
(最好为
Figure BDA0002558869390000084
)。
S4：如图14所示，在步骤S3的基础上沉积半导体材料层，通过半导体掩膜版(图未示)形成部分位于半导体沟道孔31｀｀内的半导体层40｀｀。
S5：如图15所示，在步骤S4的基础上采用栅极绝缘层掩膜版(图未示)刻蚀第一栅极绝缘层301｀｀和第二栅极绝缘层302｀｀并在第一端子22｀｀上形成端子接触孔32｀｀；
S6：如图16所示，在步骤S5的基础上沉积第二金属层，采用源漏极掩膜版(图未示)对第二金属层金属刻蚀形成分别与半导体层40｀｀两端接触的源极51｀｀和漏极52｀｀以及通过端子接触孔32｀｀与第一端子22｀｀接触的第二端子53｀｀。
通过上述方法形成阵列基板。
第三实施例通过先沉积由低温SiNx材料形成的第一栅极绝缘层，在现有掩膜版的基础上，采用半导体掩膜版和源漏极掩膜版进行重复曝光，尽量大限度的增加了栅极分别与源极和漏极之间的交叠厚度，减小电容。
本发明还揭示一种阵列基板，由上述方法制造形成的。
本发明通过把第一金属层与第二金属层之间交叠距离增大
Figure BDA00025588693900000810
至
Figure BDA00025588693900000811
可采用栅极绝缘层半透掩膜版和源漏极掩膜版组合或半导体掩膜版和源漏极掩膜版组合，同时使用曝光处理，形成阵列基板。图17为采用TCAD软件在实验数据的基础上拟合，并用拟合后的缺陷参数进行仿真的TFT器件Vgs(栅极和源极之间的电压)与Ids(源极和漏极之间的电流)之间关系的曲线图。其中，正常TFT为现有TFT器件的曲线图，低功耗器件TFT为本发明TFT器件曲线图。结果显示，TFT特性无明显差异，阈值电压的略微差异为实验误差。
本发明阵列基板通过把第一金属与第二金属之间交叠距离增大
Figure BDA00025588693900000813
至
Figure BDA00025588693900000812
在保证TFT器件电学特性的同时，减小第一金属与第二金属之间交叠区域的寄生电容，在不增加额外掩膜版的情况下，降低阵列基板的寄生电容。
以上详细描述了本发明的优选实施方式，但是本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种等同变换(如数量、形状、位置等)，这些等同变换均属于本发明的保护范围。

Claims (10)

1.一种阵列基板的制造方法，其特征在于，其包括如下步骤：
S1：在玻璃基板上沉积第一金属层，然后通过曝光显影和刻蚀形成位于像素区域的栅极和位于端子区域的第一端子；
S2：首先沉积覆盖栅极和第一端子的栅极绝缘层和位于栅极绝缘层上的光阻；然后对栅极绝缘层和光阻进行曝光和显影，形成位于半导体沟道所在区域并位于栅极绝缘层上的半导体沟道孔和位于第一端子上的端子接触孔；最后灰化去掉光阻；其中栅极绝缘层的厚度为
Figure FDA0002558869380000011
至
Figure FDA0002558869380000012
半导体沟道孔下方的栅极绝缘层的厚度为
Figure FDA0002558869380000013
至
Figure FDA0002558869380000014
S3：在步骤S2的基础上沉积半导体材料层，对半导体材料层进行刻蚀形成位于部分半导体沟道孔内的半导体层；
S4：在步骤S3的基础上沉积第二金属层，对第二金属层金属刻蚀形成分别与半导体层两端接触的源极和漏极以及通过端子接触孔与第一端子接触的第二端子。
2.根据权利要求1所述的阵列基板的制造方法，其特征在于，步骤S2的具体包括如下步骤：
S21：沉积覆盖栅极和第一端子的栅极绝缘层和位于栅极绝缘层上的光阻；
S22：采用栅极绝缘层半透掩膜版对光阻进行曝光显影，半导体沟道所在区域内的部分光阻被显影掉，端子接触孔所在区域的光阻全部被显影掉；栅极绝缘层半透掩膜版包括位于半导体沟道所在区域的半曝光区域、位于端子接触孔所在区域的全曝光区域以及其他未曝光区域；
S23：继续对光阻和栅极绝缘层进行曝光显影和刻蚀，首先刻蚀端子接触孔所在区域的栅极绝缘层并形成端子接触孔，然后对半导体沟道所在区域的部分光阻进行灰化处理并去掉所述部分光阻，最后对半导体沟道所在区域的栅极绝缘层进行刻蚀并形成半导体沟道孔；
S24：灰化去掉光阻。
3.根据权利要求1所述的阵列基板的制造方法，其特征在于，步骤S3中，采用半导体掩膜版对半导体材料层进行刻蚀形成位于部分半导体沟道孔内的半导体层；步骤S4中，采用源漏极掩膜版对第二金属层金属刻蚀形成分别与半导体层两端接触的源极和漏极以及通过端子接触孔与第一端子接触的第二端子。
4.一种阵列基板的制造方法，其特征在于，其包括如下步骤：
S1：在玻璃基板上沉积第一金属层，然后通过曝光显影和刻蚀形成位于像素区域的栅极和位于端子区域的第一端子；
S2：首先沉积覆盖栅极和第一端子的栅极绝缘层和位于栅极绝缘层上的光阻；然后对栅极绝缘层和光阻进行曝光和显影，形成位于半导体沟道所在区域并位于栅极绝缘层上的半导体沟道孔；最后灰化去掉光阻；其中栅极绝缘层的厚度为
Figure FDA0002558869380000021
至
Figure FDA0002558869380000022
半导体沟道孔下方的栅极绝缘层的厚度为
Figure FDA0002558869380000023
至
Figure FDA0002558869380000024
S3：在步骤S2的基础上沉积半导体材料层，对半导体材料层进行刻蚀形成位于部分半导体沟道孔内的半导体层；
S4：对栅极绝缘层进行刻蚀并形成位于第一端子上的端子接触孔；
S5：在步骤S4的基础上沉积第二金属层，对第二金属层金属刻蚀形成分别与半导体层两端接触的源极和漏极以及通过端子接触孔与第一端子接触的第二端子。
5.根据权利要求4所述的阵列基板的制造方法，其特征在于，步骤S2的具体包括如下步骤：
S21：沉积覆盖栅极和第一端子的栅极绝缘层和位于栅极绝缘层上的光阻；
S22：采用源漏极透掩膜版对光阻进行曝光和显影，半导体沟道所在区域内的部分光阻被显影掉；源漏极半透掩膜版包括位于半导体沟道所在区域的全曝光区域以及其他未曝光区域；
S23：继续对栅极绝缘层进行曝光显影和刻蚀，形成位于栅极绝缘层上的半导体沟道孔；
S24：灰化去掉光阻。
6.根据权利要求4所述的阵列基板的制造方法，其特征在于，步骤S3中，采用半导体掩膜版对半导体材料层进行刻蚀形成位于部分半导体沟道孔内的半导体层；步骤S4中，采用栅极绝缘层掩膜版对栅极绝缘层进行刻蚀并形成位于第一端子上的端子接触孔；步骤S5中，采用源漏极掩膜版对第二金属层金属刻蚀形成分别与半导体层两端接触的源极和漏极以及通过端子接触孔与第一端子接触的第二端子。
7.一种阵列基板的制造方法，其特征在于，其包括如下步骤：
S1：在玻璃基板上沉积第一金属层，然后通过曝光显影和刻蚀形成位于像素区域的栅极和位于端子区域的第一端子；
S2：首先沉积覆盖栅极和第一端子的第一栅极绝缘层和位于第一栅极绝缘层上的负性光阻；然后对负性光阻进行曝光显影和刻蚀，形成位于半导体沟道所在区域并位于栅极上的半导体沟道孔；最后灰化去掉负性光阻；其中第一栅极绝缘层的材料为低温SiNx，其厚度为
Figure FDA0002558869380000031
至
Figure FDA0002558869380000032
S3：首先在步骤S2的基础上沉积第二栅极绝缘层和位于第二栅极绝缘层上的正性光阻；然后对第二栅极绝缘层和正性光阻进行曝光显影和刻蚀，使得在前体半导体沟道孔上形成半导体沟道孔，半导体沟道孔由刻蚀部分第二栅极绝缘层形成的；最后灰化去掉正性光阻；其中，第二栅极绝缘层的厚度为
Figure FDA0002558869380000033
至
Figure FDA0002558869380000034
Figure FDA0002558869380000035
第一栅极绝缘层和第二栅极绝缘层分别在源极所在区域和漏极所在区域的厚度之和为
Figure FDA0002558869380000036
至
Figure FDA0002558869380000037
半导体沟道孔处下方的第二栅极绝缘层的厚度为
Figure FDA0002558869380000038
至
Figure FDA0002558869380000039
S4：在步骤S3的基础上沉积半导体材料层，对半导体材料层进行刻蚀形成部分位于半导体沟道孔内的半导体层；
S5：在步骤S4的基础上刻蚀第一栅极绝缘层和第二栅极绝缘层并在第一端子上形成端子接触孔；
S6：在步骤S5的基础上沉积第二金属层，对第二金属层金属刻蚀形成分别与半导体层两端接触的源极和漏极以及通过端子接触孔与第一端子接触的第二端子。
8.根据权利要求7所述的阵列基板的制造方法，其特征在于，步骤S2的具体包括如下步骤：
S21：沉积覆盖栅极和第一端子的第一栅极绝缘层和位于第一栅极绝缘层上的负性光阻；
S22：采用半导体掩膜版对负性光阻进行曝光和显影，半导体沟道所在区域且位于第一栅极绝缘层上的负性光阻被显影掉；
S23：继续对第一栅极绝缘层进行曝光显影和刻蚀，形成位于栅极上的前体半导体沟道孔；
S24：灰化去掉负性光阻。
9.根据权利要求7所述的阵列基板的制造方法，其特征在于，步骤S3中，采用源漏极掩膜版对第二栅极绝缘层和正性光阻进行曝光显影和刻蚀，使得在前体半导体沟道孔上形成半导体沟道孔；步骤S4中，通过半导体掩膜版形成部分位于半导体沟道孔内的半导体层；步骤S5中，采用栅极绝缘层掩膜版刻蚀第一栅极绝缘层和第二栅极绝缘层并在第一端子上形成端子接触孔；步骤S6中，采用源漏极掩膜版对第二金属层金属刻蚀形成分别与半导体层两端接触的源极和漏极以及通过端子接触孔与第一端子接触的第二端子。
10.一种阵列基板，其由权利要求1-9任一所述的阵列基板的制造方法制造的。
CN202010605707.0A 2020-06-29 2020-06-29 阵列基板及其制造方法 Active CN111863728B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010605707.0A CN111863728B (zh) 2020-06-29 2020-06-29 阵列基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010605707.0A CN111863728B (zh) 2020-06-29 2020-06-29 阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN111863728A true CN111863728A (zh) 2020-10-30
CN111863728B CN111863728B (zh) 2023-12-08

Family

ID=72988756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010605707.0A Active CN111863728B (zh) 2020-06-29 2020-06-29 阵列基板及其制造方法

Country Status (1)

Country Link
CN (1) CN111863728B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101477989A (zh) * 2008-01-04 2009-07-08 群康科技(深圳)有限公司 薄膜晶体管基板及其制造方法
CN102842587A (zh) * 2012-09-24 2012-12-26 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN107820639A (zh) * 2016-11-08 2018-03-20 深圳市柔宇科技有限公司 Oled显示器、阵列基板及其制作方法
CN109768015A (zh) * 2019-01-29 2019-05-17 南京中电熊猫平板显示科技有限公司 一种阵列基板及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101477989A (zh) * 2008-01-04 2009-07-08 群康科技(深圳)有限公司 薄膜晶体管基板及其制造方法
CN102842587A (zh) * 2012-09-24 2012-12-26 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN107820639A (zh) * 2016-11-08 2018-03-20 深圳市柔宇科技有限公司 Oled显示器、阵列基板及其制作方法
CN109768015A (zh) * 2019-01-29 2019-05-17 南京中电熊猫平板显示科技有限公司 一种阵列基板及其制造方法

Also Published As

Publication number Publication date
CN111863728B (zh) 2023-12-08

Similar Documents

Publication Publication Date Title
US9502436B2 (en) Thin film transistor, array substrate and method for fabricating the same, and display device
CN108231671B (zh) 薄膜晶体管和阵列基板的制备方法、阵列基板及显示装置
US9685557B2 (en) Different lightly doped drain length control for self-align light drain doping process
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
US11087985B2 (en) Manufacturing method of TFT array substrate
US20180292696A1 (en) Array substrate, manufacturing method thereof, display panel and display device
KR101900170B1 (ko) 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스
CN109494257B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
US20150155305A1 (en) Tn-type array substrate and fabrication method thereof, and display device
CN103117248B (zh) 阵列基板及其制作方法、显示装置
JP2015514321A (ja) Ｔｆｔ、該ｔｆｔを製造するマスク、アレイ基板及び表示装置
EP3723130A1 (en) Array substrate and manufacturing method therefor, and display apparatus
JP2012253350A (ja) 薄膜トランジスタ及びアレイ基板の製造方法
US6500702B2 (en) Method for manufacturing thin film transistor liquid crystal display
US9741861B2 (en) Display device and method for manufacturing the same
KR20100133170A (ko) 2개의 포토 마스크를 이용한 박막 트랜지스터의 제조 방법
US20180219105A1 (en) Thin film transistor, manufacturing method thereof, and display device
CN114089571B (zh) 阵列基板及制作方法和显示面板
CN110854205A (zh) 一种薄膜晶体管及制作方法、显示面板及显示装置
CN106298523B (zh) 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法
US20160358944A1 (en) Oxide Semiconductor TFT Array Substrate and Method for Manufacturing the Same
US10763283B2 (en) Array substrate, manufacturing method thereof, display panel and manufacturing method thereof
CN107195689B (zh) 一种薄膜晶体管及其制作方法、oled显示面板
CN107393933B (zh) 阵列基板的制造方法、阵列基板及显示面板
CN111863728B (zh) 阵列基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: No.7 Tianyou Road, Qixia District, Nanjing City, Jiangsu Province

Applicant after: Nanjing BOE Display Technology Co.,Ltd.

Address before: No.7 Tianyou Road, Qixia District, Nanjing City, Jiangsu Province

Applicant before: NANJING CEC PANDA FPD TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant