JP2003031780A - 薄膜トランジスタパネルの製造方法 - Google Patents
薄膜トランジスタパネルの製造方法Info
- Publication number
- JP2003031780A JP2003031780A JP2002023726A JP2002023726A JP2003031780A JP 2003031780 A JP2003031780 A JP 2003031780A JP 2002023726 A JP2002023726 A JP 2002023726A JP 2002023726 A JP2002023726 A JP 2002023726A JP 2003031780 A JP2003031780 A JP 2003031780A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- transparent
- forming
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 152
- 238000000034 method Methods 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 59
- 239000012212 insulator Substances 0.000 claims abstract description 85
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 63
- 239000010703 silicon Substances 0.000 claims abstract description 63
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 62
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims description 104
- 230000008569 process Effects 0.000 claims description 32
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 239000011521 glass Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 16
- 239000011159 matrix material Substances 0.000 claims description 14
- 238000002161 passivation Methods 0.000 claims description 10
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 9
- 229910052732 germanium Inorganic materials 0.000 claims description 8
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 7
- 229920000307 polymer substrate Polymers 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical group [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 5
- 239000010408 film Substances 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000005224 laser annealing Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 241000132007 Bahia Species 0.000 description 1
- 229930194845 Bahia Natural products 0.000 description 1
- 235000017858 Laurus nobilis Nutrition 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 高性能で高信頼性の薄層トランジスタパネル
を製造する新しい方法及び装置を提供する。 【解決手段】 シリコン基体（１０）を提供すること、
シリコン基体の前面に透明絶縁体（１２）を形成するこ
と、複数の薄膜トランジスタ構造（１４）及び対応する
複数の透明電極（１８）を、透明絶縁体上に形成するこ
と、シリコン基体の前面に透明基体（３０）を結合させ
ること、シリコン基体を除去すること、及び透明絶縁体
をエッチングして、透明電極を露出させることを少なく
とも含む、薄膜トランジスタパネルの製造方法とする。
を製造する新しい方法及び装置を提供する。 【解決手段】 シリコン基体（１０）を提供すること、
シリコン基体の前面に透明絶縁体（１２）を形成するこ
と、複数の薄膜トランジスタ構造（１４）及び対応する
複数の透明電極（１８）を、透明絶縁体上に形成するこ
と、シリコン基体の前面に透明基体（３０）を結合させ
ること、シリコン基体を除去すること、及び透明絶縁体
をエッチングして、透明電極を露出させることを少なく
とも含む、薄膜トランジスタパネルの製造方法とする。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶ディスプレイ
パネルの製造方法、特に薄膜トランジスタ（ＴＦＴ）パ
ネルの製造方法に関する。
パネルの製造方法、特に薄膜トランジスタ（ＴＦＴ）パ
ネルの製造方法に関する。
【０００２】
【従来の技術】ＴＦＴ液晶ディスプレイパネルは、非常
に一般的な平面ディスプレイパネルであり、体積が小さ
く、解像度が大きく且つ消費電力が少ないという利点を
有する。これは、ＴＶ、コンピューター、携帯電話、パ
ーソナルデジタルアシスタント（ＰＤＡ）、液晶プロジ
ェクター及び情報機器（ＩＡ）のような様々な電子機器
の情報ディスプレイデバイスで使用されている。薄層液
晶ディスプレイパネル（ＴＦＴ−ＬＣＤ）は、間隔を開
けて配置された２つの並行ガラスパネルを有する。液晶
材料を、これらの間隔を開けて配置された２つの並行ガ
ラスパネル間に充填する。薄層トランジスタのアクティ
ブマトリックス駆動回路は通常、間隔を開けて配置され
た２つの並行ガラスパネルの一方に作られている。液晶
ディスプレイパネルの１つの特定のピクセルに対応する
それぞれの薄層トランジスタを使用して、ピクセルのオ
ン／オフを行っている。薄層トランジスタ駆動回路を有
するガラスパネルは、薄層トランジスタパネルと呼ばれ
ることがある。薄層材料の構造的な差によって、薄層ト
ランジスタパネルはアモルファスシリコン（ａ−Ｓｉ）
薄層トランジスタパネル又はポリシリコン（ｐ−Ｓｉ）
薄層トランジスタパネルに分類することができる。アモ
ルファスシリコンではその欠陥によって、電子の平均自
由行程は影響を受け、電子の移動度が低下している。ポ
リシリコンでの電子移動度は、アモルファスシリコンで
の電子移動度の１００倍の大きさである。従ってディス
プレイの駆動回路でのポリシリコン薄膜トランジスタの
使用が、薄層トランジスタディスプレイ産業で望まれて
いる。図１１は、ポリシリコン薄膜トランジスタの断面
図である。多結晶薄層トランジスタの製造方法は、ポリ
シリコンの層２を形成することを含む。多結晶シリコン
層は、２つの多量にドーピングされたｎ＋領域３，４を
有する。これらはそれぞれソース５及びドレイン６であ
る。１つの絶縁体７が、ガラス基体１及びポリシリコン
層２の上に形成されている。しかしながら、２つの多量
にドーピングされたｎ＋領域３，４は、ソース５及びド
レイン６を接続する接触バイアをつくるために露出され
ている。ゲート８は、多量にドーピングされたｎ＋領域
３，４の間で、多結晶シリコン層２の上に作られてい
る。ゲート酸化物層９は、ゲート８と多結晶シリコン層
２との間に作られている。通常、大きい電子移動度を提
供する多結晶相をガラス基体上に形成するためには、高
温のプロセスを使用することができない。これは、ガラ
ス基体１の許容温度が、処理温度よりも低いことによ
る。多結晶シリコン層２を形成するためには、レーザー
アニール処理が使用されることが多い。レーザーアニー
ル処理は、化学気相堆積によってガラス基体上にアモル
ファスシリコンの層を形成することを含む。その後、エ
キシマレーザーアニール処理（ＥＬＡ）によって、アモ
ルファスシリコン層を再結晶化させて多結晶シリコン層
を形成する。しかしながらエキシマレーザーアニール処
理はあまり安定なプロセスではない。また、アモルファ
スガラス基体上に高品質の結晶性薄膜を形成することは
非常に困難である。従って、レーザーアニール処理によ
って作られる多結晶シリコン層は、あまり均一ではな
い。その表面は非常に粗く、ゲート酸化物の漏電をもた
らす。これが起こると、トランジスタが損傷し、薄膜ト
ランジスタパネルの信頼性が好ましくない影響を受け
る。
に一般的な平面ディスプレイパネルであり、体積が小さ
く、解像度が大きく且つ消費電力が少ないという利点を
有する。これは、ＴＶ、コンピューター、携帯電話、パ
ーソナルデジタルアシスタント（ＰＤＡ）、液晶プロジ
ェクター及び情報機器（ＩＡ）のような様々な電子機器
の情報ディスプレイデバイスで使用されている。薄層液
晶ディスプレイパネル（ＴＦＴ−ＬＣＤ）は、間隔を開
けて配置された２つの並行ガラスパネルを有する。液晶
材料を、これらの間隔を開けて配置された２つの並行ガ
ラスパネル間に充填する。薄層トランジスタのアクティ
ブマトリックス駆動回路は通常、間隔を開けて配置され
た２つの並行ガラスパネルの一方に作られている。液晶
ディスプレイパネルの１つの特定のピクセルに対応する
それぞれの薄層トランジスタを使用して、ピクセルのオ
ン／オフを行っている。薄層トランジスタ駆動回路を有
するガラスパネルは、薄層トランジスタパネルと呼ばれ
ることがある。薄層材料の構造的な差によって、薄層ト
ランジスタパネルはアモルファスシリコン（ａ−Ｓｉ）
薄層トランジスタパネル又はポリシリコン（ｐ−Ｓｉ）
薄層トランジスタパネルに分類することができる。アモ
ルファスシリコンではその欠陥によって、電子の平均自
由行程は影響を受け、電子の移動度が低下している。ポ
リシリコンでの電子移動度は、アモルファスシリコンで
の電子移動度の１００倍の大きさである。従ってディス
プレイの駆動回路でのポリシリコン薄膜トランジスタの
使用が、薄層トランジスタディスプレイ産業で望まれて
いる。図１１は、ポリシリコン薄膜トランジスタの断面
図である。多結晶薄層トランジスタの製造方法は、ポリ
シリコンの層２を形成することを含む。多結晶シリコン
層は、２つの多量にドーピングされたｎ＋領域３，４を
有する。これらはそれぞれソース５及びドレイン６であ
る。１つの絶縁体７が、ガラス基体１及びポリシリコン
層２の上に形成されている。しかしながら、２つの多量
にドーピングされたｎ＋領域３，４は、ソース５及びド
レイン６を接続する接触バイアをつくるために露出され
ている。ゲート８は、多量にドーピングされたｎ＋領域
３，４の間で、多結晶シリコン層２の上に作られてい
る。ゲート酸化物層９は、ゲート８と多結晶シリコン層
２との間に作られている。通常、大きい電子移動度を提
供する多結晶相をガラス基体上に形成するためには、高
温のプロセスを使用することができない。これは、ガラ
ス基体１の許容温度が、処理温度よりも低いことによ
る。多結晶シリコン層２を形成するためには、レーザー
アニール処理が使用されることが多い。レーザーアニー
ル処理は、化学気相堆積によってガラス基体上にアモル
ファスシリコンの層を形成することを含む。その後、エ
キシマレーザーアニール処理（ＥＬＡ）によって、アモ
ルファスシリコン層を再結晶化させて多結晶シリコン層
を形成する。しかしながらエキシマレーザーアニール処
理はあまり安定なプロセスではない。また、アモルファ
スガラス基体上に高品質の結晶性薄膜を形成することは
非常に困難である。従って、レーザーアニール処理によ
って作られる多結晶シリコン層は、あまり均一ではな
い。その表面は非常に粗く、ゲート酸化物の漏電をもた
らす。これが起こると、トランジスタが損傷し、薄膜ト
ランジスタパネルの信頼性が好ましくない影響を受け
る。
【０００３】
【発明が解決しようとする課題】従って、上述の問題が
ない高性能で高信頼性の薄層トランジスタパネルを製造
する新しい方法が必要である。
ない高性能で高信頼性の薄層トランジスタパネルを製造
する新しい方法が必要である。
【０００４】本発明の目的は、従来のレーザーアニール
処理の低安定性及び得られる多結晶シリコン薄膜の低品
質を克服する薄膜トランジスタパネルの新しい製造方法
を提供することである。
処理の低安定性及び得られる多結晶シリコン薄膜の低品
質を克服する薄膜トランジスタパネルの新しい製造方法
を提供することである。
【０００５】
【課題を解決するための手段】上述の目的に関して、薄
膜トランジスタパネルを製造する本発明の方法は、シリ
コン基体上に透明絶縁体を形成する。薄膜トランジスタ
構造及び透明電極を、この透明絶縁体上に形成する。高
均一性及び高電子移動度の薄膜トランジスタを得るため
に、高温のプロセスを使用することができる。薄膜トラ
ンジスタは例えば、高品質多結晶シリコン薄膜である。
その後で、透明基体を、シリコン基体の表面に結合させ
る。シリコン基体の背面はその後、化学機械的研磨によ
って研磨又はエッチングして、シリコン基体を除去す
る。透明薄膜トランジスタは、この方法によって製造す
る。この方法は、シリコン基体を提供すること、シリコ
ン基体の前面に透明絶縁体の層を形成すること、複数の
薄膜トランジスタ構造及び対応する複数の透明電極を、
透明絶縁体上に形成すること、シリコン基体の前面に透
明基体を結合させること、シリコン基体を除去するこ
と、及び透明絶縁体をエッチングすることによって透明
電極を露出させることを含む。
膜トランジスタパネルを製造する本発明の方法は、シリ
コン基体上に透明絶縁体を形成する。薄膜トランジスタ
構造及び透明電極を、この透明絶縁体上に形成する。高
均一性及び高電子移動度の薄膜トランジスタを得るため
に、高温のプロセスを使用することができる。薄膜トラ
ンジスタは例えば、高品質多結晶シリコン薄膜である。
その後で、透明基体を、シリコン基体の表面に結合させ
る。シリコン基体の背面はその後、化学機械的研磨によ
って研磨又はエッチングして、シリコン基体を除去す
る。透明薄膜トランジスタは、この方法によって製造す
る。この方法は、シリコン基体を提供すること、シリコ
ン基体の前面に透明絶縁体の層を形成すること、複数の
薄膜トランジスタ構造及び対応する複数の透明電極を、
透明絶縁体上に形成すること、シリコン基体の前面に透
明基体を結合させること、シリコン基体を除去するこ
と、及び透明絶縁体をエッチングすることによって透明
電極を露出させることを含む。
【０００６】必要であれば本発明では、カラーフィルタ
ーを製造プロセスで加えることができる。例えばカラー
フィルターは、薄膜トランジスタ構造層上に形成するこ
とができる。位置合わせマークを透明絶縁体上に作っ
て、シリコン基体を除去した後で、透明絶縁体面から露
出させるようにすることもできる（位置合わせマーク
は、底部表面側から見ることができる）。従って、透明
絶縁体側に続くフォトリソグラフ処理を行うときにこれ
は役立つことがある。
ーを製造プロセスで加えることができる。例えばカラー
フィルターは、薄膜トランジスタ構造層上に形成するこ
とができる。位置合わせマークを透明絶縁体上に作っ
て、シリコン基体を除去した後で、透明絶縁体面から露
出させるようにすることもできる（位置合わせマーク
は、底部表面側から見ることができる）。従って、透明
絶縁体側に続くフォトリソグラフ処理を行うときにこれ
は役立つことがある。
【０００７】また、本発明で透明基体を結合する前に、
ブラックマトリクスを、薄膜トランジスタ構造層上に形
成することができる。ブラックマトリクスは、薄膜トラ
ンジスタパネル上のピクセルの透明領域を画定し、薄膜
トランジスタパネルの光の漏れを最も起こしやすい部分
をマスクする。ブラックマトリクスは、透明電極を露出
させるために透明絶縁体をエッチングする工程のフォト
マスクであってもよい。この場合には、背面露光プロセ
ス（薄膜トランジスタパネルの透明基体側からの露光）
を使用する。透明絶縁体の底面のポジ型フォトレジスト
は、更なるフォトマスクなしで露出させる。続くフォト
リソグラフプロセスを行って、透明絶縁体上に適当な接
触バイアを形成することができる。接触バイアは、薄膜
トランジスタパネルの透明絶縁体面から透明電極を露出
させることを可能にする。従って、従来の複雑なプロセ
スが単純化され、生産性が向上する。
ブラックマトリクスを、薄膜トランジスタ構造層上に形
成することができる。ブラックマトリクスは、薄膜トラ
ンジスタパネル上のピクセルの透明領域を画定し、薄膜
トランジスタパネルの光の漏れを最も起こしやすい部分
をマスクする。ブラックマトリクスは、透明電極を露出
させるために透明絶縁体をエッチングする工程のフォト
マスクであってもよい。この場合には、背面露光プロセ
ス（薄膜トランジスタパネルの透明基体側からの露光）
を使用する。透明絶縁体の底面のポジ型フォトレジスト
は、更なるフォトマスクなしで露出させる。続くフォト
リソグラフプロセスを行って、透明絶縁体上に適当な接
触バイアを形成することができる。接触バイアは、薄膜
トランジスタパネルの透明絶縁体面から透明電極を露出
させることを可能にする。従って、従来の複雑なプロセ
スが単純化され、生産性が向上する。
【０００８】本発明では、透明電極を、透明絶縁体の底
部表面に形成することもできる。この方法は、シリコン
基体を提供すること、シリコン基体上に透明絶縁体を形
成すること、複数の薄膜トランジスタを、透明絶縁体の
表面に形成すること、シリコン基体の前面に透明基体を
結合させること、シリコン基体を除去すること、及び透
明絶縁体の底部表面に、薄膜トランジスタ構造に対応す
る複数の透明電極を形成することを含む。
部表面に形成することもできる。この方法は、シリコン
基体を提供すること、シリコン基体上に透明絶縁体を形
成すること、複数の薄膜トランジスタを、透明絶縁体の
表面に形成すること、シリコン基体の前面に透明基体を
結合させること、シリコン基体を除去すること、及び透
明絶縁体の底部表面に、薄膜トランジスタ構造に対応す
る複数の透明電極を形成することを含む。
【０００９】本発明の方法では、透明絶縁体の底部表面
にカラーフィルターを形成することができる。必要であ
ればブラックマトリクスを、薄膜トランジスタ構造上に
形成することもできる。
にカラーフィルターを形成することができる。必要であ
ればブラックマトリクスを、薄膜トランジスタ構造上に
形成することもできる。
【００１０】本発明の目的によれば、薄膜トランジスタ
パネルを製造する他の方法は、透明基体をシリコン基体
の背面に結合し、そしてシリコン基体の厚さを減少させ
て、結晶性シリコン薄膜の層を形成する。必要とされる
薄膜トランジスタ構造層及び透明電極を、この結晶性シ
リコン薄膜上に形成する。この方法は、シリコン基体を
提供すること、シリコン基体の背面に透明基体を結合さ
せること、シリコン基体の厚さを減少させて、結晶性シ
リコン薄膜の層を形成すること、複数の薄膜トランジス
タ構造を結晶性シリコン薄膜上に形成すること、薄膜ト
ランジスタ構造層及び結晶性シリコン薄膜をエッチング
して、適当なピクセルバイアを形成すること、薄膜トラ
ンジスタ構造及びピクセルバイア上に平坦化層（ｐｌａ
ｎａｒｉｚａｔｉｏｎ ｌａｙｅｒ）を形成すること、
平坦化層上に、薄膜トランジスタ構造に対応する複数の
透明電極を形成することを含む。
パネルを製造する他の方法は、透明基体をシリコン基体
の背面に結合し、そしてシリコン基体の厚さを減少させ
て、結晶性シリコン薄膜の層を形成する。必要とされる
薄膜トランジスタ構造層及び透明電極を、この結晶性シ
リコン薄膜上に形成する。この方法は、シリコン基体を
提供すること、シリコン基体の背面に透明基体を結合さ
せること、シリコン基体の厚さを減少させて、結晶性シ
リコン薄膜の層を形成すること、複数の薄膜トランジス
タ構造を結晶性シリコン薄膜上に形成すること、薄膜ト
ランジスタ構造層及び結晶性シリコン薄膜をエッチング
して、適当なピクセルバイアを形成すること、薄膜トラ
ンジスタ構造及びピクセルバイア上に平坦化層（ｐｌａ
ｎａｒｉｚａｔｉｏｎ ｌａｙｅｒ）を形成すること、
平坦化層上に、薄膜トランジスタ構造に対応する複数の
透明電極を形成することを含む。
【００１１】シリコン基体の厚さを減少させる方法は、
ウェハーの研磨又はエッチングプロセスでよい。平坦化
層は、カラーフィルター材料によって形成することがで
きる。この場合、平坦化層はカラーフィルターとしての
機能も提供する。
ウェハーの研磨又はエッチングプロセスでよい。平坦化
層は、カラーフィルター材料によって形成することがで
きる。この場合、平坦化層はカラーフィルターとしての
機能も提供する。
【００１２】薄膜トランジスタを製造する本発明の方法
は、ガラス基体上に薄膜トランジスタを製造することに
関する従来の問題を解決し、且つ高い安定性、大きいア
スペクト比及び高い生産性のような利点を提供する。
は、ガラス基体上に薄膜トランジスタを製造することに
関する従来の問題を解決し、且つ高い安定性、大きいア
スペクト比及び高い生産性のような利点を提供する。
【００１３】本発明の用途の更なる範囲は、以下の詳細
な説明から明らかである。但し、本発明の範囲及び本質
内で様々な変更及び改変が、本発明の好ましい態様を示
しているこれらの詳細な説明及び特定の態様から当業者
に明らかであるので、本発明のこれらの詳細な説明及び
特定の態様は、単に説明のためのものである。
な説明から明らかである。但し、本発明の範囲及び本質
内で様々な変更及び改変が、本発明の好ましい態様を示
しているこれらの詳細な説明及び特定の態様から当業者
に明らかであるので、本発明のこれらの詳細な説明及び
特定の態様は、単に説明のためのものである。
【００１４】本発明は以下の詳細な説明から比較的十分
に理解することができるが、以下の詳細な説明及び図面
は単なる例示であり、本発明を限定するものではない。
に理解することができるが、以下の詳細な説明及び図面
は単なる例示であり、本発明を限定するものではない。
【００１５】
【発明の実施の形態】本発明の第１の態様を図１〜図３
の１Ａ〜１Ｉで説明する。これは、薄膜トランジスタパ
ネルを製造する方法の横断面図を示している。本発明
は、シリコン基体上の１つの薄膜トランジスタ構造及び
１つの透明電極によって説明されていることに注意すべ
きである。当業者は、同じ製造方法によって、複数の薄
膜トランジスタ構造と複数の透明電極をシリコン基体上
に形成できることを理解できる。
の１Ａ〜１Ｉで説明する。これは、薄膜トランジスタパ
ネルを製造する方法の横断面図を示している。本発明
は、シリコン基体上の１つの薄膜トランジスタ構造及び
１つの透明電極によって説明されていることに注意すべ
きである。当業者は、同じ製造方法によって、複数の薄
膜トランジスタ構造と複数の透明電極をシリコン基体上
に形成できることを理解できる。
【００１６】図１の１Ａで示しているように、透明絶縁
体１２は、シリコン基体１０の前面に形成する。透明絶
縁体１２は、緩衝層として使用する厚膜であってよい。
透明絶縁体１２の望ましい厚さは１μｍ未満である。透
明絶縁体１２の材料はＳｉＯ ｘ、ＳｉＮｘ又は他の適当
な透明絶縁性材料でよい。続いて、パターンを付けたト
ランジスタ薄膜１４を、透明絶縁体１２上に形成する。
このトランジスタ薄膜１４は、薄膜トランジスタの導電
性チャネルとして使用する。トランジスタ薄膜１４の材
料は、多結晶シリコン（ｐ−Ｓｉ）、多結晶ゲルマニウ
ム（ｐ−Ｇｅ）、多結晶シリコンゲルマニウム（ｐ−Ｓ
ｉＧｅ）、結晶性シリコン（ｃ−Ｓｉ）、結晶性ゲルマ
ニウム（ｃ−Ｇｅ）、結晶性シリコンゲルマニウム（ｃ
−ＳｉＧｅ）又は他の適当な半導体材料でよい。本発明
の方法ではシリコン基体上に薄膜トランジスタを形成
し、それによって高温プロセスを使用して、高度に均質
で且つ電子移動度が大きいトランジスタ薄膜１４を得る
ことができる。トランジスタ薄膜１４にドーピングプロ
セスを行って、適当なソース領域及びドレイン領域を形
成する。ドーピングプロセスは当業者に既知であり、従
ってここでは詳細に説明はしない。
体１２は、シリコン基体１０の前面に形成する。透明絶
縁体１２は、緩衝層として使用する厚膜であってよい。
透明絶縁体１２の望ましい厚さは１μｍ未満である。透
明絶縁体１２の材料はＳｉＯ ｘ、ＳｉＮｘ又は他の適当
な透明絶縁性材料でよい。続いて、パターンを付けたト
ランジスタ薄膜１４を、透明絶縁体１２上に形成する。
このトランジスタ薄膜１４は、薄膜トランジスタの導電
性チャネルとして使用する。トランジスタ薄膜１４の材
料は、多結晶シリコン（ｐ−Ｓｉ）、多結晶ゲルマニウ
ム（ｐ−Ｇｅ）、多結晶シリコンゲルマニウム（ｐ−Ｓ
ｉＧｅ）、結晶性シリコン（ｃ−Ｓｉ）、結晶性ゲルマ
ニウム（ｃ−Ｇｅ）、結晶性シリコンゲルマニウム（ｃ
−ＳｉＧｅ）又は他の適当な半導体材料でよい。本発明
の方法ではシリコン基体上に薄膜トランジスタを形成
し、それによって高温プロセスを使用して、高度に均質
で且つ電子移動度が大きいトランジスタ薄膜１４を得る
ことができる。トランジスタ薄膜１４にドーピングプロ
セスを行って、適当なソース領域及びドレイン領域を形
成する。ドーピングプロセスは当業者に既知であり、従
ってここでは詳細に説明はしない。
【００１７】図１の１Ｂで示されているように、トラン
ジスタ薄膜１４上にゲート絶縁体１６を形成する。スパ
ッタリングプロセスによって、ゲート絶縁体１６上に透
明電極１８及びゲート電極２０を形成する。透明電極１
８は、インジウムスズ酸化物（ＩＴＯ）透明電極でよ
い。ゲート電極２０は、金属又は多結晶ゲートでよい。
透明電極１８は、ゲート電極２０の前に形成することが
でき、又はゲート電極２０を透明電極１８の前に形成す
ることができる。
ジスタ薄膜１４上にゲート絶縁体１６を形成する。スパ
ッタリングプロセスによって、ゲート絶縁体１６上に透
明電極１８及びゲート電極２０を形成する。透明電極１
８は、インジウムスズ酸化物（ＩＴＯ）透明電極でよ
い。ゲート電極２０は、金属又は多結晶ゲートでよい。
透明電極１８は、ゲート電極２０の前に形成することが
でき、又はゲート電極２０を透明電極１８の前に形成す
ることができる。
【００１８】図１の１Ｃで示されるように、中間層２２
は、透明電極１８、ゲート電極２０及びゲート絶縁体１
６の上に形成する。図２の１Ｄで示されているように、
フォトリソグラフ及びエッチングプロセスを行って、透
明電極１８及びトランジスタ薄膜１４を露出させる接触
バイアを形成することができる。中間層２２に、透明電
極１８とトランジスタ薄膜１４との接触、及びトランジ
スタ薄膜１４と他の外部デバイスとの接触のための適当
な金属接触層２４を形成する。ここで薄膜トランジスタ
構造及びその対応する透明電極が、シリコン基体１０上
に作られる。
は、透明電極１８、ゲート電極２０及びゲート絶縁体１
６の上に形成する。図２の１Ｄで示されているように、
フォトリソグラフ及びエッチングプロセスを行って、透
明電極１８及びトランジスタ薄膜１４を露出させる接触
バイアを形成することができる。中間層２２に、透明電
極１８とトランジスタ薄膜１４との接触、及びトランジ
スタ薄膜１４と他の外部デバイスとの接触のための適当
な金属接触層２４を形成する。ここで薄膜トランジスタ
構造及びその対応する透明電極が、シリコン基体１０上
に作られる。
【００１９】図２の１Ｅで示されるように、金属接触層
２４上に不動態層２６を形成する。この不動態層２６
は、酸化ケイ素又は窒化ケイ素でよい。カラーディスプ
レイパネルで使用されるカラーフィルターを、本発明で
使用することができる。図２の１Ｆで示すように、カラ
ーフィルター層２８を、透明電極１８に対応する不動態
層２６の一部上で形成する。本発明の製造プロセスは、
カラーフィルター層２８なしで行うこともできる。
２４上に不動態層２６を形成する。この不動態層２６
は、酸化ケイ素又は窒化ケイ素でよい。カラーディスプ
レイパネルで使用されるカラーフィルターを、本発明で
使用することができる。図２の１Ｆで示すように、カラ
ーフィルター層２８を、透明電極１８に対応する不動態
層２６の一部上で形成する。本発明の製造プロセスは、
カラーフィルター層２８なしで行うこともできる。
【００２０】図３の１Ｇで示されるように、透明基体３
０をシリコン基体の前面（トランジスタを有する面）に
結合させる。透明基体３０はガラス基体、ポリマー基
体、又は他の適当な透明材料でよい。
０をシリコン基体の前面（トランジスタを有する面）に
結合させる。透明基体３０はガラス基体、ポリマー基
体、又は他の適当な透明材料でよい。
【００２１】図３の１Ｈで示されるように、不透明シリ
コン基体１０をこのシリコン基体１０の背面側から除去
して、透明絶縁体１２の底面が露出されるようにする。
コン基体１０をこのシリコン基体１０の背面側から除去
して、透明絶縁体１２の底面が露出されるようにする。
【００２２】図３の１Ｉで示されるように、透明絶縁体
１２及びゲート絶縁体１６をエッチングによって除去し
て、透明電極１８の接触バイアを露出させる。上述のこ
れらの方法の後で、本発明の第１の態様は完了してい
る。不透明シリコン基体が除去されているので、薄膜ト
ランジスタパネルを光が通過することができる。
１２及びゲート絶縁体１６をエッチングによって除去し
て、透明電極１８の接触バイアを露出させる。上述のこ
れらの方法の後で、本発明の第１の態様は完了してい
る。不透明シリコン基体が除去されているので、薄膜ト
ランジスタパネルを光が通過することができる。
【００２３】薄膜トランジスタパネルを製造する本発明
の態様では、図１の１Ｂで示すようにゲート電極２０を
形成するときに、位置合わせマークをシリコン基体上に
形成することができる（ゲート絶縁体１６上に）。図４
に上面図を示す。ここで、位置合わせマーク３２は、薄
膜トランジスタパネルの透明絶縁体１２側から見えるよ
うにすることができる。薄膜トランジスタパネルの透明
絶縁体１２側で、フォトリソグラフプロセスを容易に行
うことができる。
の態様では、図１の１Ｂで示すようにゲート電極２０を
形成するときに、位置合わせマークをシリコン基体上に
形成することができる（ゲート絶縁体１６上に）。図４
に上面図を示す。ここで、位置合わせマーク３２は、薄
膜トランジスタパネルの透明絶縁体１２側から見えるよ
うにすることができる。薄膜トランジスタパネルの透明
絶縁体１２側で、フォトリソグラフプロセスを容易に行
うことができる。
【００２４】本発明では、カラーフィルター２８なしで
これらのプロセスを行うこともできる。図５に示すよう
に、透明基体３０を結合する前に、不動態層２６上にブ
ラックマトリクス３４を形成する。このブラックマトリ
クスを使用して、薄膜トランジスタ上で、光が透過でき
るピクセルの範囲を画定し、薄膜トランジスタパネルの
光が漏れることがある部分をマスクすることができる。
このブラックマトリクス３４は、透明電極を露光するた
めのエッチングプロセスのフォトマスクであってもよ
い。この場合、背面露光プロセスを使用する（光３８
を、薄膜トランジスタパネルの透明基体面１０２から照
射する）。透明絶縁体１２の底部表面のポジ型フォトレ
ジスト４０を、追加のフォトマスクなしで露光させる。
その後のフォトリソグラフプロセスを行って、透明絶縁
体１２の透明電極１８に対応する部分に適当な接触バイ
アを形成することができる。接触バイアは、薄膜トラン
ジスタパネルの透明絶縁体側１０１を露出させることを
可能にする。従って従来の複雑なプロセスが単純化さ
れ、生産性が向上する。
これらのプロセスを行うこともできる。図５に示すよう
に、透明基体３０を結合する前に、不動態層２６上にブ
ラックマトリクス３４を形成する。このブラックマトリ
クスを使用して、薄膜トランジスタ上で、光が透過でき
るピクセルの範囲を画定し、薄膜トランジスタパネルの
光が漏れることがある部分をマスクすることができる。
このブラックマトリクス３４は、透明電極を露光するた
めのエッチングプロセスのフォトマスクであってもよ
い。この場合、背面露光プロセスを使用する（光３８
を、薄膜トランジスタパネルの透明基体面１０２から照
射する）。透明絶縁体１２の底部表面のポジ型フォトレ
ジスト４０を、追加のフォトマスクなしで露光させる。
その後のフォトリソグラフプロセスを行って、透明絶縁
体１２の透明電極１８に対応する部分に適当な接触バイ
アを形成することができる。接触バイアは、薄膜トラン
ジスタパネルの透明絶縁体側１０１を露出させることを
可能にする。従って従来の複雑なプロセスが単純化さ
れ、生産性が向上する。
【００２５】更に本発明の薄膜トランジスタパネル製造
方法では、透明電極層及びカラーフィルターを、薄膜ト
ランジスタパネルの透明電極側に形成することができ
る。ブラックマトリクスを、製造プロセスで使用するこ
とができる。図６の４Ａ〜図８の４Ｊを参照する。ここ
では、本発明の他の態様の断面図が示されている。
方法では、透明電極層及びカラーフィルターを、薄膜ト
ランジスタパネルの透明電極側に形成することができ
る。ブラックマトリクスを、製造プロセスで使用するこ
とができる。図６の４Ａ〜図８の４Ｊを参照する。ここ
では、本発明の他の態様の断面図が示されている。
【００２６】図６の４Ａで示されているように、透明絶
縁体１２をシリコン基体１０上に形成する。透明絶縁体
１２は、緩衝層として使用される厚いフィルムであって
もよい。透明絶縁体１２の材料は、ＳｉＯｘ、ＳｉＮｘ
又は他の適当な透明絶縁性材料でよい。続いて、パター
ンを付けたトランジスタ薄膜１４を、透明絶縁体１２上
に形成する。このトランジスタ薄膜１４は、薄膜トラン
ジスタの導電性チャネルとして使用する。トランジスタ
薄膜１４の材料は、多結晶シリコン（ｐ−Ｓｉ）、多結
晶ゲルマニウム（ｐ−Ｇｅ）、多結晶シリコンゲルマニ
ウム（ｐ−ＳｉＧｅ）、結晶性シリコン（ｃ−Ｓｉ）、
結晶性ゲルマニウム（ｃ−Ｇｅ）、結晶性シリコンゲル
マニウム（ｃ−ＳｉＧｅ）又は他の適当な半導体材料で
よい。
縁体１２をシリコン基体１０上に形成する。透明絶縁体
１２は、緩衝層として使用される厚いフィルムであって
もよい。透明絶縁体１２の材料は、ＳｉＯｘ、ＳｉＮｘ
又は他の適当な透明絶縁性材料でよい。続いて、パター
ンを付けたトランジスタ薄膜１４を、透明絶縁体１２上
に形成する。このトランジスタ薄膜１４は、薄膜トラン
ジスタの導電性チャネルとして使用する。トランジスタ
薄膜１４の材料は、多結晶シリコン（ｐ−Ｓｉ）、多結
晶ゲルマニウム（ｐ−Ｇｅ）、多結晶シリコンゲルマニ
ウム（ｐ−ＳｉＧｅ）、結晶性シリコン（ｃ−Ｓｉ）、
結晶性ゲルマニウム（ｃ−Ｇｅ）、結晶性シリコンゲル
マニウム（ｃ−ＳｉＧｅ）又は他の適当な半導体材料で
よい。
【００２７】図６の４Ｂで示されているように、トラン
ジスタ薄膜１４上にゲート絶縁体１６を形成する。スパ
ッタリングプロセスによって、ゲート絶縁体１６上にゲ
ート電極２０を形成する。
ジスタ薄膜１４上にゲート絶縁体１６を形成する。スパ
ッタリングプロセスによって、ゲート絶縁体１６上にゲ
ート電極２０を形成する。
【００２８】図６の４Ｃで示されるように、中間層２２
を、透明電極１８、ゲート電極２０及びゲート絶縁体１
６の上に形成する。図７の４Ｄで示されているように、
フォトリソグラフ及びエッチングプロセスを行って、ト
ランジスタ薄膜１４に対応する接触バイアを形成するこ
とができる。中間層２２に、ソース及びドレイン領域か
ら外部デバイスへの導電のための適当な金属接触層２４
を形成する。この時点で、薄膜トランジスタ構造が、シ
リコン基体１０上に作られている。
を、透明電極１８、ゲート電極２０及びゲート絶縁体１
６の上に形成する。図７の４Ｄで示されているように、
フォトリソグラフ及びエッチングプロセスを行って、ト
ランジスタ薄膜１４に対応する接触バイアを形成するこ
とができる。中間層２２に、ソース及びドレイン領域か
ら外部デバイスへの導電のための適当な金属接触層２４
を形成する。この時点で、薄膜トランジスタ構造が、シ
リコン基体１０上に作られている。
【００２９】図７の４Ｅで示されるように、金属接触層
２４上に不動態層２６を形成する。この不動態層２６
は、酸化ケイ素又は窒化ケイ素でよい。パターンを付け
られたブラックマトリクス３４を、不動態層２６上に形
成する。
２４上に不動態層２６を形成する。この不動態層２６
は、酸化ケイ素又は窒化ケイ素でよい。パターンを付け
られたブラックマトリクス３４を、不動態層２６上に形
成する。
【００３０】図７の４Ｆで示すように、透明基体３０
を、シリコン基体１０の前面（トランジスタ側）に結合
させる。透明基体３０はガラス基体、ポリマー基体、又
は他の適当な透明材料でよい。
を、シリコン基体１０の前面（トランジスタ側）に結合
させる。透明基体３０はガラス基体、ポリマー基体、又
は他の適当な透明材料でよい。
【００３１】図８の４Ｇで示されるように、シリコン基
体の背面（トランジスタがない側）を化学機械研磨で研
磨又はエッチングして、不透明シリコン基体を除去す
る。
体の背面（トランジスタがない側）を化学機械研磨で研
磨又はエッチングして、不透明シリコン基体を除去す
る。
【００３２】図８の４Ｈで示されるように、薄膜トラン
ジスタパネルの透明絶縁体側１０１で、透明絶縁体１２
の底面に適当なカラーフィルター層２８を形成する。透
明絶縁体側１０１に、金属接触層２４の接触バイア３６
を形成する。
ジスタパネルの透明絶縁体側１０１で、透明絶縁体１２
の底面に適当なカラーフィルター層２８を形成する。透
明絶縁体側１０１に、金属接触層２４の接触バイア３６
を形成する。
【００３３】図８の４Ｊで示されるように、透明電極１
８をカラーフィルター２８上に形成する。透明電極１８
は、接触バイア３６によって金属接触層２４と接触させ
て、トランジスタ薄膜１４と電気的に導通するようにす
る。透明電極１８は、酸化インジウムスズ（ＩＴＯ）透
明電極でよい。製造プロセスは、カラーフィルター２８
なしで、透明絶縁体１２の底面に透明電極１８を形成す
ることによって行うこともできる。
８をカラーフィルター２８上に形成する。透明電極１８
は、接触バイア３６によって金属接触層２４と接触させ
て、トランジスタ薄膜１４と電気的に導通するようにす
る。透明電極１８は、酸化インジウムスズ（ＩＴＯ）透
明電極でよい。製造プロセスは、カラーフィルター２８
なしで、透明絶縁体１２の底面に透明電極１８を形成す
ることによって行うこともできる。
【００３４】本発明の他の態様では、透明基体（例えば
ガラス基体）を、シリコン基体の背面に結合させる。所
定の厚さのシリコン基体をエッチングによって除去し
て、厚さが約１μｍに減少した結晶性シリコン薄膜を形
成する。その後、このシリコン薄膜上に薄膜トランジス
タ及び透明電極を形成する。このプロセスは、図９の５
Ａ〜図１０の５Ｇで示している。
ガラス基体）を、シリコン基体の背面に結合させる。所
定の厚さのシリコン基体をエッチングによって除去し
て、厚さが約１μｍに減少した結晶性シリコン薄膜を形
成する。その後、このシリコン薄膜上に薄膜トランジス
タ及び透明電極を形成する。このプロセスは、図９の５
Ａ〜図１０の５Ｇで示している。
【００３５】図９の５Ａで示されているように、透明基
体３０をシリコン基体１０の背面に結合させる。透明基
体３０は、ガラス基体、ポリマー基体又は他の適当な透
明基体でよい。また、透明基体に結合させる前に、シリ
コン基体１０の背面に厚膜を形成して、緩衝層として機
能させることができる。この緩衝層はなくてもよい。
体３０をシリコン基体１０の背面に結合させる。透明基
体３０は、ガラス基体、ポリマー基体又は他の適当な透
明基体でよい。また、透明基体に結合させる前に、シリ
コン基体１０の背面に厚膜を形成して、緩衝層として機
能させることができる。この緩衝層はなくてもよい。
【００３６】その後、図９の５Ｂで示されているよう
に、化学機械研磨プロセス又はエッチングプロセスを使
用して、不透明シリコン基体１０の厚さを減少させて、
結晶性シリコン薄膜４２を得ることができる。厚さを減
少させるプロセスを使用して、結晶性薄膜の厚さを制御
することができる。結晶性シリコン薄膜４２の厚さが、
約１μｍに限定されると続くプロセスに有益であるが、
結晶性シリコン薄膜４２の厚さはそのように限定されな
い。
に、化学機械研磨プロセス又はエッチングプロセスを使
用して、不透明シリコン基体１０の厚さを減少させて、
結晶性シリコン薄膜４２を得ることができる。厚さを減
少させるプロセスを使用して、結晶性薄膜の厚さを制御
することができる。結晶性シリコン薄膜４２の厚さが、
約１μｍに限定されると続くプロセスに有益であるが、
結晶性シリコン薄膜４２の厚さはそのように限定されな
い。
【００３７】図９の５Ｃで示されているように、結晶性
シリコン薄膜４０上に薄膜トランジスタ構造層を形成す
る。初めに、適当なソース領域４３及びドレイン領域４
４（重度にｎ＋又はｐ＋ドーピングされた領域）のため
に、結晶性シリコン薄膜４２上にゲート絶縁体１６を形
成する。ゲート絶縁体１６上に適当なゲート電極２０を
形成する。
シリコン薄膜４０上に薄膜トランジスタ構造層を形成す
る。初めに、適当なソース領域４３及びドレイン領域４
４（重度にｎ＋又はｐ＋ドーピングされた領域）のため
に、結晶性シリコン薄膜４２上にゲート絶縁体１６を形
成する。ゲート絶縁体１６上に適当なゲート電極２０を
形成する。
【００３８】図９の５Ｃで示されるように、中間層２２
を、ゲート電極２０及びゲート絶縁体１６の上に形成す
る。フォトリソグラフ及びエッチングプロセスを行っ
て、ソース領域４３及びドレイン領域４４を露出させる
接触バイアを得ることができる。ソース領域４３及びド
レイン領域４４から外部デバイスへの導電のために、中
間層２２上に適当な金属接触層２４を形成する。この時
点で、結晶性シリコン薄膜４２上に、薄膜トランジスタ
構造が形成されている。
を、ゲート電極２０及びゲート絶縁体１６の上に形成す
る。フォトリソグラフ及びエッチングプロセスを行っ
て、ソース領域４３及びドレイン領域４４を露出させる
接触バイアを得ることができる。ソース領域４３及びド
レイン領域４４から外部デバイスへの導電のために、中
間層２２上に適当な金属接触層２４を形成する。この時
点で、結晶性シリコン薄膜４２上に、薄膜トランジスタ
構造が形成されている。
【００３９】図１０の５Ｅで示されているように、中間
層２２、ゲート絶縁体１６及び結晶性シリコン薄膜４２
をエッチングして、適当な接触バイア４６を得る。
層２２、ゲート絶縁体１６及び結晶性シリコン薄膜４２
をエッチングして、適当な接触バイア４６を得る。
【００４０】図１０の５Ｆで示されているように、平坦
化層４８を形成して、薄膜トランジスタ構造及び接触バ
イア４６を覆う。平坦化層４８を使用して、薄膜トラン
ジスタパネルの表面を平坦にし、且つ製造された薄膜ト
ランジスタパネルの信頼性を向上させる。更に、カラー
フィルター材料を平坦化層４８として使用する場合、平
坦化層４８はカラーフィルターであってよい。
化層４８を形成して、薄膜トランジスタ構造及び接触バ
イア４６を覆う。平坦化層４８を使用して、薄膜トラン
ジスタパネルの表面を平坦にし、且つ製造された薄膜ト
ランジスタパネルの信頼性を向上させる。更に、カラー
フィルター材料を平坦化層４８として使用する場合、平
坦化層４８はカラーフィルターであってよい。
【００４１】図１０の５Ｇで示されているように、平坦
化層４８をエッチングして、金属接触層２４を露出させ
るための接触バイアを得る。平坦化層４８に、ピクセル
バイア４６に対応する透明電極１８を作る。透明電極１
８は、金属接触層の接触バイアによって、金属接触層２
４に接触させる。この時点で、薄膜トランジスタパネル
を製造する本発明のこの態様は完了する。
化層４８をエッチングして、金属接触層２４を露出させ
るための接触バイアを得る。平坦化層４８に、ピクセル
バイア４６に対応する透明電極１８を作る。透明電極１
８は、金属接触層の接触バイアによって、金属接触層２
４に接触させる。この時点で、薄膜トランジスタパネル
を製造する本発明のこの態様は完了する。
【００４２】本発明をここまでで説明してきたが、本発
明は様々な態様で実施できることが明らかである。その
ような態様は、本発明の範囲及び本質に包含されるもの
であり、また当業者に明らかなそのような全ての変形
は、本発明の範囲に包含されることを意図する。
明は様々な態様で実施できることが明らかである。その
ような態様は、本発明の範囲及び本質に包含されるもの
であり、また当業者に明らかなそのような全ての変形
は、本発明の範囲に包含されることを意図する。
【図１】図１の１Ａ〜１Ｃは、薄膜トランジスタパネル
を製造するための本発明の第１の態様の方法の横断面図
を示している。
を製造するための本発明の第１の態様の方法の横断面図
を示している。
【図２】図２の１Ｄ〜１Ｆは、薄膜トランジスタパネル
を製造するための本発明の第１の態様の方法の横断面図
を示している。
を製造するための本発明の第１の態様の方法の横断面図
を示している。
【図３】図３の１Ｇ〜１Ｉは、薄膜トランジスタパネル
を製造するための本発明の第１の態様の方法の横断面図
を示している。
を製造するための本発明の第１の態様の方法の横断面図
を示している。
【図４】図４は、表面上に作られた位置合わせマークを
有する本発明のシリコン基体の上面図を示している。
有する本発明のシリコン基体の上面図を示している。
【図５】図５は、フォトマスクとしてブラックマトリク
スを使用できることを示している。透明絶縁体の底部表
面上のフォトレジスト層を背面露出させ、それによって
透明絶縁体の接触バイアの範囲を画定する。
スを使用できることを示している。透明絶縁体の底部表
面上のフォトレジスト層を背面露出させ、それによって
透明絶縁体の接触バイアの範囲を画定する。
【図６】図６の４Ａ〜４Ｃは、薄膜トランジスタパネル
を製造するための本発明の第２の態様の方法の横断面図
を示している。
を製造するための本発明の第２の態様の方法の横断面図
を示している。
【図７】図７の４Ｄ〜４Ｆは、薄膜トランジスタパネル
を製造するための本発明の第２の態様の方法の横断面図
を示している。
を製造するための本発明の第２の態様の方法の横断面図
を示している。
【図８】図８の４Ｇ〜４Ｊは、薄膜トランジスタパネル
を製造するための本発明の第２の態様の方法の横断面図
を示している。
を製造するための本発明の第２の態様の方法の横断面図
を示している。
【図９】図９の５Ａ〜５Ｄは、薄膜トランジスタパネル
を製造するための本発明の第３の態様の方法の横断面図
を示している。
を製造するための本発明の第３の態様の方法の横断面図
を示している。
【図１０】図１０の５Ｅ〜５Ｇは、薄膜トランジスタパ
ネルを製造するための本発明の第３の態様の方法の横断
面図を示している。
ネルを製造するための本発明の第３の態様の方法の横断
面図を示している。
【図１１】図１１は、ガラス基体上の従来の薄膜トラン
ジスタを示している。
ジスタを示している。
１０…シリコン基体
１２…透明絶縁体
１４…トランジスタ薄膜
１６…ゲート絶縁体
１８…透明電極
２０…ゲート電極
２２…中間層
２４…金属接触層
２６…不動態層
２８…カラーフィルター層
３０…透明基体
３２…位置合わせマーク
３４…ブラックマトリクス
３６…接触バイア
３８…光
４０…ポジ型フォトレジスト
４２…結晶性シリコン薄膜
４３…ソース領域
４４…ドレイン領域
４６…バイア
４８…平坦化層
１０１…薄膜トランジスタパネルの透明絶縁体側
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１４年５月２日（２００２．５．２）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 リー チ−シェン
台湾，シンチュ シティ，カオ−フェン
ロード，アレー 190 ナンバー２，４フ
ロア
(72)発明者 チャン ジュン−ジェ
台湾，カオチュン シティ，チエン−チン
ディストリクト，ジュン−アン ストリ
ート，ナンバー119
Ｆターム(参考） 2H092 HA04 JA24 JB22 JB31 JB51
JB52 JB56 JB58 KA03 KA04
KA05 KA07 KA08 KA10 KA12
KA18 KA19 KB04 KB05 KB13
KB22 KB25 KB26 MA01 MA02
MA05 MA12 MA16 MA22 MA27
MA37 MA42 NA21 PA01 PA08
PA09
5F110 AA30 BB01 CC02 DD01 DD02
DD13 DD14 EE02 EE09 EE44
GG01 GG02 GG03 GG12 GG13
NN02 NN23 NN24 NN72 QQ16
QQ17
Claims (37)
- 【請求項１】 シリコン基体を提供すること、 前記シリコン基体の前面に透明絶縁体を形成すること、 複数の薄膜トランジスタ構造及び対応する複数の透明電
極を、前記透明絶縁体上に形成すること、 前記シリコン基体の前面に透明基体を結合させること、 前記シリコン基体を除去すること、及び前記透明絶縁体
をエッチングして、前記透明電極を露出させること、 を少なくとも含む、薄膜トランジスタパネルの製造方
法。 - 【請求項２】 前記透明絶縁体がＳｉＯｘである、請求
項１に記載の薄膜トランジスタパネルの製造方法。 - 【請求項３】 前記透明絶縁体がＳｉＮｘである、請求
項１に記載の薄膜トランジスタパネルの製造方法。 - 【請求項４】 前記透明絶縁体の厚さが１μｍ未満であ
る、請求項１に記載の薄膜トランジスタパネルの製造方
法。 - 【請求項５】 前記透明電極の材料が酸化インジウムス
ズである、請求項１に記載の薄膜トランジスタパネルの
製造方法。 - 【請求項６】 前記透明基体がガラス基体である、請求
項１に記載の薄膜トランジスタパネルの製造方法。 - 【請求項７】 前記透明基体がポリマー基体である、請
求項１に記載の薄膜トランジスタパネルの製造方法。 - 【請求項８】 前記シリコン基体を除去する方法が化学
機械研磨を含む、請求項１に記載の薄膜トランジスタパ
ネルの製造方法。 - 【請求項９】 前記シリコン基体を除去する方法がエッ
チングプロセスを含む、請求項１に記載の薄膜トランジ
スタパネルの製造方法。 - 【請求項１０】 前記透明絶縁体上に位置合わせマーク
を形成する工程を更に含む、請求項１に記載の薄膜トラ
ンジスタパネルの製造方法。 - 【請求項１１】 前記透明基体を前記シリコン基体の前
面に結合する前に、前記薄膜トランジスタ構造上にブラ
ックマトリクスを形成する工程を更に含む、請求項１に
記載の薄膜トランジスタパネルの製造方法。 - 【請求項１２】 前記薄膜トランジスタ構造及び前記透
明電極を形成する工程が、 前記透明絶縁体上に、トランジスタ薄膜及び透明電極を
形成すること、 前記トランジスタ薄膜及び前記透明電極を覆うゲート絶
縁体を形成すること、 前記トランジスタ薄膜の部分に対応する前記ゲート絶縁
体上に、ゲート電極を形成すること、 前記ゲート電極及び前記ゲート絶縁体の上に中間層を形
成すること、 前記ゲート絶縁体上に金属接触層を形成すること、及び
前記金属接触層上に不動態層を形成すること、を含む、
請求項１に記載の薄膜トランジスタパネルの製造方法。 - 【請求項１３】 前記トランジスタ薄膜の材料が、多結
晶シリコン（ｐ−Ｓｉ）、多結晶ゲルマニウム（ｐ−Ｇ
ｅ）、多結晶シリコンゲルマニウム（ｐ−ＳｉＧｅ）、
結晶性シリコン（ｃ−Ｓｉ）、結晶性ゲルマニウム（ｃ
−Ｇｅ）、結晶性シリコンゲルマニウム（ｃ−ＳｉＧ
ｅ）の群のいずれか１つである、請求項１２に記載の薄
膜トランジスタパネルの製造方法。 - 【請求項１４】 前記不動態層上に、カラーフィルター
を形成する工程を更に含む、請求項１２に記載の薄膜ト
ランジスタパネルの製造方法。 - 【請求項１５】 シリコン基体を提供すること、 前記シリコン基体の前面に透明絶縁体を形成すること、 複数の薄膜トランジスタ構造を、前記透明絶縁体上に形
成すること、 前記シリコン基体の前面に透明基体を結合させること、 前記シリコン基体を除去すること、及び前記透明絶縁体
の底部表面に、前記薄膜トランジスタ構造に対応する複
数の透明電極を形成すること、を少なくとも含む、薄膜
トランジスタパネルの製造方法。 - 【請求項１６】 前記透明絶縁体がＳｉＯｘである、請
求項１５に記載の薄膜トランジスタパネルの製造方法。 - 【請求項１７】 前記透明絶縁体がＳｉＮｘである、請
求項１５に記載の薄膜トランジスタパネルの製造方法。 - 【請求項１８】 前記透明絶縁体の厚さが１μｍ未満で
ある、請求項１５に記載の薄膜トランジスタパネルの製
造方法。 - 【請求項１９】 前記透明電極の材料が酸化インジウム
スズである、請求項１５に記載の薄膜トランジスタパネ
ルの製造方法。 - 【請求項２０】 前記透明基体がガラス基体である、請
求項１５に記載の薄膜トランジスタパネルの製造方法。 - 【請求項２１】 前記透明基体がポリマー基体である、
請求項１５に記載の薄膜トランジスタパネルの製造方
法。 - 【請求項２２】 前記シリコン基体を除去する方法が化
学機械研磨を含む、請求項１５に記載の薄膜トランジス
タパネルの製造方法。 - 【請求項２３】 前記シリコン基体を除去する方法がエ
ッチングプロセスを含む、請求項１５に記載の薄膜トラ
ンジスタパネルの製造方法。 - 【請求項２４】 前記透明絶縁体上に位置合わせマーク
を形成する工程を更に含む、請求項１５に記載の薄膜ト
ランジスタパネルの製造方法。 - 【請求項２５】 前記透明基体を前記シリコン基体の前
面に結合する前に、前記薄膜トランジスタ構造上にブラ
ックマトリクスを形成する工程を更に含む、請求項１５
に記載の薄膜トランジスタパネルの製造方法。 - 【請求項２６】 前記薄膜トランジスタを形成する工程
が、 前記透明絶縁体の前面に、トランジスタ薄膜を形成する
こと、 前記トランジスタ薄膜及び前記透明電極を覆うゲート絶
縁体を形成すること、 前記トランジスタ薄膜の部分に対応する前記ゲート絶縁
体上に、ゲート電極を形成すること、 前記ゲート電極及び前記ゲート絶縁体の上に中間層を形
成すること、 前記ゲート絶縁体上に金属接触層を形成すること、及び
前記金属接触層上に不動態層を形成すること、を含む、
請求項１５に記載の薄膜トランジスタパネルの製造方
法。 - 【請求項２７】 前記トランジスタ薄膜の材料が、多結
晶シリコン（ｐ−Ｓｉ）、多結晶ゲルマニウム（ｐ−Ｇ
ｅ）、多結晶シリコンゲルマニウム（ｐ−ＳｉＧｅ）、
結晶性シリコン（ｃ−Ｓｉ）、結晶性ゲルマニウム（ｃ
−Ｇｅ）、結晶性シリコンゲルマニウム（ｃ−ＳｉＧ
ｅ）の群のいずれか１つである、請求項２６に記載の薄
膜トランジスタパネルの製造方法。 - 【請求項２８】 前記透明電極を形成する前に、前記透
明絶縁体の底部表面にカラーフィルターを形成する工程
を更に含む、請求項１５に記載の薄膜トランジスタパネ
ルの製造方法。 - 【請求項２９】 シリコン基体を提供すること、 前記シリコン基体の背面に透明基体を結合すること、 前記シリコン基体の厚さを減少させて、結晶性シリコン
薄膜の層を形成すること、 複数の薄膜トランジスタ構造を、前記結晶性シリコン薄
膜上に形成すること、 前記薄膜トランジスタ構造層及び前記結晶性シリコン薄
膜をエッチングして、適当なピクセルバイアを形成する
こと、 前記薄膜トランジスタ構造及び前記ピクセルバイア上に
平坦化層を形成すること、及び前記平坦化層上に、前記
薄膜トランジスタ構造に対応する複数の透明電極を形成
すること、を少なくとも含む、薄膜トランジスタパネル
の製造方法。 - 【請求項３０】 前記透明絶縁体の厚さが１μｍ未満で
ある、請求項２９に記載の薄膜トランジスタパネルの製
造方法。 - 【請求項３１】 前記透明電極の材料が酸化インジウム
スズである、請求項２９に記載の薄膜トランジスタパネ
ルの製造方法。 - 【請求項３２】 前記透明基体がガラス基体である、請
求項２９に記載の薄膜トランジスタパネルの製造方法。 - 【請求項３３】 前記透明基体がポリマー基体である、
請求項２９に記載の薄膜トランジスタパネルの製造方
法。 - 【請求項３４】 前記シリコン基体を除去する方法が化
学機械研磨を含む、請求項２９に記載の薄膜トランジス
タパネルの製造方法。 - 【請求項３５】 前記シリコン基体を除去する方法がエ
ッチングプロセスを含む、請求項２９に記載の薄膜トラ
ンジスタパネルの製造方法。 - 【請求項３６】 前記薄膜トランジスタ構造を形成する
工程が、 前記結晶性シリコン薄膜にソース領域及びドレイン領域
を形成すること、 前記トランジスタ薄膜及び前記透明電極を覆うゲート絶
縁体を形成すること、 前記ゲート絶縁体上に、ゲート電極を形成すること、 前記ゲート電極及び前記ゲート絶縁体の上に中間層を形
成すること、及び前記ゲート絶縁体上に金属接触層を形
成すること、 を含む、請求項２９に記載の薄膜トランジスタパネルの
製造方法。 - 【請求項３７】 前記平坦化層がカラーフィルターでも
ある、請求項２９に記載の薄膜トランジスタパネルの製
造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW90113766 | 2001-06-07 | ||
| TW090113766A TW487958B (en) | 2001-06-07 | 2001-06-07 | Manufacturing method of thin film transistor panel |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007243087A Division JP2008042218A (ja) | 2001-06-07 | 2007-09-19 | 薄膜トランジスタパネルの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003031780A true JP2003031780A (ja) | 2003-01-31 |
Family
ID=21678469
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002023726A Pending JP2003031780A (ja) | 2001-06-07 | 2002-01-31 | 薄膜トランジスタパネルの製造方法 |
| JP2007243087A Pending JP2008042218A (ja) | 2001-06-07 | 2007-09-19 | 薄膜トランジスタパネルの製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007243087A Pending JP2008042218A (ja) | 2001-06-07 | 2007-09-19 | 薄膜トランジスタパネルの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6713328B2 (ja) |
| JP (2) | JP2003031780A (ja) |
| TW (1) | TW487958B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005150686A (ja) * | 2003-10-22 | 2005-06-09 | Sharp Corp | 半導体装置およびその製造方法 |
| KR20170048353A (ko) * | 2014-08-26 | 2017-05-08 | 가부시키가이샤 니콘 | 디바이스 제조 방법 및 전사 기판 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100573225B1 (ko) * | 2003-09-24 | 2006-04-24 | 엘지.필립스 엘시디 주식회사 | 비정질 실리콘층의 결정화 방법 |
| US20070194450A1 (en) * | 2006-02-21 | 2007-08-23 | Tyberg Christy S | BEOL compatible FET structure |
| US8293455B2 (en) * | 2008-01-30 | 2012-10-23 | Hewlett-Packard Development Company, L.P. | Mandrel |
| CN102243404B (zh) * | 2010-05-14 | 2016-05-11 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01181570A (ja) * | 1988-01-12 | 1989-07-19 | Nec Corp | 薄膜トランジスタの製造方法 |
| JPH02154232A (ja) * | 1988-12-06 | 1990-06-13 | Nec Corp | 液晶表示基板とその製造方法 |
| JPH04178633A (ja) * | 1990-11-14 | 1992-06-25 | Nippon Telegr & Teleph Corp <Ntt> | 半導体回路の形成方法 |
| JPH04259249A (ja) * | 1991-02-14 | 1992-09-14 | Mitsubishi Electric Corp | 半導体装置 |
| JPH05267563A (ja) * | 1992-03-17 | 1993-10-15 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH06504139A (ja) * | 1990-12-31 | 1994-05-12 | コピン・コーポレーシヨン | 表示パネル用の単結晶シリコン配列素子 |
| JPH06167719A (ja) * | 1992-11-30 | 1994-06-14 | Kyocera Corp | 積層型液晶表示装置 |
| JPH06273797A (ja) * | 1993-03-18 | 1994-09-30 | Seiko Instr Inc | 光弁用半導体装置とその製造方法 |
| JPH07321298A (ja) * | 1994-05-24 | 1995-12-08 | Philips Electron Nv | 半導体装置製造方法 |
| JPH0829807A (ja) * | 1994-07-13 | 1996-02-02 | Mitsubishi Electric Corp | 液晶表示アレイ及びその製造方法 |
| JPH10189534A (ja) * | 1996-10-24 | 1998-07-21 | Canon Inc | 電子装置の製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3513701B2 (ja) * | 1990-09-25 | 2004-03-31 | セイコーインスツルメンツ株式会社 | 半導体単結晶薄膜基板光弁装置 |
| JPH05249496A (ja) * | 1992-03-05 | 1993-09-28 | Sharp Corp | 液晶表示用基板及びその製造方法 |
| US5705424A (en) * | 1992-09-11 | 1998-01-06 | Kopin Corporation | Process of fabricating active matrix pixel electrodes |
| US6022458A (en) * | 1992-12-07 | 2000-02-08 | Canon Kabushiki Kaisha | Method of production of a semiconductor substrate |
| JPH07283381A (ja) * | 1994-04-08 | 1995-10-27 | Canon Inc | 貼合わせ半導体基体の製造方法 |
| US5880010A (en) * | 1994-07-12 | 1999-03-09 | Sun Microsystems, Inc. | Ultrathin electronics |
| KR100481994B1 (ko) * | 1996-08-27 | 2005-12-01 | 세이코 엡슨 가부시키가이샤 | 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치 |
| US6022751A (en) * | 1996-10-24 | 2000-02-08 | Canon Kabushiki Kaisha | Production of electronic device |
| US6127199A (en) * | 1996-11-12 | 2000-10-03 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
| JPH11163363A (ja) * | 1997-11-22 | 1999-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4476390B2 (ja) * | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2000133809A (ja) * | 1998-10-27 | 2000-05-12 | Seiko Epson Corp | 剥離方法 |
| JP2000353809A (ja) * | 1999-03-02 | 2000-12-19 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2001144296A (ja) * | 1999-11-12 | 2001-05-25 | Toshiba Corp | 多結晶半導体装置 |
-
2001
- 2001-06-07 TW TW090113766A patent/TW487958B/zh not_active IP Right Cessation
- 2001-08-01 US US09/918,511 patent/US6713328B2/en not_active Expired - Lifetime
-
2002
- 2002-01-31 JP JP2002023726A patent/JP2003031780A/ja active Pending
-
2007
- 2007-09-19 JP JP2007243087A patent/JP2008042218A/ja active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01181570A (ja) * | 1988-01-12 | 1989-07-19 | Nec Corp | 薄膜トランジスタの製造方法 |
| JPH02154232A (ja) * | 1988-12-06 | 1990-06-13 | Nec Corp | 液晶表示基板とその製造方法 |
| JPH04178633A (ja) * | 1990-11-14 | 1992-06-25 | Nippon Telegr & Teleph Corp <Ntt> | 半導体回路の形成方法 |
| JPH06504139A (ja) * | 1990-12-31 | 1994-05-12 | コピン・コーポレーシヨン | 表示パネル用の単結晶シリコン配列素子 |
| JPH04259249A (ja) * | 1991-02-14 | 1992-09-14 | Mitsubishi Electric Corp | 半導体装置 |
| JPH05267563A (ja) * | 1992-03-17 | 1993-10-15 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH06167719A (ja) * | 1992-11-30 | 1994-06-14 | Kyocera Corp | 積層型液晶表示装置 |
| JPH06273797A (ja) * | 1993-03-18 | 1994-09-30 | Seiko Instr Inc | 光弁用半導体装置とその製造方法 |
| JPH07321298A (ja) * | 1994-05-24 | 1995-12-08 | Philips Electron Nv | 半導体装置製造方法 |
| JPH0829807A (ja) * | 1994-07-13 | 1996-02-02 | Mitsubishi Electric Corp | 液晶表示アレイ及びその製造方法 |
| JPH10189534A (ja) * | 1996-10-24 | 1998-07-21 | Canon Inc | 電子装置の製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005150686A (ja) * | 2003-10-22 | 2005-06-09 | Sharp Corp | 半導体装置およびその製造方法 |
| KR100684189B1 (ko) * | 2003-10-22 | 2007-02-20 | 샤프 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| US7205204B2 (en) | 2003-10-22 | 2007-04-17 | Sharp Kabushiki Kaisha | Semiconductor device and fabrication method for the same |
| US7436027B2 (en) | 2003-10-22 | 2008-10-14 | Sharp Kabushiki Kaisha | Semiconductor device and fabrication method for the same |
| KR20170048353A (ko) * | 2014-08-26 | 2017-05-08 | 가부시키가이샤 니콘 | 디바이스 제조 방법 및 전사 기판 |
| CN110379715A (zh) * | 2014-08-26 | 2019-10-25 | 株式会社尼康 | 转印基板 |
| JP2020074364A (ja) * | 2014-08-26 | 2020-05-14 | 株式会社ニコン | 転写基板 |
| KR102454094B1 (ko) * | 2014-08-26 | 2022-10-14 | 가부시키가이샤 니콘 | 디바이스 제조 방법 및 전사 기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020187572A1 (en) | 2002-12-12 |
| US6713328B2 (en) | 2004-03-30 |
| TW487958B (en) | 2002-05-21 |
| JP2008042218A (ja) | 2008-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102049685B1 (ko) | 저온 폴리실리콘 어레이 기판의 제조방법 | |
| JP4814873B2 (ja) | 可撓性電気光学装置及びその製造方法 | |
| JP4967631B2 (ja) | 表示装置 | |
| TW200304017A (en) | Liquid crystal display device | |
| US20040218133A1 (en) | Flexible electro-optical apparatus and method for manufacturing the same | |
| CN110620119A (zh) | 阵列基板及其制备方法 | |
| US7768012B2 (en) | LCD pixel array structure | |
| KR100653467B1 (ko) | 박막 트랜지스터-액정표시소자의 제조방법 | |
| WO2020093442A1 (zh) | 阵列基板的制作方法及阵列基板 | |
| JP2008042218A (ja) | 薄膜トランジスタパネルの製造方法 | |
| KR100487899B1 (ko) | 반투과형 액정표시장치 및 그 제조방법 | |
| JP5221082B2 (ja) | Ｔｆｔ基板 | |
| CN110993613A (zh) | 阵列基板及其制造方法 | |
| JP3696214B2 (ja) | 薄膜トランジスタディスプレイパネル及びその製造方法 | |
| WO2018040795A1 (zh) | 一种阵列基板及其制备方法、显示面板及其制备方法 | |
| JP4366953B2 (ja) | 複合半導体基板の製造方法 | |
| JP2008218626A (ja) | Ｔｆｔアレイ基板及びその製造方法 | |
| JP4366954B2 (ja) | 複合半導体基板の製造方法 | |
| CN113113428B (zh) | 一种阵列基板及其制备方法 | |
| JP2009210681A (ja) | 表示装置及びその製造方法 | |
| JPH11119251A (ja) | アクティブマトリックス基板の製造方法 | |
| US10297623B2 (en) | TFT substrate manufacturing method | |
| JP2009117455A (ja) | 半導体装置の製造方法、電気光学装置の製造方法、電子機器の製造方法、半導体装置、電気光学装置および電子機器 | |
| KR20020091681A (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JPH0713193A (ja) | 薄膜トランジスタの製造方法および表示装置および裏面露光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061129 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070227 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070522 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070919 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071116 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20071214 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100323 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100329 |