CN108226740B - 提供扩充联合测试工作组接口的扩充电路板 - Google Patents

提供扩充联合测试工作组接口的扩充电路板 Download PDF

Info

Publication number
CN108226740B
CN108226740B CN201611127661.6A CN201611127661A CN108226740B CN 108226740 B CN108226740 B CN 108226740B CN 201611127661 A CN201611127661 A CN 201611127661A CN 108226740 B CN108226740 B CN 108226740B
Authority
CN
China
Prior art keywords
test
pin
interface
joint test
expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611127661.6A
Other languages
English (en)
Other versions
CN108226740A (zh
Inventor
宋平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201611127661.6A priority Critical patent/CN108226740B/zh
Publication of CN108226740A publication Critical patent/CN108226740A/zh
Application granted granted Critical
Publication of CN108226740B publication Critical patent/CN108226740B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836Fault-finding or characterising
    • G01R31/2844Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开一种提供扩充联合测试工作组接口的扩充电路板,将测试数据输入引脚、测试数据输出引脚、测试时钟引脚以及测试模式选择引脚通过线路的配置、多工器以及缓冲器的组合与控制,提供扩充联合测试工作组接口与对扩充的联合测试工作组接口进行控制,藉此可以达成提供扩展联合测试工作组连接接口以提高联合测试工作组测试需求的技术功效。

Description

提供扩充联合测试工作组接口的扩充电路板
技术领域
本发明涉及一种扩充电路板,尤其是指一种将测试数据输入引脚、测试数据输出引脚、测试时钟引脚以及测试模式选择引脚通过线路的配置、多工器以及缓冲器的组合与控制,提供扩充联合测试工作组接口与对扩充的联合测试工作组接口进行控制以提供扩充联合测试工作组接口的扩充电路板。
背景技术
一般电路的边界扫描测试(boundary scan test)或是利用边界扫描(boundaryscan)进行插槽的测试通常是通过测试访问端口控制器来进行测试,然而测试访问端口控制器一般仅提供数量有限的测试访问端口,若电路的边界扫描测试是需要大量联合测试工作组接口,则需要使用多个测试访问端口控制器,但这样子的测试成本较高,若是使用数量有限的测试访问端口控制器时,又需要耗费多余的测试时间,也有可能造成测试信号覆盖欠缺的问题。
综上所述,可知现有技术中长期以来一直存在现有测试访问端口控制器提供测试访问端口数量有限而无法满足大量测试或是满足大量测试却需要较高的测试成本的问题,因此有必要提出改进的技术手段,来解决此一问题。
发明内容
有鉴于现有技术存在现有测试访问端口控制器提供测试访问端口数量有限而无法满足大量测试或是满足大量测试却需要较高的测试成本的问题,本发明遂揭露一种提供扩充联合测试工作组接口的扩充电路板,其中:
本发明所揭露的提供扩充联合测试工作组接口的扩充电路板,其包含:联合测试工作组(Joint Test Action Group,JTAG)扩充电路板,联合测试工作组扩充电路板更包含:联合测试工作组接口以及八个扩充联合测试工作组接口。
其中,联合测试工作组接口更包含第一测试数据输入(Test Data Input,TDI)引脚、第一测试数据输出(Test Data Output,TDO)引脚、第一测试时钟(Test Clock,TCK)引脚以及第一测试模式选择(Test Mode Select,TMS)引脚;联合测试工作组接口电性连接于测试访问端口(Test Access Port,TAP)控制器的测试访问端口。
扩充联合测试工作组接口,每一个扩充联合测试工作组接口更包含第二测试数据输入引脚、第二测试数据输出引脚、第二测试时钟引脚以及第二测试模式选择。
第一测试数据输入引脚通过第一多工器(Multiplexer)分别电性连接至每一个扩充联合测试工作组接口的第二测试数据输入引脚;第一测试数据输出引脚通过第二多工器分别电性连接至每一个扩充联合测试工作组接口的第二测试数据输出引脚;每一个扩充联合测试工作组接口的第二测试数据输出引脚通过保护电阻与另一个扩充联合测试工作组接口的第二测试数据输入引脚电性连接,藉以使每一个扩充联合测试工作组接口形成串联;第一测试时钟引脚通过第一缓冲器(Buffer)分别电性连接于扩充联合测试工作组接口的第二测试时钟引脚;及第一测试模式选择引脚通过第二缓冲器分别电性连接于扩充联合测试工作组接口的第二测试模式选择引脚。
本发明所揭露的电路板如上,与现有技术之间的差异在于第一测试数据输入引脚通过第一多工器分别电性连接至每一个扩充联合测试工作组连接口的第二测试数据输入引脚,第一测试数据输出引脚通过第二多工器分别电性连接至每一个扩充联合测试工作组接口的第二测试数据输出引脚,每一个扩充联合测试工作组接口的第二测试数据输出引脚通过保护电阻与另一个扩充联合测试工作组接口的第二测试数据输入引脚电性连接,第一测试时钟引脚通过第一缓冲器分别电性连接于扩充联合测试工作组接口的第二测试时钟引脚,以及第一测试模式选择引脚通过第二缓冲器分别电性连接于扩充联合测试工作组接口的第二测试模式选择引脚,藉以通过测试访问端口控制器进行第一多工器、第二多工器、第一缓冲器以及第二缓冲器的控制以选定需要控制的扩充联合测试工作组接口,以进行后续对联合测试工作组的各种测试。
通过上述的技术手段,本发明可以达成提供扩展联合测试工作组接口以提高联合测试工作组测试需求的技术功效。
附图说明
图1以及图2绘示为本发明提供扩充联合测试工作组接口的扩充电路板的测试数据输入引脚与测试数据输出引脚电路连线示意图。
图3绘示为本发明提供扩充联合测试工作组接口的扩充电路板的测试时钟引脚电路连线示意图。
图4绘示为本发明提供扩充联合测试工作组接口的扩充电路板的测试模式选择引脚电路连线示意图。
图5绘示为本发明提供扩充联合测试工作组接口的扩充电路板的扩充电路板与测试访问端口控制器连接示意图。
【符号说明】
10 联合测试工作组扩充电路板
11 联合测试工作组接口
121 第一扩充联合测试工作组接口
122 第二扩充联合测试工作组接口
123 第三扩充联合测试工作组接口
124 第四扩充联合测试工作组接口
125 第五扩充联合测试工作组接口
126 第六扩充联合测试工作组接口
127 第七扩充联合测试工作组接口
128 第八扩充联合测试工作组接口
13 第一多工器
14 第二多工器
151 第一保护电阻
152 第二保护电阻
153 第三保护电阻
154 第四保护电阻
155 第五保护电阻
156 第六保护电阻
157 第七保护电阻
16 第一缓冲器
171 第一匹配电阻
172 第一匹配电阻
173 第一匹配电阻
174 第一匹配电阻
175 第一匹配电阻
176 第一匹配电阻
177 第一匹配电阻
178 第一匹配电阻
181 第二匹配电阻
182 第二匹配电阻
183 第二匹配电阻
184 第二匹配电阻
185 第二匹配电阻
186 第二匹配电阻
187 第二匹配电阻
188 第二匹配电阻
19 第二缓冲器
20 测试访问端口控制器
21 测试访问端口
22 控制输入输出引脚
TDI 第一测试数据输入引脚
TDO 第一测试数据输出引脚
TCK 第一测试时钟引脚
TMS 第一测试模式选择引脚
TDI_1 第二测试数据输入引脚
TDO_1 第二测试数据输出引脚
TCK_1 第二测试时钟引脚
TMS_1 第二测试模式选择
TDI_2 第二测试数据输入引脚
TDO_2 第二测试数据输出引脚
TCK_2 第二测试时钟引脚
TMS_2 第二测试模式选择
TDI_3 第二测试数据输入引脚
TDO_3 第二测试数据输出引脚
TCK_3 第二测试时钟引脚
TMS_3 第二测试模式选择
TDI_4 第二测试数据输入引脚
TDO_4 第二测试数据输出引脚
TCK_4 第二测试时钟引脚
TMS_4 第二测试模式选择
TDI_5 第二测试数据输入引脚
TDO_5 第二测试数据输出引脚
TCK_5 第二测试时钟引脚
TMS_5 第二测试模式选择
TDI_6 第二测试数据输入引脚
TDO_6 第二测试数据输出引脚
TCK_6 第二测试时钟引脚
TMS_6 第二测试模式选择
TDI_7 第二测试数据输入引脚
TDO_7 第二测试数据输出引脚
TCK_7 第二测试时钟引脚
TMS_7 第二测试模式选择
TDI_8 第二测试数据输入引脚
TDO_8 第二测试数据输出引脚
TCK_8 第二测试时钟引脚
TMS_8 第二测试模式选择
具体实施方式
以下将配合图式及实施例来详细说明本发明的实施方式,藉此对本发明如何应用技术手段来解决技术问题并达成技术功效的实现过程能充分理解并据以实施。
以下首先要说明本发明所揭露的提供扩充联合测试工作组接口的扩充电路板。
本发明所揭露的提供扩充联合测试工作组接口的扩充电路板,其包含:联合测试工作组(Joint Test Action Group,JTAG)扩充电路板10,联合测试工作组扩充电路板10更包含:联合测试工作组接口11以及第一扩充联合测试工作组接口121至第八扩充联合测试工作组接口128。
联合测试工作组扩充电路板10的联合测试工作组接口11更包含第一测试数据输入引脚TDI、第一测试数据输出引脚TDO、第一测试时钟引脚TCK以及第一测试模式选择引脚TMS,联合测试工作组扩充电路板10的联合测试工作组接口11是用以电性连接于测试访问端口(Test Access Port,TAP)控制器20的测试访问端口21。
第一扩充联合测试工作组接口121更包含第二测试数据输入引脚TDI_1、第二测试数据输出引脚TDO_1、第二测试时钟引脚TCK_1以及第二测试模式选择TMS_1。
第二扩充联合测试工作组接口122更包含第二测试数据输入引脚TDI_2、第二测试数据输出引脚TDO_2、第二测试时钟引脚TCK_2以及第二测试模式选择TMS_2。
第三扩充联合测试工作组接口123更包含第二测试数据输入引脚TDI_3、第二测试数据输出引脚TDO_3、第二测试时钟引脚TCK_3以及第二测试模式选择TMS_3。
第四扩充联合测试工作组接口124更包含第二测试数据输入引脚TDI_4、第二测试数据输出引脚TDO_4、第二测试时钟引脚TCK_4以及第二测试模式选择TMS_4。
第五扩充联合测试工作组接口125更包含第二测试数据输入引脚TDI_5、第二测试数据输出引脚TDO_5、第二测试时钟引脚TCK_5以及第二测试模式选择TMS_5。
第六扩充联合测试工作组接口126更包含第二测试数据输入引脚TDI_6、第二测试数据输出引脚TDO_6、第二测试时钟引脚TCK_6以及第二测试模式选择TMS_6。
第七扩充联合测试工作组接口127更包含第二测试数据输入引脚TDI_7、第二测试数据输出引脚TDO_7、第二测试时钟引脚TCK_7以及第二测试模式选择TMS_7。
第八扩充联合测试工作组接口128更包含第二测试数据输入引脚TDI_8、第二测试数据输出引脚TDO_8、第二测试时钟引脚TCK_8以及第二测试模式选择TMS_8。
请参考「图1」以及「图2」所示,「图1」以及「图2」绘示为本发明提供扩充联合测试工作组接口的扩充电路板的测试数据输入引脚与测试数据输出引脚电路连线示意图。
第一测试数据输入引脚TDI通过第一多工器(Multiplexer)13电性连接至第一扩充联合测试工作组接口121的第二测试数据输入引脚TDI_1;第一测试数据输入引脚TDI通过第一多工器13电性连接至第二扩充联合测试工作组接口122的第二测试数据输入引脚TDI_2;第一测试数据输入引脚TDI通过第一多工器13电性连接至第三扩充联合测试工作组接口123的第二测试数据输入引脚TDI_3;第一测试数据输入引脚TDI通过第一多工器13电性连接至第四扩充联合测试工作组接口124的第二测试数据输入引脚TDI_4;第一测试数据输入引脚TDI通过第一多工器13电性连接至第五扩充联合测试工作组接口125的第二测试数据输入引脚TDI_5;第一测试数据输入引脚TDI通过第一多工器13电性连接至第六扩充联合测试工作组接口126的第二测试数据输入引脚TDI_6;第一测试数据输入引脚TDI通过第一多工器13电性连接至第七扩充联合测试工作组接口127的第二测试数据输入引脚TDI_7;以及第一测试数据输入引脚TDI通过第一多工器13电性连接至第八扩充联合测试工作组接口128的第二测试数据输入引脚TDI_8。
第一测试数据输出引脚TDO通过第二多工器14电性连接至第一扩充联合测试工作组接口121的第二测试数据输出引脚TDO_1;第一测试数据输出引脚TDO通过第二多工器14电性连接至第二扩充联合测试工作组接口122的第二测试数据输出引脚TDO_2;第一测试数据输出引脚TDO通过第二多工器14电性连接至第三扩充联合测试工作组接口123的第二测试数据输出引脚TDO_3;第一测试数据输出引脚TDO通过第二多工器14电性连接至第四扩充联合测试工作组接口124的第二测试数据输出引脚TDO_4;第一测试数据输出引脚TDO通过第二多工器14电性连接至第五扩充联合测试工作组接口125的第二测试数据输出引脚TDO_5;第一测试数据输出引脚TDO通过第二多工器14电性连接至第六扩充联合测试工作组接口126的第二测试数据输出引脚TDO_6;第一测试数据输出引脚TDO通过第二多工器14电性连接至第一扩充联合测试工作组接口127的第二测试数据输出引脚TDO_7;以及第一测试数据输出引脚TDO通过第二多工器14电性连接至第八扩充联合测试工作组接口128的第二测试数据输出引脚TDO_8。
第一扩充联合测试工作组接口121的第二测试数据输出引脚TDO_1通过第一保护电阻151与第二扩充联合测试工作组接口122的第二测试数据输入引脚TDI_2电性连接。
第二扩充联合测试工作组接口122的第二测试数据输出引脚TDO_2通过第二保护电阻152与第三扩充联合测试工作组接口123的第二测试数据输入引脚TDI_3电性连接。
第三扩充联合测试工作组接口123的第二测试数据输出引脚TDO_3通过第三保护电阻153与第四扩充联合测试工作组接口124的第二测试数据输入引脚TDI_4电性连接。
第四扩充联合测试工作组接口124的第二测试数据输出引脚TDO_4通过第四保护电阻154与第五扩充联合测试工作组接口125的第二测试数据输入引脚TDI_5电性连接。
第五扩充联合测试工作组接口125的第二测试数据输出引脚TDO_5通过第五保护电阻155与第六扩充联合测试工作组接口126的第二测试数据输入引脚TDI_6电性连接。
第六扩充联合测试工作组接口126的第二测试数据输出引脚TDO_6通过第六保护电阻156与第七扩充联合测试工作组接口127的第二测试数据输入引脚TDI_7电性连接。
第七扩充联合测试工作组接口127的第二测试数据输出引脚TDO_7通过第七保护电阻157与第八扩充联合测试工作组接口128的第二测试数据输入引脚TDI_8电性连接。
藉以使得第一扩充联合测试工作组接口121至第八扩充联合测试工作组接口128形成串联,而上述第一保护电阻151至第七保护电阻157的电阻值介于10欧姆至100欧姆,在此仅为举例说明,并不以此局限本发明的应用范畴。
接着,请参考「图3」所示,「图3」绘示为本发明提供扩充联合测试工作组接口的扩充电路板的测试时钟引脚电路连线示意图。
第一测试时钟引脚TCK通过第一缓冲器16分别电性连接于第一扩充联合测试工作组接口121的第二测试时钟引脚TCK_1至第八扩充联合测试工作组接口128的第二测试时钟引脚TCK_8。
而第一测试时钟引脚TCK与第一缓冲器16之间分别通过第一匹配电阻171、第一匹配电阻172、第一匹配电阻173、第一匹配电阻174、第一匹配电阻175、第一匹配电阻176、第一匹配电阻177以及第一匹配电阻178电性连接,上述第一匹配电阻171、第一匹配电阻172、第一匹配电阻173、第一匹配电阻174、第一匹配电阻175、第一匹配电阻176、第一匹配电阻177以及第一匹配电阻178的电阻值为50欧姆。
第一缓冲器16与第一扩充联合测试工作组接口121的第二测试时钟引脚TCK_1之间分别通过第二匹配电阻181电性连接;第一缓冲器16与第二扩充联合测试工作组接口122的第二测试时钟引脚TCK_2之间分别通过第二匹配电阻182电性连接;第一缓冲器16与第三扩充联合测试工作组接口123的第二测试时钟引脚TCK_3之间分别通过第二匹配电阻183电性连接;第一缓冲器16与第四扩充联合测试工作组接口124的第二测试时钟引脚TCK_4之间分别通过第二匹配电阻184电性连接;第一缓冲器16与第五扩充联合测试工作组接口125的第二测试时钟引脚TCK_5之间分别通过第二匹配电阻185电性连接;第一缓冲器16与第六扩充联合测试工作组接口126的第二测试时钟引脚TCK_6之间分别通过第二匹配电阻186电性连接;第一缓冲器16与第七扩充联合测试工作组接口127的第二测试时钟引脚TCK_7之间分别通过第二匹配电阻187电性连接;以及第一缓冲器16与第八扩充联合测试工作组接口128的第二测试时钟引脚TCK_8之间分别通过第二匹配电阻188电性连接,上述第二匹配电阻181、第二匹配电阻182、第二匹配电阻183、第二匹配电阻184、第二匹配电阻185、第二匹配电阻186、第二匹配电阻187以及第二匹配电阻188的电阻值为100欧姆。
通过上述第一匹配电阻171、第一匹配电阻172、第一匹配电阻173、第一匹配电阻174、第一匹配电阻175、第一匹配电阻176、第一匹配电阻177以及第一匹配电阻178以及第二匹配电阻181、第二匹配电阻182、第二匹配电阻183、第二匹配电阻184、第二匹配电阻185、第二匹配电阻186、第二匹配电阻187以及第二匹配电阻188即可以提高信号传递时的稳定性。
第一缓冲器16更具备同时、选择或是单一致能(enable)与禁能(disable)第一扩充联合测试工作组接口121的第二测试时钟引脚TCK_1至第八扩充联合测试工作组接口128的第二测试时钟引脚TCK_8的控制功能。
具体而言,第一缓冲器16可以仅致能第一扩充联合测试工作组接口121的第二测试时钟引脚TCK_1,以及第一缓冲器16可以同时禁能第二扩充联合测试工作组接口121的第二测试时钟引脚TCK_2至第八扩充联合测试工作组接口128的第二测试时钟引脚TCK_8,在此仅为举例说明,并不以此局限本发明的应用范畴。
具体而言,第一缓冲器16可以选择致能第一扩充联合测试工作组接口121的第二测试时钟引脚TCK_1以及第三扩充联合测试工作组接口123的第二测试时钟引脚TCK_3,以及第一缓冲器16可以同时禁能第二扩充联合测试工作组接口121的第二测试时钟引脚TCK_2、第四扩充联合测试工作组接口124的第二测试时钟引脚TCK_4至第八扩充联合测试工作组接口128的第二测试时钟引脚TCK_8,在此仅为举例说明,并不以此局限本发明的应用范畴。
接着,请参考「图4」所示,「图4」绘示为本发明提供扩充联合测试工作组接口的扩充电路板的测试模式选择引脚电路连线示意图。
第一测试模式选择引脚TMS通过第二缓冲器19电性连接于第一扩充联合测试工作组接口121的第二测试模式选择引脚TMS_1;第一测试模式选择引脚TMS通过第二缓冲器19电性连接于第二扩充联合测试工作组接口122的第二测试模式选择引脚TMS_2;第一测试模式选择引脚TMS通过第二缓冲器19电性连接于第三扩充联合测试工作组接口123的第二测试模式选择引脚TMS_3;第一测试模式选择引脚TMS通过第二缓冲器19电性连接于第四扩充联合测试工作组接口124的第二测试模式选择引脚TMS_4;第一测试模式选择引脚TMS通过第二缓冲器19电性连接于第五扩充联合测试工作组接口125的第二测试模式选择引脚TMS_5;第一测试模式选择引脚TMS通过第二缓冲器19电性连接于第六扩充联合测试工作组接口126的第二测试模式选择引脚TMS_6;第一测试模式选择引脚TMS通过第二缓冲器19电性连接于第七扩充联合测试工作组接口127的第二测试模式选择引脚TMS_7;以及第一测试模式选择引脚TMS通过第二缓冲器19电性连接于第八扩充联合测试工作组接口128的第二测试模式选择引脚TMS_8。
接着,请参考「图5」所示,「图5」绘示为本发明提供扩充联合测试工作组接口的扩充电路板的扩充电路板与测试访问端口控制器连接示意图。
通过上述联合测试工作组扩充电路板10的联合测试工作组接口11中第一测试数据输入引脚TDI、第一测试数据输出引脚TDO、第一测试时钟引脚TCK以及第一测试模式选择引脚TMS与第一扩充联合测试工作组接口121中第二测试数据输入引脚TDI_1、第二测试数据输出引脚TDO_1、第二测试时钟引脚TCK_1以及第二测试模式选择TMS_1至第八扩充联合测试工作组接口128中第二测试数据输入引脚TDI_8、第二测试数据输出引脚TDO_8、第二测试时钟引脚TCK_8以及第二测试模式选择TMS_8的电性连接配置。
即可通过测试访问端口控制器20的控制输入输出引脚22进行控制信号的输入,并通过测试访问端口控制器20的测试访问端口21对第一多工器13、第二多工器14、第一缓冲器16以及第二缓冲器19分别进行控制,藉以选定需要控制的第一扩充联合测试工作组接口121至第八扩充联合测试工作组接口128,以进行后续对联合测试工作组的各种测试。
综上所述,可知本发明与现有技术之间的差异在于第一测试数据输入引脚通过第一多工器分别电性连接至每一个扩充联合测试工作组接口的第二测试数据输入引脚,第一测试数据输出引脚通过第二多工器分别电性连接至每一个扩充联合测试工作组接口的第二测试数据输出引脚,每一个扩充联合测试工作组接口的第二测试数据输出引脚通过保护电阻与另一个扩充联合测试工作组接口的第二测试数据输入引脚电性连接,第一测试时钟引脚通过第一缓冲器分别电性连接于扩充联合测试工作组接口的第二测试时钟引脚,以及第一测试模式选择引脚通过第二缓冲器分别电性连接于扩充联合测试工作组接口的第二测试模式选择引脚,藉以通过测试访问端口控制器进行第一多工器、第二多工器、第一缓冲器以及第二缓冲器的控制以选定需要控制的扩充联合测试工作组接口,以进行后续对联合测试工作组的各种测试。
藉由此一技术手段可以来解决现有技术所存在现有测试访问端口控制器提供测试访问端口数量有限而无法满足大量测试或是满足大量测试却需要较高的测试成本的问题,进而达成提供扩展联合测试工作组接口以提高联合测试工作组测试需求的技术功效。
虽然本发明所揭露的实施方式如上,惟所述的内容并非用以直接限定本发明的专利保护范围。任何本发明所属技术领域中的技术人员,在不脱离本发明所揭露的精神和范围的前提下,可以在实施的形式上及细节上作些许的更动。本发明的专利保护范围,仍须以所附的权利要求书所界定者为准。

Claims (9)

1.一种提供扩充联合测试工作组接口的扩充电路板,其特征在于,包含:
一联合测试工作组接口,用以电性连接于一测试访问端口控制器的一测试访问端口,所述联合测试工作组接口更包含一第一测试数据输入引脚、一第一测试数据输出引脚、一第一测试时钟引脚以及一第一测试模式选择引脚;及
八个扩充联合测试工作组接口,每一个扩充联合测试工作组接口更包含一第二测试数据输入引脚、一第二测试数据输出引脚、一第二测试时钟引脚以及一第二测试模式选择;
其中,所述第一测试数据输入引脚通过一第一多工器分别电性连接至每一个扩充联合测试工作组接口的所述第二测试数据输入引脚;
所述第一测试数据输出引脚通过一第二多工器分别电性连接至每一个扩充联合测试工作组接口的所述第二测试数据输出引脚;
每一个扩充联合测试工作组接口的所述第二测试数据输出引脚通过一保护电阻与另一个扩充联合测试工作组接口的所述第二测试数据输入引脚电性连接,藉以使每一个扩充联合测试工作组接口形成串联;
所述第一测试时钟引脚通过一第一缓冲器分别电性连接于所述扩充联合测试工作组接口的所述第二测试时钟引脚;及
所述第一测试模式选择引脚通过一第二缓冲器分别电性连接于所述扩充联合测试工作组接口的所述第二测试模式选择引脚。
2.如权利要求1所述的提供扩充联合测试工作组接口的扩充电路板,其特征在于,所述第一缓冲器与所述第一测试时钟引脚之间通过一第一匹配电阻电性连接。
3.如权利要求2所述的提供扩充联合测试工作组接口的扩充电路板,其特征在于,所述第一匹配电阻的电阻值为50欧姆。
4.如权利要求1所述的提供扩充联合测试工作组接口的扩充电路板,其特征在于,所述第一缓冲器与所述第二测试时钟引脚之间通过一第二匹配电阻电性连接。
5.如权利要求4所述的提供扩充联合测试工作组接口的扩充电路板,其特征在于,所述第二匹配电阻的电阻值为100欧姆。
6.如权利要求1所述的提供扩充联合测试工作组接口的扩充电路板,其特征在于,所述第一缓冲器具备同时、选择或单一的致能与禁能所述第二测试时钟引脚的控制功能。
7.如权利要求1所述的提供扩充联合测试工作组接口的扩充电路板,其特征在于,所述保护电阻的电阻值介于10欧姆至100欧姆。
8.如权利要求1所述的提供扩充联合测试工作组接口的扩充电路板,其特征在于,所述测试访问端口控制器更包含一控制输入输出引脚。
9.如权利要求8所述的提供扩充联合测试工作组接口的扩充电路板,其特征在于,所述控制输入输出引脚用以控制所述第一多工器、所述第二多工器、所述第一缓冲器以及所述第二缓冲器以选定需要控制的所述扩充联合测试工作组接口。
CN201611127661.6A 2016-12-09 2016-12-09 提供扩充联合测试工作组接口的扩充电路板 Active CN108226740B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611127661.6A CN108226740B (zh) 2016-12-09 2016-12-09 提供扩充联合测试工作组接口的扩充电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611127661.6A CN108226740B (zh) 2016-12-09 2016-12-09 提供扩充联合测试工作组接口的扩充电路板

Publications (2)

Publication Number Publication Date
CN108226740A CN108226740A (zh) 2018-06-29
CN108226740B true CN108226740B (zh) 2020-06-02

Family

ID=62638627

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611127661.6A Active CN108226740B (zh) 2016-12-09 2016-12-09 提供扩充联合测试工作组接口的扩充电路板

Country Status (1)

Country Link
CN (1) CN108226740B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114077564B (zh) * 2020-08-17 2024-03-29 英业达科技有限公司 C型通用串行总线转接板

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568492A (en) * 1994-06-06 1996-10-22 Motorola, Inc. Circuit and method of JTAG testing multichip modules
CN1180412A (zh) * 1995-12-08 1998-04-29 三星电子株式会社 利用在卡上装有联合测试执行组逻辑的***卡对总线进行联合测试执行组测试
US6766486B2 (en) * 2000-12-05 2004-07-20 Intel Corporation Joint test action group (JTAG) tester, such as to test integrated circuits in parallel
CN1729401A (zh) * 2002-12-20 2006-02-01 皇家飞利浦电子股份有限公司 通过单个测试访问端口连接多个测试访问端口控制器
CN101071155A (zh) * 2006-05-08 2007-11-14 中兴通讯股份有限公司 一种可实现边界扫描多链路测试的装置及方法
CN101118274A (zh) * 2006-07-31 2008-02-06 大唐移动通信设备有限公司 多功能联合测试行动组链装置
CN101501646A (zh) * 2005-03-21 2009-08-05 德克萨斯仪器股份有限公司 优化的jtag接口
CN101592708A (zh) * 2009-06-18 2009-12-02 中兴通讯股份有限公司 用于实现链式测试的方法和装置及连接电路
CN101694514A (zh) * 2009-10-28 2010-04-14 中兴通讯股份有限公司 一种基于jtag的便携式单板诊断***及方法
CN102621483A (zh) * 2012-03-27 2012-08-01 中国人民解放军国防科学技术大学 多链路并行边界扫描测试装置及方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568492A (en) * 1994-06-06 1996-10-22 Motorola, Inc. Circuit and method of JTAG testing multichip modules
CN1180412A (zh) * 1995-12-08 1998-04-29 三星电子株式会社 利用在卡上装有联合测试执行组逻辑的***卡对总线进行联合测试执行组测试
US6766486B2 (en) * 2000-12-05 2004-07-20 Intel Corporation Joint test action group (JTAG) tester, such as to test integrated circuits in parallel
CN1729401A (zh) * 2002-12-20 2006-02-01 皇家飞利浦电子股份有限公司 通过单个测试访问端口连接多个测试访问端口控制器
CN101501646A (zh) * 2005-03-21 2009-08-05 德克萨斯仪器股份有限公司 优化的jtag接口
CN101071155A (zh) * 2006-05-08 2007-11-14 中兴通讯股份有限公司 一种可实现边界扫描多链路测试的装置及方法
CN101118274A (zh) * 2006-07-31 2008-02-06 大唐移动通信设备有限公司 多功能联合测试行动组链装置
CN101592708A (zh) * 2009-06-18 2009-12-02 中兴通讯股份有限公司 用于实现链式测试的方法和装置及连接电路
CN101694514A (zh) * 2009-10-28 2010-04-14 中兴通讯股份有限公司 一种基于jtag的便携式单板诊断***及方法
CN102621483A (zh) * 2012-03-27 2012-08-01 中国人民解放军国防科学技术大学 多链路并行边界扫描测试装置及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于JTAG接口电路测试与故障诊断***的硬件电路设计;陈东;《中国优秀硕士学位论文全文数据库信息科技辑》;20140515;第I140-437页 *

Also Published As

Publication number Publication date
CN108226740A (zh) 2018-06-29

Similar Documents

Publication Publication Date Title
US20240094280A1 (en) Tsv testing
US20130151898A1 (en) Electronic connection quality test device for universal serial bus interfaces
US8024630B2 (en) Debugging module for electronic device and method thereof
US20180239856A1 (en) Field-programmable gate array based emulation system and method therefor
JP2022043194A (ja) フルパッドカバレッジバウンダリスキャン
CN111104278A (zh) Sas连接器导通检测***及其方法
CN101592708A (zh) 用于实现链式测试的方法和装置及连接电路
CN100530848C (zh) 具计数功能的连接器装置
CN111104279B (zh) Sas连接器导通检测***及其方法
CN108226740B (zh) 提供扩充联合测试工作组接口的扩充电路板
KR102577213B1 (ko) 집적 회로에서의 동적 스캔 체인 재구성
CN104090225B (zh) 测试芯片管脚连通性的电路
US7653505B1 (en) Method and apparatus for testing a controlled impedance buffer
TWI609185B (zh) 提供擴充聯合測試工作群組介面的擴充電路板
CN102478853B (zh) 矩阵式通用输入输出引脚的测试装置
CN110780183B (zh) 一种用于jtag边界扫描测试的接口电路
US7231572B2 (en) Method and circuit for parametric testing of integrated circuits with an exclusive-or logic tree
CN109753394B (zh) 一种实时调试固件配置信息的电路及方法
CN208953913U (zh) Dsp芯片选择电路、装置、控制***及电器设备
CN114280520A (zh) 集成电路测试***的数字通道多参数并行校准装置
CA1296110C (en) Reconfigurable register bit-slice for self-test
CN110118921B (zh) 集成电路输入端测试装置及集成电路
US7138792B2 (en) Programmable power personality card
TW201723518A (zh) 具聯合測試工作群組訊號串接電路設計的測試電路板
CN110781049A (zh) 一种jtag链路自动识别与拓展装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant