CN208953913U - Dsp芯片选择电路、装置、控制***及电器设备 - Google Patents
Dsp芯片选择电路、装置、控制***及电器设备 Download PDFInfo
- Publication number
- CN208953913U CN208953913U CN201821259381.5U CN201821259381U CN208953913U CN 208953913 U CN208953913 U CN 208953913U CN 201821259381 U CN201821259381 U CN 201821259381U CN 208953913 U CN208953913 U CN 208953913U
- Authority
- CN
- China
- Prior art keywords
- chip
- pin
- selection
- dsp chip
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005611 electricity Effects 0.000 claims description 5
- 230000008901 benefit Effects 0.000 claims description 3
- 238000012360 testing method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本实用新型涉及一种DSP芯片选择电路、装置、控制***及电器设备,所述芯片选择电路包括JTAG接口、选择开关和至少两个芯片;所述选择开关包括选择端和至少两个输出端口;所述芯片包括TRST引脚;各所述芯片的TRST引脚各自与所述选择开关不同的输出端口相连接,且每个所述芯片的TRST引脚仅与所述选择开关的一个输出端口相连接;所述JTAG接口的TRST引脚与所述选择开关的选择端相连接。通过本申请电路或装置或控制***或电器设备能够实现多个芯片共用一个JTAG接口的功能,能够有效节省成本。
Description
技术领域
本实用新型涉及芯片控制技术领域,具体涉及一种DSP芯片选择电路、装置、控制***及电器设备。
背景技术
随着电器的应用普及,越来越多的电器投入使用,而电器实现其自身功能的过程中往往会需要借助数字信号处理来完成一些操作。
进行数字信号处理时大多采用DSP(Digital Signal Processing,数字信号处理)芯片来实现,而DSP芯片会需要通过仿真器烧写程序或是在线仿真测试,此时DSP芯片则需要工作在JTAG接口(Joint Test Action Group,联合测试工作组)测试模式。其中,DSP芯片上的TRST引脚的电平决定了DSP芯片的工作方式。当DSP芯片工作在正常模式时,需要TRST引脚保持低电平;当需要用仿真器烧写程序或在线仿真测试时,DSP芯片需工作在JTAG接口测试模式,此时TRST引脚保持高电平。同时DSP芯片在TRST引脚处设置有内部下拉电阻,保证在正常模式时,TRST引脚保持低电平。当连接上仿真器后,仿真器对TRST引脚输入高电平,DSP芯片工作在JTAG接口测试模式。
传统的印制电路板(Printed Circuit Board,PCB)上只安装有一块DSP芯片和一个JTAG接口。随着技术的不断发展,电器的功能越来越丰富,而电器的控制算法的复杂度不断增加,从而一块PCB板上可能需要搭载多个DSP芯片。相关技术中则是一个DSP芯片对应一个JTAG接口,因此在对多个DSP 芯片进行烧写程序时需要通过多个JTAG接口与仿真器连接,导致成本较高。
实用新型内容
有鉴于此,本实用新型的目的在于克服现有技术的不足,提供一种DSP芯片选择电路、装置、控制***及电器设备。
为实现以上目的,本实用新型采用如下技术方案:
一种DSP芯片选择电路,包括:
JTAG接口、选择开关和至少两个芯片;所述选择开关包括选择端和至少两个输出端口;所述芯片包括TRST引脚;
各所述芯片的TRST引脚各自与所述选择开关不同的输出端口相连接,且每个所述芯片的TRST引脚仅与所述选择开关的一个输出端口相连接;
所述JTAG接口的TRST引脚与所述选择开关的选择端相连接。
可选的,所述选择开关为数据选择开关,所述数据选择开关包括:选择端和至少两个输出端口。
可选的,所述数据选择开关还包括输入端;
所述DSP芯片选择电路还包括:
选择信号输入模块;
所述选择信号输入模块与所述数据选择开关的输入端相连接,用于输入对所述芯片进行选择的选择信号。
可选的,所述选择信号输入模块包括:拨码开关;所述拨码开关的编码种类数至少达到所述数据选择开关的输出端口的数目。
可选的,所述拨码开关与公共端电源相连接。
可选的,所述芯片的个数为3,所述选择开关的输出端口的个数不少于所述芯片的个数。
可选的,所述芯片设置有第一下拉电阻,所述第一下拉电阻与所述芯片的 TRST引脚连接。
可选的,所述第一下拉电阻接地。
可选的,所述数据选择开关的输入端包括至少两个地址引脚。
可选的,还包括:所述数据选择开关的输入端的各地址引脚各自连接有第二下拉电阻。
可选的,所述第二下拉电阻的个数与所述地址引脚的个数相同。
可选的,所述第二下拉电阻接地。
可选的,所述芯片还包括VCC引脚、TCK引脚、TDI引脚和TMS引脚;
所述芯片的VCC引脚与所述JTAG接口的VCC电源引脚相连接;
所述芯片的TCK引脚与所述JTAG接口的TCK引脚相连接;
所述芯片的TDI引脚与所述JTAG接口的TDI引脚相连接;
所述芯片的TMS引脚与所述JTAG接口的TMS引脚相连接。
一种DSP芯片选择装置,包括:如上述所述的DSP芯片选择电路。
一种DSP芯片控制***,包括:仿真器、及与所述仿真器相连接的如上述所述的DSP芯片选择电路;或者,仿真器、及与所述仿真器相连接的如上述所述的DSP芯片选择装置。
一种电器设备,包括:如上述所述的DSP芯片选择电路;
或如上述所述的DSP芯片选择装置。
本申请提供的技术方案可以包括以下有益效果:
本实用新型公开一种DSP芯片选择电路,该电路包括JTAG接口、选择开关和至少两个芯片;所述选择开关包括选择端和至少两个输出端口;所述芯片包括TRST引脚;各所述芯片的TRST引脚各自与所述选择开关不同的输出端口相连接,且每个所述芯片的TRST引脚仅与所述选择开关的一个输出端口相连接;所述JTAG接口的TRST引脚与所述选择开关的选择端相连接。当需要对至少两个芯片中的某一个芯片进行程序烧写时,则通过选择开关连接所述 JTAG接口的TRST引脚与待进行程序烧写的芯片的TRST引脚,当该芯片与 JTAG接口相连接后,该芯片通过JTAG接口与仿真器相连接,仿真器进而对该芯片进行程序烧写。通过本申请电路依据的选择开关能够从多个芯片中选择一个与JTAG接口相连接,能够实现多个芯片共用一个JTAG接口的功能。本申请中芯片选择电路仅需一个JTAG接口即可实现多个芯片与一个仿真器的连接,能够有效节省成本。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是根据一示例性实施例示出的一种DSP芯片选择电路的结构示意图;
图2是根据二示例性实施例示出的一种DSP芯片选择电路的结构示意图;
图3是根据三示例性实施例示出的一种DSP芯片控制***的结构示意图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚,下面将对本实用新型的技术方案进行详细的描述。显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所得到的所有其它实施方式,都属于本实用新型所保护的范围。
图1是根据一示例性实施例示出的一种DSP芯片选择电路的结构示意图;如图1所示,一种DSP芯片选择电路,包括:
JTAG接口3、选择开关2和至少两个芯片1;所述选择开关2包括选择端 b和至少两个输出端口a;所述芯片包括TRST引脚;
各所述芯片1的TRST引脚各自与所述选择开关2不同的输出端口a相连接,且每个所述芯片1的TRST引脚仅与所述选择开关2的一个输出端口a相连接;
所述JTAG接口3的TRST引脚与所述选择开关2的选择端b相连接。
其中,若所述芯片的个数为3,所述选择开关的输出端口a的个数不少于所述芯片的个数。同时芯片设置有第一下拉电阻,所述第一下拉电阻与所述芯片的TRST引脚连接,第一下拉电阻接地。
在上述基础上,选择开关可以为数据选择开关或者第二拨码开关;
当所述选择开关为数据选择开关,所述数据选择开关包括:输入端、选择端和至少两个输出端口;所述DSP芯片选择电路还包括:选择信号输入模块;
所述选择信号输入模块与所述数据选择开关的输入端相连接,用于输入对所述芯片进行选择的选择信号。
其中,所述选择信号输入模块可以为拨码开关;所述拨码开关的编码种类数至少达到所述数据选择开关的输出端口的数目;拨码开关与公共端电源相连接。
数据选择开关的输入端包括至少两个地址引脚,数据选择开关的输入端的各地址引脚各自连接有第二下拉电阻,当芯片未与JTAG接口相连接时,通过第一下拉电阻给芯片提供一个低电平,使其处于正常工作状态。当数据选择开关通过第二下拉电阻接收低电平时,则标明此时没有选择芯片。
当所述选择开关为第二拨码开关;所述第二拨码开关包括公共端和至少两个输出引脚;
所述第二拨码开关的公共端与所述JTAG接口的TRST引脚相连接;
各所述芯片的TRST引脚各自与所述第二拨码开关不同的输出引脚相连接,且每个所述芯片的TRST引脚仅与所述第二拨码开关的一个输出引脚相连接;其中,第二拨码开关的输出引脚的个数至少为所述芯片的个数。
采用上述电路能实现多个芯片1放置在同一块PCB板上时,将各芯片1的 TRST引脚与一个选择开关的不同的输出端口相连接,一个芯片对应一个输出端口,选择开关的选择端与JTAG接口相连接,以此实现通过选择开关2对多个芯片1进行选择,从而达到1个JTAG接口对应多个芯片1的目的,多个芯片存在的情况下只需一个JTAG接口即可实现芯片与仿真器的连接,极大地降低了成本,且本申请中电路结构简单,便于操作。
现以芯片为DSP芯片为例对本申请电路进行进一步的介绍。图2是根据另一示例性实施例示出的一种DSP芯片选择电路的结构示意图;如图2所示,一种DSP芯片选择电路,包括:
JTAG接口3、选择信号输入模块、数据选择开关2和至少两个DSP芯片1;现以DSP芯片为3个、选择信号输入模块包括:拨码开关4为例进行说明:
所述数据选择开关2包括输出端口D1、D2、D3和D0,选择端和输入端 A1、A2;
其中3个DSP芯片的VCC、TCK、TDI、TDO和TMS引脚均通过JTAG 接口3与仿真器直接连接,DSP芯片的VCC引脚与所述JTAG接口的VCC (3.3V)电源引脚相连接;所述DSP芯片的TCK引脚与所述JTAG接口的TCK 引脚相连接;所述DSP芯片的TDI引脚与所述JTAG接口的TDI引脚相连接;所述DSP芯片的TMS引脚与所述JTAG接口的TMS引脚相连接;JTAG接口 3的TRST引脚与所述数据选择开关2的选择端相连接;数据选择开关2的输入端与拨码开关4相连接,用于输入对所述DSP芯片进行选择的选择信号。拨码开关4与公共端电源相连接,用于提供高电平。
本申请采用了一个4通道的数据选择开关。给数据选择开关的A1,A2地址引脚接入高电平Vcc,中间用拨码开关隔开(拨码开关有两档,一挡导通,另一挡断开),当拨码开关的其中一挡导通时,表示该档对应的地址引脚收到高电平1,拨码开关的其中一挡断开时,表示该档对应的地址引脚收到低电平0。 6为第二下拉电阻,当拨码开关4全部断开时,多路选择开关的地址引脚A1, A2均与第二下拉电阻连接,被下拉至低电平,收到地址为00,因此D0通道被选通,没有DSP芯片被选中。同理,若想选中第2个DSP芯片,则应将拨码开关的左边拨为闭合,右边拨为断开,使地址为10,则通道D2被选通。
如图中所示,数据选择开关的D1、D2、D3通道分别对应1个DSP芯片,当数据选择开关的地址引脚A1,A2收到信号01,10,11时,相应的D1,D2,D3输出通道被选通,对应的DSP芯片上TRST引脚与仿真器连接,可对对应的DSP芯片进行程序烧写或在线仿真测试;当A1,A2收到00时,D0被选通,所有的DSP芯片均不连接仿真器,此时所有的DSP芯片上TRST引脚被第一下拉电阻5拉为低电平,工作于正常模式。其中,地址引脚收到的信号可通过人为控制拨码开关来实现。
所述内部下拉电阻分别与各DSP芯片的TRST引脚连接,所述内部下拉电阻接地。
需要注意的是图2仅为3个DSP的情况,当DSP芯片数量更多时,可以采用通道更多的数据选择开关。
采用上述电路能够当3个所述DSP芯片1放置在同一块PCB板上时,将各所述DSP芯片1的TRST引脚与一个所述数据选择开关2相连接,实现一个数据选择开关2对3个DSP芯片1进行片选,从而达到1个JTAG接口3对应多个所述DSP芯片1的目的,由于此电路中只需要一个JTAG接口即可实现多个DSP芯片共用一个JTAG接口的功能,减少了JTAG接口的数量,极大地降低了成本,且操作简单快捷、结构简单,体积小。
图3是根据一示例性实施例示出的一种DSP芯片控制***的结构示意图;如图3所示,一种DSP芯片控制***,包括:仿真器5、及与所述仿真器5相连接的如上述所述的DSP芯片选择电路。
现具体对电路进行说明:图中各个芯片1通过JTAG接口3与所述仿真器 5连接。本申请电路所述选择开关2的多个输出端口a分别对应连接1个芯片1,选择端b连接JTAG接口3,通过选择开关2能够使对应的待选择芯片1的TRST 引脚与JTAG接口3的TRST引脚连通,进而该芯片1与仿真器5导通,能够对对应的芯片1进行程序烧写或在线仿真测试;当选择开关2并未与任何一个芯片1连接时,所有的芯片1均不连接所述仿真器5,此时所有的芯片1上TRST 引脚被内部下拉电阻拉为低电平,工作于正常模式。
该***能使多个芯片1共用一个JTAG接口2进行程序烧写和在线仿真测试,有效节约了PCB板空间和成本。另外,通过硬件电路实现,具有更高的适应性和可靠性,具有较高的使用价值。
本申请还提供一种DSP芯片选择装置,包括:如上述所述的DSP芯片选择电路。
在此基础上,本申请中还提供了另外一个实施例:一种芯片控制***包括:仿真器、及与所述仿真器相连接的上述所述DSP芯片选择装置。本实施例中,由于采用了以上所述的DSP芯片选择装置,因此,具有相类似的有益效果,此处不再赘述。
本申请的一个实施例还提供一种电器设备,包括:如上述所述的DSP芯片选择电路。本实施例中,由于采用了以上所述的DSP芯片选择电路,因此,具有相类似的有益效果,此处不再赘述。
可以理解的是,上述各实施例中相同或相似部分可以相互参考,在一些实施例中未详细说明的内容可以参见其他实施例中相同或相似的内容。
尽管上面已经示出和描述了本申请的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本申请的限制,本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。
可以理解的是,上述各实施例中相同或相似部分可以相互参考,在一些实施例中未详细说明的内容可以参见其他实施例中相同或相似的内容。
尽管上面已经示出和描述了本实用新型的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本实用新型的限制,本领域的普通技术人员在本实用新型的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (16)
1.一种DSP芯片选择电路,其特征在于,包括:
JTAG接口、选择开关和至少两个芯片;所述选择开关包括选择端和至少两个输出端口;所述芯片包括TRST引脚;
各所述芯片的TRST引脚各自与所述选择开关不同的输出端口相连接,且每个所述芯片的TRST引脚仅与所述选择开关的一个输出端口相连接;
所述JTAG接口的TRST引脚与所述选择开关的选择端相连接。
2.根据权利要求1所述的DSP芯片选择电路,其特征在于,所述选择开关为数据选择开关,所述数据选择开关包括:选择端和至少两个输出端口。
3.根据权利要求2所述的DSP芯片选择电路,其特征在于,所述数据选择开关还包括输入端;
所述DSP芯片选择电路还包括:
选择信号输入模块;
所述选择信号输入模块与所述数据选择开关的输入端相连接,用于输入对所述芯片进行选择的选择信号。
4.根据权利要求3所述的DSP芯片选择电路,其特征在于,所述选择信号输入模块包括:拨码开关;所述拨码开关的编码种类数至少达到所述数据选择开关的输出端口的数目。
5.根据权利要求4所述的DSP芯片选择电路,其特征在于,所述拨码开关与公共端电源相连接。
6.根据权利要求1所述的DSP芯片选择电路,其特征在于,所述芯片的个数为3,所述选择开关的输出端口的个数不少于所述芯片的个数。
7.根据权利要求1所述的DSP芯片选择电路,其特征在于,所述芯片设置有第一下拉电阻,所述第一下拉电阻与所述芯片的TRST引脚连接。
8.根据权利要求7所述的DSP芯片选择电路,其特征在于,所述第一下拉电阻接地。
9.根据权利要求2所述的DSP芯片选择电路,其特征在于,所述数据选择开关的输入端包括至少两个地址引脚。
10.根据权利要求9所述的DSP芯片选择电路,其特征在于,还包括:所述数据选择开关的输入端的各地址引脚各自连接有第二下拉电阻。
11.根据权利要求10所述的DSP芯片选择电路,其特征在于,所述第二下拉电阻的个数与所述地址引脚的个数相同。
12.根据权利要求10所述的DSP芯片选择电路,其特征在于,所述第二下拉电阻接地。
13.根据权利要求1所述的DSP芯片选择电路,其特征在于,
所述芯片还包括VCC引脚、TCK引脚、TDI引脚和TMS引脚;
所述芯片的VCC引脚与所述JTAG接口的VCC电源引脚相连接;
所述芯片的TCK引脚与所述JTAG接口的TCK引脚相连接;
所述芯片的TDI引脚与所述JTAG接口的TDI引脚相连接;
所述芯片的TMS引脚与所述JTAG接口的TMS引脚相连接。
14.一种DSP芯片选择装置,其特征在于,包括:如权利要求1-13任一项所述的DSP芯片选择电路。
15.一种DSP芯片控制***,其特征在于,包括:仿真器、及与所述仿真器相连接的如权利要求1-13任一项所述的DSP芯片选择电路;
或者,仿真器、及与所述仿真器相连接的如权利要求14所述的DSP芯片选择装置。
16.一种电器设备,其特征在于,包括:如权利要求1-13任一项所述的DSP 芯片选择电路;
或如权利要求14所述的DSP芯片选择装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821259381.5U CN208953913U (zh) | 2018-08-06 | 2018-08-06 | Dsp芯片选择电路、装置、控制***及电器设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821259381.5U CN208953913U (zh) | 2018-08-06 | 2018-08-06 | Dsp芯片选择电路、装置、控制***及电器设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208953913U true CN208953913U (zh) | 2019-06-07 |
Family
ID=66733194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201821259381.5U Active CN208953913U (zh) | 2018-08-06 | 2018-08-06 | Dsp芯片选择电路、装置、控制***及电器设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208953913U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109062099A (zh) * | 2018-08-06 | 2018-12-21 | 珠海格力电器股份有限公司 | Dsp芯片选择电路及相关设备 |
-
2018
- 2018-08-06 CN CN201821259381.5U patent/CN208953913U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109062099A (zh) * | 2018-08-06 | 2018-12-21 | 珠海格力电器股份有限公司 | Dsp芯片选择电路及相关设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN209692733U (zh) | 一种基于射频开关矩阵的射频器件自动调试装置 | |
CN109062099A (zh) | Dsp芯片选择电路及相关设备 | |
CN104020372B (zh) | 带通信模块的采集终端设备通信接口带载能力测试仪 | |
CN202255416U (zh) | 导电环自动检测*** | |
CN107544001B (zh) | 航天器热试验电缆用的绝缘测试设备 | |
CN103267940B (zh) | 多模块平行测试*** | |
CN107783025A (zh) | 一种基于芯片端口电流驱动能力的测试***及方法 | |
CN105675925B (zh) | 一种适用于电子产品的单级开关级联故障注入接口适配器 | |
CN102854430B (zh) | 多芯电缆混线、断线测试方法及测试*** | |
CN105548863B (zh) | 一种板级多芯片jtag链互联的结构及方法 | |
CN105425044A (zh) | 矩阵自动阻抗测试仪及测试方法 | |
CN208953913U (zh) | Dsp芯片选择电路、装置、控制***及电器设备 | |
CN105954623B (zh) | 一种通用频率源类插件的调测***及其测试方法 | |
CN208689572U (zh) | 一种多功能综合调试电路板卡 | |
CN207098596U (zh) | 一种bms断线保护电路 | |
CN203164404U (zh) | 安规测试仪的集约化测试*** | |
CN207924050U (zh) | 电容批量巡检与测试的外延装置 | |
CN102064050B (zh) | 矩阵开关 | |
CN208596549U (zh) | 边界测试电路及存储器 | |
CN207571730U (zh) | 一种调试切换电路及调试电路板 | |
CN208110030U (zh) | 一种电表通信模块的通信测试板 | |
CN105068482A (zh) | 实现cpld在线编程和离线编程的控制方法和控制电路 | |
CN106224763B (zh) | Lng加气机多机互联的单总线控制装置及方法 | |
CN207851546U (zh) | 一种io开关量扩展电路 | |
CN110109006A (zh) | 一种jtag电平转接板、单板及单板调试*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |