CN110781049A - 一种jtag链路自动识别与拓展装置 - Google Patents
一种jtag链路自动识别与拓展装置 Download PDFInfo
- Publication number
- CN110781049A CN110781049A CN201911205174.0A CN201911205174A CN110781049A CN 110781049 A CN110781049 A CN 110781049A CN 201911205174 A CN201911205174 A CN 201911205174A CN 110781049 A CN110781049 A CN 110781049A
- Authority
- CN
- China
- Prior art keywords
- jtag
- connector
- pcb
- pin
- link
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供一种JTAG链路自动识别与拓展装置，包括至少两个PCB，每个PCB上均设有第一JTAG连接器、第二JTAG连接器、二选一芯片以及由至少一个JTAG器件串联而成的JTAG子链路。本发明通过两个相邻PCB中的第一个PCB上的第二JTAG连接器与第二个PCB上的第一JTAG连接器的断开与连接来改变二选一芯片的控制信号输入，进而自动调整JTAG链路的长度，无需软件控制，并且可以根据需求，针对性地选择测试对象的范围，为使用者提供更多的可选择性。
Description
技术领域
本发明涉及PCB板间JTAG链路的级联技术领域，具体是一种JTAG链路自动识别与拓展装置。
背景技术
JTAG(Joint Test Action Group，联合测试工作组)是一种国际标准测试协议，主要用于芯片内部测试。目前，很多比较复杂的器件都支持JTAG协议，如DSP、FPGA等器件，一般将这种支持JTAG协议的器件称为JTAG器件。通过JTAG连接器可以很方便地对JTAG器件进行下载和调试。
当电路中含有多个JTAG器件时，如果为每个JTAG器件都单独设置一个JTAG连接器将大大增加电路所占用的空间。一种解决办法是将电路中的多个JTAG器件串联成JTAG链路(即TDI连接TDO连接TDI的方式，形成一个非闭合的JTAG链路，其中，该JTAG链路中未和其它JTAG器件的TDO引脚串联的JTAG器件可以称为该JTAG链路的首位JTAG器件，该JTAG链路中未和其它JTAG器件的TDI引脚串联的JTAG器件可以称为该JTAG链路的末位JTAG器件)，则通过一个JTAG连接器就可完成对各JTAG器件的下载和调试，并且还可以通过JTAG链路测试各JTAG器件之间的连通性。
目前行业中根据JTAG链路衍生了多种应用场合，但现有的PCB板间JTAG链路的级联和调整方案需要借助软件进行控制，不能自动识别与调整JTAG链路的长度，只能实现固定的JTAG最大链路，具有一定的约束性。而且在使用过程中，更多地倾向于电路从整体到局部各阶段均可以实现级联，但现有方案无法满足局部电路调试的需求。
发明内容
本发明的目的在于提供一种JTAG链路自动识别与拓展装置，该装置无需借助软件就能够实现PCB板间JTAG链路的级联，自动识别与调整JTAG链路的长度。
本发明的技术方案为：
一种JTAG链路自动识别与拓展装置，包括至少两个PCB，每个PCB上均设有第一JTAG连接器、第二JTAG连接器、二选一芯片以及由至少一个JTAG器件串联而成的JTAG子链路；
当两个相邻PCB中的第一个PCB上的第二JTAG连接器与第二个PCB上的第一JTAG连接器断开时，所述二选一芯片的第一信号传输通道导通，所述第一个PCB上的JTAG子链路与第二个PCB上的JTAG子链路断开；
当两个相邻PCB中的第一个PCB上的第二JTAG连接器与第二个PCB上的第一JTAG连接器连接时，所述二选一芯片的第二信号传输通道导通，所述第一个PCB上的JTAG子链路与第二个PCB上的JTAG子链路连接。
所述的JTAG链路自动识别与拓展装置，所述每个PCB上的JTAG子链路的首位JTAG器件的TDI引脚与第一JTAG连接器的TDI引脚相连，末位JTAG器件的TDO引脚分别与第二JTAG连接器的TDO引脚和二选一芯片的第一输入引脚相连，所述二选一芯片的第二输入引脚与第二JTAG连接器的TDI引脚相连，所述二选一芯片的输出引脚与第一JTAG连接器的TDO引脚相连；
所述第一JTAG连接器的端口输入引脚与GND相连，所述第二JTAG连接器的端口输入引脚与二选一芯片的控制信号输入引脚相连，并且所述第二JTAG连接器的端口输入引脚与二选一芯片的控制信号输入引脚之间的节点通过上拉电阻与VCC相连；
当两个相邻PCB中的第一个PCB上的第二JTAG连接器与第二个PCB上的第一JTAG连接器断开时，所述第一个PCB上的二选一芯片的控制信号输入为高电平，所述二选一芯片的第一输入引脚上的信号通过第一信号传输通道到达输出引脚；
当两个相邻PCB中的第一个PCB上的第二JTAG连接器与第二个PCB上的第一JTAG连接器连接时，所述第一个PCB上的二选一芯片的控制信号输入为低电平，所述二选一芯片的第二输入引脚上的信号通过第二信号传输通道到达输出引脚。
所述的JTAG链路自动识别与拓展装置，所述JTAG器件为FPGA芯片。
由上述技术方案可知，本发明通过PCB板间JTAG连接器的连接和断开，实现了JTAG链路的自动长度调整，无需软件控制，并且可以根据需求，针对性地选择测试对象的范围，为使用者提供更多的可选择性。
附图说明
图1是本发明的结构示意图；
图2是本发明的工作原理示意图。
具体实施方式
下面结合附图和具体实施例进一步说明本发明。
如图1、图2所示，一种JTAG链路自动识别与拓展装置，包括至少两个PCB0，每个PCB0上均设有第一JTAG连接器1、第二JTAG连接器2、二选一芯片3以及由至少一个JTAG器件串联而成的JTAG子链路4(此处提到的JTAG子链路与公知的JTAG链路具有相同的定义，只是为了表述方便而使用了不同的名称，下同)。
每个PCB0上的JTAG子链路4的首位JTAG器件的TDI引脚与第一JTAG连接器1的TDI引脚相连，JTAG子链路4的末位JTAG器件的TDO引脚分别与第二JTAG连接器2的TDO引脚和二选一芯片3的第一输入引脚IN1相连，二选一芯片3的第二输入引脚IN2与第二JTAG连接器2的TDI引脚相连，二选一芯片3的输出引脚OUT与第一JTAG连接器1的TDO引脚相连。
第一JTAG连接器1的PINx引脚(端口输入引脚)与GND相连，第二JTAG连接器2的PINx引脚(端口输入引脚)与二选一芯片3的控制信号输入引脚S相连，并且第二JTAG连接器2的PINx引脚与二选一芯片3的控制信号输入引脚S之间的节点通过上拉电阻5与VCC相连。
当两个相邻PCB0中的第一个PCB0上的第二JTAG连接器2与第二个PCB0上的第一JTAG连接器1断开时(此时第一个PCB0上的第二JTAG连接器2的PINx引脚与第二个PCB0上的第一JTAG连接器1的PINx引脚断开)，第一个PCB0上的二选一芯片3的控制信号SEL输入为高电平，二选一芯片3的第一信号传输通道导通，二选一芯片3的第一输入引脚IN1上的信号通过二选一芯片3的第一信号传输通道到达输出引脚OUT。
当两个相邻PCB0中的第一个PCB0上的第二JTAG连接器2与第二个PCB0上的第一JTAG连接器1连接时(此时第一个PCB0上的第二JTAG连接器2的PINx引脚与第二个PCB0上的第一JTAG连接器1的PINx引脚连接)，第一个PCB0上的二选一芯片3的控制信号SEL输入为低电平，二选一芯片3的第二信号传输通道导通，二选一芯片3的第二输入引脚IN2上的信号通过二选一芯片3的第二信号传输通道到达输出引脚OUT。
本实施例中，构成JTAG子链路4的JTAG器件为FPGA芯片。
本发明的工作原理：
如图2所示，假设PCB0的数目为2，以此为例进行说明：
当第一个PCB0上的第二JTAG连接器2悬空时，第一个PCB0上的二选一芯片3的控制信号SEL的值为VCC，此时，第一个PCB0上的二选一芯片3的第一输入引脚IN1与输出引脚OUT之间的第一信号传输通道导通。
JTAG路径为：第一个PCB0上的第一JTAG连接器1→第一个PCB0上的JTAG子链路4→第一个PCB0上的第一JTAG连接器1，也即只能实现第一个PCB0的板内JTAG链路。该JTAG路径中，将第一个PCB0上的第一JTAG连接器1作为***调试接口连接器。
当第一个PCB0上的第二JTAG连接器2与第二个PCB0上的第一JTAG连接器1对插互连时，第一个PCB0上的二选一芯片3的控制信号SEL的值为GND，此时，第一个PCB0上的二选一芯片3的第二输入引脚IN2与输出引脚OUT之间的第二信号传输通道导通。
JTAG路径为：第一个PCB0上的第一JTAG连接器1→第一个PCB0上的JTAG子链路4→第二个PCB0上的JTAG子链路4→第一个PCB0上的第一JTAG连接器1，也即实现了两个PCB0板间的JTAG链路级联。该JTAG路径中，将第一个PCB0上的第一JTAG连接器1作为***调试接口连接器。
综上所述，本发明可以根据需求，通过相邻PCB上JTAG连接器的插拔来改变控制信号SEL的电平，而控制信号SEL通过控制二选一芯片的信号传输通道来调整JTAG子链路的连接数目，进而实现JTAG链路的自动长度调整。
以上所述实施方式仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案作出的各种变形和改进，均应落入本发明的权利要求书确定的保护范围内。
Claims (3)
1.一种JTAG链路自动识别与拓展装置，包括至少两个PCB，其特征在于：每个PCB上均设有第一JTAG连接器、第二JTAG连接器、二选一芯片以及由至少一个JTAG器件串联而成的JTAG子链路；
当两个相邻PCB中的第一个PCB上的第二JTAG连接器与第二个PCB上的第一JTAG连接器断开时，所述二选一芯片的第一信号传输通道导通，所述第一个PCB上的JTAG子链路与第二个PCB上的JTAG子链路断开；
当两个相邻PCB中的第一个PCB上的第二JTAG连接器与第二个PCB上的第一JTAG连接器连接时，所述二选一芯片的第二信号传输通道导通，所述第一个PCB上的JTAG子链路与第二个PCB上的JTAG子链路连接。
2.根据权利要求1所述的JTAG链路自动识别与拓展装置，其特征在于：所述每个PCB上的JTAG子链路的首位JTAG器件的TDI引脚与第一JTAG连接器的TDI引脚相连，末位JTAG器件的TDO引脚分别与第二JTAG连接器的TDO引脚和二选一芯片的第一输入引脚相连，所述二选一芯片的第二输入引脚与第二JTAG连接器的TDI引脚相连，所述二选一芯片的输出引脚与第一JTAG连接器的TDO引脚相连；
所述第一JTAG连接器的端口输入引脚与GND相连，所述第二JTAG连接器的端口输入引脚与二选一芯片的控制信号输入引脚相连，并且所述第二JTAG连接器的端口输入引脚与二选一芯片的控制信号输入引脚之间的节点通过上拉电阻与VCC相连；
当两个相邻PCB中的第一个PCB上的第二JTAG连接器与第二个PCB上的第一JTAG连接器断开时，所述第一个PCB上的二选一芯片的控制信号输入为高电平，所述二选一芯片的第一输入引脚上的信号通过第一信号传输通道到达输出引脚；
当两个相邻PCB中的第一个PCB上的第二JTAG连接器与第二个PCB上的第一JTAG连接器连接时，所述第一个PCB上的二选一芯片的控制信号输入为低电平，所述二选一芯片的第二输入引脚上的信号通过第二信号传输通道到达输出引脚。
3.根据权利要求1所述的JTAG链路自动识别与拓展装置，其特征在于：所述JTAG器件为FPGA芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911205174.0A CN110781049A (zh) | 2019-11-29 | 2019-11-29 | 一种jtag链路自动识别与拓展装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911205174.0A CN110781049A (zh) | 2019-11-29 | 2019-11-29 | 一种jtag链路自动识别与拓展装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110781049A true CN110781049A (zh) | 2020-02-11 |
Family
ID=69393394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911205174.0A Pending CN110781049A (zh) | 2019-11-29 | 2019-11-29 | 一种jtag链路自动识别与拓展装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110781049A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112422113A (zh) * | 2020-11-09 | 2021-02-26 | 上海国微思尔芯技术股份有限公司 | 一种多pcb板jtag级联电路、级联方法 |
-
2019
- 2019-11-29 CN CN201911205174.0A patent/CN110781049A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112422113A (zh) * | 2020-11-09 | 2021-02-26 | 上海国微思尔芯技术股份有限公司 | 一种多pcb板jtag级联电路、级联方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI391690B (zh) | 主動選路電路及測試系統 | |
| EP1595156B1 (en) | Testing of integrated circuits | |
| US10184976B2 (en) | Testing circuit board with self-detection function and self-detection method thereof | |
| US9013204B2 (en) | Test system and test method for PCBA | |
| CN106598639B (zh) | 一种逻辑芯片的升级方法以及升级*** | |
| US7478298B2 (en) | Method and system for backplane testing using generic boundary-scan units | |
| CN107423179B (zh) | 一种基于板间互连实现高速总线连通性测试的方法及装置 | |
| JP2005337740A (ja) | 高速インターフェース回路検査モジュール、高速インターフェース回路検査対象モジュールおよび高速インターフェース回路検査方法 | |
| CN111104278A (zh) | Sas连接器导通检测***及其方法 | |
| CN110781049A (zh) | 一种jtag链路自动识别与拓展装置 | |
| CN111104279B (zh) | Sas连接器导通检测***及其方法 | |
| US6617844B2 (en) | Compare path bandwith control for high performance automatic test systems | |
| CN210776661U (zh) | 一种jtag链路自动识别与拓展装置 | |
| CN218630021U (zh) | 一种测试治具 | |
| US7610535B2 (en) | Boundary scan connector test method capable of fully utilizing test I/O modules | |
| KR20140078170A (ko) | 제이택 인터페이스 보드 | |
| TWI709851B (zh) | Ｕｓｂ連接埠測試系統及動態測試ｕｓｂ連接埠之方法 | |
| CN104090225A (zh) | 测试芯片管脚连通性的电路 | |
| CN101477173B (zh) | 单板的电路测试方法和单板 | |
| US11315652B1 (en) | Semiconductor chip burn-in test with mutli-channel | |
| CN104932998A (zh) | 主板 | |
| CN217718469U (zh) | Jtag通信电路及板卡、电子设备 | |
| US9852039B1 (en) | Phase locked loop (PLL) timing device evaluation system and method for evaluating PLL timing devices | |
| JP2008286773A (ja) | 混合信号処理回路を有するプローブカードおよび被試験カード | |
| CN113341295B (zh) | 一种测试治具和测试*** |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |